KR102466330B1 - 커패시터 및 그 제조 방법 - Google Patents

커패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR102466330B1
KR102466330B1 KR1020170053872A KR20170053872A KR102466330B1 KR 102466330 B1 KR102466330 B1 KR 102466330B1 KR 1020170053872 A KR1020170053872 A KR 1020170053872A KR 20170053872 A KR20170053872 A KR 20170053872A KR 102466330 B1 KR102466330 B1 KR 102466330B1
Authority
KR
South Korea
Prior art keywords
seed
electrode
dielectric
layer
capacitor
Prior art date
Application number
KR1020170053872A
Other languages
English (en)
Other versions
KR20180120308A (ko
Inventor
조규호
문선민
박영림
김수환
전주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170053872A priority Critical patent/KR102466330B1/ko
Priority to US15/938,234 priority patent/US10453913B2/en
Priority to DE102018108206.1A priority patent/DE102018108206B4/de
Priority to CN202111189869.1A priority patent/CN113964269A/zh
Priority to CN201810369447.4A priority patent/CN108807345B/zh
Publication of KR20180120308A publication Critical patent/KR20180120308A/ko
Priority to US16/573,156 priority patent/US10658454B2/en
Application granted granted Critical
Publication of KR102466330B1 publication Critical patent/KR102466330B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/10Metal-oxide dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)

Abstract

서로 이격하는 제1 전극 및 제2 전극, 상기 제1 전극과 상기 제2 전극 사이의 유전 막, 및 상기 제1 전극과 상기 유전 막 사이의 시드 막을 포함하는 커패시터가 제공된다. 상기 유전 막은 정방 결정 구조의 유전 물질을 포함한다. 상기 시드 막은 시드 물질을 포함하되, 상기 시드 물질은 아래의 격자 상수 조건 또는 결합 길이 조건 중에서 적어도 하나를 만족한다.

Description

커패시터 및 그 제조 방법{Capacitor and method for manufacturing the same}
본 발명은 커패시터 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 고유전 막을 포함하는 커패시터 및 그 제조 방법에 관한 것이다.
반도체 소자가 고집적화 됨에 따라, 제한된 면적 내에서 충분한 정전 용량(capacitance)을 갖는 커패시터가 요구된다. 커패시터의 정전 용량은 전극의 표면적 및 유전 막의 유전 상수(dielectric constant)에 비례하며, 유전 막의 등가 산화막 두께(Equivalent Oxide Thickness; EOT)에 반비례한다. 이에 따라, 제한된 면적 내에서 커패시터의 정전 용량을 증가시키는 방법으로는, 3차원 구조의 커패시터를 형성하여 전극의 표면 면적을 증가시키거나, 유전 막의 등가 산화막 두께를 감소시키거나, 또는 유전 상수가 높은 물질을 유전 막으로 이용하는 방법이 있다.
본 발명이 해결하고자 하는 과제는 정전 용량이 향상된 커패시터를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 정전 용량이 향상된 커패시터의 제조 공정을 단순화하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 커패시터는 상기 제1 전극과 상기 제2 전극 사이의 유전 막; 및 상기 제1 전극과 상기 유전 막 사이의 제1 시드 막을 포함할 수 있다. 상기 유전 막은 정방 결정 구조의 유전 물질을 포함할 수 있다. 상기 제1 시드 막은 제1 시드 물질을 포함하되, 상기 제1 시드 물질의 격자 상수는 상기 유전 물질의 수평 격자 상수와 2% 이하의 격자 불일치를 가질 수 있다.
본 발명의 실시예들에 따른 커패시터는 서로 이격하는 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이의 유전 막; 및 상기 제1 전극과 상기 유전 막 사이의 금속 시드 막을 포함할 수 있다. 상기 유전 막은 정방 결정 구조를 갖는 유전 물질을 포함할 수 있다. 상기 금속 시드 막은 시드 물질을 포함하되, 상기 시드 물질의 금속 원자들 사이의 결합 길이와 상기 유전 물질의 산소 원자들 사이의 결합 길이의 불일치는 5% 이하일 수 있다.
본 발명의 실시예들에 따른 커패시터는 서로 이격하는 제1 전극 및 제2 전극; 상기 제1 전극과 상기 제2 전극 사이의 유전 막; 및 상기 제1 전극과 상기 유전 막 사이의 시드 막을 포함할 수 있다. 상기 유전 막은 정방 결정 구조의 하프늄 산화물 또는 정방 결정 구조의 지르코늄 산화물을 포함할 수 있다. 상기 시드 막은 코발트 막, 니켈 막, 구리 막, 또는 CoxN막(3.5 < x < 4.5)일 수 있다.
본 발명의 실시예들에 따른 커패시터의 제조 방법은 기판 상에 제1 전극, 유전 막, 및 제2 전극을 차례로 형성하는 것; 및 상기 제1 전극과 상기 유전 막 사이 또는 상기 유전 막과 상기 제2 전극 사이에 시드 막을 형성하는 것을 포함할 수 있다. 상기 유전 막은 하프늄 산화물 또는 지르코늄 산화물을 포함할 수 있다. 상기 시드 막은 시드 물질을 포함하되, 상기 시드 물질의 격자 상수는 상기 유전 막에 포함된 산화물의 정방 결정 구조의 수평 격자 상수와 2% 이하의 격자 불일치를 가질 수 있다.
본 발명의 실시예들에 따른 커패시터의 제조 방법은 기판 상에 제1 전극, 유전 막, 및 제2 전극을 차례로 형성하는 것; 및 상기 제1 전극과 상기 유전 막 사이 또는 상기 유전 막과 상기 제2 전극 사이에 금속 시드 막을 형성하는 것을 포함할 수 있다. 상기 유전 막은 하프늄 산화물 또는 지르코늄 산화물을 포함할 수 있다. 상기 금속 시드 막은 시드 물질을 포함하되, 상기 시드 물질의 금속 원자들 사이의 결합 길이와 상기 유전 막에 포함된 산화물의 정방 결정 구조의 산소 원자들 사이의 결합 길이의 불일치는 5% 이하일 수 있다.
본 발명의 실시예들에 따르면, 유전 막은 높은 유전율을 갖는 정방 결정 구조의 하프늄 산화물 또는 정방 결정 구조의 지르코늄 산화물을 포함할 수 있다. 이에 따라, 커패시터의 정전 용량이 향상될 수 있다.
본 발명의 실시예들에 따르면, 별도의 고온 열처리 공정 없이도, 유전 물질이 정방 결정 구조로 결정화될 수 있다. 이에 따라, 커패시터의 제조 공정이 단순화될 수 있다.
도 1은 본 발명의 실시예들에 따른 커패시터를 나타내는 단면도이다.
도 2a는 본 발명에 실시예들에 따른 유전 물질의 정방 결정 구조를 나타낸다.
도 2b는 본 발명의 실시예들에 따른 시드 물질의 입방 결정 구조를 나타낸다.
도 3은 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 흐름도이다.
도 4a 내지 도 4c는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 단면도들이다.
도 5는 본 발명의 실시예들에 따른 커패시터를 나타내는 단면도이다.
도 6은 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 흐름도이다.
도 7a 내지 도 7c는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 단면도들이다.
도 8은 본 발명의 실시예들에 따른 커패시터를 나타내는 단면도이다.
도 9는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 흐름도이다.
도 10a 내지 도 10c는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 단면도들이다.
도 11a는 일반적인 전극 상에 형성된 하프늄 산화물의 결정 구조를 X-선 회절을 통해 분석한 결과를 나타내는 그래프이다.
도 11b는 본 발명의 실시예들에 따른 시드 막 상에 형성된 하프늄 산화물의 결정 구조를 X-선 회절을 통해 분석한 결과를 나타내는 그래프이다.
도 12a 내지 도 12c는 본 발명의 실시예들에 따른 반도체 소자의 커패시터의 예시적인 형상을 나타내는 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대하여 설명한다. 명세서 전문에 걸쳐 동일한 참조 부호는 동일한 구성 요소를 지칭할 수 있다.
도 1은 본 발명의 실시예들에 따른 커패시터를 나타내는 단면도이다. 도 2a는 본 발명에 실시예들에 따른 유전 물질의 정방 결정 구조를 나타낸다. 도 2b는 본 발명의 실시예들에 따른 시드 물질의 입방 결정 구조를 나타낸다.
도 1을 참조하면, 기판(100)이 제공될 수 있다. 기판(100)은 반도체 기판일 수 있다. 예를 들어, 기판(100)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판일 수 있다.
기판(100) 상에 선택 소자(미도시)가 제공될 수 있다. 몇몇 실시예들에 따르면 상기 선택 소자는 트랜지스터일 수 있다. 이러한 실시예들에서, 상기 트랜지스터의 일부 구성들(일 예로, 소스 영역 및 드레인 영역)은 기판(100) 내에 제공될 수 있다.
기판(100) 상에, 층간 절연막(110)이 제공될 수 있다. 층간 절연막(110)은 상기 선택 소자를 덮을 수 있다. 예를 들어, 층간 절연막(110)은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산질화물을 포함할 수 있다.
층간 절연막(110) 내에, 콘택 플러그(112)가 제공될 수 있다. 콘택 플러그(112)는 상기 선택 소자에 전기적으로 연결될 수 있다. 콘택 플러그(112)는 도전성 물질을 포함할 수 있다. 예를 들어, 콘택 플러그(112)는 불순물로 도핑된 반도체(일 예로, 도핑된 실리콘, 도핑된 게르마늄, 도핑된 실리콘-게르마늄 등), 금속(일 예로, 티타늄, 탄탈늄, 텅스텐 등), 도전성 금속 질화물(일 예로, 티타늄 질화물, 탄탈륨 질화물 등), 및/또는 금속-반도체 화합물(일 예로, 금속 실리사이드)을 포함할 수 있다.
층간 절연막(110) 상에 커패시터(CA1)가 제공될 수 있다. 커패시터(CA1)는 제1 전극(E1), 제2 전극(E2), 유전 막(DL), 및 시드 막(SL)을 포함할 수 있다.
층간 절연막(110) 상에, 제1 전극(E1)이 배치될 수 있다. 제1 전극(E1)은 콘택 플러그(112)를 통해 상기 선택 소자에 전기적으로 연결될 수 있다. 제1 전극(E1)은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 전극(E1)은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
제2 전극(E2)은 제1 전극(E1)으로부터 이격하여 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 제2 전극(E2)은 제1 전극(E1)으로부터 수직적으로 이격하여 배치될 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다. 제2 전극(E2)은 도전성 물질을 포함할 수 있다. 예를 들어, 제2 전극(E2)은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
제1 전극(E1)과 제2 전극(E2) 사이에, 유전 막(DL)이 배치될 수 있다. 유전 막(DL)은 도 2a에 도시된 바와 같은 정방 결정 구조(tetragonal crystal structure)의 유전 물질을 포함할 수 있다. 구체적으로, 유전 막(DL)은 정방 결정 구조의 하프늄 산화물(즉, HfO2) 또는 정방 결정 구조의 지르코늄 산화물(즉, ZrO2)을 포함할 수 있다. 정방 결정 구조의 유전 물질의 격자 상수들 중 두 개는 서로 동일할 수 있다. 본 명세서에서, 정방 결정 구조의 유전 물질의 서로 동일한 두 개의 격자 상수들(a1)은 수평 격자 상수들로 정의되고, 나머지 하나의 격자 상수(c1)는 수직 격자 상수로 정의된다.
정방 결정 구조의 하프늄 산화물은 단사 결정 구조(monoclinic crystal structure)의 하프늄 산화물보다 높은 유전율을 가질 수 있다. 예를 들어, 정방 결정 구조의 하프늄 산화물의 유전율은 약 40 내지 약 60일 수 있고, 단사 결정 구조의 하프늄 산화물의 유전율은 약 20일 수 있다. 마찬가지로, 정방 결정 구조의 지르코늄 산화물은 단사 결정 구조(monoclinic crystal structure)의 지르코늄 산화물보다 높은 유전율을 가질 수 있다. 예를 들어, 정방 결정 구조의 하프늄 산화물의 유전율은 약 40일 수 있고, 단사 결정 구조의 하프늄 산화물의 유전율은 약 20일 수 있다.
정방 결정 구조의 하프늄 산화물(t-HfO2) 및 정방 결정 구조의 지르코늄 산화물(t-ZrO2)의 특성은 아래의 표 1에 나타난 바와 같을 수 있다.
t-HfO2 m-HfO2 t-ZrO2 m-ZrO2
결정 구조 simple tetragonal simple monoclinic simple tetragonal simple monoclinic
격자 상수 (Å) a1 = 3.58
c1 = 5.20
a1 = 5.13
b1 = 5.19
c1 = 5.30
a1 = 3.63
c1 = 5.19
a1 = 5.15
b1 = 5.20
c1 = 5.32
산소 원자들 사이의 결합 길이 (Å) 2.60 2.81 2.62 2.95
제1 전극(E1)과 유전 막(DL) 사이에, 시드 막(SL)이 배치될 수 있다. 시드 막(SL)의 두께는 약 5Å 내지 약 100Å일 수 있다.
시드 막(SL)은 상기 유전 물질이 정방 결정 구조로 결정화될 수 있도록 돕는 시드 물질을 포함할 수 있다. 상기 시드 물질은 아래의 격자 상수 조건 또는 결합 길이 조건 중에서 적어도 하나를 만족할 수 있다.
<격자 상수 조건>
시드 물질의 격자 상수는 정방 결정 구조의 상기 유전 물질의 수평 격자 상수와 약 2% 이하의 격자 불일치를 가질 수 있다. 상기 시드 물질은 도 2b에 도시된 바와 같은 입방 결정 구조(cubic crystal structure)를 가질 수 있으며, 이에 따라 시드 물질의 격자 상수들(a2)은 서로 동일할 수 있다. 본 명세서에서, 상기 유전 물질의 수평 격자 상수와 상기 시드 물질의 격자 상수 사이의 격자 불일치는 아래의 수학식 1과 같이 정의된다.
Figure 112017041052790-pat00001
(LS = 격자 불일치, a1 = 정방 결정 구조의 유전 물질의 수평 격자 상수, a2 = 시드 물질의 격자 상수)
상기 격자 상수 조건을 만족할 경우, 시드 물질의 격자 상수와 정방 결정 구조의 상기 유전 물질의 수평 격자 상수 사이의 격자 불일치는 시드 물질의 격자 상수와 단사 결정 구조의 상기 유전 물질의 격자 상수(a1, b1, 또는 c1) 사이의 격자 불일치보다 작을 수 있다.
<결합 길이 조건>
시드 물질은 금속일 수 있으며, 상기 시드 물질에 포함된 금속 원자들 사이의 결합 길이와 정방 결정 구조의 상기 유전 물질에 포함된 산소 원자들 사이의 결합 길이의 불일치는 약 5% 이하일 수 있다. 본 명세서에서, 정방 결정 구조의 상기 유전 물질에 포함된 산소 원자들 사이의 결합 길이와 상기 시드 물질에 포함된 금속 원자들 사이의 결합 길이의 불일치는 아래의 수학식 2와 같이 정의된다.
Figure 112017041052790-pat00002
(BM = 결합 길이들 사이의 불일치, BL1 = 정방 결정 구조의 유전 물질에 포함된 산소 원자들 사이의 결합 길이, BL2 = 시드 물질에 포함된 금속 원자들 사이의 결합 길이)
상기 결합 길이 조건을 만족할 경우, 시드 물질에 포함된 금속 원자들 사이의 결합 길이와 정방 결정 구조의 상기 유전 물질에 포함된 산소 원자들 사이의 결합 길이의 불일치는 시드 물질에 포함된 금속 원자들 사이의 결합 길이와 단사 결정 구조의 상기 유전 물질에 포함된 산소 원자들 사이의 결합 길이의 불일치보다 작을 수 있다.
실시예들에 따르면, 상기 시드 물질은 아래의 도전성 조건, 일함수 조건, 및/또는 산화물 밴드 갭 조건을 더 만족할 수 있다.
<도전성 조건>
상기 시드 물질은 도전성을 띨 수 있다.
<산화물 밴드 갭 조건>
상기 시드 물질의 산화물의 밴드 갭은 약 3eV 이하일 수 있다.
<일함수 조건>
상기 시드 물질의 일함수는 약 4.7eV 이상일 수 있다.
상기 시드 물질이 상기 도전성 조건을 만족할 경우, 시드 막(SL)은 커패시터(CA1) 내에서 전극으로서 기능할 수 있다. 이에 따라, 커패시터(CA1)의 등가 산화막 두께가 커지는 것이 억제될 수 있다.
몇몇 실시예들에 따르면, 도 1에 도시된 바와 같이, 커패시터(CA1)는 시드 막(SL)과 유전 막(DL) 사이의 서브 산화 막(SOL)을 더 포함할 수 있다. 서브 산화 막(SOL)의 두께는 약 5Å 내지 10Å일 수 있다. 서브 산화 막(SOL)은 시드 막(SL)의 일부가 산화되어 형성된 막일 수 있다. 이에 따라, 서브 산화 막(SOL)은 시드 막(SL)에 포함된 금속과 동일한 금속을 포함할 수 있다. 상기 시드 물질이 상기 산화물 밴드 갭 조건을 만족할 경우, 서브 산화 막(SOL)은 커패시터(CA1) 내에서 전극으로서 기능할 수 있다. 이에 따라, 커패시터(CA1)의 등가 산화막 두께가 커지는 것이 억제될 수 있다.
다른 실시예들에 따르면, 도 1에 도시된 바와 달리, 커패시터(CA1)는 서브 산화 막(SOL)을 포함하지 않을 수 있다.
상기 시드 물질이 상기 일함수 조건을 만족할 경우, 시드 막(SL)은 커패시터(CA1)에서 누설 전류(leakage current)가 발생하는 것을 억제할 수 있다.
상기 시드 물질은 코발트, 니켈, 구리, 또는 Co4N일 수 있다. 혹은, 상기 시드 물질은 Co4N과 유사한 조성을 갖는 코발트 질화물일 수 있다. 예를 들어, 상기 시드 물질은 CoxN(3.5 < x < 4.5)일 수 있다. 코발트, 니켈, 구리, 및 Co4N의 각각은 상기 조건들을 만족할 수 있다. 코발트, 니켈, 구리, 및 Co4N의 특성은 표 2에 나타난 바와 같을 수 있다.
코발트 니켈 구리 Co4N
결정 구조 cubic
(FCC)
cubic
(FCC)
cubic
(FCC)
cubic
(FCC)
격자 상수 (Å) a2 = 3.54 a2 = 3.52 a2 = 3.62 a2 = 3.59
금속 원자들 사이의 결합 길이 (Å) 2.50 2.49 2.55 -
t-HfO2와의 격자 불일치 (%) 1.12 1.68 1.12 0.28
t-HfO2와의 결합 길이들 사이의 불일치 (%) 3.85 4.23 1.92 -
m-HfO2와의 격자 불일치 (%)
(m-HfO2의 a1과 비교함)
30.99 31.38 29.43 30.02
m-HfO2와의 결합 길이들 사이의 불일치 (%) 11.03 11.39 9.25 -
t-ZrO2와의 격자 불일치 (%) 2.48 3.03 0.28 1.10
t-ZrO2와의 결합 길이들 사이의 불일치 (%) 4.58 4.96 2.67 -
m-ZrO2와의 격자 불일치 (%)
(m-ZrO2의 a1과 비교함)
31.26 31.65 29.71 30.29
m-ZrO2와의 결합 길이들 사이의 불일치 (%) 15.25 15.59 13.56 -
표 2를 참조하면, 정방 결정 구조의 하프늄 산화물(t-HfO2)에 대하여, 코발트, 니켈, 구리, 및 Co4N의 각각은 상기 격자 상수 조건 또는 상기 결합 길이 조건 중에서 적어도 하나를 만족함을 확인할 수 있다. 구체적으로, 정방 결정 구조의 하프늄 산화물(t-HfO2)에 대하여, 코발트, 니켈, 구리, 및 Co4N은 상기 격자 상수 조건을 만족하고, 코발트, 니켈, 및 구리는 상기 결합 길이 조건을 만족함을 확인할 수 있다.
더하여, 코발트, 니켈, 구리, 및 Co4N의 각각의 격자 상수는 단사 결정 구조의 하프늄 산화물(m-HfO2)의 격자 상수보다 정방 결정 구조의 하프늄 산화물(t-HfO2)의 수평 격자 상수와 더 일치함을 확인할 수 있다. 또한, 코발트, 니켈, 구리, 및 Co4N의 각각의 금속 원자들 사이의 결합 길이는 단사 결정 구조의 하프늄 산화물(m-HfO2)의 산소 원자들 사이의 결합 길이보다 정방 결정 구조의 하프늄 산화물(t-HfO2)의 산소 원자들 사이의 결합 길이와 더 일치함을 확인할 수 있다.
정방 결정 구조의 지르코늄 산화물(t-ZrO2)에 대하여, 코발트, 니켈, 구리, 및 Co4N은 각각 상기 격자 상수 조건 또는 상기 결합 길이 조건 중에서 적어도 하나를 만족함을 확인할 수 있다. 구체적으로, 정방 결정 구조의 지르코늄 산화물(t-ZrO2)에 대하여, 구리, 및 Co4N은 상기 격자 상수 조건을 만족하고, 코발트, 니켈, 및 구리는 상기 결합 길이 조건을 만족함을 확인할 수 있다.
더하여, 코발트, 니켈, 구리, 및 Co4N의 각각의 격자 상수는 단사 결정 구조의 지르코늄 산화물(m-ZrO2)의 격자 상수보다 정방 결정 구조의 지르코늄 산화물(t-ZrO2)의 수평 격자 상수와 더 일치함을 확인할 수 있다. 또한, 코발트, 니켈, 구리, 및 Co4N의 각각의 금속 원자들 사이의 결합 길이는 단사 결정 구조의 지크로늄 산화물(m-ZrO2)의 산소 원자들 사이의 결합 길이보다 정방 결정 구조의 지크로늄 산화물(t-ZrO2)의 산소 원자들 사이의 결합 길이와 더 일치함을 확인할 수 있다.
나아가, 코발트, 니켈, 구리, 및 Co4N은 각각 도전성을 띨 수 있고, 4.7eV 이상의 일함수를 가질 수 있으며, 코발트, 니켈, 구리, 및 Co4N의 산화물은 3eV 이하의 밴드 갭을 가질 수 있다. 따라서, 코발트, 니켈, 구리, 및 Co4N은 각각 상기 도전성 조건, 산화물 밴드 갭 조건, 및 일함수 조건을 만족할 수 있다.
본 명세서에는, 상기 시드 물질로서 코발트, 니켈, 구리, 및 Co4N이 언급되었으나, 본 발명이 이에 한정되는 것은 아니다. 상기 조건들을 만족하는 다른 물질이 있다면 그 물질도 본 발명의 시드 물질로 이용될 수 있다.
커패시터(CA1) 상에, 도전 배선들(미도시)이 제공될 수 있다. 상기 도전 배선들은 제2 전극(E2)에 전기적으로 연결될 수 있다. 상기 도전 배선들은 불순물로 도핑된 반도체, 금속, 도전성 금속 질화물, 또는 금속-반도체 화합물 중에서 적어도 하나를 포함할 수 있다.
본 발명의 실시예들에 따르면, 유전 막(DL)이 높은 유전율을 갖는 정방 결정 구조의 하프늄 산화물 또는 정방 결정 구조의 지르코늄 산화물을 포함할 수 있다. 이에 따라, 커패시터(CA1)의 정전 용량이 향상될 수 있다.
본 발명의 실시예들에 따르면, 시드 막(SL) 및 시드 막(SL)이 산화되어 형성된 서브 산화 막(SOL)이 전극으로서 기능할 수 있다. 이에 따라, 커패시터(CA1)의 등가 산화막 두께가 커지는 것이 억제될 수 있다.
본 발명의 실시예들에 따르면, 시드 막(SL)은 일함수가 약 4.7eV 이상인 시드 물질을 포함할 수 있다. 이에 따라, 시드 막(SL)은 커패시터(CA1)에서 누설 전류가 발생하는 것을 억제할 수 있다.
도 3은 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 흐름도이다. 도 4a 내지 도 4c는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 단면도들이다. 구체적으로, 도 3 및 도 4a 내지 도 4c는 도 1을 참조하여 설명한 커패시터의 제조 방법의 설명하기 위한 도면들일 수 있다. 도 1을 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 3 및 도 4a를 참조하면, 기판(100) 상에 층간 절연막(110)이 형성될 수 있다. 층간 절연막(110)은 기판(100) 상에 형성된 선택 소자(미도시)를 덮을 수 있다.
층간 절연막(110) 내에, 콘택 플러그(112)가 형성될 수 있다. 콘택 플러그(112)는 상기 선택 소자에 전기적으로 연결될 수 있다. 콘택 플러그(112)를 형성하는 것은 층간 절연막(110) 내에 콘택 홀(110a)을 형성하는 것, 콘택 홀(110a)을 채우는 도전 막(미도시)을 형성하는 것, 및 상기 도전 막에 평탄화 공정을 수행하는 것을 포함할 수 있다.
층간 절연막(110) 상에 제1 전극(E1) 및 시드 막(SL)이 차례로 형성될 수 있다. (S10)
층간 절연막(110) 상에, 제1 전극(E1)이 형성될 수 있다. 제1 전극(E1)은 콘택 플러그(112)에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(E1)은 화학 기상 증착(chemical vapor deposition; CVD) 공정 또는 원자 층 증착(atomic layer deposition; ALD) 공정을 통해 형성될 수 있다.
제1 전극(E1) 상에, 시드 막(SL)이 형성될 수 있다. 예를 들어, 시드 막(SL)은 화학 기상 증착(CVD) 공정 또는 원자 층 증착(ALD) 공정을 통해 형성될 수 있다.
시드 막(SL)은 후속 공정에서 형성될 유전 막(DL)에 포함된 유전 물질이 정방 결정 구조로 결정화될 수 있도록 돕는 시드 물질을 포함할 수 있다. 상기 시드 물질은 도 1을 참조하여 상술한 바와 실질적으로 동일할 수 있다. 구체적으로, 상기 시드 물질은 상술한 격자 상수 조건 또는 결합 길이 조건 중에서 적어도 하나를 만족할 수 있다. 나아가, 상기 시드 물질은 상술한 도전성 조건, 일함수 조건, 및/또는 산화물 밴드 갭 조건을 더 만족할 수 있다. 예를 들어, 상기 시드 물질은 코발트, 니켈, 구리, 또는 Co4N일 수 있다. 혹은, 상기 시드 물질은 Co4N과 유사한 조성을 갖는 코발트 질화물일 수 있다. 예를 들어, 상기 시드 물질은 CoxN(3.5 < x < 4.5)일 수 있다.
도 3 및 도 4b를 참조하면, 시드 막(SL) 상에 유전 막(DL)이 형성될 수 있다. (S11) 형성된 직후의 유전 막(DL)은 비정질 상태의 유전 물질을 포함할 수 있다. 유전 막(DL)에 포함된 비정질 상태의 유전 물질은 시드 막(SL)의 영향을 받을 수 있으며, 이에 따라 상대적으로 낮은 온도(약 400℃ 내지 약 600℃)에서 정방 결정 구조로 결정화될 수 있다. 구체적으로, 유전 막(DL)은 비정질 하프늄 산화물 또는 비정질 지르코늄 산화물을 포함할 수 있다. 유전 막(DL)은, 예를 들어, 화학 기상 증착(CVD) 공정 또는 원자 층 증착(ALD) 공정을 통해 형성될 수 있다.
몇몇 실시예들에 따르면, 도 4b에 도시된 바와 같이, 유전 막(DL)을 형성하는 공정에 의하여 서브 산화 막(SOL)이 형성될 수 있다. 서브 산화 막(SOL)은 유전 막(DL)을 형성하는 공정 중에 시드 막(SL)의 일부가 산화되어 형성될 수 있다. 이에 따라, 서브 산화 막(SOL)은 시드 막(SL)에 포함된 금속과 동일한 금속을 포함할 수 있다. 서브 산화 막(SOL)의 두께는 약 5Å 내지 10Å일 수 있다.
다른 실시예들에 따르면, 도 4b에 도시된 바와 달리, 서브 산화 막(SOL)은 형성되지 않을 수 있다.
도 3 및 도 4c를 참조하면, 유전 막(DL) 상에 제2 전극(E2)이 형성될 수 있다. (S12) 제2 전극(E2)은 유전 막(DL) 및 시드 막(SL)을 사이에 두고 제1 전극(E1)으로부터 이격되도록 형성될 수 있다. 예를 들어, 제2 전극(E2)은 화학 기상 증착(CVD) 공정 또는 원자 층 증착(ALD) 공정을 통해 형성될 수 있다.
제2 전극(E2)이 형성되는 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 이에 따라, 제2 전극(E2)이 형성되는 공정 동안, 유전 막(DL)이 적어도 부분적으로 결정화될 수 있다. 상술한 바와 같은 시드 물질을 포함하는 시드 막(SL)이 유전 막(DL)에 인접하기 때문에, 유전 물질은 정방 결정 구조로 결정화될 수 있다.
도 1 및 도 3을 참조하면, 후속 열처리 공정이 수행될 수 있다. (S13) 상기 후속 열처리 공정을 통해, 상기 유전 물질의 정방 결정 구조로의 결정화가 완료될 수 있다. 상기 후속 열처리 공정은, 예를 들어, 커패시터(CA1) 상에 도전 배선들(미도시)을 형성하는 공정에 해당할 수 있으며, 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다.
본 발명의 실시예들에 따르면, 비정질 상태의 유전 물질은 시드 막(SL)의 영향을 받을 수 있으며, 이에 따라 상대적으로 낮은 온도(약 400℃ 내지 약 600℃)에서 정방 결정 구조로 결정화될 수 있다. 이러한 유전 물질의 결정화 온도(약 400℃ 내지 약 600℃)는 제2 전극(E2)을 형성하는 공정의 온도 및/또는 후속 도전 배선들을 형성하는 공정의 온도에 해당할 수 있다. 이에 따라, 별도의 고온 열처리 공정 없이도, 유전 물질이 정방 결정 구조로 결정화될 수 있다. 결론적으로, 커패시터(CA1)의 제조 공정이 단순화될 수 있다.
도 5는 본 발명의 실시예들에 따른 커패시터를 나타내는 단면도이다. 도 1을 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 5를 참조하면, 기판(100) 상에 층간 절연막(110)이 제공될 수 있으며, 층간 절연막(110) 내에 콘택 플러그(112)가 제공될 수 있다.
층간 절연막(110) 상에, 커패시터(CA2)가 제공될 수 있다. 커패시터(CA2)는 제1 전극(E1), 제2 전극(E2), 유전 막(DL), 및 시드 막(SL)을 포함할 수 있다. 제1 전극(E1), 제2 전극(E2), 및 유전 막(DL)은 도 1을 참조하여 설명한 바와 실질적으로 동일할 수 있다.
유전 막(DL)과 제2 전극(E2) 사이에, 시드 막(SL)이 제공될 수 있다. 시드 막(SL)은 유전 막(DL)에 포함된 유전 물질이 정방 결정 구조로 결정화될 수 있도록 돕는 시드 물질을 포함할 수 있다. 시드 물질은 도 1을 참조하여 설명한 바와 실질적으로 동일할 수 있다.
몇몇 실시예들에 따르면, 도 5에 도시된 바와 같이, 시드 막(SL)은 유전 막(DL)과 접할 수 있다. 다시 말해, 시드 막(SL)과 유전 막(DL) 사이에 도 1을 참조하여 설명한 바와 같은 서브 산화 막이 제공되지 않을 수 있다. 혹은, 도 1을 참조하여 설명한 바와 바와 같은 서브 산화 막의 두께가 너무 얇아 관찰되지 않을 수 있다.
다른 실시예들에 따르면, 도 5에 도시된 바와 달리, 시드 막(SL)과 유전 막(DL) 사이에 도 1을 참조하여 설명한 바와 같은 서브 산화 막(SOL)이 제공될 수도 있다.
도 6은 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 흐름도이다. 도 7a 내지 도 7c는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 단면도들이다. 구체적으로, 도 6 및 도 7a 내지 도 7c는 도 5를 참조하여 설명한 커패시터의 제조 방법의 설명하기 위한 도면들일 수 있다. 도 1 및 도 5를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있고, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 6 및 도 7a를 참조하면, 기판(100) 상에 층간 절연막(110) 및 콘택 플러그(112)가 형성될 수 있다. 층간 절연막(110) 및 콘택 플러그(112)를 형성하는 것은 도 3 및 4a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
층간 절연막(110) 상에, 제1 전극(E1) 및 유전 막(DL)이 차례로 형성될 수 있다. (S20)
층간 절연막(110) 상에, 제1 전극(E1)이 형성될 수 있다. 제1 전극(E1)은 콘택 플러그(112)에 전기적으로 연결될 수 있다. 예를 들어, 제1 전극(E1)은 화학 기상 증착(CVD) 공정 또는 원자 층 증착(ALD) 공정을 통해 형성될 수 있다.
제1 전극(E1) 상에, 유전 막(DL)이 형성될 수 있다. 형성된 직후의 유전 막(DL)은 비정질 상태의 유전 물질을 포함할 수 있다. 구체적으로, 유전 막(DL)은 비정질 하프늄 산화물 또는 비정질 지르코늄 산화물을 포함할 수 있다. 유전 막(DL)은, 예를 들어, 화학 기상 증착(CVD) 공정 또는 원자 층 증착(ALD) 공정을 통해 형성될 수 있다.
도 6 및 도 7b를 참조하면, 유전 막(DL) 상에 시드 막(SL)이 형성될 수 있다. (S21) 예를 들어, 시드 막(SL)은 화학 기상 증착(CVD) 공정 또는 원자 층 증착(ALD) 공정을 통해 형성될 수 있다.
시드 막(SL)은 유전 막(DL)에 포함된 유전 물질이 정방 결정 구조로 결정화될 수 있도록 돕는 시드 물질을 포함할 수 있다. 상기 시드 물질은 도 1을 참조하여 상술한 바와 실질적으로 동일할 수 있다. 구체적으로, 상기 시드 물질은 상술한 격자 상수 조건 또는 결합 길이 조건 중에서 적어도 하나를 만족할 수 있다. 나아가, 상기 시드 물질은 상술한 도전성 조건, 일함수 조건, 및/또는 산화물 밴드 갭 조건을 더 만족할 수 있다. 예를 들어, 상기 시드 물질은 코발트, 니켈, 구리, 또는 Co4N일 수 있다. 혹은, 상기 시드 물질은 Co4N과 유사한 조성을 갖는 코발트 질화물일 수 있다. 예를 들어, 상기 시드 물질은 CoxN(3.5 < x < 4.5)일 수 있다.
유전 막(DL)에 포함된 비정질 상태의 유전 물질은 시드 막(SL)의 영향을 받을 수 있으며, 이에 따라 상대적으로 낮은 온도(약 400℃ 내지 약 600℃)에서 정방 결정 구조로 결정화될 수 있다.
도 4b를 참조하여 설명한 공정에서와 달리, 시드 막(SL)과 유전 막(DL) 사이에 서브 산화 막이 형성되지 않거나, 혹은 관찰되지 않을 정도로 얇은 두께의 서브 산화 막이 형성될 수 있다. 이는, 시드 막(SL)을 형성하는 공정의 온도가 유전 막(DL)을 형성하는 공정의 온도보다 낮기 때문일 수 있다.
도 6 및 도 7c를 참조하면, 시드 막(SL) 상에 제2 전극(E2)이 형성될 수 있다. (S22) 제2 전극(E2)은 시드 막(SL) 및 유전 막(DL)을 사이에 두고 제1 전극(E1)으로부터 이격되도록 형성될 수 있다. 예를 들어, 제2 전극(E2)은 화학 기상 증착(CVD) 공정 또는 원자 층 증착(ALD) 공정을 통해 형성될 수 있다.
제2 전극(E2)이 형성되는 공정은 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다. 이에 따라, 제2 전극(E2)이 형성되는 공정 동안, 유전 막(DL)이 적어도 부분적으로 결정화될 수 있다. 상술한 바와 같은 시드 물질을 포함하는 시드 막(SL)이 유전 막(DL)에 인접하기 때문에, 유전 물질은 정방 결정 구조로 결정화될 수 있다.
도 5 및 도 6을 참조하면, 후속 열처리 공정이 수행될 수 있다. (S23) 상기 후속 열처리 공정을 통해, 상기 유전 물질의 정방 결정 구조로의 결정화가 완료될 수 있다. 상기 후속 열처리 공정은, 예를 들어, 커패시터(CA2) 상에 도전 배선들(미도시)을 형성하는 공정에 해당할 수 있으며, 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다.
도 8은 본 발명의 실시예들에 따른 커패시터를 나타내는 단면도이다. 도 1 및/또는 도 5를 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있으며, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 8을 참조하면, 기판(100) 상에 층간 절연막(110)이 제공될 수 있으며, 층간 절연막(110) 내에 콘택 플러그(112)가 제공될 수 있다.
층간 절연막(110) 상에, 커패시터(CA3)가 제공될 수 있다. 커패시터(CA3)는 제1 전극(E1), 제2 전극(E2), 유전 막(DL), 제1 시드 막(SL1), 및 제2 시드 막(SL2)을 포함할 수 있다. 제1 전극(E1), 제2 전극(E2), 및 유전 막(DL)은 도 1을 참조하여 설명한 바와 실질적으로 동일할 수 있다.
제1 시드 막(SL1)은 제1 전극(E1)과 유전 막(DL) 사이에 제공될 수 있다. 제1 시드 막(SL1)은 도 1을 참조하여 설명한 시드 막(SL)과 실질적으로 동일할 수 있다.
제2 시드 막(SL2)은 제2 전극(E2)과 유전 막(DL) 사이에 제공될 수 있다. 제2 시드 막(SL2)은 도 5를 참조하여 설명한 시드 막(SL)과 실질적으로 동일할 수 있다.
몇몇 실시예들에 따르면, 도 8에 도시된 바와 같이, 커패시터(CA1)는 시드 막(SL)과 유전 막(DL) 사이의 서브 산화 막(SOL)을 더 포함할 수 있다. 서브 산화 막(SOL)은 도 1을 참조하여 설명한 서브 산화 막(SOL)과 실질적으로 동일할 수 있다.
다른 실시예들에 따르면, 도 8에 도시된 바와 달리, 커패시터(CA3)는 서브 산화 막(SOL)을 포함하지 않을 수 있다.
도 9는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 흐름도이다. 도 10a 내지 도 10c는 본 발명의 실시예들에 따른 커패시터의 제조 방법을 나타내는 단면도들이다. 구체적으로, 도 9 및 도 10a 내지 도 10c는 도 8를 참조하여 설명한 커패시터의 제조 방법의 설명하기 위한 도면들일 수 있다. 도 1, 도 5, 및 도 8을 참조하여 설명한 구성과 실질적으로 동일한 구성에 대하여는 동일한 참조 부호가 제공될 수 있고, 이러한 구성에 대한 중복되는 설명은 생략될 수 있다.
도 9 및 도 10a를 참조하면, 기판(100) 상에 층간 절연막(110) 및 콘택 플러그(112)가 형성될 수 있다. 층간 절연막(110) 및 콘택 플러그(112)를 형성하는 것은 도 3 및 4a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
층간 절연막(110) 상에, 제1 전극(E1) 및 제1 시드 막(SL1)이 차례로 형성될 수 있다. (S30) 제1 전극(E1) 및 제1 시드 막(SL1)을 형성하는 공정은 도 3 및 도 4a를 참조하여 설명한 제1 전극(E1) 및 시드 막(SL)을 형성하는 공정과 실질적으로 동일할 수 있다. 제1 시드 막(SL1)은 후속 공정에서 형성되는 유전 막(DL)에 포함된 유전 물질이 정방 결정 구조로 결정화될 수 있도록 돕는 시드 물질을 포함할 수 있다.
제1 시드 막(SL1) 상에, 유전 막(DL)이 형성될 수 있다. (S31) 유전 막(DL)을 형성하는 공정은 도 3 및 도 4b를 참조하여 설명한 유전 막(DL)을 형성하는 공정과 실질적으로 동일할 수 있다. 형성된 직후의 유전 막(DL)은 비정질 상태의 유전 물질을 포함할 수 있다. 구체적으로, 유전 막(DL)은 비정질 하프늄 산화물 또는 비정질 지르코늄 산화물을 포함할 수 있다.
도 9 및 도 10b를 참조하면, 유전 막(DL) 상에 제2 시드 막(SL2)이 형성될 수 있다. (S32) 제2 시드 막(SL2)을 형성하는 공정은 도 6 및 도 7b를 참조하여 설명한 시드 막(SL)을 형성하는 공정과 실질적으로 동일할 수 있다. 제2 시드 막(SL2)은 유전 막(DL)에 포함된 유전 물질이 정방 결정 구조로 결정화될 수 있도록 돕는 시드 물질을 포함할 수 있다.
도 9 및 도 10c를 참조하면, 제2 시드 막(SL2) 상에 제2 전극(E2)이 형성될 수 있다. (S33) 제2 전극(E2)을 형성하는 공정은 도 6 및 도 7c를 참조하여 설명한 제2 전극(E2)을 형성하는 공정과 실질적으로 동일할 수 있다. 제2 전극(E2)을 형성하는 공정에 의하여, 유전 막(DL)이 적어도 부분적으로 결정화될 수 있다. 상술한 바와 같은 시드 물질을 포함하는 시드 막(SL)이 유전 막(DL)에 인접하기 때문에, 유전 물질은 정방 결정 구조로 결정화될 수 있다.
도 8 및 도 9를 참조하면, 후속 열처리 공정이 수행될 수 있다. (S34) 상기 후속 열처리 공정을 통해, 상기 유전 물질의 정방 결정 구조로의 결정화가 완료될 수 있다. 상기 후속 열처리 공정은, 예를 들어, 커패시터(CA3) 상에 도전 배선들(미도시)을 형성하는 공정에 해당할 수 있으며, 약 400℃ 내지 약 600℃의 온도에서 수행될 수 있다.
도 11a는 일반적인 전극 상에 형성된 하프늄 산화물의 결정 구조를 X-선 회절(X-ray diffraction)을 통해 분석한 결과를 나타내는 그래프이다. 구체적으로, 하프늄 산화물을 티타늄 질화물 상에 형성하였고, 이를 일정 온도에서 열처리 한 후 X-선 회절 분석을 통해 분석하였다.
도 11a를 참조하면, 하프늄 산화물을 일반적인 전극 상에 형성하고 약 500℃ 내지 약 600℃의 온도에서 열처리하면, 단사 결정 구조의 하프늄 산화물(m-HfO2)과 정방 결정 구조의 하프늄 산화물(t-HfO2)이 혼재되어 형성됨을 확인할 수 있다.
도 11b는 본 발명의 실시예들에 따른 시드 막 상에 형성된 하프늄 산화물의 결정 구조를 X-선 회절을 통해 분석한 결과를 나타내는 그래프이다. 구체적으로, 하프늄 산화물을 Co4N 상에 형성하였고, 이를 일정 온도에서 열처리 한 후 X-선 회절 분석을 통해 분석하였다.
도 11b를 참조하면, 하프늄 산화물을 본 발명의 실시예들에 따른 시드 막 상에 형성하고 약 500℃ 내지 약 600℃의 온도에서 열처리하면, 정방 결정 구조의 하프늄 산화물(t-HfO2)이 주로 형성됨을 확인할 수 있다.
도 12a 내지 도 12c는 본 발명의 실시예들에 따른 반도체 소자의 커패시터의 예시적인 형상을 나타내는 단면도들이다. 커패시터는 그 형상을 제외하고 도 1, 도 5, 및/또는 도 8을 참조하여 설명한 바와 실질적으로 동일할 수 있다.
도 12a 내지 도 12c를 참조하면, 기판(100) 상에 층간 절연막(110)이 제공될 수 있다. 층간 절연막(110)은 기판(100) 상에 제공된 선택 소자들(미도시)을 덮을 수 있다.
층간 절연막(110) 내에, 콘택 플러그들(112)이 제공될 수 있다. 콘택 플러그들(112)은 각각 상기 선택 소자들에 전기적으로 연결될 수 있다.
층간 절연막(110) 상에, 커패시터들(CA3)이 제공될 수 있다. 커패시터들(CA3)은 콘택 플러그들(112)에 각각 전기적으로 연결될 수 있다. 도 12a 내지 도 12c에는 도 8을 참조하여 설명한 커패시터(CA3)가 도시되어 있다. 하지만, 커패시터들(CA3)은 도 1을 참조하여 설명한 커패시터(CA1) 또는 도 5를 참조하여 설명한 커패시터(CA2)로 대체될 수 있다. 커패시터들(CA3)의 각각은 제1 전극(E1), 제2 전극(E2), 유전 막(DL), 제1 시드 막(SL1), 제2 시드 막(SL2), 및 서브 산화 막(SOL)을 포함할 수 있다. 제1 전극(E1)은 커패시터들(CA3)마다 제공될 수 있고, 제2 전극(E2), 유전 막(DL), 제1 시드 막(SL1), 제2 시드 막(SL2), 및 서브 산화 막(SOL)은 커패시터들(CA3)에 의해 공유될 수 있다.
일 예로, 도 12a에 도시된 바와 같이, 제1 전극들(E1)의 각각은 필라 형태를 가질 수 있다. 제1 시드 막(SL1), 서브 산화 막(SOL), 유전 막(DL), 제2 시드 막(SL2), 및 제2 전극(E2)은 제1 전극들(E1)의 측벽들 및 층간 절연막(110)의 상면을 컨포말하게 덮을 수 있다.
다른 예로, 도 12b에 도시된 바와 같이, 제1 전극들(E1)의 각각은 층간 절연막(110) 상에 제공되는 상부 절연막(120) 내에 제공될 수 있다. 제1 전극들(E1)의 각각은 하부가 막힌 중공의 실린더 형태를 가질 수 있으며, 제1 전극들(E1)의 측벽들은 상부 절연막(120)과 접할 수 있다. 제1 시드 막(SL1), 서브 산화 막(SOL), 유전 막(DL), 제2 시드 막(SL2), 및 제2 전극(E2)은 제1 전극들(E1)의 내벽들 및 상부 절연막(120)의 상면을 컨포말하게 덮을 수 있다.
또 다른 예로, 도 12c에 도시된 바와 같이, 제1 전극들(E1)의 각각은 하부가 막힌 중공의 실린더 형태를 가질 수 있다. 제1 시드 막(SL1), 서브 산화 막(SOL), 유전 막(DL), 제2 시드 막(SL2), 및 제2 전극(E2)은 제1 전극들(E1)의 내벽들 및 측벽들, 그리고 층간 절연막(110)의 상면을 컨포말하게 덮을 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. 서로 이격하는 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이의 유전 막;
    상기 제1 전극과 상기 유전 막 사이의 제1 시드 막; 및
    상기 제2 전극과 상기 유전 막 사이의 제2 시드 막을 포함하고,
    상기 유전 막은 정방 결정 구조(tetragonal crystal structure)의 유전 물질을 포함하고,
    상기 제1 시드 막은 제1 시드 물질을 포함하고, 상기 제1 시드 물질의 격자 상수는 상기 유전 물질의 수평 격자 상수와 2% 이하의 격자 불일치를 갖고,
    상기 제1 시드 물질은 상기 유전 막과 다른 금속을 포함하고,
    상기 제2 시드 막은 제2 시드 물질을 포함하고,
    상기 제2 시드 물질은 상기 유전 막과 다른 금속을 포함하는 커패시터.
  2. 제1 항에 있어서,
    상기 제1 시드 물질은 도전성을 띠는 커패시터.
  3. 제1 항에 있어서,
    상기 제1 시드 물질의 산화물의 밴드 갭은 3eV 이하인 커패시터.
  4. 제1 항에 있어서,
    상기 제1 시드 물질의 일함수(work function)는 4.7eV 이상인 커패시터.
  5. 제1 항에 있어서,
    상기 제1 시드 물질은 입방 결정 구조(cubic crystal structure)를 갖는 커패시터.
  6. 제1 항에 있어서,
    상기 제1 시드 물질은 코발트, 니켈, 구리, 또는 CoxN(3.5 < x < 4.5)인 커패시터.
  7. 제1 항에 있어서,
    상기 유전 막은 정방 결정 구조의 하프늄 산화물 또는 정방 결정 구조의 지르코늄 산화물을 포함하는 커패시터.
  8. 제1 항에 있어서,
    상기 제2 시드 물질의 격자 상수는 상기 유전 물질의 상기 수평 격자 상수와 2% 이하의 격자 불일치를 갖는 커패시터.
  9. 서로 이격하는 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이의 유전 막;
    상기 제1 전극과 상기 유전 막 사이의 제1 시드 막; 및
    상기 유전 막과 상기 제1 시드 막 사이의 서브 산화 막을 포함하되,
    상기 유전 막은 정방 결정 구조(tetragonal crystal structure)의 유전 물질을 포함하고,
    상기 제1 시드 막은 제1 시드 물질을 포함하고, 상기 제1 시드 물질의 격자 상수는 상기 유전 물질의 수평 격자 상수와 2% 이하의 격자 불일치를 갖고,
    상기 서브 산화 막은 상기 제1 시드 막에 포함된 금속과 동일한 금속을 포함하는 커패시터.
  10. 제9 항에 있어서,
    상기 서브 산화 막의 두께는 5Å 내지 10Å인 커패시터.
  11. 서로 이격하는 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이의 유전 막;
    상기 제1 전극과 상기 유전 막 사이의 제1 금속 시드 막; 및
    상기 제2 전극과 상기 유전 막 사이의 제2 금속 시드 막을 포함하되,
    상기 유전 막은 정방 결정 구조(tetragonal crystal structure)를 갖는 유전 물질을 포함하고, 상기 유전 물질은 지르코늄 및 하프늄 중에서 적어도 하나를 포함하고,
    상기 제1 금속 시드 막은 제1 시드 물질을 포함하고, 상기 1 시드 물질은 상기 유전 물질과 다른 금속을 포함하고,
    상기 제2 금속 시드 막은 제2 시드 물질을 포함하고, 상기 제2 시드 물질은 상기 유전 물질과 다른 금속을 포함하고,
    상기 제1 시드 물질의 금속 원자들 사이의 결합 길이와 상기 유전 물질의 산소 원자들 사이의 결합 길이의 불일치는 5% 이하인 커패시터.
  12. 제11 항에 있어서,
    상기 제1 시드 물질은 코발트, 니켈, 또는 구리인 커패시터.
  13. 제11 항에 있어서,
    상기 유전 막은 정방 결정 구조의 하프늄 산화물 또는 정방 결정 구조의 지르코늄 산화물을 포함하는 커패시터.
  14. 서로 이격하는 제1 전극 및 제2 전극;
    상기 제1 전극과 상기 제2 전극 사이의 유전 막; 및
    상기 제1 전극과 상기 유전 막 사이의 시드 막을 포함하되,
    상기 유전 막은 정방 결정 구조의 하프늄 산화물 또는 정방 결정 구조의 지르코늄 산화물을 포함하는 유전 물질을 포함하고,
    상기 시드 막은 시드 물질을 포함하고, 상기 시드 물질은 상기 유전막에 포함된 상기 하프늄 또는 상기 지르코늄과 다른 금속을 포함하고,
    상기 시드 물질의 격자 상수는 상기 유전 물질의 수평 격자 상수와 2% 이하의 격자 불일치를 갖고,
    상기 시드 막은 코발트 막, 니켈 막, 구리 막, 또는 CoxN막(3.5 < x < 4.5)인 커패시터.
  15. 기판 상에 제1 전극, 유전 막, 및 제2 전극을 차례로 형성하는 것; 및
    상기 제1 전극과 상기 유전 막 사이 또는 상기 유전 막과 상기 제2 전극 사이에 시드 막을 형성하는 것; 및
    상기 유전 막과 상기 시드 막 사이에 서브 산화 막을 형성하는 것을 포함하되,
    상기 유전 막은 하프늄 산화물 또는 지르코늄 산화물을 포함하고,
    상기 시드 막은 시드 물질을 포함하고, 상기 시드 물질의 격자 상수는 상기 유전 막에 포함된 산화물의 정방 결정 구조의 수평 격자 상수와 2% 이하의 격자 불일치를 갖고,
    상기 서브 산화 막은 상기 시드 막에 포함된 금속과 동일한 금속을 포함하는 커패시터의 제조 방법.
  16. 제15 항에 있어서,
    상기 시드 물질은 도전성을 띠는 커패시터의 제조 방법.
  17. 제15 항에 있어서,
    상기 시드 물질의 산화물의 밴드 갭은 3eV 이하인 커패시터의 제조 방법.
  18. 제15 항에 있어서,
    상기 시드 물질의 일함수는 4.7eV 이상인 커패시터의 제조 방법.
  19. 제15 항에 있어서,
    상기 유전 막은 비정질 상태로 형성되고,
    상기 제2 전극을 형성하는 공정 동안, 상기 유전 막은 적어도 부분적으로 정방 결정 구조로 결정화되는 커패시터의 제조 방법.
  20. 제19 항에 있어서,
    상기 제2 전극을 형성하는 공정은 400℃ 내지 600℃의 온도에서 수행되는 커패시터의 제조 방법.
KR1020170053872A 2017-04-26 2017-04-26 커패시터 및 그 제조 방법 KR102466330B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020170053872A KR102466330B1 (ko) 2017-04-26 2017-04-26 커패시터 및 그 제조 방법
US15/938,234 US10453913B2 (en) 2017-04-26 2018-03-28 Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
DE102018108206.1A DE102018108206B4 (de) 2017-04-26 2018-04-06 Kondensator mit einer Keimschicht zwischen Elektrode und dielektrischer Schicht
CN202111189869.1A CN113964269A (zh) 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法
CN201810369447.4A CN108807345B (zh) 2017-04-26 2018-04-23 电容器及制造电容器和半导体器件的方法
US16/573,156 US10658454B2 (en) 2017-04-26 2019-09-17 Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170053872A KR102466330B1 (ko) 2017-04-26 2017-04-26 커패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180120308A KR20180120308A (ko) 2018-11-06
KR102466330B1 true KR102466330B1 (ko) 2022-11-15

Family

ID=64329625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170053872A KR102466330B1 (ko) 2017-04-26 2017-04-26 커패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR102466330B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102378427B1 (ko) 2017-07-07 2022-03-25 삼성전자주식회사 커패시터를 포함하는 반도체 소자
KR102613029B1 (ko) 2018-10-17 2023-12-12 삼성전자주식회사 커패시터 구조물 및 이를 구비하는 반도체 소자
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
KR102540328B1 (ko) 2021-02-08 2023-06-08 (주)태그프리 보행 안내 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150031186A1 (en) * 2009-02-06 2015-01-29 Youn-Soo Kim Method of fabricating semiconductor device having dielectric layer with improved electrical characteristics

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100716654B1 (ko) * 2006-04-04 2007-05-09 주식회사 하이닉스반도체 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150031186A1 (en) * 2009-02-06 2015-01-29 Youn-Soo Kim Method of fabricating semiconductor device having dielectric layer with improved electrical characteristics

Also Published As

Publication number Publication date
KR20180120308A (ko) 2018-11-06

Similar Documents

Publication Publication Date Title
CN108807345B (zh) 电容器及制造电容器和半导体器件的方法
KR102378427B1 (ko) 커패시터를 포함하는 반도체 소자
KR102466330B1 (ko) 커패시터 및 그 제조 방법
TWI742365B (zh) 積體電路裝置及其製造方法
US8546212B2 (en) Semiconductor device and fabricating method thereof
US9466660B2 (en) Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures
TWI493711B (zh) 半導體裝置接點
KR20230074087A (ko) 반도체 소자 및 그 제조방법
US10256321B2 (en) Semiconductor device including enhanced low-k spacer
KR100642761B1 (ko) 반도체 소자 및 그 제조 방법
TW202029354A (zh) 半導體元件及其製作方法
TW200425470A (en) Capacitors of semiconductor devices including silicon-germanium and metallic electrodes and methods of fabricating the same
KR102428322B1 (ko) 커패시터의 제조 방법 및 반도체 소자
US9793170B2 (en) Semiconductor device and fabrication method thereof
TWI636491B (zh) 記憶元件及其製造方法
US11476253B2 (en) Semiconductor memory device including a multi-layer electrode
TWI725769B (zh) 電容器的製造方法
KR100585003B1 (ko) 캐패시터 및 그 제조 방법
TWI675460B (zh) 記憶體結構及其製造方法
KR20230140259A (ko) 집적회로 소자
KR20230045460A (ko) 커패시터, 커패시터를 포함하는 메모리 소자 및 커패시터 제조 방법
TW202312435A (zh) 具有位元線接觸區的半導體元件及其製備方法
KR20210055148A (ko) 반도체 장치 및 그 제조방법
TW202314957A (zh) 半導體裝置及其製造方法
TW201836108A (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant