TWI742365B - 積體電路裝置及其製造方法 - Google Patents

積體電路裝置及其製造方法 Download PDF

Info

Publication number
TWI742365B
TWI742365B TW108114447A TW108114447A TWI742365B TW I742365 B TWI742365 B TW I742365B TW 108114447 A TW108114447 A TW 108114447A TW 108114447 A TW108114447 A TW 108114447A TW I742365 B TWI742365 B TW I742365B
Authority
TW
Taiwan
Prior art keywords
film
dielectric film
dielectric
metal
integrated circuit
Prior art date
Application number
TW108114447A
Other languages
English (en)
Other versions
TW202013615A (zh
Inventor
文瑄敏
金洙煥
金鉉埈
朴成律
朴瑛琳
蔣在完
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202013615A publication Critical patent/TW202013615A/zh
Application granted granted Critical
Publication of TWI742365B publication Critical patent/TWI742365B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本揭露提供一種積體電路裝置及其製造方法。在積體電 路的電容器中，藉由將電極的表面氧化來獲得結晶誘導膜，且在結晶誘導膜上形成介電結構，以減小介電膜中產生的缺陷密度，改善漏電流並減小等效氧化物厚度。

Description

積體電路裝置及其製造方法
本揭露的方法及設備是有關於一種積體電路裝置及一種製造所述積體電路裝置的方法，且更具體而言，是有關於一種具有介電膜的積體電路裝置及一種製造所述具有介電膜的積體電路裝置的方法。
[相關申請案的交叉參考]
本申請案主張於2018年9月19日在韓國智慧財產局提出申請的韓國專利申請案第10-2018-0112381號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
隨著電子技術的進步，半導體裝置已快速按比例減小。因此，構成電子裝置的圖案已對應地減小。另外，需要開發即使在大小精細(fine-sized)的電容器中形成具有相對低的厚度的介電膜的情況下，仍能夠減少來自大小精細的電容器的漏電流(leakage current)並維持所期望的電性性質的一種結構。
本揭露的實施例提供一種積體電路裝置，所述積體電路裝置可減少來自電容器的漏電流並維持所期望的電性性質。
本揭露的實施例亦提供一種製造積體電路裝置的方法，所述積體電路裝置可減少來自電容器的漏電流並維持所期望的電性性質。
根據本揭露的實施例，提供一種積體電路裝置，所述積體電路裝置包括：電極，包含第一金屬；緩衝層，設置於所述電極上，所述緩衝層包含所述第一金屬、氧原子及氮原子；以及介電結構，設置於所述緩衝層上，其中所述介電結構包括結晶誘導膜及第一介電膜，所述結晶誘導膜設置於所述緩衝層上，所述結晶誘導膜包括第一金屬氧化物膜，所述第一金屬氧化物膜包含所述第一金屬，所述第一介電膜設置於所述結晶誘導膜上，所述第一介電膜包括第二金屬氧化物膜，所述第二金屬氧化物膜包含第二金屬。
根據本揭露的實施例，提供一種積體電路裝置，所述積體電路裝置包括：基板；底部電極，設置於所述基板之上，所述底部電極包含第一金屬；頂部電極，設置於所述底部電極之上；介電結構，設置於所述底部電極與所述頂部電極之間；以及緩衝層，設置於所述底部電極與所述介電結構之間，所述緩衝層包含所述第一金屬、氧原子及氮原子，其中所述介電結構包括結晶誘導膜及第一介電膜，所述結晶誘導膜設置於所述緩衝層上，所述 第一介電膜設置於所述結晶誘導膜上，所述第一介電膜包括第二金屬氧化物膜，所述第二金屬氧化物膜包含第二金屬。
根據本揭露的實施例，提供一種積體電路裝置，所述積體電路裝置包括：基板；底部電極，設置於所述基板之上，所述底部電極包含第一金屬；頂部電極，設置於所述底部電極之上；介電結構，設置於所述底部電極與所述頂部電極之間，所述介電結構包括結晶誘導膜、第一介電膜及第二介電膜，所述結晶誘導膜包括第一金屬氧化物膜，所述第一金屬氧化物膜包含所述第一金屬，且所述結晶誘導膜設置於所述底部電極的表面之上，所述第一介電膜設置於所述結晶誘導膜上，所述第一介電膜具有第一能帶間隙(band gap)，所述第二介電膜設置於所述第一介電膜上，所述第二介電膜具有較所述第一能帶間隙大的第二能帶間隙；以及緩衝層，設置於所述底部電極與所述結晶誘導膜之間，所述緩衝層包含所述第一金屬、氧原子及氮原子。
根據本揭露的實施例，提供一種製造積體電路裝置的方法，所述方法包括：在基板之上形成電極，所述電極包含第一金屬；將所述電極部分地氧化以在所述電極的表面上形成結晶誘導膜，所述結晶誘導膜包括第一金屬氧化物膜，所述第一金屬氧化物膜包含所述第一金屬；以及在所述結晶誘導膜上形成第一介電膜，所述第一介電膜包括第二金屬氧化物膜，所述第二金屬氧化物膜包含第二金屬。
結合附圖閱讀以下詳細說明，將會更清楚地理解本揭露 的實施例。
100、200、300、400A、400B、500、600、700、800、900:積體電路裝置
110、610:基板
120:下部結構
130、630、830:底部電極
132:緩衝層
132T:端部
140、640、840:頂部電極
150:結晶誘導膜
160:第一介電膜
160A、170A:第一局部區
160B、170B:第二局部區
170、270、370A、470A:第二介電膜
4P1、4P2、370:複合介電膜結構
370B、470B:第三介電膜
580:介面膜
612:裝置隔離區
620:層間介電質
624:導電區
626:絕緣層
626H:開口
626P:絕緣圖案
628:模製膜
628P:模製圖案
630L:底部電極形成導電膜
AC:主動區
BEH:孔
C1、C2、C3、C4A、C4B、C5、C6、C7、C8、C9:電容器
D11:第一厚度
D12:第二厚度
DS1、DS2、DS3、DS4A、DS4B:介電結構
MP:遮罩圖案
Q1、Q2、Q3、Q4:部分區域
R1、R2:虛線
SL:犧牲膜
SLP:犧牲圖案
ST1、ST2:台階
TH11、TH12、TH13、TH14:厚度
W11:水平方向寬度
X、Y、Z:方向
圖1是示出根據實施例的積體電路裝置的主要配置的剖視圖。
圖2是示出根據實施例的積體電路裝置的主要配置的剖視圖。
圖3是示出根據實施例的積體電路裝置的主要配置的剖視圖。
圖4A及圖4B是分別示出根據實施例的積體電路裝置的主要配置的剖視圖。
圖5是示出根據實施例的積體電路裝置的主要配置的剖視圖。
圖6A是示出根據實施例的積體電路裝置的剖視圖，且圖6B是圖6A所示部分區域的放大剖視圖。
圖7A是示出根據實施例的積體電路裝置的剖視圖，且圖7B是圖7A所示部分區域的放大剖視圖。
圖8A是示出根據實施例的積體電路裝置的剖視圖，且圖8B是圖8A所示部分區域的放大剖視圖。
圖9A是示出根據實施例的積體電路裝置的剖視圖，且圖9B是圖9A所示部分區域的放大剖視圖。
圖10A、圖10B、圖10C、圖10D、圖10E、圖10F、圖10G、 圖10H及圖10I是示出根據實施例的製造積體電路裝置的方法的順序製程的剖視圖。
在下文中，將參照附圖詳細闡述本揭露的實施例。在本說明書通篇中相同的組件將由相同的參考編號表示，且將不再對其予以贅述。當例如「……中的至少一者(at least one of)」等表達位於一系列元件之後時，是修飾整個系列的元件而非修飾所述一系列元件中的各別元件。舉例而言，表達「a、b及c中的至少一者(at least one of a,b,and c)」、「a、b或c中的至少一者(at least one of a,b,or c)」以及「a、b及/或c中的至少一者(at least one of a,b,and/or c)」應被理解為僅包括a、僅包括b、僅包括c、包括a及b二者、包括a及c二者、包括b及c二者或包括a、b及c中的所有者。
圖1是示出根據實施例的積體電路裝置100的主要配置的剖視圖。
參照圖1，積體電路裝置100包括基板110、位於基板110上的下部結構120及設置於下部結構120上的電容器C1。
基板110可包含半導體元素(例如Si或Ge)或化合物半導體(例如SiC、GaAs、InAs或InP)。基板110可包括半導體基板及佈置於所述半導體基板之上的包括至少一絕緣膜或至少一導電區的結構。導電區可包括例如摻雜有雜質的阱(well)或摻雜 有雜質的結構。在一些實施例中，基板110可具有各種裝置隔離結構，例如淺溝槽隔離(shallow trench isolation，STI)結構。
在一些實施例中，下部結構120可包括絕緣膜。在一些其他實施例中，下部結構120可包括各種導電區(例如配線層、接觸插塞(contact plug)、電晶體等)以及使該些導電區彼此絕緣的絕緣膜。
電容器C1可包括彼此相對的底部電極130與頂部電極140以及設置於底部電極130與頂部電極140之間的介電結構DS1。
底部電極130及頂部電極140中的每一者可包括包含第一金屬的金屬膜、包含第一金屬的金屬氧化物膜、包含第一金屬的金屬氮化物膜、包含第一金屬的金屬氮氧化物(oxynitride)膜或其組合。
在一些實施例中，第一金屬可為過渡金屬(transition metal)或後過渡金屬(post-transition metal)。舉例而言，第一金屬可為Ti、Co、Nb或Sn。在一些實施例中，底部電極130及頂部電極140中的每一者可包含Ti、Ti氧化物、Ti氮化物、Ti氮氧化物、Co、Co氧化物、Co氮化物、Co氮氧化物、Nb、Nb氧化物、Nb氮化物、Nb氮氧化物、Sn、Sn氧化物、Sn氮化物、Sn氮氧化物或其組合。舉例而言，儘管底部電極130及頂部電極140中的每一者可包含TiN、CoN、NbN、SnO2或其組合，然而底部電極130及頂部電極140中的每一者的構成材料並非僅限於此。
介電結構DS1可包括結晶誘導膜150、第一介電膜160及第二介電膜170。結晶誘導膜150可被佈置於底部電極130與第一介電膜160之間。第一介電膜160的底表面可接觸結晶誘導膜150的頂表面，且第一介電膜160的頂表面可接觸第二介電膜170的底表面。第二介電膜170可被佈置於第一介電膜160與頂部電極140之間。
結晶誘導膜150可包括包含第一金屬的第一金屬氧化物膜。在一些實施例中，結晶誘導膜150可包括Ti氧化物膜、Co氧化物膜、Nb氧化物膜或Sn氧化物膜。在一些實施例中，構成結晶誘導膜150的第一金屬氧化物膜可包含結晶金屬氧化物。舉例而言，第一金屬氧化物膜可具有金紅石結構(rutile structure)。結晶誘導膜150可具有約3埃(Angstrom，Å)至約7埃的厚度TH11。在第一金屬氧化物膜包括具有金紅石結構的TiO2膜的情形中，即使結晶誘導膜150具有約7埃或小於7埃的相對低的厚度，結晶誘導膜150仍可具有約80至約130的相對高的介電常數(dielectric constant)。具有金紅石結構的TiO2膜可具有約3.1電子伏特(electronvolt，eV)的能帶間隙。
第一介電膜160可包括包含第二金屬的第二金屬氧化物膜。第二金屬可與底部電極130及結晶誘導膜150中所包含的第一金屬不同。舉例而言，第二金屬可為Hf、Zr、Nb、Ce或Ti。在一些實施例中，第一介電膜160可包含HfO2、ZrO2、Nb2O5、CeO2或TiO2。在一些其他實施例中，第一介電膜160可包含類金 屬氧化物(metalloid oxide)。舉例而言，第一介電膜160可包含GeO2。
結晶誘導膜150的厚度TH11可小於第一介電膜160的厚度TH12。在一些實施例中，結晶誘導膜150的厚度TH11可介於約3埃至約7埃的範圍內，且第一介電膜160的厚度TH12可介於約30埃至約50埃的範圍內，且並非僅限於此。
結晶誘導膜150可提供表面應力(surface stress)，進而使得直接佈置於結晶誘導膜150上的第一介電膜160具有為四方相(tetragonal phase)的較佳定向(orientation)。第一介電膜160可因結晶誘導膜150的接觸第一介電膜160的底表面的頂表面處的介面能性質(interfacial energy property)而維持為四方相的結晶結構。在一些實施例中，第一介電膜160的所有部分可包括四方相。在一些其他實施例中，第一介電膜160的大部分可包括四方相，且第一介電膜160的被設置成不接觸結晶誘導膜150的一些部分可包括單斜相(monoclinic phase)。第一介電膜160的包括單斜相的部分可基於第一介電膜160的總體積而呈現以體積計為約0%(% by volume，vol%)至以體積計為約20%的量。
在一些實施例中，底部電極130可包括TiN膜，結晶誘導膜150可包括具有金紅石結構的TiO2膜，且第一介電膜160可包括具有四方相的HfO2膜。具有四方相的HfO2膜可具有約70的相對高的介電常數，所述介電常數高於具有單斜相的HfO2膜的介電常數。因此，第一介電膜160可具有四方相且可提供相對高的 介電常數，因而有助於減小介電結構DS1的等效氧化物厚度(equivalent oxide thickness)。具體而言，在第一介電膜160包括具有四方相的HfO2膜的情形中，即使第一介電膜160的厚度TH12為約50埃或具有大於約50埃的相對高的值，HfO2膜仍維持四方相且因此具有相對高的介電常數，藉此介電結構DS1可具有增大的介電常數。因此，即使當第一介電膜160的厚度TH12相對高時，介電結構DS1的等效氧化物厚度仍可減小。
在一些實施例中，構成結晶誘導膜150的第一金屬氧化物膜的第一晶格常數(lattice constant)與構成第一介電膜160的第二金屬氧化物膜的第二晶格常數之間的差(晶格失配(lattice mismatch))可等於或小於第一晶格常數及第二晶格常數中的一者的約15%。亦即，構成結晶誘導膜150的第一金屬氧化物膜的第一晶格常數與構成第一介電膜160的第二金屬氧化物膜的第二晶格常數之間的差可為約15%或小於15%。舉例而言，第一金屬氧化物膜與第二金屬氧化物膜之間的晶格失配可為約5%或小於5%。
在一些實施例中，底部電極130及頂部電極140中的每一者可具有約3.5電子伏特或小於3.5電子伏特的能帶間隙，且第一介電膜160可具有約3.5電子伏特或大於3.5電子伏特的能帶間隙。
在一些實施例中，第一介電膜160的能帶間隙可大於結晶誘導膜150的能帶間隙。舉例而言，結晶誘導膜150可包括TiO2膜，且第一介電膜160可包括HfO2膜。在此種情形中，HfO2膜可 具有約5.68電子伏特的能帶間隙，所述能帶間隙大於TiO2膜的能帶間隙(約3.1電子伏特)。因此，由於底部電極130與介電結構DS1之間的勢壘(potential barrier)及頂部電極140與介電結構DS1之間的勢壘可增加，因此可抑制介電結構DS1中的氧轉移至底部電極130或頂部電極140。因此，在抑制漏電流自電容器C1產生的同時可防止介電結構DS1的電性性質劣化且可提供相對高的電容。
第二介電膜170可與底部電極130相對，其中結晶誘導膜150及第一介電膜160設置於第二介電膜170與底部電極130之間。第二介電膜170的能帶間隙可大於第一介電膜160的能帶間隙。第二介電膜170可包含金屬氧化物，且構成第二介電膜170的金屬可與第一金屬及第二金屬不同。在一些實施例中，第二介電膜170可包含ZrO2、Al2O3、Nb2O5、CeO2、La2O3、Ta2O3、TiO2或其組合。第二介電膜170可包括包含選自上述示例性材料中的一者的單層或其中堆疊有多個層的多層，所堆疊的層包含選自上述示例性材料中的不同材料。
在一些實施例中，當第二介電膜170是多層時，第二介電膜170的接觸第一介電膜160的頂表面的部分可包括包含四方相或單斜相的ZrO2膜。舉例而言，第一介電膜160可包括HfO2膜，且第二介電膜170可包括接觸第一介電膜160的ZrO2膜。在此種情形中，在接觸第一介電膜160的頂表面的同時，第二介電膜170可向第一介電膜160提供表面應力，進而使得第一介電膜 160可維持四方相。另外，ZrO2膜可具有約7.8電子伏特的能帶間隙，所述能帶間隙大於HfO2膜的能帶間隙(約5.68電子伏特)。因此，可藉由第二介電膜170來抑制經由介電結構DS1產生漏電流，且因此可提供具有相對高的電容的電容器C1。
第二介電膜170的厚度TH13可大於第一介電膜160的厚度TH12。在一些實施例中，第二介電膜170的厚度TH13可介於約70埃至約90埃的範圍內，且並非僅限於此。
積體電路裝置100的電容器C1可更包括位於底部電極130與結晶誘導膜150之間的緩衝層132。緩衝層132可包含第一金屬、氧原子及氮原子。舉例而言，當底部電極130及結晶誘導膜150包含Ti時，緩衝層132亦可包含Ti。在一些實施例中，底部電極130可包括TiN膜，結晶誘導膜150可包括TiO2膜，且緩衝層132可包括TiON膜。緩衝層132中的氮原子含量可在緩衝層132的厚度方向上變化。舉例而言，緩衝層132中的氮原子含量可隨著距結晶誘導膜150的距離減小而逐漸減少且可隨著距底部電極130的距離減小而逐漸增加。本文中所使用的用語「氮原子含量(nitrogen atom content)」是指每單位體積的氮原子的量。
緩衝層132可用作防止氧自介電結構DS1朝底部電極130擴散的障壁(barrier)。由此，緩衝層132被佈置於底部電極130與介電結構DS1之間，藉此可防止形成因擴散至底部電極130中的氧原子而可能在底部電極130的一些區中形成的高電阻材料，且因此，可抑制底部電極130的電阻增大。
在一些實施例中，緩衝層132的厚度TH14可等於或小於結晶誘導膜150的厚度TH11。舉例而言，緩衝層132的厚度TH14可介於約2埃至約7埃的範圍內。結晶誘導膜150的厚度TH11及緩衝層132的厚度TH14中的每一者可端視電容器C1欲顯示的電性性質而適應性地確定。
圖2是示出根據實施例的積體電路裝置200的主要配置的剖視圖。在圖2中，與圖1中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖2，積體電路裝置200的電容器C2具有與圖1中所示積體電路裝置100的電容器C1實質上相同的配置。然而，在積體電路裝置200中，電容器C2的介電結構DS2包括設置於第一介電膜160與頂部電極140之間的第二介電膜270。
第二介電膜270可具有包括ZrO2膜的單層結構。第二介電膜270可包括四方相或單斜相。構成第二介電膜270的ZrO2膜可接觸第一介電膜160的頂表面且因此向第一介電膜160提供表面應力，進而使得第一介電膜160可維持四方相。第二介電膜270的頂表面可接觸頂部電極140的底表面。關於對第二介電膜270的更多說明，可參考已參照圖1給出的對第二介電膜170的說明。
圖3是示出根據實施例的積體電路裝置300的主要配置的剖視圖。在圖3中，與圖1中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖3，積體電路裝置300的電容器C3具有與圖1中所示積體電路裝置100的電容器C1實質上相同的配置。然而，在積體電路裝置300中，電容器C3的介電結構DS3包括設置於第一介電膜160與頂部電極140之間的複合介電膜結構370。複合介電膜結構370包括包含彼此不同的材料的多個介電膜。
複合介電膜結構370可包括第二介電膜370A及第三介電膜370B，第二介電膜370A與第三介電膜370B依序堆疊於第一介電膜160上，即第二介電膜370A堆疊於第一介電膜160上且第三介電膜370B堆疊於第二介電膜370A上。第二介電膜370A可與底部電極130相對，其中緩衝層132、結晶誘導膜150及第一介電膜160設置於第二介電膜370A與底部電極130之間，且第二介電膜370A可與頂部電極140相對，其中第三介電膜370B設置於第二介電膜370A與頂部電極140之間。第二介電膜370A的底表面可接觸第一介電膜160的頂表面，且第二介電膜370A的頂表面可接觸第三介電膜370B的底表面。第三介電膜370B的頂表面可接觸頂部電極140的底表面。關於對第二介電膜370A的更多說明，可參考已參照圖1給出的對第二介電膜170的說明。
在一些實施例中，第二介電膜370A與第三介電膜370B可分別包括選自ZrO2膜、Al2O3膜、Nb2O5膜、CeO2膜、La2O3膜、Ta2O3膜及TiO2膜中的不同的膜。
第二介電膜370A的厚度可大於第三介電膜370B的厚度。在一些實施例中，第二介電膜370A的厚度可介於約70埃至 約90埃的範圍內，且第三介電膜370B的厚度可介於約3埃至約7埃的範圍內，且並非僅限於此。
第二介電膜370A的能帶間隙可與第三介電膜370B的能帶間隙不同。在一些實施例中，第三介電膜370B的能帶間隙可大於第二介電膜370A的能帶間隙。舉例而言，第二介電膜370A可包括ZrO2膜，且第三介電膜370B可包括Al2O3膜。Al2O3膜的能帶間隙為約8.7電子伏特，所述能帶間隙大於ZrO2膜的約7.8電子伏特的能帶間隙。複合介電膜結構370包括具有相對寬的能帶間隙的第三介電膜370B，藉此可抑制漏電流自電容器C3產生且可提供相對高的電容。
圖4A是示出根據實施例的積體電路裝置400A的主要配置的剖視圖。在圖4A中，與圖1中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖4A，積體電路裝置400A的電容器C4A具有與圖1中所示積體電路裝置100的電容器C1實質上相同的配置。然而，在積體電路裝置400A中，電容器C4A的介電結構DS4A包括設置於第一介電膜160與頂部電極140之間的複合介電膜結構4P1。複合介電膜結構4P1包括包含彼此不同的材料的多個介電膜。
複合介電膜結構4P1可包括被設置成彼此間隔開的兩個第二介電膜470A及被設置成彼此間隔開的兩個第三介電膜470B。在複合介電膜結構4P1中，所述兩個第二介電膜470A與 所述兩個第三介電膜470B可逐個交替地堆疊於第一介電膜160上。所述兩個第二介電膜470A中距底部電極130最近的第二介電膜470A的底表面接觸第一介電膜160的頂表面。所述兩個第三介電膜470B中距底部電極130最遠的第三介電膜470B的頂表面接觸頂部電極140的底表面。在一些實施例中，每一第二介電膜470A與每一第三介電膜470B可分別包括選自ZrO2膜、Al2O3膜、Nb2O5膜、CeO2膜、La2O3膜、Ta2O3膜及TiO2膜中的不同的膜。
每一第二介電膜470A的厚度可大於每一第三介電膜470B的厚度。所述兩個第二介電膜470A可具有彼此相等或彼此不同的厚度。所述兩個第三介電膜470B可具有彼此相等或彼此不同的厚度。在一些實施例中，每一第二介電膜470A的厚度可選自約10埃至約50埃的範圍內，且每一第三介電膜470B的厚度可選自約3埃至約7埃的範圍內，且並非僅限於此。
每一第二介電膜470A與每一第三介電膜470B可具有彼此不同的能帶間隙。在一些實施例中，每一第三介電膜470B的能帶間隙可大於每一第二介電膜470A的能帶間隙。舉例而言，每一第二介電膜470A可包括ZrO2膜，且每一第三介電膜470B可包括Al2O3膜。複合介電膜結構4P1包括具有相對寬的能帶間隙的多個第三介電膜470B，藉此可抑制漏電流自電容器C4A產生且可提供相對高的電容。
儘管圖4A示出複合介電膜結構4P1包括所述兩個第二介電膜470A及所述兩個第三介電膜470B的實例，然而本實施例 並非僅限於此。舉例而言，複合介電膜結構4P1可包括至少三個第二介電膜470A及至少三個第三介電膜470B且可具有所述至少三個第二介電膜470A與所述至少三個第三介電膜470B逐個交替地堆疊於第一介電膜160上的結構。然而，本實施例並非僅限於此，且第二介電膜470A及第三介電膜470B的數量可大於三。
圖4B是示出根據實施例的積體電路裝置400B的主要配置的剖視圖。在圖4B中，與圖4A中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖4B，積體電路裝置400B的電容器C4B具有與已參照圖4A闡述的積體電路裝置400A的電容器C4A實質上相同的配置。然而，在積體電路裝置400B中，電容器C4B的介電結構DS4B包括複合介電膜結構4P2。複合介電膜結構4P2可包括包含彼此不同的材料的多個介電膜。
複合介電膜結構4P2可包括被設置成彼此間隔開的三個第二介電膜470A及被設置成彼此間隔開的三個第三介電膜470B。在複合介電膜結構4P2中，所述三個第二介電膜470A與所述三個第三介電膜470B可逐個交替地堆疊於第一介電膜160上。所述三個第二介電膜470A中距底部電極130最近的第二介電膜470A的底表面接觸第一介電膜160的頂表面，且所述三個第三介電膜470B中距底部電極130最遠的第三介電膜470B的頂表面接觸頂部電極140的底表面。所述三個第二介電膜470A可具有彼此相等或彼此不同的厚度。所述三個第三介電膜470B可具有彼此 相等或彼此不同的厚度。關於對每一第二介電膜470A及每一第三介電膜470B的更多說明，可參考參照圖4A給出的對每一第二介電膜470A及每一第三介電膜470B的說明。
圖5是示出根據實施例的積體電路裝置500的主要配置的剖視圖。在圖5中，與圖1中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖5，積體電路裝置500的電容器C5具有與圖1中所示積體電路裝置100的電容器C1實質上相同的配置。然而，在積體電路裝置500中，電容器C5更包括設置於介電結構DS1與頂部電極140之間的介面膜580。
介面膜580可包括包含第三金屬的第三金屬氧化物膜。第三金屬可與底部電極130及結晶誘導膜150中所包含的第一金屬不同。在一些實施例中，第三金屬可為Ti或Zr。舉例而言，介面膜580可包括TiO2膜或ZrO2膜。介面膜580可具有約1埃至約15埃的厚度，且並非僅限於此。介面膜580的厚度可端視電容器C5欲顯示的電性性質而適應性地確定。
介面膜580可用作防止氧自介電結構DS1朝頂部電極140擴散的障壁。由此，介面膜580被佈置於頂部電極140與介電結構DS1之間，藉此可抑制頂部電極140的電阻增大。
已參照圖5闡述了一實例，在所述實例中，雖然積體電路裝置500的電容器C5具有與圖1中所示積體電路裝置100的電容器C1實質上相同的配置，但積體電路裝置500的電容器C5更 包括位於介電結構DS1與頂部電極140之間的介面膜580。然而，根據本實施例，包括介面膜580的配置並不限於圖5中所示實例。作為實例，在圖2中所示積體電路裝置200中，參照圖5闡述的介面膜580可被佈置於介電結構DS2的第二介電膜270與頂部電極140之間。作為另一實例，在圖3中所示積體電路裝置300中，參照圖5闡述的介面膜580可被佈置於介電結構DS3的第三介電膜370B與頂部電極140之間。作為又一實例，在圖4A中所示積體電路裝置400A及圖4B中所示積體電路裝置400B中的每一者中，參照圖5闡述的介面膜580可被佈置於頂部電極140與介電結構DS4A及DS4B中的每一者中所包括的所述多個第三介電膜470B中距頂部電極140最近的第三介電膜470B之間。
圖6A是示出根據實施例的積體電路裝置600的剖視圖，且圖6B是圖6A所示由「Q1」指示的部分區域的放大剖視圖。在圖6A及圖6B中，與圖1中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖6A及圖6B，積體電路裝置600包括基板610及位於基板610上的層間介電質620，基板610包括多個主動區AC。多個導電區624可藉由層間介電質620連接至所述多個主動區AC。
基板610具有與參照圖1闡述的基板110實質上相同的配置。在基板610中，所述多個主動區AC可由多個裝置隔離區612界定。所述多個裝置隔離區612中的每一者可包括氧化物膜、 氮化物膜或其組合。層間介電質620可包括氧化矽膜。所述多個導電區624中的每一者可包含多晶矽(polysilicon)、金屬、導電金屬氮化物、金屬矽化物或其組合。
在層間介電質620及所述多個導電區624上可形成有具有多個開口626H的絕緣圖案626P。絕緣圖案626P可包含氮化矽、氮氧化矽或其組合。
在所述多個導電區624上可分別形成有對應的多個電容器C6。所述多個電容器C6可包括多個底部電極630以及頂部電極640。所述多個電容器C6可共享一個頂部電極640。所述多個底部電極630中的每一者可具有圓柱形或杯形形狀，所述圓柱形或杯形形狀具有面對基板610的封閉底部部分。對所述多個底部電極630及頂部電極640的更多詳細說明與已參照圖1給出的對底部電極130及頂部電極140的說明實質上相同。
所述多個電容器C6中的每一者可更包括佈置於每一底部電極630與頂部電極640之間的緩衝層132及介電結構DS1。介電結構DS1可包括結晶誘導膜150、第一介電膜160及第二介電膜170。
緩衝層132及結晶誘導膜150中的每一者可被佈置於絕緣圖案626P上以覆蓋每一底部電極630的表面，而絕緣圖案626P的與每一底部電極630間隔開的頂表面的部分可不被緩衝層132及結晶誘導膜150中的每一者覆蓋。因此，緩衝層132及結晶誘導膜150中的每一者可以與每一底部電極630一對一對應的方式 形成且可不被佈置於兩個相鄰的底部電極630之間的區中。
第一介電膜160及第二介電膜170中的每一者可在基板610之上連續地延伸，以覆蓋所述多個底部電極630中的每一者的表面以及所述多個底部電極630之間的絕緣圖案626P的頂表面。因此，第一介電膜160及第二介電膜170中的每一者可包括與相應的所述多個底部電極630相對的部分以及與基板610相對、同時在水平方向(X方向或Y方向)上與相應的所述多個底部電極630間隔開的部分。垂直方向(Z方向)垂直於基板610。
參照圖6B，第一介電膜160可包括與所述多個底部電極630相對的第一局部區160A，其中緩衝層132及結晶誘導膜150位於第一局部區160A與所述多個底部電極630之間。如圖6B中所示，第一局部區160A被設置成與結晶誘導膜150平行且接觸結晶誘導膜150。第一介電膜160亦可包括第二局部區160B，第二局部區160B一體地連接至第一局部區160A且在被設置成與結晶誘導膜150間隔開的同時與基板610、層間介電質620及絕緣圖案626P相對。如圖6B中所例示，第二局部區160B設置於第一介電膜160的與結晶誘導膜150垂直的遠端處，且第二局部區160B因第一局部區160A的存在而不接觸結晶誘導膜150。第一介電膜160的第一局部區160A可接觸結晶誘導膜150。儘管緩衝層132及結晶誘導膜150中的每一者可被佈置於每一底部電極630與第一介電膜160的第一局部區160A之間，然而緩衝層132及結晶誘導膜150中的每一者可不被佈置於基板610與第一介電膜160的第二局 部區160B之間。
第二介電膜170可包括第一局部區170A及第二局部區170B，第一局部區170A與所述多個底部電極630相對，其中緩衝層132、結晶誘導膜150及第一介電膜160位於第一局部區170A與所述多個底部電極630之間，第二局部區170B一體地連接至第一局部區170A且在被設置成與結晶誘導膜150間隔開的同時與基板610、層間介電質620及絕緣圖案626P相對。第二介電膜170的第一局部區170A可接觸第一介電膜160的第一局部區160A。
介電結構DS1的被佈置於每一底部電極630與頂部電極640之間的第一部分可具有第一厚度D11，且介電結構DS1的未被佈置於每一底部電極630與頂部電極640之間且包括第一介電膜160的第二局部區160B及第二介電膜170的第二局部區170B的第二部分可具有較第一厚度D11小的第二厚度D12。第一厚度D11與第二厚度D12之間的差可對應於結晶誘導膜150的厚度TH11(參見圖1)。
如由虛線R1標記的區中所示，在每一底部電極630的外壁處可形成有台階ST1，所述外壁與絕緣圖案626P的開口626H相鄰。每一底部電極630的填充絕緣圖案626P的開口626H的部分的水平方向(例如，X方向)寬度W11可在遠離基板610的方向上減小超過台階ST1。亦即，每一底部電極630的被設置成距層間介電質620較距台階ST1而言更近的部分的水平方向寬度W11可大於每一底部電極630的被設置成在自底部電極630至頂 部電極640的方向上距層間介電質620較距台階ST1的位置而言更遠的部分的寬度。
位於每一底部電極630與介電結構DS1之間的緩衝層132的端部132T可接觸每一底部電極630的台階ST1。緩衝層132的端部132T可被定位成較絕緣圖案626P的開口626H的內壁而言在水平方向上距每一底部電極630的中心更近。
在參照圖6A及圖6B闡述的積體電路裝置600中，構成所述多個電容器C6的介電結構DS1包括依序堆疊於每一底部電極630之上的結晶誘導膜150、第一介電膜160及第二介電膜170，第一介電膜160的底表面接觸結晶誘導膜150，且第一介電膜160的頂表面接觸第二介電膜170。因此，結晶誘導膜150可向第一介電膜160的底表面提供表面應力，進而使得第一介電膜160具有四方晶相，且第二介電膜170可向第一介電膜160的頂表面提供表面應力，進而使得第一介電膜160具有四方晶相。因此，第一介電膜160可維持有利於提供高的介電常數的晶相結構，且在抑制漏電流自所述多個電容器C6中的每一者產生的同時，所述多個電容器C6中的每一者可提供相對高的電容。
圖7A是示出根據實施例的積體電路裝置700的剖視圖，且圖7B是圖7A所示由「Q2」指示的部分區域的放大剖視圖。在圖7A及圖7B中，與圖1至圖6B中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖7A及圖7B，積體電路裝置700可具有與參照圖 6A及圖6B闡述的積體電路裝置600實質上相同的配置且可提供與積體電路裝置600實質上相同的效果。然而，積體電路裝置700中所包括的多個電容器C7更包括設置於介電結構DS1與頂部電極640之間的介面膜580。介面膜580用作防止氧自介電結構DS1朝頂部電極640擴散的障壁，藉此可抑制頂部電極640的電阻增大。
圖8A是示出根據實施例的積體電路裝置800的剖視圖，且圖8B是圖8A所示由「Q3」指示的部分區域的放大剖視圖。在圖8A及圖8B中，與圖1至圖6B中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖8A及圖8B，積體電路裝置800可具有與參照圖6A及圖6B闡述的積體電路裝置600實質上相同的配置且可提供與積體電路裝置600實質上相同的效果。然而，積體電路裝置800中所包括的多個電容器C8可包括多個底部電極830以及頂部電極840。所述多個電容器C8可共享一個頂部電極840。所述多個電容器C8中的每一者可具有支柱(pillar)形狀。對所述多個底部電極830及頂部電極840的更多詳細說明與已參照圖1給出的對底部電極130及頂部電極140的說明實質上相同。
所述多個電容器C8中的每一者可包括佈置於每一底部電極830與頂部電極840之間的緩衝層132及介電結構DS1。介電結構DS1可包括結晶誘導膜150、第一介電膜160及第二介電膜170。
緩衝層132及結晶誘導膜150中的每一者可被佈置於絕緣圖案626P上以覆蓋每一底部電極830的表面，而絕緣圖案626P的被設置成與每一底部電極830間隔開的頂表面的部分可不被緩衝層132及結晶誘導膜150中的每一者覆蓋。因此，緩衝層132及結晶誘導膜150中的每一者可以與每一底部電極830一對一對應的方式形成且可不被佈置於兩個相鄰的底部電極830之間的區中。
第一介電膜160可包括第一局部區160A及第二局部區160B，第一局部區160A與所述多個底部電極830相對，同時緩衝層132及結晶誘導膜150位於第一局部區160A與所述多個底部電極830之間，第二局部區160B一體地連接至第一局部區160A且在與結晶誘導膜150間隔開的同時與基板610、層間介電質620及絕緣圖案626P相對。儘管緩衝層132及結晶誘導膜150中的每一者可被佈置於每一底部電極830與第一介電膜160的第一局部區160A之間，然而緩衝層132及結晶誘導膜150中的每一者可不被佈置於基板610與第一介電膜160的第二局部區160B之間。
第二介電膜170可包括第一局部區170A及第二局部區170B，第一局部區170A與所述多個底部電極830相對，其中緩衝層132、結晶誘導膜150及第一介電膜160設置於第一局部區170A與所述多個底部電極830之間，第二局部區170B一體地連接至第一局部區170A且在被設置成與結晶誘導膜150間隔開的同時與基板610、層間介電質620及絕緣圖案626P相對。
如由虛線R2標記的區中所示，在每一底部電極830的外壁處可形成有台階ST2，所述外壁與絕緣圖案626P的開口626H相鄰。每一底部電極830的填充絕緣圖案626P的開口626H的部分的水平方向(例如，X方向)寬度可在遠離基板610的方向上減小超過台階ST2。亦即，每一底部電極830的被設置成距層間介電質620較距台階ST2而言更近的部分的水平方向寬度可大於每一底部電極830的被設置成至少在台階ST2的位置處距層間介電質620更遠的部分的寬度。
位於每一底部電極830與介電結構DS1之間的緩衝層132的端部132T可接觸每一底部電極830的台階ST2。緩衝層132的端部132T可被定位成較絕緣圖案626P的開口626H的內壁而言在水平方向上距每一底部電極830的中心更近。
圖9A是示出根據實施例的積體電路裝置900的剖視圖，且圖9B是圖9A所示由「Q4」指示的部分區域的放大剖視圖。在圖9A及圖9B中，與圖1至圖8B中相同的參考編號分別表示相同的構件，且將不再對其予以贅述。
參照圖9A及圖9B，積體電路裝置900可具有與參照圖8A及圖8B闡述的積體電路裝置800實質上相同的配置且可提供與積體電路裝置800實質上相同的效果。然而，積體電路裝置900中所包括的多個電容器C9更包括位於介電結構DS1與頂部電極840之間的介面膜580。介面膜580用作防止氧自介電結構DS1朝頂部電極840擴散的障壁，藉此可抑制頂部電極840的電阻增 大。
儘管已參照圖6A至圖9B闡述了分別包括介電結構DS1的積體電路裝置600、積體電路裝置700、積體電路裝置800及積體電路裝置900的示例性結構，然而在不背離本揭露的精神及範圍的條件下可對圖6A至圖9B中所示配置作出各種改變及潤飾。舉例而言，積體電路裝置600、積體電路裝置700、積體電路裝置800及積體電路裝置900中的每一者可不再包括介電結構DS1，而是包括圖2、圖3、圖4A或圖4B中所示的介電結構DS2、介電結構DS3、介電結構DS4A或介電結構DS4B，或者在不背離本揭露的精神及範圍的條件下具有相對於介電結構DS2、介電結構DS3、介電結構DS4A或介電結構DS4B作出各種改變及潤飾的結構的介電結構。
圖10A至圖10I是示出根據實施例的製造積體電路裝置的方法的順序製程的剖視圖。將參照圖10A至圖10I來闡述製造圖6A及圖6B中所示積體電路裝置的示例性方法。
參照圖10A，在由裝置隔離區612界定多個主動區AC的基板610上形成層間介電質620，隨後形成藉由層間介電質620連接至所述多個主動區AC的所述多個導電區624。
參照圖10B，在層間介電質620及所述多個導電區624上依序形成絕緣層626及模製膜628。
絕緣層626可被用作蝕刻停止層。絕緣層626可包含相對於層間介電質620及模製膜628具有蝕刻選擇性(etch selectivity)的絕緣材料。在一些實施例中，絕緣層626可包含氮化矽、氮氧化矽或其組合。
模製膜628可包括氧化物膜。在一些實施例中，模製膜628可包括至少一支撐膜。所述至少一支撐膜可包含相對於模製膜628具有蝕刻選擇性的材料。
參照圖10C，在模製膜628上依序形成犧牲膜SL及遮罩圖案MP。
犧牲膜SL可包括氧化物膜。遮罩圖案MP可包括氧化物膜、氮化物膜、多晶矽膜、光阻膜或其組合。遮罩圖案MP可界定欲形成電容器的底部電極的區。
參照圖10D，在圖10C的所得產物中，使用遮罩圖案MP作為蝕刻遮罩且使用絕緣層626作為蝕刻停止層對犧牲膜SL、模製膜628及絕緣層626進行各向異性(anisotropically)蝕刻，以此形成界定多個孔BEH的犧牲圖案SLP、模製圖案628P及絕緣圖案626P。可在絕緣圖案626P中形成所述多個開口626H，所述多個開口626H暴露出所述多個導電區624。
參照圖10E，將遮罩圖案MP自圖10D的所得產物移除，隨後形成底部電極形成導電膜630L，底部電極形成導電膜630L覆蓋位於相應的所述多個孔BEH內部的所述多個導電區624的表面、絕緣圖案626P的表面及犧牲圖案SLP的表面。底部電極形成導電膜630L可以共形的方式覆蓋所述多個孔BEH的內側壁，進而使得所述多個孔BEH中的每一者的內部空間可部分地餘留。
對底部電極形成導電膜630L的構成材料的說明與已參照圖1給出的對底部電極130的構成材料的說明相同。為形成底部電極形成導電膜630L，可使用化學氣相沈積(chemical vapor deposition，CVD)、金屬有機化學氣相沈積(metal organic CVD，MOCVD)或原子層沈積(atomic layer deposition，ALD)製程。
參照圖10F，將底部電極形成導電膜630L的上部部分自圖10E的所得產物部分地移除，以此將底部電極形成導電膜630L分隔成所述多個底部電極630。
為形成所述多個底部電極630，可藉由回蝕製程(etch-back process)或化學機械研磨(chemical mechanical polishing，CMP)製程來移除底部電極形成導電膜630L的上部部分及犧牲圖案SLP(參照圖10E)，進而暴露出模製圖案628P的頂表面。
參照圖10G，將模製圖案628P自圖10F的所得產物移除，從而暴露出所述多個底部電極630的外表面及絕緣圖案626P的頂表面，所述多個底部電極630中的每一者具有圓柱形形狀。
參照圖10H，將所述多個底部電極630中的每一者的被暴露出的表面氧化，從而在所述多個底部電極630中的每一者的表面上形成結晶誘導膜150。在形成結晶誘導膜150的同時，可在結晶誘導膜150與所述多個底部電極630中的每一者之間形成緩衝層132。
在一些實施例中，為形成結晶誘導膜150，所述多個底 部電極630可在氧化氛圍(oxidation atmosphere)中在約100℃至約600℃的溫度下經受熱處理。所述熱處理可藉由退火製程(annealing process)執行，例如，快速熱退火(rapid thermal annealing，RTA)製程、電漿退火製程(plasma annealing process)或其組合，且並非僅限於此。
在一些實施例中，為形成結晶誘導膜150，可向所述多個底部電極630中的每一者的被暴露出的表面供應氧化反應氣體。氧化反應氣體可包括O2、O3、H2O、NO、NO2、N2O、CO2、H2O2、HCOOH、CH3COOH、(CH3CO)2O、電漿O2、遠程電漿O2、電漿N2O、電漿H2O或其組合，且並非僅限於此。
藉由自供應至所述多個底部電極630中的每一者的被暴露出的表面的氧化反應氣體獲得的氧原子來將所述多個底部電極630中所包含的第一金屬氧化，藉此可形成包含第一金屬的氧化物的結晶誘導膜150。關於對第一金屬的更多說明，可參考參照圖1給出的對第一金屬的說明。在所述多個底部電極630中的每一者包括金屬氮化物膜的情形中，在形成結晶誘導膜150的同時，可在所述多個底部電極630中的每一者的表面的部分上形成包含第一金屬、氧原子及氮原子的緩衝層132，所述部分與結晶誘導膜150相鄰。緩衝層132中所包含的第一金屬及氮原子可為在形成結晶誘導膜150之前所述多個底部電極630中的每一者中所包含的第一金屬及氮原子。在形成結晶誘導膜150及緩衝層132之後，緩衝層132中的氮原子含量可隨著距結晶誘導膜150的距離減小 而逐漸減小。
如圖10H中由虛線R1所標記的區中所示，在形成結晶誘導膜150及緩衝層132之後，可在每一底部電極630的與絕緣圖案626P的開口626H相鄰的外壁處形成台階ST1，且緩衝層132的端部132T可接觸每一底部電極630的台階ST1。
參照圖10I，在圖10H的所得產物上依序形成第一介電膜160及第二介電膜170，其中形成有結晶誘導膜150及緩衝層132。
在一些實施例中，為形成第一介電膜160及第二介電膜170，可使用原子層沈積(ALD)製程。
可藉由以下示例性製程來執行用於形成第一介電膜160的原子層沈積製程。首先，可在暴露出基板610的結晶誘導膜150的同時，在反應空間中將包含第二金屬的前驅物(precursor)供應至基板610上，藉此可在結晶誘導膜150的表面及絕緣圖案626P的表面上形成包含第二金屬的金屬前驅物層。關於對第二金屬的更多說明，可參考參照圖1給出的對第二金屬的說明。
可藉由用於執行原子層沈積製程的腔室提供反應空間。可將包含第二金屬的前驅物在氣化狀態下供應至基板610上。在將包含第二金屬的前驅物供應至基板610上的同時，反應空間的內部可維持選自約100℃至約600℃的範圍內的第一溫度，例如，約150℃至約400℃的溫度。將包含第二金屬的前驅物在氣化狀態下供應至基板610上，藉此可在結晶誘導膜150的表面及絕 緣圖案626P的表面上形成包含第二金屬的前驅物的化學吸附(chemisorbed)層及物理吸附(physisorbed)層二者。接下來，可在反應空間的內部維持第一溫度的同時將吹掃氣體(purge gas)供應至基板610上，藉此可移除基板610上不需要的副產物。此處，亦可移除餘留於基板610上的前驅物的物理吸附層。可使用例如惰性氣體(例如Ar、He、Ne或N2氣體等)作為吹掃氣體。
接下來，可將氧化反應氣體供應至基板610上，藉此可自包含第二金屬的前驅物的化學吸附層形成包含第二金屬氧化物(即，第二金屬的氧化物)的金屬氧化物膜。氧化反應氣體可包括O2、O3、電漿O2、H2O、NO2、NO、N2O、CO2、H2O2、HCOOH、CH3COOH、(CH3CO)2O或其組合，但並非僅限於此。接下來，可將吹掃氣體供應至基板610上，藉此可移除基板610上不需要的副產物。
接下來，可重複上述原子層沈積製程，進而獲得具有所期望厚度的第一介電膜160。
在一些實施例中，第一介電膜160可包括HfO2膜。此處，在結晶誘導膜150包括具有金紅石結構的TiO2膜的情形中，結晶誘導膜150可提供表面應力，進而使得構成在結晶誘導膜150上形成的第一介電膜160的HfO2膜具有四方相的較佳定向，藉此接觸結晶誘導膜150的第一介電膜160可以四方相結晶。
可以與用於形成第一介電膜160的原子層沈積製程相似的方式來執行用於形成第二介電膜170的原子層沈積製程。然而， 不再使用包含第二金屬的前驅物，而是可使用包含與第一金屬及第二金屬不同的金屬的前驅物。在一些實施例中，為形成第二介電膜170，可使用包含Zr、Al、Nb、Ce、La、Ta或Ti的前驅物。
可藉由形成第二介電膜170來獲得包括結晶誘導膜150、第一介電膜160及第二介電膜170的介電結構DS1。在一些實施例中，可在約500℃至約1150℃的溫度下對形成有介電結構DS1的所得產物進行退火。
接下來，可在圖10I的所得產物上形成頂部電極640以覆蓋介電結構DS1，以此製造圖6A及圖6B中所示的積體電路裝置600。為形成頂部電極640，可使用化學氣相沈積(CVD)、金屬有機化學氣相沈積(MOCVD)、物理氣相沈積(PVD)或原子層沈積(ALD)製程。
為製造圖7A及圖7B中所示積體電路裝置700，可使用與參照圖10A至圖10I所闡述者相同的方法。然而，在製程執行至根據參照圖10I闡述的方法形成第二介電膜170的製程之後，在形成頂部電極640之前，更可執行形成介面膜580的製程。為形成介面膜580，可使用ALD製程。
為製造圖8A及圖8B中所示積體電路裝置800，可使用與參照圖10A至圖10I所闡述者相同的方法。然而，在參照圖10E及圖10F闡述的製程中，不再形成分別具有圓柱形形狀的所述多個底部電極630，而是可形成分別具有支柱形狀的所述多個底部電極830。接下來，可在所述多個底部電極830以如參照圖10H及 圖10I闡述的方式形成的所得產物上形成緩衝層132、結晶誘導膜150、第一介電膜160及第二介電膜170，且接著，可形成頂部電極840以覆蓋介電結構DS1。
為製造圖9A及圖9B中所示的積體電路裝置900，可使用與製造圖8A及圖8B中所示積體電路裝置800的方法相似的方法。然而，在製程執行至根據參照圖10I闡述的方法形成第二介電膜170的製程之後，在形成頂部電極640之前，可更執行形成介面膜580的製程。
至此，儘管已參照圖10A至圖10I闡述了製造圖6A至圖9B中所示積體電路裝置600、積體電路裝置700、積體電路裝置800及積體電路裝置900的示例性方法，然而熟習此項技術者將理解，在不背離本揭露的精神及範圍的條件下可藉由應用各種改變及潤飾根據參照圖10A至圖10I給出的說明來製造圖1至圖5中所示積體電路裝置100、積體電路裝置200、積體電路裝置300、積體電路裝置400A、積體電路裝置400B及積體電路裝置500或具有與積體電路裝置100、積體電路裝置200、積體電路裝置300、積體電路裝置400A、積體電路裝置400B及積體電路裝置500相似的結構的各種積體電路裝置。
儘管已參照本揭露的實施例具體示出並闡述了本揭露，然而將理解，可在不背離以下申請專利範圍的精神及範圍的條件下對其作出形式及細節上的各種改變。
100:積體電路裝置
110:基板
120:下部結構
130:底部電極
132:緩衝層
140:頂部電極
150:結晶誘導膜
160:第一介電膜
170:第二介電膜
C1:電容器
DS1:介電結構
TH11、TH12、TH13、TH14:厚度

Claims (24)

  1. 一種積體電路裝置，包括：電極，所述電極包含第一金屬；緩衝層，設置於所述電極上，所述緩衝層包含所述第一金屬、氧原子及氮原子；以及介電結構，設置於所述緩衝層上，其中所述介電結構包括：結晶誘導膜，設置於所述緩衝層上，所述結晶誘導膜包括第一金屬氧化物膜，所述第一金屬氧化物膜包含所述第一金屬；以及第一介電膜，設置於所述結晶誘導膜上，所述第一介電膜包括第二金屬氧化物膜，所述第二金屬氧化物膜包含第二金屬。
  2. 如申請專利範圍第1項所述的積體電路裝置，其中所述第一金屬包括過渡金屬或後過渡金屬。
  3. 如申請專利範圍第1項所述的積體電路裝置，其中所述結晶誘導膜的第一厚度小於所述第一介電膜的第二厚度。
  4. 如申請專利範圍第1項所述的積體電路裝置，其中所述第一介電膜具有四方相。
  5. 如申請專利範圍第1項所述的積體電路裝置，其中所述第一金屬氧化物膜與所述第二金屬氧化物膜之間的晶格失配為15%或小於15%。
  6. 如申請專利範圍第1項所述的積體電路裝置，其中所述 電極包括以下中的至少一者：包含所述第一金屬的金屬膜、包含所述第一金屬的金屬氧化物膜、包含所述第一金屬的金屬氮化物膜以及包含所述第一金屬的金屬氮氧化物膜。
  7. 如申請專利範圍第1項所述的積體電路裝置，其中所述第一介電膜包括：第一局部區，設置於所述結晶誘導膜上；以及第二局部區，一體地連接至所述第一局部區且設置於所述第一介電膜的與所述結晶誘導膜間隔開的遠端處。
  8. 如申請專利範圍第1項所述的積體電路裝置，其中所述緩衝層中的氮原子含量在所述緩衝層的厚度方向上變化。
  9. 如申請專利範圍第1項所述的積體電路裝置，其中所述介電結構更包括：第二介電膜，設置於所述第一介電膜上，所述第二介電膜具有較所述第一介電膜的第一能帶間隙大的第二能帶間隙。
  10. 如申請專利範圍第9項所述的積體電路裝置，其中所述介電結構更包括：第三介電膜，設置於所述第二介電膜上，所述第三介電膜具有較所述第二能帶間隙大的第三能帶間隙。
  11. 一種積體電路裝置，包括：基板；底部電極，設置於所述基板之上，所述底部電極包含第一金屬； 頂部電極，設置於所述底部電極之上；介電結構，設置於所述底部電極與所述頂部電極之間；以及緩衝層，設置於所述底部電極與所述介電結構之間，所述緩衝層包含所述第一金屬、氧原子及氮原子，其中所述介電結構包括：結晶誘導膜，設置於所述緩衝層上；以及第一介電膜，設置於所述結晶誘導膜上，所述第一介電膜包括第二金屬氧化物膜，所述第二金屬氧化物膜包含第二金屬。
  12. 如申請專利範圍第11項所述的積體電路裝置，其中所述第一介電膜包括：第一局部區，設置於所述底部電極與所述頂部電極之間，所述第一局部區設置於所述結晶誘導膜上；以及第二局部區，一體地連接至所述第一局部區且設置於所述第一介電膜的與所述結晶誘導膜間隔開的遠端處。
  13. 如申請專利範圍第12項所述的積體電路裝置，其中所述介電結構包括：第一部分，具有第一厚度，所述第一部分設置於所述底部電極與所述頂部電極之間；以及第二部分，具有較所述第一厚度小的第二厚度，所述第二部分包括所述第二局部區。
  14. 如申請專利範圍第11項所述的積體電路裝置，其中所 述介電結構更包括設置於所述第一介電膜上的第二介電膜，且其中所述第二介電膜的第二能帶間隙大於所述第一介電膜的第一能帶間隙。
  15. 如申請專利範圍第11項所述的積體電路裝置，其中所述介電結構更包括：複合介電膜結構，設置於所述第一介電膜上，其中所述複合介電膜結構包括：至少一第二介電膜，具有較所述第一介電膜的能帶間隙大的能帶間隙；以及至少一第三介電膜，具有較所述至少一第二介電膜的所述能帶間隙大的能帶間隙，其中所述至少一第二介電膜中的第二介電膜與所述至少一第三介電膜中的第三介電膜交替地堆疊於所述第一介電膜上。
  16. 如申請專利範圍第11項所述的積體電路裝置，其中所述緩衝層中的所述氮原子的氮原子含量隨著距所述底部電極的距離減小而逐漸增加。
  17. 如申請專利範圍第11項所述的積體電路裝置，更包括：介面膜，設置於所述介電結構與所述頂部電極之間，所述介面膜包括第三金屬氧化物膜，所述第三金屬氧化物膜包含第三金屬， 其中所述第三金屬包括鈦或鋯。
  18. 一種積體電路裝置，包括：基板；底部電極，設置於所述基板之上，所述底部電極包含第一金屬；頂部電極，設置於所述底部電極之上；介電結構，設置於所述底部電極與所述頂部電極之間，所述介電結構包括：結晶誘導膜，包括第一金屬氧化物膜，所述第一金屬氧化物膜包含所述第一金屬，且所述結晶誘導膜設置於所述底部電極的表面之上；第一介電膜，設置於所述結晶誘導膜上，所述第一介電膜具有第一能帶間隙；以及第二介電膜，設置於所述第一介電膜上，所述第二介電膜具有較所述第一能帶間隙大的第二能帶間隙；以及緩衝層，設置於所述底部電極與所述結晶誘導膜之間，所述緩衝層包含所述第一金屬、氧原子及氮原子。
  19. 如申請專利範圍第18項所述的積體電路裝置，其中所述第一介電膜包括：第一局部區，設置於所述結晶誘導膜上；以及第二局部區，一體地連接至所述第一局部區且設置於所述第一介電膜的與所述結晶誘導膜間隔開的遠端處。
  20. 如申請專利範圍第18項所述的積體電路裝置，其中所述底部電極具有外壁，所述外壁具有台階，且所述緩衝層的端部接觸所述台階。
  21. 一種製造積體電路裝置的方法，所述方法包括：在基板之上形成電極，所述電極包含第一金屬；將所述電極部分地氧化以在所述電極的表面上形成結晶誘導膜，所述結晶誘導膜包括第一金屬氧化物膜，所述第一金屬氧化物膜包含所述第一金屬；以及在所述結晶誘導膜上形成第一介電膜，所述第一介電膜包括第二金屬氧化物膜，所述第二金屬氧化物膜包含第二金屬，其中形成所述第一介電膜包括直接在所述結晶誘導膜上形成所述第一介電膜，且其中所述第一介電膜具有四方相。
  22. 如申請專利範圍第21項所述的方法，其中所述第一金屬氧化物膜與所述第二金屬氧化物膜之間的晶格失配為15%或小於15%。
  23. 如申請專利範圍第21項所述的方法，更包括：在所述結晶誘導膜上形成所述第一介電膜之後，在所述第一介電膜上形成第二介電膜，其中所述第二介電膜的第二能帶間隙大於所述第一介電膜的第一能帶間隙。
  24. 如申請專利範圍第21項所述的方法，更包括： 在所述結晶誘導膜上形成所述第一介電膜之後，在所述第一介電膜上形成第二介電膜；以及在所述第二介電膜上形成第三介電膜，其中所述第一介電膜、所述第二介電膜及所述第三介電膜包含彼此不同的金屬，其中所述第一介電膜的厚度小於所述第二介電膜的厚度，且其中所述第三介電膜的厚度小於所述第一介電膜的所述厚度。
TW108114447A 2018-09-19 2019-04-25 積體電路裝置及其製造方法 TWI742365B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0112381 2018-09-19
KR1020180112381A KR102650214B1 (ko) 2018-09-19 2018-09-19 집적회로 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW202013615A TW202013615A (zh) 2020-04-01
TWI742365B true TWI742365B (zh) 2021-10-11

Family

ID=69773304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114447A TWI742365B (zh) 2018-09-19 2019-04-25 積體電路裝置及其製造方法

Country Status (4)

Country Link
US (1) US10847603B2 (zh)
KR (1) KR102650214B1 (zh)
CN (1) CN110931466B (zh)
TW (1) TWI742365B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645594B1 (ko) * 2019-03-29 2024-03-11 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US11410813B2 (en) * 2019-11-12 2022-08-09 SK Hynix Inc. Semiconductor device with a booster layer and method for fabricating the same
KR20210085161A (ko) 2019-12-30 2021-07-08 삼성전자주식회사 커패시터 구조물, 이의 제조 방법, 상기 커패시터 구조물을 포함하는 반도체 장치 및 이의 제조 방법
CN111900150B (zh) * 2020-06-29 2022-06-03 中国科学院微电子研究所 电容及其制备方法、应用
US11430729B2 (en) * 2020-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor with a symmetrical capacitor insulator structure
KR20220048302A (ko) 2020-10-12 2022-04-19 삼성전자주식회사 집적 회로 소자
US12062688B2 (en) * 2021-04-21 2024-08-13 Micron Technology, Inc. Dielectric materials, capacitors and memory arrays
KR102715042B1 (ko) * 2021-09-14 2024-10-11 삼성전자주식회사 커패시터 및 이를 포함하는 전자 장치
US12034039B2 (en) * 2021-10-18 2024-07-09 Globalfoundries Singapore Pte. Ltd. Three electrode capacitor structure using spaced conductive pillars

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
US20110048769A1 (en) * 2009-09-01 2011-03-03 Elpida Memory, Inc. Insulating film, method of manufacturing the same, and semiconductor device
TW201349238A (zh) * 2012-05-30 2013-12-01 Ind Tech Res Inst 電阻式隨機存取記憶體之記憶胞及其製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943392B2 (en) 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
KR100611744B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
US20090309187A1 (en) 2005-08-24 2009-12-17 Jae-Hyoung Choi Semiconductor Device and Method of Fabricating the Same
KR20110004670A (ko) 2009-07-08 2011-01-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100881730B1 (ko) 2007-03-16 2009-02-06 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100965771B1 (ko) 2007-05-07 2010-06-24 주식회사 하이닉스반도체 탄탈륨산화막을 구비한 유전막 제조 방법 및 그를 이용한캐패시터 제조 방법
KR100996884B1 (ko) 2008-04-16 2010-11-26 한양대학교 산학협력단 Ｅｃｒ-ａｌｄ법으로 제조된 산화막이 구비된 반도체 소자,이의 제조방법, 및 이의 용도
KR20110072331A (ko) * 2009-12-22 2011-06-29 삼성전자주식회사 반도체 소자 및 그 제조 방법, 및 그것을 포함하는 반도체 모듈, 전자 회로 기판 및 전자 시스템
KR20110103534A (ko) 2010-03-15 2011-09-21 삼성전자주식회사 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
KR20150037009A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 고유전층을 포함하는 반도체장치 및 그 제조 방법
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
KR102378427B1 (ko) * 2017-07-07 2022-03-25 삼성전자주식회사 커패시터를 포함하는 반도체 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1358326A (zh) * 1999-06-10 2002-07-10 塞姆特里克斯公司 高介电常数的金属氧化物薄膜
US20110048769A1 (en) * 2009-09-01 2011-03-03 Elpida Memory, Inc. Insulating film, method of manufacturing the same, and semiconductor device
TW201349238A (zh) * 2012-05-30 2013-12-01 Ind Tech Res Inst 電阻式隨機存取記憶體之記憶胞及其製造方法

Also Published As

Publication number Publication date
CN110931466A (zh) 2020-03-27
KR102650214B1 (ko) 2024-03-21
US10847603B2 (en) 2020-11-24
TW202013615A (zh) 2020-04-01
CN110931466B (zh) 2023-04-07
KR20200033013A (ko) 2020-03-27
US20200091279A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI742365B (zh) 積體電路裝置及其製造方法
US8169013B2 (en) Metal-insulator-metal (MIM) capacitor having capacitor dielectric material selected from a group consisting of ZRO2, HFO2, (ZRX, HF1-X)O2 (0<x<1), (ZRy, Ti (O<y<1), (Hfz, Ti-z)O2 (O<z<1) and (Zrk, Ti1, Hfm)O2 (O<K, 1, m<1, K+1+m=1)
US20220123103A1 (en) Integrated circuit device
US9887083B2 (en) Methods of forming capacitors
JP2002343889A (ja) 半導体素子のキャパシタ及びその製造方法
KR102656062B1 (ko) 반도체 장치 및 그 제조 방법
KR102466330B1 (ko) 커패시터 및 그 제조 방법
JP2006060230A (ja) ３次元半導体キャパシタおよびその製造方法
JP2010010211A (ja) 半導体装置の製造方法、及び半導体装置
US7199001B2 (en) Method of forming MIM capacitor electrodes
US12071690B2 (en) Thin film structure including dielectric material layer, and method of manufacturing the same, and electronic device employing the same
US11784213B2 (en) Integrated circuit device
KR100677773B1 (ko) 반도체 소자의 캐패시터 형성방법
TWI834216B (zh) 半導體裝置
US20240321938A1 (en) Semiconductor device
JP7354088B2 (ja) 半導体素子及びその製造方法
US20230105195A1 (en) Integrated circuit device
US20230209804A1 (en) Capacitor and dram device including the same
TW202405912A (zh) 半導體元件的製造方法