CN111900150B - 电容及其制备方法、应用 - Google Patents

Abstract

本发明涉及电容及其制备方法、应用。电容中SiGe膜的沉积方法，包括：先向半导体基底上供应硅烷系气体，再供应SiGe膜所需的前驱体气体，进行沉积。本发明可以避免SiGe晶体应力对下层膜的损伤，减少电流泄露，提高电容量和器件运行速度。

Description

电容及其制备方法、应用

技术领域

本发明半导体制备领域，特别涉及电容及其制备方法、应用。

背景技术

电容器是大多半导体器件(例如DRAM、Flash、Logic等)的重要结构之一。在电容器的传统制造中，主要以掺杂的多晶硅(Poly-Si)为电极材料，采用低压化学气相沉积(LPCVD)法形成电极膜，但通常还要经过退火工艺，退火时容易引发大的电流泄露问题。

为此，现有技术引进SiGe作为电极材料，可采用掺杂或非掺杂的。然而SiGe的沉积温度在400～430℃，且具有较高浓度的掺杂及Ge高含量，这导致生长过程中，会形成大晶粒尺寸的柱状结构的多晶体，其晶体应力会对下层膜(例如电介质膜)产生很大的机械压力，引起膜损伤，导致严重的电流泄露。

发明内容

本发明的目的在于提供一种电容的制备方法，该方法在沉积上电极前预先沉积低温结晶的膜质，可以避免上电极晶体应力对电介质层的损伤，减少电流泄露，提高电容量和器件运行速度。

为了实现以上目的，本发明提供了以下技术方案：

一种电容的制备方法，包括：

形成电容的电介质层；

向所述电介质层上供应低温结晶物质进行沉积成膜；

供应电容上电极前驱体气体沉积形成上电极；

其中，所述低温结晶物质的结晶温度低于所述电容上电极的结晶温度。

利用上述的方法结合其他工序还可制备半导体器件，包括但不限于DRAM、2DNAND、3D NAND或逻辑器件。

一种电容器结构，包括：

下电极，电介质层和上电极；以及，

位于电介质层和上电极之间的应力缓冲层。

与现有技术相比，本发明达到了以下技术效果：

预先沉积低温结晶物质进行缓冲，可以避免上电极晶体应力对电介质层的损伤，减少电流泄露，提高电容量和器件运行速度。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。

图1为本发明提供的DRAM中电容的结构示意图；

图2为本发明实施例提供的电容中SiGe膜的沉积方法示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

实施例

以DRAM的电容为例，其结构如图1所示：由下至上依次包括在半导体基底、下电极、应力缓冲层、电介质层和上电极。其中，下电极可采用的材质包括但不限于：氮化钛(TiN)、钌(Ru)、铂(Pt)、氮化钨(WN)、铱(Ir)、氧化钌(RuO₂)、氧化钌锶(SrRuO)等。电介质层可以是一层或多层，多层可采用相同或不同的材料，电介质材料优选高介电常数以及电学特性稳定的材料，包括但不限于：TiO₂、锆氧化物(典型的有ZrO、ZrO₂等)、铝氧化物(典型的有AlO、Al₂O₃)、HfO₂、镧系金属氧化物以及稀土金属氧化物、Y₂O₃、钽钛氧化物等中的一种或多种混合。应力缓冲层起到保护和缓冲的作用，同样地，上电极和电介质层之间也可以增设应力缓冲层。上电极可采用的材质包括但不限于：SiGe、氮化钛(TiN)、钌(Ru)、铂(Pt)、氮化钨(WN)、铱(Ir)、氧化钌(RuO₂)、氧化钌锶(SrRuO)等。

在上述结构中，若上电极采用的材料为硼B掺杂的SiGe，在沉积B掺杂的SiGe时，采用化学气相沉积法，以图2所示的流程供应气体，即先向半导体基底上供应硅烷系气体(图中以二异丙基氨基硅烷(DIPAS)为例)，再供应SiH₄、Ge和BCl₃，必要时还可供应氢气H₂，进行沉积。在沉积过程(即SiGe晶体生长)中，由于预先供应的硅烷系气体可以形成例如晶体硅膜，其可以缓冲SiGe的晶体应力，进而避免对下层膜的损伤，从而避免电流泄露等问题，提高电容量和器件的运行速度。

上述制备上电极的实施例中，半导体基底通常指已经依次沉积了下部电极和电介质膜等，预先供应的硅烷系气体主要为了保护电介质膜不被损伤。然而本发明的应用并不限于此。

本发明降低上电极对电介质层损伤的关键在于增加一层缓冲层，该缓冲层是低温结晶物质，其结晶温度低于所述电容上电极的结晶温度。该手段适用于任意材料的上电极的沉积，上述实施例仅列举了典型的对电介质层损伤严重的SiGe基材料。同样，增加的缓冲层-低温结晶物质的前驱体是依据上电极的材料选择。

预先供应的硅烷系气体可以是以下中的任意一种或多种混合：二异丙基氨基硅烷(DIPAS)，双(叔丁基氨基)硅烷(BTBAS)，双(二乙基胺基)硅烷(BDEAS)，六氯乙硅烷(HCDS)，三(二甲基氨基)硅烷(TDMAS)，丁基氨基硅烷(BAS)、二乙基氨基硅烷(DEAS)、二丙基氨基硅烷(DPAS)、六乙基胺基乙硅烷等。

供应上述气体的方式可以是连续的或脉冲的。

上述的B掺杂的SiGe膜也可替换为无掺杂的SiGe膜。

在上述沉积方法中所用的设备可以是集群式设备、单片式设备、炉管式设备或旋转式设备(Merry-go-round)。

本发明上述的方法适用于制备任意具有电容结构的半导体器件，包括但不限于DRAM、2D NAND、3D NAND或逻辑器件，或者适用于避免SiGe膜的沉积对下层膜损伤的工艺中。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (8)

1.一种电容的制备方法，其特征在于，包括：

形成电容的电介质层；

向所述电介质层上供应硅烷系气体进行沉积成膜；

供应电容上电极前驱体气体沉积形成上电极，所述上电极为B掺杂的SiGe；

其中，所述硅烷系气体的结晶温度低于所述电容上电极的结晶温度。

2.根据权利要求1所述的制备方法，其特征在于，所述硅烷系气体选自以下中的至少一种：

二异丙基氨基硅烷，双(叔丁基氨基)硅烷，双(二乙基胺基)硅烷，六氯乙硅烷，三(二甲基氨基)硅烷。

3.根据权利要求1所述的制备 方法，其特征在于，所需的前驱体气体包括：SiH₄、Ge和BCl₃。

4.根据权利要求1-3任一项所述的制备方法，其特征在于，利用集群式设备、炉管式设备或旋转式设备(Merry-go-round)进行沉积。

5.一种电容器结构，其特征在于，包括：

下电极，电介质层和上电极；以及，

位于电介质层和上电极之间的应力缓冲层；

所述上电极为B掺杂的SiGe；

所述应力缓冲层为晶体硅膜。

6.根据权利要求5所述的电容器结构，其特征在于，所述应力缓冲层为由低温下可结晶物质沉积形成的膜层，所述低温低于所述电容上电极的结晶温度。

7.一种半导体器件，其特征在于，所述半导体器件包括权利要求5-6任意一项所述的电容器结构。

8.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件包括DRAM、2DNAND、3D NAND或逻辑器件。

Images