KR101060771B1 - 반도체 소자의 전극 제조 방법 - Google Patents

반도체 소자의 전극 제조 방법

Info

Publication number
KR101060771B1
KR101060771B1 KR1020080040863A KR20080040863A KR101060771B1 KR 101060771 B1 KR101060771 B1 KR 101060771B1 KR 1020080040863 A KR1020080040863 A KR 1020080040863A KR 20080040863 A KR20080040863 A KR 20080040863A KR 101060771 B1 KR101060771 B1 KR 101060771B1
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor device
ruthenium
titanium
abandoned
Prior art date
Application number
KR1020080040863A
Other languages
English (en)
Other versions
KR20090114960A (ko
Inventor
길덕신
도관우
노재성
이기정
김영대
김진혁
박경웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080040863A priority Critical patent/KR101060771B1/ko
Publication of KR20090114960A publication Critical patent/KR20090114960A/ko
Application granted granted Critical
Publication of KR101060771B1 publication Critical patent/KR101060771B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

본 발명은 루테늄막의 열안정성을 향상시키기 위한 반도체 소자의 전극 제조 방법을 제공하기 위한 것으로, 이를 위해 루테늄과 티타늄을 포함하는 반도체 소자의 전극 제조 방법에 있어서, 루테늄 소스 주입단계/퍼지단계/반응가스 주입단계/퍼지단계로 구성되는 제1단위 사이클을 m회, 티타늄 소스 주입단계/퍼지단계로 구성되는 제2단위 사이클을 n회 반복하여 제조하는 것을 특징으로, 루테늄막의 열안정성을 향상시킨다.
루테늄, 루테늄막, 열안정성, 티타늄 소스

Description

반도체 소자의 전극 제조 방법{METHOD FOR FABRICATING ELECTRODE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조 기술에 관한 것으로, 특히 반도체 소자의 전극 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라, 데이터(data) 저장의 기본 단위인 메모리 셀(memory cell)의 면적 또한 급격히 축소되고 있다.
이러한 메모리 셀 면적의 축소는 캐패시터(capacitor)의 면적 감소를 수반하여, 센싱 마진(sensing margin)과 센싱 속도를 떨어뜨리고, α-입자에 의한 소프트 에러(soft error)에 대한 내구성이 저하되는 문제점을 발생시킨다.
따라서, 제한된 메모리 셀 면적에서 충분한 정전용량을 확보할 수 있는 방안이 필요하게 되었다.
한편, 캐패시터의 정전용량(C)은 하기의 수학식 1과 같이 정의된다.
C=ε·As/d
여기서, ε은 유전률, As는 전극의 유효 표면적, d는 전극간 거리를 의미한다.
따라서, 캐패시터의 정전용량을 늘리기 위해서는 전극의 표면적을 넓히거나, 유전막의 두께를 줄이거나, 또는 유전막의 유전률을 높여야 한다.
이 중에서 전극의 표면적을 넓히는 방안이 제일 먼저 고려되어 왔다. 콘케이브(concave) 구조, 실린더(sylinder) 구조, 다층 핀(fin) 구조 등과 같은 3차원 구조의 캐패시터는 모두 제한된 레이아웃 면적에서 전극의 유효 표면적을 증대시키기 위하여 제안된 것들이다.
그러나, 이러한 방법으로도 반도체 소자의 고집적화에 대응치 못하는 등, 캐패시터 전극의 유효 표면적을 증대시키는데 한계를 보이고 있다. 그리고, 전극간 거리(d)를 최소화하기 위해 유전체 박막의 두께를 감소시키는 방안은 유전체 박막의 두께가 감소함에 따라 누설전류가 증가하는 문제 때문에 역시 그 한계에 직면하고 있다.
그래서, 근래에는 유전막의 유전율 증대를 통해 캐패시터의 정전용량을 확보하기 위한 연구, 개발이 진행되고 있다. Ta2O5, (Ba,Sr)TiO3 등의 고유전막이나, (Pb,Zr)TiO3, (Pb,La)(Zr,Ti)O3, SrBi2Ta2O9, Bi4-xLaxTi3O12 등의 강유전막이 연구, 개발의 성과에 해당한다.
그리고, 고유전막 또는 강유전막 특유의 유전 특성을 구현하기 위해서는, 캐패시터 전극으로 노블 금속(noble metal), 특히 루테늄(Ru)막을 사용하고 있다.
그러나, 루테늄막은 열안정성의 부족으로 인해, 후속 공정에서 뭉침(Agglomeration) 및 층분리(Delamination) 등의 문제를 내포하고 있다.
이러한 루테늄막의 뭉침과 층분리는 캐패시터의 정전용량 증가를 방해하는 요인으로 작용하는바, 이를 개선할 수 있는 기술의 필요성이 제기되고 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 루테늄막의 열안정성을 향상시키기 위한 반도체 소자의 전극 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, 루테늄과 티타늄을 포함하는 반도체 소자의 전극 제조 방법에 있어서, 루테늄 소스 주입단계/퍼지단계/반응가스 주입단계/퍼지단계로 구성되는 제1단위 사이클을 m회, 티타늄 소스 주입단계/퍼지단계로 구성되는 제2단위 사이클을 n회 반복하여 제조하는 반도체 소자의 전극 제조 방법을 포함한다. 여기서, m, n은 자연수이다.
상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은, 루테늄막 제조시, 티타늄을 첨가하여 루테늄막의 열안정성을 향상시킨다.
따라서, 40nm 이하의 반도체 소자의 전극을 루테늄막으로 형성할 수 있으며, 나아가 반도체 소자의 신뢰성 및 안정성을 향상시킬 수 있다.
실시예를 설명하기에 앞서, 본 발명은 루테늄막을 단원자 증착법(Atomic Layer Deposition:ALD)으로 형성하며, 증착 중 이종원자를 첨가한다. 이때, 이종원자로는 산화되더라도 도전성을 유지할 수 있는 티타늄(Ti)을 사용한다.
또한, 본 발명은 루테늄과 티타늄의 혼합막을 제조하는 방법에 관한 것이므로, 캐패시터의 전극으로만 국한되는 것이 아닌 반도체 소자의 전극으로도 사용가능하다.
즉, 본 발명은 루테늄과 티타늄이 혼합된 반도체 소자의 전극에 관한 것이다. 이하, 설명의 편의를 위해 루테늄과 티타늄이 혼합된 반도체 소자의 전극을 Ru/Ti 혼합전극이라 약칭한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도 1은 본 발명의 실시예에 따라 Ru/Ti 혼합전극의 제조 방법을 나타낸 타이밍(timing)도이다.
도 1에 도시된 바와 같이, Ru/Ti 혼합전극의 제조 방법에 있어서, 루테늄 소스/반응가스 투입으로 이루어진 제1단위 사이클(cycle)을 m회, 티타늄 소스 투입으로 이루어진 제2단위 사이클을 n회를 반복하여 목표한 두께의 전극을 제조한다. 이때, 제1단위 사이클 후 제2단위 사이클을 진행할 수 있고, 반대로 제2단위 사이클 후 제1단위 사이클을 진행할 수 있다. 여기서, m, n은 자연수이다.
더욱 자세하게 설명하면 다음과 같다.
제1단위 사이클은 반응 챔버(chamber) 내에 루테늄 소스(source)를 주입하는 단계, 퍼지가스(purge gas)를 주입하는 단계, 반응가스(reactant)를 주입하는 단계 및 퍼지가스를 주입하는 단계로 구성된다.
루테늄 소스를 주입하는 단계는, 반응 챔버 내 기판에 루테늄 소스를 흡착시키는 단계를 의미하며, 이때의 루테늄 소스는 Ru(MeCp)2, Ru(OD)3, Ru(DER)2, Ru(EtCp)2, Ru(CHD)2, Ru(OD)3, Ru(CP)2 및 RuO4 의 그룹 중에서 선택된 어느 하나를 프리커서(precursor)로 사용한다.
그리고, 반응가스를 주입하는 단계는, 루테늄 소스의 리간드(ligand)를 제거하기 위한 반응가스를 주입하는 단계를 의미하며, 이때의 반응가스로는 O2, O3 및 O2 플라즈마(plasma)로 구성된 그룹 중에서 선택된 어느 하나를 사용한다. 여기서, O3가스는 50~300g/m3의 농도로 진행하는 것이 바람직하다.
그리고, 퍼지가스를 주입하는 단계는, 미반응 루테늄 소스 또는 반응가스를 제거하기 위한 단계를 의미하며, 이때의 퍼지가스로는 Ar 또는 N2일 수 있다. 다른 퍼지 방법으로는 상술한 퍼지가스를 반응 챔버 내에 공급하면서 진공펌프로 잔류 가스 또는 반응부산물을 외부로 배출시키는 방법을 사용할 수 있다.
다음으로, 제2단위 사이클은 동일 반응 챔버내에 티타늄 소스를 주입하는 단계, 퍼지가스를 주입하는 단계로 구성된다.
티타늄 소스를 주입하는 단계는, 반응 챔버 내 기판에 티타튬 소스를 흡착시 키는 단계를 의미하며, 이때의 티타늄 소스는 TiCl4, TDMATi, TEMATi 및 TTIP의 그룹 중에서 선택된 어느 하나를 프리커서로 사용한다.
그리고, 퍼지가스를 주입하는 단계는, 미반응 루테늄 소스 또는 반응가스를 제거하기 위한 단계를 의미하며, 이때의 퍼지가스는 Ar 또는 N2일 수 있다. 다른 퍼지 방법으로는 상술한 퍼지가스를 반응 챔버 내에 공급하면서 진공펌프로 잔류 가스 또는 반응부산물을 외부로 배출시키는 방법을 사용할 수 있다.
위와 같이 본 실시예는 루테늄을 형성하는 제1단위 사이클과 티타늄을 형성하는 제2단위 사이클을 각각 m회, n회로 번갈아 반복 실시하여 원하는 두께, 예를 들어, 100~1000Å의 Ru/Ti 혼합전극을 형성하며, Ru/Ti 혼합전극 내 루테늄:티타늄 조성은 단원자 증착법(ALD)을 위해 반복되는 m:n의 비율을 통해 조절한다.
이때, 최종적인 Ru/Ti 혼합전극 내에 티타늄의 조성은 10~40at%인 것이 바람직하며, 그 이상 티타늄이 첨가되는 경우, 티타늄산화막(TiO2) 상(phase)의 증가로 비저항이 증가할 수 있다. 이를 m:n의 비율로 표현하면, 20~60(m):1(n)일 수 있다.
전술한 바와 같이, 루테늄막을 제조하는 과정에서 티타늄을 첨가하여 Ru/Ti 혼합전극을 형성할 경우, 티타늄이 고온에서 이동하여 결정성장하는 루테늄막의 문제점을 억제함으로써, 루테늄막의 열안정성을 개선시킨다.
때문에, Ru/Ti 혼합전극은 종래에 발생된 루테늄막의 열안정성 저하에 따른 뭉침 및 층분리 문제를 해결한다.
그리고, Ru/Ti 혼합전극의 제조는 200~300℃의 기판온도 내에서 진행하는 것 이 바람직하다. 300℃ 이상의 온도에서는 티타늄 소스가 분해되어 단원자 증착법(ALD) 진행이 어렵기 때문이다.
또한, 단원자 증착법(ALD)을 통해 Ru/Ti 혼합전극을 형성한 후에는 박막의 특성을 개선하기 위해 열처리 공정을 추가로 진행한다.
열처리 공정은 급속 열처리(rapid thermal processing) 또는 노(furnace) 열처리일 수 있으며, N2 또는 Ar 분위기에서 진행한다. 여기서, 급속 열처리는 400~700℃의 온도 범위에서 진행하고, 노 열처리는 300~500℃의 온도 범위에서 진행한다.
이렇게 형성된 Ru/Ti 혼합전극은 다음과 같은 소자로 작용할 수 있다.
첫째로, 도 2는 본 발명의 실시예에 따라 제조된 Ru/Ti 혼합전극을 캐패시터 전극으로 활용한 구조 단면도이다.
도 2에 도시된 바와 같이, 캐패시터는 하부전극(101)과, 유전막(102) 및 상부전극(103)을 포함하며, 하부전극(101)과 상부전극(103)은 상술한 제1단위 사이클과 제2단위 사이클을 반복 진행하여 형성된 Ru/Ti 혼합전극이다.
그리고, 유전막(102)은 ZrO2, HfO2, La2O3, Al2O3 및 TiO2으로 이루어진 그룹 중에서 선택된 어느 하나의 박막이다.
이와 같이 캐패시터 전극으로 Ru/Ti 혼합전극을 사용할 경우, 유전막(102) 특유의 유전 특성을 충분히 활용할 수 있어서 캐패시터의 정전용량 특성을 향상시킬 수 있다.
더불어, 열안정성이 우수한 Ru/Ti 혼합전극을 사용함에 따라 캐패시터의 신뢰성 및 안정성을 향상시킬 수 있다.
한편, 도 2에서는 실린더(cylinder) 형의 캐패시터를 예시하였으나, 평판(planar), 컨케이브(concave) 또는 필라(pillar) 형의 캐패시터도 동일한 작용효과를 도출해 낼 수 있다.
둘째로, 도 3은 본 발명의 실시예에 따라 제조된 Ru/Ti 혼합전극을 게이트 전극으로 활용한 구조 단면도이다.
도 3에 도시된 바와 같이, 게이트 전극(111)을 Ru/Ti 혼합전극으로 형성한다.
이와 같이 게이트 전극(111)으로 Ru/Ti 혼합전극을 사용할 경우, 열안정성이 우수한 Ru/Ti 혼합전극이기 때문에 게이트 전극(111)의 신뢰성 및 안정성을 향상시킬 수 있다.
이때, 게이트 절연막(113)은 실리콘산화막(SiO2)일 수 있다. 그리고, 게이트 전극(111)은 Ru/Ti 혼합전극의 단일막이거나, Ru/Ti 혼합전극과 티타늄질화막 또는 텅스텐질화막이 혼합된 박막일 수 있다.
셋째로, 도 4는 본 발명의 실시예에 따라 제조된 Ru/Ti 혼합전극을 금속 배선으로 활용한 구조 단면도이다.
도 4에 도시된 바와 같이, 금속 배선(121)을 Ru/Ti 혼합전극으로 형성한다.
이와 같이, 금속 배선(121)으로 Ru/Ti 혼합전극을 사용할 경우, 열안정성이 우수한 Ru/Ti 혼합전극이기 때문에 금속 배선(121)의 신뢰성 및 안정성을 향상시킬 수 있다.
이때, 금속 배선(121)은 실리콘(Si)을 포함하는 절연막 상에 형성될 수 있다. 그리고, 금속 배선(121)은 Ru/Ti 혼합전극의 단일막이거나, Ru/Ti 혼합전극과 티타늄질화막 또는 텅스텐질화막이 혼합된 박막일 수 있다.
한편, 종래에 제안된 기술중, [루테늄 소스 투입/퍼지/반응가스(O2 또는 O3) 투입/퍼지]m을 제1단위 사이클로, [티타늄 소스 투입/퍼지/반응 가스(O2 또는 O3) 투입/퍼지]n을 제2 단위 사이클로 루테늄, 티타늄, 산소가 혼합된 전극을 형성하는 방법이 제안되었다.
언뜻 보면, 본 발명과 유사한 것처럼 보이나, 티타늄 증착시 반응가스로 O2 또는 O3가스를 사용하는 것을 볼 수 있다. 이 경우, 티타늄 소스가 O2 또는 O3에 의해 산화하여 티타늄산화막이 되고, 티타늄산화막이 후속 루테늄 소스의 흡착을 방해하는 문제점이 발생한다.
하지만, 본 발명은 티타늄 증착시, 티타늄 소스만을 투입할 뿐, 여타의 반응가스는 투입하지 않는다. 따라서, 티타늄의 산화는 발생하지 않으며, 나아가 루테늄 소스의 미흡착도 발생하지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식 을 가진 자에게 있어 명백할 것이다.
예를 들어, 상술한 내용중, 퍼지가스를 주입하는 단계는 미반응 가스들을 배출하기 위한 공정으로, 만약 미반응 가스가 없다면 생략가능한 공정이다.
그리고, 상술한 실시예에서는 루테늄을 먼저 형성하고 티타늄을 형성하였으나, 티타늄을 먼저 형성하고 루테늄을 형성하여도 동일한 작용효과를 도출해 낼 수 있다.
도 1은 본 발명의 실시예에 따라 Ru/Ti 혼합전극의 제조 방법을 나타낸 타이밍(timing)도.
도 2는 본 발명의 실시예에 따라 제조된 Ru/Ti 혼합전극을 캐패시터 전극으로 활용한 구조 단면도.
도 3은 본 발명의 실시예에 따라 제조된 Ru/Ti 혼합전극을 게이트 전극으로 활용한 구조 단면도.
도 4는 본 발명의 실시예에 따라 제조된 Ru/Ti 혼합전극을 금속 배선으로 활용한 구조 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
101 : 하부전극
102 : 유전막
103 : 상부전극

Claims (12)

  1. 루테늄과 티타늄을 포함하는 반도체 소자의 전극 제조 방법에 있어서,
    루테늄 소스 주입단계/퍼지단계/반응가스 주입단계/퍼지단계로 구성되는 제1단위 사이클을 m회, 티타늄 소스 주입단계/퍼지단계로 구성되는 제2단위 사이클을 n회 반복하여 제조하는
    - 여기서, m, n은 자연수임 -
    반도체 소자의 전극 제조 방법.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 루테늄과 티타늄을 포함하는 반도체 소자의 전극은, 막내 티타늄의 조성이 10~40at%인 것을 특징으로 하는 반도체 소자의 전극 제조 방법.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 m:n의 비율은 20~60(m):1(n)인 것을 특징으로 하는 반도체 소자의 전극 제조 방법.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 루테늄과 티타늄을 포함하는 반도체 소자의 전극은 200~300℃의 기판온 도 내에서 진행하는 반도체 소자의 전극 제조 방법.
  5. 삭제
  6. 청구항 6은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    루테늄과 티타늄을 포함하는 반도체 소자의 전극 증착 후, 열처리하는 단계를 더 포함하는 반도체 소자의 전극 제조 방법.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 루테늄 소스는 Ru(MeCp)2, Ru(OD)3, Ru(DER)2, Ru(EtCp)2, Ru(CHD)2, Ru(OD)3, Ru(CP)2 및 RuO4 의 그룹 중에서 선택된 어느 하나를 프리커서(precursor)로 사용하고, 티타늄 소스는 TiCl4, TDMATi, TEMATi 및 TTIP의 그룹 중에서 선택된 어느 하나를 프리커서로 사용하는 것을 특징으로 하는 반도체 소자의 전극 제조 방법.
  8. 청구항 8은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 반응가스는 O2, O3 및 O2 플라즈마(plasma)인 것을 특징으로 하는 반도체 소자의 전극 제조 방법.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제8항에 있어서,
    상기 O3가스는 50~300g/m3의 농도인 것을 특징으로 하는 반도체 소자의 전극 제조 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 루테늄과 티타늄을 포함하는 반도체 소자의 전극은 단원자 증착법으로 형성하는 반도체 소자의 전극 제조 방법.
  11. 청구항 11은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 루테늄과 티타늄을 포함하는 반도체 소자는 상기 제1단위 사이클을 진 행한 후, 상기 제2단위 사이클을 진행하여 제조하는 반도체 소자의 전극 제조 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서,
    상기 루테늄과 티타늄을 포함하는 반도체 소자는 상기 제2단위 사이클을 진행한 후, 상기 제1단위 사이클을 진행하여 제조하는 반도체 소자의 전극 제조 방법.
KR1020080040863A 2008-04-30 2008-04-30 반도체 소자의 전극 제조 방법 KR101060771B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080040863A KR101060771B1 (ko) 2008-04-30 2008-04-30 반도체 소자의 전극 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080040863A KR101060771B1 (ko) 2008-04-30 2008-04-30 반도체 소자의 전극 제조 방법

Publications (2)

Publication Number Publication Date
KR20090114960A KR20090114960A (ko) 2009-11-04
KR101060771B1 true KR101060771B1 (ko) 2011-08-31

Family

ID=41556138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080040863A KR101060771B1 (ko) 2008-04-30 2008-04-30 반도체 소자의 전극 제조 방법

Country Status (1)

Country Link
KR (1) KR101060771B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101688891B1 (ko) * 2010-12-17 2017-01-03 에스케이하이닉스 주식회사 다성분계 박막의 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504942B1 (ko) 2000-12-13 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100780953B1 (ko) 2006-07-18 2007-12-03 삼성전자주식회사 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100504942B1 (ko) 2000-12-13 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100780953B1 (ko) 2006-07-18 2007-12-03 삼성전자주식회사 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법

Also Published As

Publication number Publication date
KR20090114960A (ko) 2009-11-04

Similar Documents

Publication Publication Date Title
US9281357B2 (en) DRAM MIM capacitor using non-noble electrodes
KR100705926B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4814781B2 (ja) 誘電膜の形成方法、その誘電膜を用いたキャパシタ及びその製造方法
US7888726B2 (en) Capacitor for semiconductor device
US7446053B2 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
US8975633B2 (en) Molybdenum oxide top electrode for DRAM capacitors
US8092862B2 (en) Method for forming dielectric film and method for forming capacitor in semiconductor device using the same
TWI457458B (zh) 鍶釕氧化物介面
US8581319B2 (en) Semiconductor stacks including catalytic layers
JP4094970B2 (ja) 半導体デバイス用のキャパシタの製造方法及びこのキャパシタを用いる電子デバイス
US8829647B2 (en) High temperature ALD process for metal oxide for DRAM applications
US8563392B2 (en) Method of forming an ALD material
KR101060771B1 (ko) 반도체 소자의 전극 제조 방법
KR101152390B1 (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR20080084434A (ko) Ｍⅰｍ 커패시터 및 이의 제조 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100631949B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100844956B1 (ko) 지르코늄산화막과 니오븀산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR101096227B1 (ko) 다성분계 전도성산화물의 형성 방법 및 그를 이용한 캐패시터 제조 방법
KR100799110B1 (ko) 반도체 소자의 박막 형성방법
KR100753037B1 (ko) 캐패시터 및 캐패시터 제조 방법
KR20090045678A (ko) 니오븀산화막과 알루미늄산화막을 포함하는 유전막을구비한 반도체소자 및 그의 제조 방법
KR20100040020A (ko) 귀금속류 박막의 형성 방법 및 그를 이용한 캐패시터 제조 방법
KR20100026213A (ko) 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법
KR20110013037A (ko) 유전막 및 이를 포함하는 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee