KR20100026213A - 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법 - Google Patents
지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR20100026213A KR20100026213A KR1020080085126A KR20080085126A KR20100026213A KR 20100026213 A KR20100026213 A KR 20100026213A KR 1020080085126 A KR1020080085126 A KR 1020080085126A KR 20080085126 A KR20080085126 A KR 20080085126A KR 20100026213 A KR20100026213 A KR 20100026213A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- zirconium oxide
- zirconium
- source gas
- forming
- Prior art date
Links
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 title claims abstract description 227
- 229910001928 zirconium oxide Inorganic materials 0.000 title claims abstract description 227
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 49
- 239000003990 capacitor Substances 0.000 title claims abstract description 45
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims abstract description 101
- 229910052726 zirconium Inorganic materials 0.000 claims abstract description 101
- 239000007789 gas Substances 0.000 claims description 107
- 238000000231 atomic layer deposition Methods 0.000 claims description 22
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 20
- 238000010926 purge Methods 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 11
- 239000007800 oxidant agent Substances 0.000 claims description 10
- DVOBFBBUJSCXOR-UHFFFAOYSA-N CCN([Zr])CC Chemical compound CCN([Zr])CC DVOBFBBUJSCXOR-UHFFFAOYSA-N 0.000 claims description 7
- JNCHUTSLSYTQEJ-UHFFFAOYSA-N CC[Zr](C)N Chemical compound CC[Zr](C)N JNCHUTSLSYTQEJ-UHFFFAOYSA-N 0.000 claims description 7
- GSNZYCWFGOPUQZ-UHFFFAOYSA-N C[Zr](N)C Chemical compound C[Zr](N)C GSNZYCWFGOPUQZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000010948 rhodium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000006227 byproduct Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000009257 reactivity Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
- H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
- H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 유전율은 향상시키고 누설전류는 감소시킬 수 있는 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법에 관한 것으로, 이를 위한 본 발명의 지르코늄산화막 제조방법은, 제1지르코늄소스가스(Tetrakis Ethyl-Methyl-Amino Zirconium, TEMAZ)를 사용하여 제1지르코늄산화막을 형성하는 단계 및 상기 제1지르코늄산화막 상에 동일 온도에서 상기 제1지르코늄소스가스 보다 낮은 증기압을 갖는 제2지르코늄소스가스(Tetrakis Di-Methyl-Amino Zirconium; TDMAZ 또는 Tetrakis Di-EthylAmino Zirconium; TDEAZ)를 사용하여 제2지르코늄산화막을 형성하는 단계를 포함하고 있으며, 상술한 본 발명에 따르면, 지르코늄산화막을 상대적으로 높은 유전율을 갖는 제1지르코늄산화막과 상대적으로 우수한 단차피복성을 갖는 제2지르코늄산화막이 적층된 구조로 형성함으로써, 지르코늄산화막의 유전율을 향상시킴과 동시에 누설전류는 감소시킬 수 있는 효과가 있다.
지르코늄산화막, 지르코늄소스, 전구체, 증기압
Description
본 발명은 반도체 장치의 제조 기술에 관한 것으로, 특히 유전율은 향상시키고 누설전류는 감소시킬 수 있는 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법에 관한 것이다.
반도체 산업 분야에서 저장용량을 늘리고 웨이퍼 당 생산 개수를 늘리려는 업체간 경쟁이 가속화되어 DRAM(Dynamic Random Access Memory)의 집적화가 매우 높아지고 있다.
캐패시터는 DRAM 반도체에 있어서 정보 저장 역할을 담당하는 핵심 소자로서 큰 정전용량(capacitance)과 작은 누설전류(leakage current)를 확보해야 한다. 현재 DRAM 캐패시터의 유전막으로 적용하고 있는 지르코늄산화막(ZrO2)은 높은 유전율 을 가지고 있는데 반해, 비교적 높은 누설전류를 가지고 있기 때문에 단독으로 캐패시터에 적용하기 곤란하다. 따라서, 현재 캐패시터의 유전막을 지르코늄산화막과 알루미늄산화막(Al2O3)이 적층된 구조인 ZAZ(ZrO2/Al2O3/ZrO2)로 형성하고 있다.
그러나, 반도체 장치의 디자인 룰이 50nm 이하로 감소함에 따라 캐패시터를 형성할 수 있는 셀 면적이 감소하고 캐패시터의 높이가 증가함에 따라 더 이상 캐패시터의 유전막을 ZAZ와 같은 적층막으로 형성하는데 한계가 있다.
구체적으로, 유전막을 적층막으로 형성할 경우 캐패시터의 높이가 증가할수록 유전막 형성공정시 단차피복성(step coverage)이 저하되어 균일한 두께를 갖는 유전막을 형성하기 어렵다. 이로 인해 캐패시터의 누설전류가 증가하는 문제점이 있다. 또한, ZAZ 구조의 유전막에서 알루미늄산화막의 유전율이 지르코늄산화막의 유전율보다 작기 때문에 유전막의 유전율이 감소하는 문제점이 있다. 또한, ZAZ와 같이 서로 다른 물질이 적층된 구조의 유전막은 형성공정이 복잡하여 제조 수율(yield)이 저하되는 문제점 있다.
따라서, 캐패시터 유전막으로 지르코늄산화막을 단독 사용할 수 있는 기술이 절실히 요구된다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 유전율은 향상시키고, 누설전류는 감소시킬 수 있는 지르코늄산화막의 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 유전율은 향상시키고, 누설전류는 감소시킬 수 있는 지르코늄산화막으로 이루어진 단일 유전막을 구비하는 캐패시터의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 지르코늄산화막 제조방법은, 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계 및 상기 제1지르코늄산화막 상에 동일 온도에서 상기 제1지르코늄소스가스 보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계를 포함한다. 또한, 상기 제1지르코늄산화막을 형성한 후 및 상기 제2지르코늄산화막을 형성한 후에 각각 열처리를 실시하는 단계를 더 포함할 수 있다.
상기 제1지르코늄소스가스는 TEMAZ(Tetrakis Ethyl-Methyl-Amino Zirconium)를 포함할 수 있고, 상기 제2지르코늄소스가스는 TDMAZ(Tetrakis Di-Methyl-Amino Zirconium) 또는 TDEAZ(Tetrakis Di-EthylAmino Zirconium)를 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 지르코늄산화막 제조방법은, 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계와 상기 동일 온도에서 상기 제1지르코늄소스가스보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계를 연속적으로 반복진행하여 상기 제1지르코늄산화막과 상기 제2지르코늄산화막을 번갈아 적층할 수 있다.
또한, 상기 제1지르코늄산화막 및 상기 제2지르코늄산화막을 번갈아 적층한 후, 열처리하는 단계를 더 포함할 수 있다.
상기 제1지르코늄소스가스는 TEMAZ(Tetrakis Ethyl-Methyl-Amino Zirconium)를 포함할 수 있고, 상기 제2지르코늄소스가스는 TDMAZ(Tetrakis Di-Methyl-Amino Zirconium) 또는 TDEAZ(Tetrakis Di-EthylAmino Zirconium)를 포함할 수 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 캐피시터 제조방법은, 하부전극을 형성하는 단계; 상기 하부전극 상에 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계; 상기 제1지르코늄산화막을 열처리하는 단계; 상기 제1지르코늄산화막 상에 동일 온도에서 상기 제1지르코늄소스가스보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계; 상기 제1 및 제2지르코늄산화막을 열처리하는 단계 및 상기 제2지르코늄산화막 상에 상부전극을 형성하는 단계를 포함할 수 있다.
상기 제1지르코늄소스가스는 TEMAZ(Tetrakis Ethyl-Methyl-Amino Zirconium)를 포함할 수 있고, 상기 제2지르코늄소스가스는 TDMAZ(Tetrakis Di-Methyl-Amino Zirconium) 또는 TDEAZ(Tetrakis Di-EthylAmino Zirconium)를 포함할 수 있다.
상기 목적을 달성하기 위한 다른 일 측면에 따른 본 발명의 캐패시터 제조방법은, 하부전극을 형성하는 단계; 상기 하부전극 상에 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계와 상기 제1지르코늄소스가스보다 동일 온도에서 증기압이 낮은 제2지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계를 연속적으로 반복진행하여 상기 제1지르코늄산화막 및 상기 제2지르코늄산화막을 번갈아 적층된 유전막을 형성하는 단계; 상기 유전막을 열처리하는 단계 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함한다.
상기 제1지르코늄소스가스는 TEMAZ(Tetrakis Ethyl-Methyl-Amino Zirconium)를 포함할 수 있고, 상기 제2지르코늄소스가스는 TDMAZ(Tetrakis Di-Methyl-Amino Zirconium) 또는 TDEAZ(Tetrakis Di-EthylAmino Zirconium)를 포함할 수 있다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 지르코늄산화막을 상대적으로 높은 유전율을 갖는 제1지르코늄산화막과 상대적으로 우수한 단차피복성을 갖는 제2지르코늄산화막이 적층된 구조로 형성함으로써, 지르코늄산화막의 유전율을 향상시킴과 동시에 누설전류는 감소시킬 수 있는 효과가 있다.
또한, 캐패시터의 유전막을 상술한 지르코늄산화막으로 형성함으로써, 캐패시터의 유전막을 단일막으로 형성함과 동시에 정전용량 및 누설전류 특성을 확보할 수 있는 효과가 있다.
또한, 캐패시터의 유전막을 단일막으로 형성함으로써, 제조공정을 단순화시 켜 제조 수율을 향상시킬 수 있는 효과가 있다.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
후술할 본 발명은 유전율은 향상시키고, 누설전류는 감소시킬 수 있는 지르코늄산화막의 제조방법을 제공함과 동시에 이를 이용하여 지르코늄산화막 이루어진 단일 유전막을 구비하는 캐패시터 제조방법을 제공한다. 이를 위한 본 발명의 지르코늄산화막은 지르코늄소스가스로 TEMAZ(Tetrakis Ethyl-Methyl-Amino Zirconium), TDMAZ(Tetrakis Di-Methyl-Amino Zirconium) 및 TDEAZ(Tetrakis Di-EthylAmino Zirconium)로 이루어진 그룹으로부터 동일 온도에서 가장 높은 증기압을 갖는 TEMAZ를 사용하여 형성된 제1지르코늄산화막과 동일 온도에서 TEMAZ보다 낮은 증기압을 갖는 TDMAZ 또는 TDEAZ를 사용하여 형성된 제2지르코늄산화막이 적층된 구조로 형성하는 것을 기술적 원리로 한다.
참고로, 아래 표1은 상술한 지르코늄소스의 물성을 비교하여 나타낸 표이다.
[표 1]
| TEMAZ | TDMAZ | TDEAZ | |
| 화학식 | Zr[N(C2H5)CH3]4 | Zr[N(CH3)2]4 | Zr[N(C2H5)2]4 |
| 증기압(torr/76℃) | 1.0 | 0.3 | 0.1 |
| 분자량 | 323.68 | 267.53 | 379.74 |
| 물리적 상태 | 액체 | 고체 | 액체 |
여기서, 지르코늄소스가스의 증기압은 온도에 따라서 변화하는 상수이기 때 문에 지르코늄소스가스간 증기압은 동일 온도에서 비교하는 것이 바람직하며, 온도가 증가할수록 증기압은 증가한다.
도 1a 내지 도 1d는 본 발명의 제1실시예에 따른 캐패시터의 제조방법을 도시한 공정단면도이다.
도 1a에 도시된 바와 같이, 기판(11) 상에 하부전극(12)을 형성한다. 하부전극(12)은 금속성막(metallicity material layer)으로 형성할 수 있다. 금속성막으로는 티타늄(Ti), 탄탈륨(Ta), 구리(Cu), 금(Au), 코발트(Co), 루테늄(Ru), 백금(Pt), 프로텍티늄(Pa) 및 로듐(Rh)으로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함하는 화합물을 사용할 수 있다.
하부전극(12)은 원자층증착법(Atomic Layer Deposition, ALD) 또는 화학기상증착법(Chemical Vapor Deposition, CVD)을 사용하여 형성할 수 있으며, 50Å ~ 500Å 범위의 두께를 갖도록 형성할 수 있다.
또한, 하부전극(12)은 도면에 도시된 실린더형 이외에도 평판형, 콘케이브 형, 필라형 등으로 형성할 수 있다.
다음으로, 하부전극(12)을 포함하는 구조물 표면을 따라 제1지르코늄소스가스를 사용하여 제1지르코늄산화막(13)을 형성한다. 제1지르코늄산화막(13)은 후속 공정을 통해 완성될 유전막의 전체 유전율을 향상시키는 기능을 수행한다. 이를 위해 제1지르코늄산화막(13)은 후속 공정을 통하여 형성될 제2지르코늄산화막보다 상대적으로 높은 유전율을 갖도록 즉, 상대적으로 우수한 결정성을 갖도록 형성하는 것이 바람직하다.
또한, 제1지르코늄산화막(13)은 제2지르코늄산화막의 결정화를 보다 용이하게 유도하는 시드층(seed layer)으로서 기능을 수행한다.
상술한 기능을 수행하는 제1지르코늄산화막(13)을 형성하기 위한 제1지르코늄소스가스(Zirconium source)-또는 전구체(precursor)-로는 TEMAZ, TDMAZ 및 TDEAZ로 이루어진 그룹으로으로부터 동일 온도에서 가장 높은 증기압(vapor pressure)을 갖는 TEMAZ를 사용하는 것이 바람직하다. 참고로, 상술한 지르코늄소스가스는 동일 온도에서 높은 증기압을 가질수록 결정성(또는 유전율)이 우수한 지르코늄산화막을 형성할 수 있다. 이는 지르코늄소스가스의 증기압이 높을수록 지르코늄산화막의 성막반응성이 증가하기 때문이다.
제1지르코늄산화막(13)은 원자층증착법 또는 화학기상증착법을 사용하여 형성할 수 있다. 이때, 화학기상증착법을 사용하여 제1지르코늄산화막(13)을 형성하는 경우보다 원자층증착법을 사용하여 제1지르코늄산화막(13)를 형성하는 것이 결정성 측면에서 보다 유리할 수 있다. 원자층증착법을 사용하여 제1지르코늄산화막을 형성하는 방법에 대해서는 후술할 도 2에서 자세히 설명하기로 한다.
제1지르코늄산화막(13)은 유전막의 두께 대비 10% ~ 25% 범위의 두께를 갖도록 형성하는 것이 바람직하다. 예컨대, 제1지르코늄산화막(13)은 1Å ~ 50Å 범위의 두께를 갖도록 형성할 수 있다. 이는 제1지르코늄산화막(13)를 형성하기 위한 제1지르코늄소스가스 즉, TEMAZ가 상술한 지르코늄소스가스들 중에서 증기압이 가장 높아 단차피복성(step coverage)이 가장 나쁘기 때문이다. 참고로, 지르코늄소스가스의 증기압이 높을수록 지르코늄산화막의 성막반응성이 증가하는데, 이로 인 해 성막속도가 증가하여 단차피복성이 저하되는 현상이 나타난다.
도 1b에 도시된 바와 같이, 제1지르코늄산화막(13) 내 불순물을 제거함과 동시에 제1지르코늄산화막(13)의 결정성을 향상시키기 위한 1차 열처리를 실시한다. 즉, 열처리를 실시하여 제1지르코늄산화막(13)의 유전율을 향상시킨다. 이하, 유전율이 향상된 제1지르코늄산화막(13)의 도면부호를 '13A'로 변경하여 표기한다.
열처리는 질소(N2)분위기 또는 산소(O2)분위기에서 400℃ ~ 750℃ 범위의 온도로 10초 ~ 1000초 범위의 시간동안 실시할 수 있다.
도 1c에 도시된 바와 같이, 제1지르코늄산화막(13A) 상에 동일 온도에서 제1지르코늄소스가스보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막(14)을 형성한다. 이때, 제1지르코늄산화막(13A)이 제2지르코늄산화막(14)의 시드층으로 작용하여 제2지르코늄산화막의 결정성을 향상시킬 수 있다.
제2지르코늄산화막(15)은 동일 온도에서 제1지르코늄소스가스 보다 동일 온도에서 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 형성하기 때문에 상대적으로 제1지르코늄산화막(13A)보다 낮은 유전율을 가질 수 있다.
하지만, 제2지르코늄소스가스는 제1지르코늄소스가스보다 동일 온도에서 낮은 증기압을 갖기 때문에 지르코늄산화막의 성막속도가 제1지르코늄소스가스보다 작다. 따라서, 제1지르코늄산화막(13A)보다 상대적으로 우수한 단차피복성을 갖는 제2지르코늄산화막(14)을 형성할 수 있다. 결국, 제2지르코늄산화막(14)은 제1지르코늄산화막(13A)의 부족한 단차피복성을 보완하는 역할을 수행할 수 있다.
상술한 역할을 수행하는 제2지르코늄소스가스로는 TDMAZ 또는 TDEAZ를 사용할 수 있다.
제2지르코늄산화막(14)은 원자층증착법 또는 화학기상증착법을 사용하여 형성할 수 있다. 이때, 화학기상증착법을 사용하여 제2지르코늄산화막(14)을 형성하는 경우보다 원자층증착법을 사용하여 제2지르코늄산화막(14)를 형성하는 것이 결정성 및 단차피복성 측면에서 보다 유리할 수 있다. 원자층증착법을 사용하여 제2지르코늄산화막(14)을 형성하는 방법에 대해서는 후술할 도 2에서 자세히 설명하기로 한다.
제2지르코늄산화막(14)의 두께는 제1지르코늄산화막(13A)의 두께보다 두껍게 형성하는 것이 바람직하다. 구체적으로, 제2지르코늄산화막(14)은 유전막(15)의 두께 대비 75% ~ 90% 범위의 두께를 갖도록 형성하는 것이 바람직하다. 예컨대, 제2지르코늄산화막(14)은 10Å ~ 150Å 범위의 두께를 갖도록 형성할 수 있다. 이는 제2지르코늄산화막(14)를 형성하기 위한 제2지르코늄소스가스가 제1지르코늄소스가스에 비해 증기압이 낮아 상대적으로 우수한 단차피복성을 갖기 때문이다. 즉, 제2지르코늄산화막(14)의 두께를 제1지르코늄산화막(13A)의 두께보다 두껍게 형성하여 제1지르코늄산화막(13A)의 부족한 단차피복성을 보다 효과적으로 보완하기 위함이다.
상술한 공정과정을 통해 제1지르코늄산화막(13A)과 제2지르코늄산화막(14)이 적층된 구조의 유전막(15)을 형성할 수 있다. 즉, 캐패시터의 유전막(15)을 지르코늄산화막으로 이루어진 단일 유전막(15)으로 형성함과 동시에 반도체 장치의 캐패 시터 요구하는 정전용량 및 누설전류 특성을 확보할 수 있다.
도 1d에 도시된 바와 같이, 2차 열처리를 실시하여 제1 및 제2지르코늄산화막(13A, 14)내 불순물을 제거함과 동시에 결정성을 향상시킨다. 즉, 제1 및 제2지르코늄산화막(13A, 14)의 유전율을 향상시킨다. 이하, 유전율이 향상된 제1지르코늄산화막(13A)의 도면부호를 '13B'로, 유전율이 향상된 제2지르코늄산화막(14)의 도면부호를 '14A'로 변경하여 표기한다.
열처리는 질소(N2)분위기 또는 산소(O2)분위기에서 400℃ ~ 750℃ 범위의 온도로 10초 ~ 1000초 범위의 시간동안 실시할 수 있다.
여기서, 제1지르코늄산화막(13B)이 제2지르코늄산화막(14A)의 시드층으로 작용하여 열처리시 제2지르코늄산화막(14A)의 결정성을 보다 효과적으로 향상시킬 수 있다. 그리고, 제1지르코늄산화막(13B)은 1차 및 2차 열처리를 통해 막내 결정성을 더욱더 향상시킬 수 있다.
다음으로, 도면에 도시하지는 않았지만, 유전막(15) 전면에 상부전극을 형성하여 캐패시터를 완성한다. 상부전극은 금속성막으로 형성할 수 있으며, 하부전극(12)과 동일 물질을 사용하여 형성할 수 있다.
이와 같이, 본 발명은 동일 온도에서 증기압이 가장 높은 제1지르코늄소스가스를 사용하여 제1지르코늄산화막(13B)을 형성함으로써, 유전막(15)의 유전율을 향상시킬 수 있다.
또한, 제1지르코늄산화막(13B)이 제2지르코늄산화막(14A)의 시드층으로 작용 함으로써, 제2지르코늄산화막(14A)의 유전율을 향상시킬 수 있다.
또한, 1차 및 2차 열처리를 통해 제1 및 제2지르코늄산화막(13B, 14A)의 유전율을 더욱더 향상시킬 수 있다.
또한, 본 발명은 동일 온도에서 제1지르코늄소스가스 보다 동일 온도에서 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막(14A)을 형성함으로써, 제1지르코늄산화막(13B)의 부족한 단차피복성을 보완해 줄 수 있다. 따라서, 전체적으로 균일한 두께를 갖는 유전막(15)을 형성할 수 있으며, 이를 통해 지르코늄산화막으로 이루어진 단일 유전막(15)의 누설전류를 감소시킬 수 있다.
정리하면, 본 발명은 지르코늄산화막을 상대적으로 높은 유전율을 갖는 제1지르코늄산화막(13B)과 상대적으로 우수한 단차피복성을 갖는 제2지르코늄산화막(14A)이 적층된 구조로 형성함으로써, 유전율을 향상시킴과 동시에 누설전류는 감소시킬 수 있는 지르코늄산화막을 제공할 수 있다.
도 2는 본 발명의 제1실시예에 따른 유전막을 원자층증착법을 사용하여 형성하기 위한 가스플로우율을 도시한 도면이다. 앞서 언급한 바와 같이, 유전막은 지르코늄산화막으로 이루어진 단일막이며, 지르코늄산화막은 제1지르코늄산화막과 제2지르코늄산화막이 적층된 구조를 갖는다.
도 2를 참조하면, 제1지르코늄산화막은 제1지르코늄소스, 퍼지, 산화제 및 퍼지를 연속적으로 실시하는 제1단위사이클을 반복진행하여 형성할 수 있다. 그리고, 제2지르코늄산화막은 제2지르코늄소스, 퍼지, 산화제 및 퍼지를 연속적으로 실시하는 제2단위사이클을 반복진행하여 형성할 수 있다.
(제1지르코늄소스/퍼지/산화제/퍼지)n+(제2지르코늄소스/퍼지/산화제/퍼지)m
위 제1 및 제2단위사이클에서 '제1지르코늄소스' 및 '제2지르코늄소스'는 지르코늄산화막을 형성하기 위한 지르코늄소스가스를 주입하는 단계, '퍼지'는 퍼지(purge)가스를 주입하는 단계, '산화제'은 지르코늄산화막의 산화(oxidation)를 위한 산화제를 주입하는 단계를 의미한다.
이하, 제1단위사이클에 대해 보다 구체적으로 설명하면 다음과 같다.
챔버 내부로 제1지르코늄소스가스를 플로우(flow)시켜 하부전극 상에 제1지르코늄소스가스를 흡착시킨다. 이때, 제1지르코늄소스가스의 운반가스로 아르곤(Ar)가스를 사용하여 제1지르코늄소스가스를 챔버 내부로 플로우시킬 수 있다. 여기서, 제1지르코늄소스가스로는 TEMAZ를 사용할 수 있다.
다음으로, 미반응 제1지르코늄소스가스를 제거하기 위해 N2가스를 플로우시키는 퍼지 공정을 진행한다.
다음으로, 산화제인 O3가스를 플로우시켜 흡착된 제1지르코늄소스가스와 O3가스간의 반응을 유도하여 원자층 수준의 제1지르코늄산화막을 증착한다.
다음으로, 미반응 O3가스 및 반응부산물을 제거하기 위해 N2가스를 플로우시키는 퍼지 공정을 진행한다.
상술한 공정과정을 복수회 반복하여 제1지르코늄산화막을 형성할 수 있다.
이하, 제2단위사이클에 대해 보다 구체적으로 설명하면 다음과 같다.
챔버 내부로 제2지르코늄소스가스를 플로우(flow)시켜 제1지르코늄산화막 상에 제2지르코늄소스가스를 흡착시킨다. 이때, 제2지르코늄소스가스의 운반가스로 아르곤(Ar)가스를 사용하여 제2지르코늄소스가스를 챔버 내부로 플로우시킬 수 있다. 여기서, 제2지르코늄소스가스로는 제1지르코늄소스가스인 TEMAZ보다 동일 온도에서 낮은 증기압을 갖는 TDMAZ 또는 TDEAZ를 사용할 수 있다.
다음으로, 미반응 제2지르코늄소스가스를 제거하기 위해 N2가스를 플로우시키는 퍼지 공정을 진행한다.
다음으로, 산화제인 O3가스를 플로우시켜 흡착된 제2지르코늄소스가스와 O3가스간의 반응을 유도하여 원자층 수준의 제2지르코늄산화막을 증착한다. 이때, 제1지르코늄산화막이 제2지르코늄산화막의 시드층으로 작용하여 제2지르코늄산화막의 결정성을 향상시키는 역할을 수행한다.
다음으로, 미반응 O3가스 및 반응부산물을 제거하기 위해 N2가스를 플로우시키는 퍼지 공정을 진행한다.
상술한 제2단위사이클을 복수회 반복진행하여 제2지르코늄산화막을 형성할 수 있다.
한편, 제1 및 제2지르코늄소스가스의 산화를 위한 산화제로는 O3외에 H2O 또는 O2 플라즈마를 이용할 수 있고, 퍼지가스로는 N2 이외에 Ar와 같은 비활성 가스를 이용할 수 있으며, 다른 퍼지방법으로는 진공펌프를 이용하여 잔류가스 또는 반 응부산물을 외부로 배출시킬 수 있다.
위 제1 및 제2단위사이클에서 전체적으로 균일한 두께를 갖는 유전막(지르코늄산화막)을 형성하기 위해 즉, 제1지르코늄산화막의 부족한 단차피복성을 보완하기 위해 제1지르코늄산화막의 두께보다 제2지르코늄산화막의 두께를 더 두껍게 형성하는 것이 바람직하다. 이를 위해, 제1단위사이클의 반복횟수(n)는 1회 ~ 20회 범위를 가질 수 있고, 제2단위사이클의 반복횟수(m)는 1회 ~ 130회 범위를 가질 수 있다.
이하, 본 발명의 제2실시예에 따른 캐패시터의 제조방법에 대해 설명한다. 본 발명의 제2실시예에 따른 캐패시터는 서로 다른 지르코늄소스를 사용하여 형성된 제1지르코늄산화막과 제2지르코늄산화막이 번갈아 적층된 구조로 유전막을 형성하는 것을 특징으로 한다.
도 3a 내지 도 3b는 본 발명의 제2실시예에 따른 캐패시터 제조방법을 도시한 공정단면도이다.
도 3a에 도시된 바와 같이, 기판(31) 상에 하부전극(32)을 형성한다. 하부전극(32)은 금속성막으로 형성할 수 있다. 금속성막으로는 티타늄(Ti), 탄탈륨(Ta), 구리(Cu), 금(Au), 코발트(Co), 루테늄(Ru), 백금(Pt), 프로텍티늄(Pa) 및 로듐(Rh)으로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함하는 화합물을 사용할 수 있다.
하부전극(32)은 원자층증착법(ALD) 또는 화학기상증착법(CVD)을 사용하여 형성할 수 있으며, 50Å ~ 500Å 범위의 두께를 갖도록 형성할 수 있다.
또한, 하부전극(32)은 도면에 도시된 실린더형 이외에도 평판형, 콘케이브 형, 필라형 등으로 형성할 수 있다.
다음으로, 하부전극(32)을 포함하는 구조물 표면을 따라 지르코늄산화막으로 이루어진 단일 유전막(35)을 형성한다. 이때, 유전막(35)은 제1지르코늄소스가스를 사용하여 형성하는 제1지르코늄산화막(33)과 동일 온도에서 제1지르코늄소스가스 보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 형성하는 제2지르코늄산화막(34)이 번갈아(또는 교번) 적층시켜 형성할 수 있다. 참고로, 지르코늄소스가스의 증기압이 높을수록 지르코늄산화막의 성막반응성이 증가하여 막내 결정성(또는 유전율)이 증가하고, 증기압이 낮을수록 지르코늄산화막의 성막반응성이 감소하여 단차피복성이 개선된다.
제1지르코늄산화막(33)은 유전막(35)의 유전율을 향상시키는 역할을 수행한다. 이를 위해 제1지르코늄산화막(33)은 제2지르코늄산화막(34) 보다 상대적으로 높은 유전율을 갖도록 즉, 상대적으로 우수한 결정성을 갖도록 형성하는 것이 바람직하다. 또한, 제1지르코늄산화막(33)은 제2지르코늄산화막(34)의 결정화를 보다 용이하게 유도하는 시드층(seed layer)으로서 기능을 수행한다.
상술한 기능을 수행하는 제1지르코늄산화막(33)을 형성하기 위한 제1지르코늄소스가스로는 TEMAZ, TDMAZ 및 TDEAZ로 이루어진 그룹으로으로부터 동일 온도에서 가장 높은 증기압(vapor pressure)을 갖는 TEMAZ를 사용하는 것이 바람직하다.
제2지르코늄산화막(34)은 전체적으로 균일한 두께를 갖는 유전막(35)을 형성하는 역할을 수행한다. 즉, 제2지르코늄산화막(34)은 제1지르코늄산화막(33)의 부 족한 단차피복성을 보완하는 역할을 수행할 수 있다.
상술한 기능을 수행하는 제2지르코늄산화막(34)을 형성하기 위한 제2지르코늄소스가스로는 TDMAZ 또는 TDEAZ를 사용할 수 있다.
제1 및 제2지르코늄산화막(33, 34)은 원자층증착법 또는 화학기상증착법을 사용하여 형성할 수 있다. 이때, 화학기상증착법을 사용하여 제1 및 제2지르코늄산화막(33, 34)을 형성하는 경우보다 원자층증착법을 사용하여 제1 및 제2지르코늄산화막(33, 34)를 형성하는 것이 결정성(또는 유전율) 측면에서 보다 유리할 수 있다.
제1지르코늄산화막(33)의 총 두께는 유전막(35)의 두께 대비 10% ~ 25% 범위의 두께를 갖도록 형성하는 것이 바람직하다. 예컨대, 제1지르코늄산화막(33)의 총 두께는 1Å ~ 50Å 범위의 두께를 갖도록 형성할 수 있다. 이는 제1지르코늄산화막(33)를 형성하기 위한 제1지르코늄소스가스 즉, TEMAZ는 상술한 지르코늄소스가스들 중에서 증기압이 가장 높아 단차피복성(step coverage)이 가장 나쁘기 때문이다.
제2지르코늄산화막(34)의 총 두께는 제1지르코늄산화막(33)의 총 두께보다 두껍게 형성하는 것이 바람직하다. 구체적으로, 제2지르코늄산화막(34)은 유전막(35)의 두께 대비 75% ~ 90% 범위의 두께를 갖도록 형성하는 것이 바람직하다. 예컨대, 제2지르코늄산화막(34)의 총 두께는 10Å ~ 150Å 범위의 두께를 갖도록 형성할 수 있다. 이는 제2지르코늄산화막(24)를 형성하기 위한 제2지르코늄소스가스가 제1지르코늄소스가스에 비해 증기압이 낮아 상대적으로 우수한 단차피복성을 갖기 때문이다. 즉, 제2지르코늄산화막(34)의 총 두께를 제1지르코늄산화막(33)의 총 두께보다 두껍게 형성하여 제1지르코늄산화막(33)의 부족한 단차피복성을 보다 효과적으로 보완할 수 있다.
상술한 공정과정을 통해 제1지르코늄산화막(33)과 제2지르코늄산화막(34)이 번갈아 적층된 구조의 유전막(35)을 형성할 수 있다. 즉, 캐패시터의 유전막(35)을 지르코늄산화막으로 이루어진 단일 유전막(35)으로 형성함과 동시에 반도체 장치의 캐패시터 요구하는 정전용량 및 누설전류 특성을 확보할 수 있다.
도 3b에 도시된 바와 같이, 열처리를 실시하여 유전막(35)의 유전율을 향상시킨다. 이는 열처리를 통해 제1 및 제2지르코늄산화막(33, 34)내 함유된 불순물을 제거함과 동시에 결정성을 향상시킴으로써 가능하다. 이하, 열처리된 제1지르코늄산화막(33)의 도면부호를 '33A'로, 열처리된 제2지르코늄산화막(34)의 도면부호를 '34A'로 변경하여 표기한다.
열처리는 질소(N2)분위기 또는 산소(O2)분위기에서 400℃ ~ 750℃ 범위의 온도로 10초 ~ 1000초 범위의 시간동안 실시할 수 있다.
다음으로, 도면에 도시하지는 않았지만, 유전막(35A) 상에 상부전극을 형성한다. 상부전극은 금속성막으로 형성할 수 있으며, 하부전극(32)과 동일 물질로 형성할 수 있다.
이와 같이, 본 발명은 유전막(35) 즉, 지르코늄산화막을 상대적으로 높은 유전율을 갖는 제1지르코늄산화막(33A)과 상대적으로 우수한 단차피복성을 갖는 제2 지르코늄산화막(33B)이 번갈아 적층된 구조로 형성함으로써, 지르코늄산화막의 유전율을 향상시킴과 동시에 누설전류는 감소시킬 수 있다.
또한, 캐패시터의 유전막(35)을 상술한 지르코늄산화막으로 형성함으로써, 캐패시터의 유전막(35)을 단일막으로 형성함과 동시에 정전용량 및 누설전류 특성을 확보할 수 있다.
또한, 캐패시터의 유전막(35)을 단일막으로 형성함으로써, 제조공정을 단순화시켜 제조 수율을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위내의 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1d는 본 발명의 제1실시예에 따른 캐패시터의 제조방법을 도시한 공정단면도.
도 2는 본 발명의 제1실시예에 따른 유전막을 원자층증착법을 사용하여 형성하기 위한 가스플로우율을 도시한 도면.
도 3a 내지 도 3b는 본 발명의 제2실시예에 따른 캐패시터 제조방법을 도시한 공정단면도.
*도면 주요 부분에 대한 부호 설명*
11, 31 : 기판
12, 32 : 하부전극
13, 13A, 13B, 33, 33A : 제1지르코늄산화막
14, 14A, 34, 34A : 제2지르코늄산화막
15, 35 : 유전막
Claims (28)
- 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계; 및상기 제1지르코늄산화막 상에 동일 온도에서 상기 제1지르코늄소스가스 보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계를 포함하는 지르코늄산화막 제조방법.
- 제1항에 있어서,상기 제1지르코늄산화막을 형성한 후 및 상기 제2지르코늄산화막을 형성한 후에 각각 열처리를 실시하는 단계를 더 포함하는 지르코늄산화막 제조방법.
- 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계와 상기 동일 온도에서 상기 제1지르코늄소스가스보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계를 연속적으로 반복진행하여 상기 제1지르코늄산화막과 상기 제2지르코늄산화막을 번갈아 적층하는 지르코늄산화막 제조방법.
- 제3항에 있어서,상기 제1지르코늄산화막 및 상기 제2지르코늄산화막을 번갈아 적층한 후, 열처리하는 단계를 더 포함하는 지르코늄산화막 제조방법.
- 제2항 또는 제4항에 있어서,상기 열처리는 400℃ ~ 750℃ 범위의 온도에서 실시하는 지르코늄산화막 제조방법.
- 제2항 또는 제4항에 있어서,상기 열처리는 질소(N2)분위기 또는 산소(O2)분위기에서 실시하는 지르코늄산화막 제조방법.
- 제2항 또는 제4항에 있어서,상기 열처리는 10초 ~ 1000초 범위의 시간동안 실시하는 지르코늄산화막 제조방법.
- 제1항 또는 제3항에 있어서,상기 제1지르코늄소스가스는 TEMAZ(Tetrakis Ethyl-Methyl-Amino Zirconium)를 포함하는 지르코늄산화막 제조방법.
- 제8항에 있어서,상기 제2지르코늄소스가스는 TDMAZ(Tetrakis Di-Methyl-Amino Zirconium) 또는 TDEAZ(Tetrakis Di-EthylAmino Zirconium)를 포함하는 지르코늄산화막 제조방법.
- 제1항 또는 제3항에 있어서,상기 제1지르코늄산화막의 두께는 상기 제2지르코늄산화막의 두께보다 작게 형성하는 지르코늄산화막 제조방법.
- 제1항 또는 제3항에 있어서,상기 제1지르코늄산화막 및 상기 제2지르코늄산화막은 원자층증착법(Atomic Layer Deposition, ALD) 또는 화학기상증착법(Chemical Vapor Deposition, CVD)을 사용하여 형성하는 지르코늄산화막 제조방법.
- 제1항 또는 제3항에 있어서,상기 제1지르코늄산화막을 형성하는 단계는,원자층증착을 위한 챔버 내에서 제1지르코늄소스가스의 주입, 퍼지, 산화제 주입 및 퍼지를 연속적으로 실시하는 제1단위사이클을 반복진행하여 형성하는 지르코늄산화막 제조방법.
- 제12항에 있어서,상기 제1단위사이클은 1회 ~ 20회 실시하는 지르코늄산화막 제조방법.
- 제1항 또는 제3항에 있어서,상기 제2지르코늄산화막을 형성하는 단계는,원자층증착을 위한 챔버 내에서 제2지르코늄소스가스의 주입, 퍼지, 산화제 주입 및 퍼지를 연속적으로 실시하는 제2단위사이클을 반복진행하여 형성하는 지르코늄산화막 제조방법.
- 제14항에 있어서,상기 제2단위사이클은 1회 ~ 130회 실시하는 지르코늄산화막 제조방법.
- 하부전극을 형성하는 단계;상기 하부전극 상에 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계;상기 제1지르코늄산화막을 열처리하는 단계;상기 제1지르코늄산화막 상에 동일 온도에서 상기 제1지르코늄소스가스보다 낮은 증기압을 갖는 제2지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계;상기 제1 및 제2지르코늄산화막을 열처리하는 단계; 및상기 제2지르코늄산화막 상에 상부전극을 형성하는 단계를 포함하는 캐패시터 제조방법.
- 하부전극을 형성하는 단계;상기 하부전극 상에 제1지르코늄소스가스를 사용하여 제1지르코늄산화막을 형성하는 단계와 상기 제1지르코늄소스가스보다 동일 온도에서 증기압이 낮은 제2 지르코늄소스가스를 사용하여 제2지르코늄산화막을 형성하는 단계를 연속적으로 반복진행하여 상기 제1지르코늄산화막 및 상기 제2지르코늄산화막을 번갈아 적층된 유전막을 형성하는 단계;상기 유전막을 열처리하는 단계; 및상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 열처리는 400℃ ~ 750℃ 범위의 온도에서 실시하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 열처리는 질소(N2)분위기 또는 산소(O2)분위기에서 실시하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 열처리는 10초 ~ 1000초 범위의 시간동안 실시하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 제1지르코늄소스가스는 TEMAZ(Tetrakis Ethyl-Methyl-Amino Zirconium)를 포함하는 캐패시터 제조방법.
- 제21항에 있어서,상기 제2지르코늄소스가스는 TDMAZ(Tetrakis Di-Methyl-Amino Zirconium) 또는 TDEAZ(Tetrakis Di-EthylAmino Zirconium)를 포함하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 제1지르코늄산화막의 두께는 상기 제2지르코늄산화막의 두께보다 작게 형성하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 제1지르코늄산화막 및 상기 제2지르코늄산화막은 원자층증착법(Atomic Layer Deposition, ALD) 또는 화학기상증착법(Chemical Vapor Deposition, CVD)을 사용하여 형성하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 제1지르코늄산화막을 형성하는 단계는,원자층증착을 위한 챔버 내에서 제1지르코늄소스가스의 주입, 퍼지, 산화제 주입 및 퍼지를 연속적으로 실시하는 제1단위사이클을 반복진행하여 형성하는 캐패시터 제조방법.
- 제25항에 있어서,상기 제1단위사이클은 1회 ~ 20회 실시하는 캐패시터 제조방법.
- 제16항 또는 제17항에 있어서,상기 제2지르코늄산화막을 형성하는 단계는,원자층증착을 위한 챔버 내에서 제2지르코늄소스가스의 주입, 퍼지, 산화제 주입 및 퍼지를 연속적으로 실시하는 제2단위사이클을 반복진행하여 형성하는 캐패시터 제조방법.
- 제27항에 있어서,상기 제2단위사이클은 1회 ~ 130회 실시하는 캐패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080085126A KR20100026213A (ko) | 2008-08-29 | 2008-08-29 | 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080085126A KR20100026213A (ko) | 2008-08-29 | 2008-08-29 | 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100026213A true KR20100026213A (ko) | 2010-03-10 |
Family
ID=42177581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080085126A KR20100026213A (ko) | 2008-08-29 | 2008-08-29 | 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100026213A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076647B2 (en) | 2011-04-28 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method of forming an oxide layer and method of manufacturing semiconductor device including the oxide layer |
-
2008
- 2008-08-29 KR KR1020080085126A patent/KR20100026213A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9076647B2 (en) | 2011-04-28 | 2015-07-07 | Samsung Electronics Co., Ltd. | Method of forming an oxide layer and method of manufacturing semiconductor device including the oxide layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100728962B1 (ko) | 지르코늄산화막을 갖는 반도체소자의 캐패시터 및 그 제조방법 | |
| KR100584996B1 (ko) | 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법 | |
| KR100717813B1 (ko) | 나노믹스드 유전막을 갖는 캐패시터 및 그의 제조 방법 | |
| US7576016B2 (en) | Process for manufacturing semiconductor device | |
| JP5094057B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100716652B1 (ko) | 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법 | |
| KR100640654B1 (ko) | ＺｒＯ2 박막 형성 방법 및 이를 포함하는 반도체 메모리소자의 커패시터 제조 방법 | |
| US7425761B2 (en) | Method of manufacturing a dielectric film in a capacitor | |
| KR100716642B1 (ko) | 캐패시터의 유전막 및 그의 제조방법 | |
| KR20110103534A (ko) | 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터 | |
| KR20100026213A (ko) | 지르코늄산화막 제조방법 및 이를 이용한 캐패시터 제조방법 | |
| KR20070115146A (ko) | 반도체 소자의 캐패시터 및 그의 제조방법 | |
| KR100744656B1 (ko) | 캐패시터 제조 방법 | |
| KR20070106286A (ko) | 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법 | |
| KR101152390B1 (ko) | 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법 | |
| KR20070106289A (ko) | 이트륨티타늄산화막을 구비한 반도체소자의 캐패시터 및 그제조 방법 | |
| KR100753037B1 (ko) | 캐패시터 및 캐패시터 제조 방법 | |
| KR100798735B1 (ko) | 캐패시터 및 그 제조 방법 | |
| KR20050067577A (ko) | 혼합유전막의 제조 방법 | |
| KR20100037970A (ko) | 티타늄질화막 형성 방법 및 그를 이용한 캐패시터 제조 방법 | |
| KR20050002027A (ko) | 이중 유전막을 구비하는 캐패시터 및 그 제조 방법 | |
| KR100656282B1 (ko) | 캐패시터 제조 방법 | |
| KR100744666B1 (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR100971430B1 (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
| KR100799110B1 (ko) | 반도체 소자의 박막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |