CN106972012A - Mim电容器及其形成方法 - Google Patents

Mim电容器及其形成方法 Download PDF

Info

Publication number
CN106972012A
CN106972012A CN201611222600.8A CN201611222600A CN106972012A CN 106972012 A CN106972012 A CN 106972012A CN 201611222600 A CN201611222600 A CN 201611222600A CN 106972012 A CN106972012 A CN 106972012A
Authority
CN
China
Prior art keywords
dielectric layer
dielectric
layer
metallic plate
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611222600.8A
Other languages
English (en)
Inventor
林杏莲
金海光
蔡正原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN202210723549.8A priority Critical patent/CN115020385A/zh
Publication of CN106972012A publication Critical patent/CN106972012A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8256—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using technologies not covered by one of groups H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252 and H01L21/8254
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

本发明的实施例提供了金属‑绝缘体‑金属(MIM)电容器及其形成方法。该方法包括：在半导体衬底上形成第一金属板，在第一金属板的表面上形成具有第一介电常数的第一介电层，在第一介电层的表面上形成具有第二介电常数的第二介电层，在第二介电层的表面上形成具有第三介电常数的第三介电层，以及在第三介电层的表面上形成第二金属板。第二介电常数不同于第一介电常数并且不同于第三介电常数。

Description

MIM电容器及其形成方法
技术领域
本发明的实施例涉及MIM电容器及其形成方法。
背景技术
集成芯片包括数百万或数十亿的晶体管器件，其配置为充当开关和/或以产生功率增益，以确保用于集成芯片的逻辑功能(例如，形成配置为实施逻辑功能的处理器)。集成芯片通常还包括诸如电容器、电阻器、电感器、变容二极管等的无源器件。无源器件广泛地用于控制集成芯片特性(例如，增益、时间常数等)并提供具有宽范围的不同功能的集成芯片(例如，在同一管芯上制造模拟和数字电路)。MIM(金属-绝缘体-金属)电容器是一种特定类型的电容器，其具有被绝缘材料分隔开的顶金属板和底金属板，其通常集成到集成电路的后段制程金属互连层中。
发明内容
本发明的实施例提供了一种形成金属-绝缘体-金属(MIM)电容器的方法，包括：在半导体衬底上方形成第一金属板；在所述第一金属板上形成具有第一介电常数的第一介电层；在所述第一介电层上形成具有第二介电常数的第二介电层；在所述第二介电层上形成具有第三介电常数的第三介电层；在所述第三介电层上形成第二金属板；其中，所述第二介电常数不同于所述第一介电常数和所述第三介电常数。
本发明的另一实施例提供了一种形成电容器件的方法，包括：形成第一金属板；在所述第一金属板上形成多个介电层；以及在所述多个介电层上形成第二金属板，其中，所述多个介电层包括至少一个掺杂钽(Ta)的介电层。
本发明的又一实施例提供了一种电容器件，包括：第一金属板；第一介电层，设置在所述第一金属板上；第二介电层，设置在所述第一介电层上；第三介电层，设置在所述第二介电层上；以及第二金属板，设置在所述第三介电层上；其中，所述第一介电层具有第一介电常数，所述第二介电层具有第二介电常数以及所述第三介电层具有第三介电常数，并且所述第二介电常数不同于所述第一介电常数和所述第三介电常数。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1是根据一些实施例示出MIM电容器的截面图的图。
图2是根据一些实施例示出形成MIM电容器的方法的流程图。
图3至图11是根据本发明的一些实施例的在各个阶段处制造MIM电容器的截面图。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
下面详细地讨论了本发明的实施例。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的特定实施例仅仅是说明性的，且并不用于限制本发明的范围。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下”、“在…之上”、“上”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
尽管描述本发明的宽范围的数值范围和参数是近似值，在特定实例中的描述的数值设尽可能精确地报告。任何数值，然而，固有地包含在各自的测试测量结果中发现的由标准偏差产生的某些必然误差。同样，正如此处使用的术语“约”一般指在给定值或范围的10％、5％、1％或0.5％内。或者，术语“约”意思是在本领域普通的技术人员可以考虑到的可接受的平均标准误差内。除了在操作/工作的实例中，或除非另有明确规定，所有的数值范围、总额、值和百分比，例如用于材料数量、持续时间、温度、操作条件、数额以及本发明此处公开的其他型似物，应该被理解为在所有情况下被术语“约”修改。因此，除非有相反规定，本发明和所附权利要求所描述的数值参数是可以根据要求改变的近似值。至少，每个数值参数应该至少被解释为根据被报告的有效数字的数目，并应用普通的四舍五入技术。此处范围可以表示为从一个端点到另一个端点或在两个端点之间。此处公开的所有范围包括端点，除非另有说明。
MIM(金属-绝缘体-金属)电容器是一种特定类型的电容器，其具有被电容器介电层分隔开的顶金属板和底金属板，其通常在集成电路的后段制程(BEOL)金属互连层中实现。随着在先进的半导体制造技术中按比例缩小MIM电容器，电容器介电层的可靠性成为MIM电容器的一个主要问题。例如，当MIM电容器的尺寸按比例缩小到约10nm时，电容器介电层中使用的高k(高介电常数)材料(例如，氧化铪(HfO2))可以很容易地在高温处结晶。结晶的介电层可引起顶金属板和底金属板之间的泄漏电流。其结果是，MIM电容器的时间依赖的电介质击穿(TDDB)可能无法满足10年/125℃的目标，即使HfO2具有在约28-30Ff/μm2范围内的相对较高的电容密度。
因此，本发明提供了一种具有高结晶温度和高介电常数的新型介电结构以用于提高电容器件的TDDB的电容器件。此外，本发明提供了形成电容器件的相关方法。电容器件可以是MIM(金属-绝缘体-金属)电容器或MIM去耦电容器。图1是根据一些实施例示出MIM电容器100的截面图的图。MIM电容器100设置在集成电路10的金属层结构或后段制程(BEOL)中的两个金属层之间。用于说明性的目的，第一金属层是金属层结构中的第七金属层M7(即，顶金属层)，以及第二金属层是金属层结构中的第六金属层M6(即，第二高金属层)。本发明不限于此。MIM电容器100包括第一金属板102、多个介电层104和第二金属板106。多个介电层104设置在第一金属板102和第二金属板106之间。根据一些实施例，多个介电层104设置在第一金属板102的表面1022上方。多个介电层104包括至少一个掺杂钽(Ta)的介电层。根据一些实施例，多个介电层104包括第一介电层1042、第二介电层1044和第三介电层1046。第二介电层1044夹在第一介电层1042和第三介电层1046之间。在第三介电层1046的表面1046a上方设置第二金属板106。
根据一些实施例，第一金属通孔结构108布置为将第一金属板102连接至第一顶金属线110。第二金属通孔结构112布置为将第二金属板106连接至第二顶金属线114。第一金属通孔结构108连接至第一金属板102的表面1022。第二金属通孔结构112连接至第二金属板106的表面1062。根据一些实施例，第一金属板102是MIM电容器100的底金属板，并且第二金属板106是MIM电容器100的顶金属板。此外，层间介电(ILD)层116设置在第六金属层M6和第七金属层M7之间。因此，MIM电容器100、第一金属通孔结构108和第二金属通孔结构112设置在ILD层116中。ILD层116可以是氧化物层、低κ介电层或超低κ介电层。例如，ILD层166的介电常数低于多个介电层104的介电常数。蚀刻停止层118设置在第七金属层M7和ILD层116之间。界面层120设置在ILD层116和第六金属层M6之间。
此外，根据一些实施例，掩模层122设置在第二金属板106上方。覆盖层124设置在掩模层122和第三介电层1046上方。在覆盖层124上方设置蚀刻停止层126。第一金属通孔结构108布置为穿过蚀刻停止层126、覆盖层124和介电层1046、1044、1042以连接第一金属板102。第二金属通孔结构122布置为穿过蚀刻停止层126、覆盖层124和掩模层122以连接第二金属板106。此外，在图1中也示出顶金属线M7_1，两条第二高金属线M6_1、M6_2和通孔结构V6，其中，通孔结构V6电连接至顶金属线M7_1和第二高金属线M6_1。
根据一些实施例，第一介电层1042的厚度T1大致等于第三介电层1046的厚度T3，以及第二介电层1044的厚度T2小于第一介电层1042的厚度T1并且小于第三介电层1046的厚度T3。此外，第二介电层1044的面积不小于第一介电层1042的面积或第三介电层1046的面积。例如，第二介电层1044的面积大于第一介电层1042的面积并且大于第三介电层的1046的面积，从而使得第一介电层1042和第三介电层1046被第二介电层1044分隔开。换言之，第一介电层1042不物理地接触第三介电层1046。
多个介电层104包括高k(高介电常数)材料。多个介电层104可以由Ta掺杂的氧化铪(HfO2)的材料构成。根据一些实施例，第一介电层1042、第二介电层1044和第三介电层1046分别由具有第一介电常数K1、第二介电常数K2及第三介电常数K3的高k介电材料形成。第二介电常数K2不同于第一介电常数K1和第三介电常数K3。根据一些实施例，第一介电常数K1大致等于第三介电常数K3，以及第二介电常数K2不同于但接近于第一介电常数K1和第三介电常数K3。第二介电常数K2可以小于或大于第一介电常数K1和第三介电常数K3。例如，第二介电常数K2可以在第一介电常数K1(或第三介电常数K3)的30％的变化范围内。根据一些实施例，第一介电层1042的材料类似于第三介电层1046的材料，以及第二介电层1044的材料不同于第一介电层1042的材料和第三介电层1046的材料。根据一些实施例，第一介电层1042和第三介电层1046包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料，并且第二介电层1044包括五氧化二钽(Ta2O5)。例如，当第一介电层1042和第三介电层1046的材料是HfO2并且第二介电层1044的材料是Ta2O5时，多个介电层104可以看作Ta掺杂的HfO2层，其中HfO2的介电常数是约25，并且Ta2O5的介电常数是约24。
此外，第一介电层1042具有第一结晶温度Ta，第二介电层1044具有第二结晶温度Tb，并且第三介电层1046具有第三结晶温度Tc。根据一些实施例，第二结晶温度Tb高于第一结晶温度Ta并且高于第三结晶温度Tc。例如，当第一介电层1042的材料和第三介电层1046的材料是HfO2并且第二介电层1044的材料是Ta2O5时，第二介电层1044的结晶温度Tb为约700℃，并且第一介电层1042(或第三介电层1046)的结晶温度Ta(或Tc)为约250℃。介电层的结晶温度可以是介电层从非结晶状态转变到结晶状态的阈值温度。当温度高于结晶温度时，介电层从非晶状态转变为结晶状态。介电层中的结晶会使介电层导电。也就是说，当介电材料结晶化时，介电材料从绝缘材料转变成导电材料。因此，当第二结晶温度Tb高于第一结晶温度Ta并且高于第三结晶温度Tc时，在例如400℃的高温环境中，在第一介电层1042和第三介电层1046中比第二介电层1044中更容易发生结晶效应。结果，当第一介电层1042和第三介电层1046在高温环境中结晶时，第二介电层1044保持在无定形状态。当第二介电层1044保持在无定形状态时，多个介电层104仍然可以是位于第一金属板102和第二金属板106之间的绝缘层，即使第一介电层1042和第三介电层1046是结晶的。因此，MIM电容器100的TDDB在热预算评估期间能满足例如10年/125℃的目标。
此外，第一介电层1042具有第一带隙能量Ga，第二介电层1044具有第二带隙能量Gb并且第三介电层1046具有第三带隙能量Gc。第二带隙能量Gb可以是在第一带隙能量Ga(或第三带隙能量Gc)的30％的变化范围内。例如，当第一介电层1042的材料和第三介电层1046的材料是HfO2并且第二介电层1044的材料是Ta2O5时，第一带隙能量Ga和第三带隙能量Gc是约5.6eV，并且第二带隙能量Gb是约4eV。介电层的带隙能量可以是电子跨跃介电层的阈值能量。在MIM电容器中，当电子的能量高于顶金属板和底金属板之间的介电层的带隙能量时，电子跨跃介电层以从顶金属板到达底金属板，或反之亦然。结果，在顶金属板和底金属板之间形成导电路径，并且MIM电容器可能会因此故障。在多个具有不同带隙能量的介电层104之间，具有最高带隙的介电层可以主导多个介电层104的带隙能量。根据一些实施例，第一带隙能量Ga和第三带隙能量Gc高于第二带隙能量Gb，因此第一带隙能量Ga和第三带隙能量Gc是电子跨跃多个介电层104的主导带隙能量。因此，MIM电容器100的击穿电压(例如，高于4.1Ⅴ)与仅使用具有纯HfO2的介电层的MIM电容器相比是增加的。由于多个介电层104的良好的绝缘性能，MIM电容器100的泄漏电流(例如，低于10-12A/μm2)减小。
因此，当多个介电层104是Ta掺杂的HfO2层时，由于HfO2具有相对较高的带隙能量(例如，5.6eV)并且Ta2O5具有相对较高的抗结晶性，MIM电容器100的电容密度(例如，约28.4Ff/μm2)是增加的，而不是在泄漏和可靠性性能上的折衷。
图2是根据一些实施例示出形成电容器件的方法200的流程图。电容器件可以是诸如MIM电容器100的MIM电容器。图3至图11是根据本发明的一些实施例的在各个阶段处制造MIM电容器的截面图。虽然下面将所公开的方法200示出和描述为一系列的操作或事件，但是应当理解，所示出的这些操作或事件的顺序不应解释为限制意义。例如，一些操作可以以不同的顺序发生和/或与除了本文描述和示出之外的其他操作或事件同时发生。另外，并不要求所有示出的步骤都用来实施本文所描述的一个或多个方面或实施例。此外，本文描述的一个或多个操作可以在一个或多个单独的操作和/或阶段中实施。
在操作202和图3中，在半导体衬底(未示出)上方形成第一金属板302。第一金属板302形成在半导体衬底上的金属层结构或BEOL的第一金属层和第二金属层之间的ILD层304上。根据一些实施例，第一金属板302形成在半导体衬底上方的顶金属层(例如，第七金属层M7)和第二高金属层(例如，第六金属层M6)之间。为了简洁，图3仅仅示出第一金属板302和ILD层304。可以通过物理汽相沉积(PVD)或化学汽相沉积(CVD)的工艺形成第一金属板302。第一金属板302可以包括氮化钛(TiN)或氮化钽(TaN)。第一金属板302的厚度可以为约第一金属板302用作MIM电容器的电容器底金属。
在操作204和图4中，在第一金属板302的表面404上形成具有第一介电常数K1的第一介电层402。可以通过原子层沉积(ALD)的工艺形成第一介电层402。第一介电层402可以包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料。第一介电层402的厚度可以为约25第一介电层402的结晶温度是第一结晶温度Ta。第一介电层402具有第一带隙能量Ga。
在操作206和图5中，在第一介电层402的表面504上形成具有第二介电常数K2的第二介电层502。可以通过原子层沉积(ALD)的工艺形成第二介电层502。第二介电层502可以包括五氧化二钽(Ta2O5)。第二介电层502的厚度可以为约第二介电层502的结晶温度是第二结晶温度Tb。第二介电层502具有第二带隙能量Gb。
在操作208和图6中，在第二介电层502的表面604上形成具有第三介电常数K3的第三介电层602。可以通过原子层沉积(ALD)的工艺形成第三介电层602。第三介电层602可以包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料。第三介电层602的厚度可以为约第三介电层602的结晶温度是第三结晶温度Tc。第三介电层602具有第三带隙能量Gc。
第二介电层502夹在第一介电层402和第三介电层602之间。根据一些实施例，第一介电层402和第三介电层602是HfO2，并且第二介电层502是Ta2O5。因此，第一介电常数K1大致等于第三介电常数K3(例如，约25)，以及第二介电常数K2(例如，约25)不同于但接近于第一介电常数K1和第三介电常数K3。此外，第一结晶温度Ta大致等于第三结晶温度Tc(例如，约250℃)。第二结晶温度Tb(例如，约700℃)高于第一结晶温度Ta和第三结晶温度Tc。第一带隙能量Ga大致等于第三带隙能量Gc(例如，约5.6eV)。第二带隙能量Gb(例如，约4eV)不同于但接近于第一带隙能量Ga和第三带隙能量Gc。
在操作210和图7中，在第三介电层602的表面704上形成第二金属板702。可以通过物理汽相沉积(PVD)或化学汽相沉积(CVD)的工艺形成第二金属板702。第二金属板702可以包括氮化钛(TiN)或氮化钽(TaN)。第二金属板702比第一金属板302更厚。例如，第二金属板702的厚度可以为约第二金属板702用作MIM电容器的电容器顶金属。
在操作212和图8中，在例如第一刻蚀工艺中通过去除部分第二金属板702形成图案化的导电层806。图案化的导电层806用作MIM电容器的第一金属板。因此，形成MIM电容器的顶金属板806。在第一蚀刻工艺期间，在部分第二金属板702上方形成掩模层802以限定MIM电容器的顶电极。根据一些实施例，掩模层802可以包括硬掩模材料。例如，掩模层802可以包括通过等离子体增强化学汽相沉积技术沉积的保护性氮氧化硅(PE-SiON)层。
随后通过将第二金属板702的未被掩模层802覆盖的区域选择性地暴露于蚀刻剂804实施第一蚀刻工艺。蚀刻剂804通过去除第二金属板702的未掩模的区域来限定顶电极。在一些实施例中，蚀刻剂804可以包括干蚀刻剂(如，等离子体蚀刻剂、RIE蚀刻剂等)。
在操作214和图9中，覆盖层902沉积在掩模层802和第三介电层602上。根据一些实施例，例如，覆盖层902可以包括例如氧化物。此外，在覆盖层902上沉积蚀刻停止层904。根据一些实施例，例如，蚀刻停止层904可以包括例如氮化硅(SiN)。在一些实施例中，可以通过汽相沉积工艺(例如，物理汽相沉积、化学汽相沉积等)来沉积覆盖层902和蚀刻停止层904。
在操作216和图10中，实施第二蚀刻工艺。第二蚀刻工艺布置为蚀刻部分蚀刻停止层904、部分覆盖层902、部分第三介电层602、部分第二介电层502和部分第三介电层402以形成第一沟槽1002用于暴露部分第一金属板302。第一金属板302是MIM电容器的上述第一金属板102。此外，第二蚀刻工艺也布置为蚀刻蚀刻停止层904、覆盖层902和掩模层802的另一部分，以形成第二沟槽1004用于暴露部分顶金属板806。通过将蚀刻停止层904、覆盖层902、第三介电层602、第二介电层502和第三介电层402选择性地暴露于蚀刻剂1006来实施第二蚀刻工艺。在一些实施例中，蚀刻剂1006可以包括干蚀刻剂(如，等离子体蚀刻剂、RIE蚀刻剂等)。
在操作218和图11中，形成第一金属通孔结构1102和第二金属通孔结构1104以分别电连接第一金属板302和顶金属板806。第一金属通孔结构1102和第二金属通孔结构1104分别电连接至第一顶金属线1106和第二顶金属线1108。ILD层1110可以设置在蚀刻停止层904上方以围绕第一金属通孔结构1102、第二金属通孔结构1104、第一顶金属线1106和第二顶金属线1108。
因此，形成具有多个堆叠的高k介电层402、502、602的MIM电容器。第一介电层402和第三介电层602是HfO2。第二介电层502是Ta2O5。第二介电层502夹在第一介电层402和第三介电层602之间。第二介电层502的第二结晶温度Tb高于第一介电层402的第一结晶温度Ta和第三介电层602的第三结晶温度Tc。当第一介电层402和第三介电层602在高温环境中结晶时，第二介电层502保持在无定形状态。因此，顶金属板806与MIM电容器的底金属板302绝缘，即使当第一介电层402和第三介电层602在高温(例如，400℃)环境中结晶时。因此，MIM电容器不仅具有高电容密度的性能，而且MIM电容器的TDDB也满足了10年/125℃的目标。
本发明的一些实施例提供了一种形成MIM(金属-绝缘体-金属)电容器的方法。该方法包括：在半导体衬底上方形成第一金属板；在第一金属板的表面上方形成具有第一介电常数的第一介电层；在第一介电层的表面上方形成具有第二介电常数的第二介电层；在第二介电层的表面上方形成具有第三介电常数的第三介电层；以及在第三介电层的表面上方形成第二金属板。第二介电常数不同于第一介电常数和第三介电常数。
在上述方法中，还包括：实施第一蚀刻工艺以去除部分所述第二金属板；实施第二蚀刻工艺以去除部分所述第一介电层、部分所述第二介电层和部分所述第三介电层，从而暴露部分所述第一金属板；形成接触所述第一金属板的第一通孔；以及形成接触所述第二金属板的第二通孔；其中，所述第一通孔和所述第二通孔分别连接至第一导电线和第二导电线，并且所述第一导电线和所述第二导电线位于相同的层上。
在上述方法中，其中，所述第一介电层和所述第三介电层包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料，并且所述第二介电层包括五氧化二钽(Ta2O5)。
在上述方法中，其中，所述第一介电常数等于所述第三介电常数，并且所述第二介电常数小于所述第一介电常数并且小于所述第三介电常数。
在上述方法中，其中，所述第一介电层具有第一结晶温度，所述第二介电层具有第二结晶温度，并且所述第三介电层具有第三结晶温度，以及所述第二结晶温度高于所述第一结晶温度并且高于所述第三结晶温度。
在上述方法中，其中，所述第一介电层具有第一带隙能量，所述第二介电层具有第二带隙能量，并且所述第三介电层具有第三带隙能量，以及所述第二带隙能量不同于所述第一带隙能量并且不同于所述第三带隙能量。
在上述方法中，其中，所述第一介电层的厚度等于所述第三介电层的厚度，以及所述第二介电层的厚度小于所述第一介电层的厚度并且小于所述第三介电层的厚度。
在上述方法中，其中，所述第二介电层的表面面积不小于所述第一介电层的表面面积并且不小于所述第三介电层的表面面积。
在上述方法中，其中，所述第一介电层不与所述第三介电层直接接触。
本发明的一些实施例提供了一种形成电容器件的方法。该方法包括：形成第一金属板；在第一金属板上方形成多个介电层；以及在多个介电层上方形成第二金属板。多个介电层包括至少一个掺杂钽(Ta)的介电层。
在上述方法中，其中，所述多个介电层包括第一介电层、第二介电层和第三介电层，所述第二介电层夹在所述第一介电层和所述第三介电层之间，所述第一介电层和所述第三介电层包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料，并且所述第二介电层是五氧化二钽(Ta2O5)。
在上述方法中，其中，所述多个介电层包括第一介电层、第二介电层和第三介电层，所述第二介电层夹在所述第一介电层和所述第三介电层之间，所述第一介电层和所述第三介电层包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料，并且所述第二介电层是五氧化二钽(Ta2O5)，所述第一介电层具有第一结晶温度，所述第二介电层具有第二结晶温度，并且所述第三介电层具有第三结晶温度，以及所述第一结晶温度高于所述第二结晶温度并且高于所述第三结晶温度。
在上述方法中，其中，所述多个介电层包括第一介电层、第二介电层和第三介电层，所述第二介电层夹在所述第一介电层和所述第三介电层之间，所述第一介电层和所述第三介电层包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料，并且所述第二介电层是五氧化二钽(Ta2O5)，所述第一介电层不与所述第三介电层直接接触。
本发明的一些实施例提供了电容器件。该电容器件包括第一金属板、第一介电层、第二介电层、第三介电层和第二金属板。第一介电层设置在第一金属板上方。第二介电层设置在第一介电层上方。第三介电层设置在第二介电层上方。第二金属板设置在第三介电层上方。第一介电层具有第一介电常数，第二介电层具有第二介电常数以及第三介电层具有第三介电常数，第二介电常数不同于第一介电常数和第三介电常数。
在上述电容器件中，其中，所述第一介电层和所述第三介电层包括选自由氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)和氧化钛(TiO2)构成的组中的材料，并且所述第二介电层包括五氧化二钽(Ta2O5)。
在上述电容器件中，其中，所述第一介电常数等于所述第三介电常数，并且所述第二介电常数不同于所述第一介电常数并且不同于所述第三介电常数。
在上述电容器件中，其中，所述第一介电层具有第一结晶温度，所述第二介电层具有第二结晶温度，并且所述第三介电层具有第三结晶温度，以及所述第二结晶温度高于所述第一结晶温度并且高于所述第三结晶温度。
在上述电容器件中，其中，所述第一介电层具有第一带隙能量，所述第二介电层具有第二带隙能量，并且所述第三介电层具有第三带隙能量，以及所述第二带隙能量不同于所述第一带隙能量并且不同于所述第三带隙能量。
在上述电容器件中，其中，所述第一介电层的厚度等于所述第三介电层的厚度，以及所述第二介电层的厚度小于所述第一介电层的厚度并且小于所述第三介电层的厚度。
在上述电容器件中，其中，所述第一介电层不与所述第三介电层直接接触。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (1)

1.一种形成金属-绝缘体-金属(MIM)电容器的方法，包括：
在半导体衬底上方形成第一金属板；
在所述第一金属板上形成具有第一介电常数的第一介电层；
在所述第一介电层上形成具有第二介电常数的第二介电层；
在所述第二介电层上形成具有第三介电常数的第三介电层；
在所述第三介电层上形成第二金属板；
其中，所述第二介电常数不同于所述第一介电常数和所述第三介电常数。
CN201611222600.8A 2016-01-14 2016-12-27 Mim电容器及其形成方法 Pending CN106972012A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210723549.8A CN115020385A (zh) 2016-01-14 2016-12-27 Mim电容器及其形成方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662278685P 2016-01-14 2016-01-14
US62/278,685 2016-01-14
US15/137,553 2016-04-25
US15/137,553 US10164003B2 (en) 2016-01-14 2016-04-25 MIM capacitor and method of forming the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210723549.8A Division CN115020385A (zh) 2016-01-14 2016-12-27 Mim电容器及其形成方法

Publications (1)

Publication Number Publication Date
CN106972012A true CN106972012A (zh) 2017-07-21

Family

ID=59315010

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210723549.8A Pending CN115020385A (zh) 2016-01-14 2016-12-27 Mim电容器及其形成方法
CN201611222600.8A Pending CN106972012A (zh) 2016-01-14 2016-12-27 Mim电容器及其形成方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210723549.8A Pending CN115020385A (zh) 2016-01-14 2016-12-27 Mim电容器及其形成方法

Country Status (3)

Country Link
US (2) US10164003B2 (zh)
CN (2) CN115020385A (zh)
TW (1) TWI753872B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900150A (zh) * 2020-06-29 2020-11-06 中国科学院微电子研究所 电容及其制备方法、应用

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903239B2 (en) * 2017-07-28 2021-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit device with improved layout
KR20210045226A (ko) * 2019-10-16 2021-04-26 삼성전자주식회사 개별 부품용 디커플링 커패시터 및 이를 포함하는 집적회로 칩 패키지
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof
US11502160B2 (en) 2020-03-02 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for forming metal-insulator-metal capacitors
US11574995B2 (en) * 2020-12-30 2023-02-07 Texas Instmments Incorporated High voltage isolated microelectronic device
KR20230000207A (ko) * 2021-06-24 2023-01-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392613A (zh) * 2001-04-23 2003-01-22 株式会社东芝 具有电容器的半导体器件及其制造方法
CN1484310A (zh) * 2002-07-26 2004-03-24 ��ʽ���綫֥ 具有形成在多层布线结构中电容器的半导体器件
US20060046380A1 (en) * 2004-08-26 2006-03-02 Jae-Hyoung Choi Integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions and methods of forming same
US20060183280A1 (en) * 2005-02-15 2006-08-17 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitors and methods of forming the same
US20090200638A1 (en) * 2006-06-15 2009-08-13 Freescale Semiconductor, Inc. Mim capacitor integration
US20150349254A1 (en) * 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve mim structure performance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4464701A (en) 1983-08-29 1984-08-07 International Business Machines Corporation Process for making high dielectric constant nitride based materials and devices using the same
US6617206B1 (en) * 2000-06-07 2003-09-09 Micron Technology, Inc. Method of forming a capacitor structure
US6881999B2 (en) * 2002-03-21 2005-04-19 Samsung Electronics Co., Ltd. Semiconductor device with analog capacitor and method of fabricating the same
KR100468852B1 (ko) * 2002-07-20 2005-01-29 삼성전자주식회사 캐패시터 구조체 형성 방법
JP2004119832A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置
KR100947064B1 (ko) * 2003-08-13 2010-03-10 삼성전자주식회사 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
US6885056B1 (en) * 2003-10-22 2005-04-26 Newport Fab, Llc High-k dielectric stack in a MIM capacitor and method for its fabrication
US7316962B2 (en) * 2005-01-07 2008-01-08 Infineon Technologies Ag High dielectric constant materials
KR100771865B1 (ko) * 2006-01-18 2007-11-01 삼성전자주식회사 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자
US7602068B2 (en) * 2006-01-19 2009-10-13 International Machines Corporation Dual-damascene process to fabricate thick wire structure
KR100818657B1 (ko) * 2006-12-27 2008-04-01 주식회사 하이닉스반도체 다층 구조의 유전막 및 그를 구비한 캐패시터의 제조 방법
CN102148137B (zh) 2010-02-10 2014-12-17 上海华虹宏力半导体制造有限公司 Mim电容器及其形成工艺
US8722504B2 (en) * 2011-09-21 2014-05-13 Intermolecular, Inc. Interfacial layer for DRAM capacitor
US9287055B2 (en) * 2011-11-18 2016-03-15 Panasonic Intellectual Property Management Co., Ltd. Solid electrolytic capacitor and method for manufacturing same
US20150170837A1 (en) * 2013-12-18 2015-06-18 Intermolecular, Inc. Dielectric K Value Tuning of HAH Stack for Improved TDDB Performance of Logic Decoupling Capacitor or Embedded DRAM
US10497773B2 (en) * 2014-03-31 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve MIM device performance

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1392613A (zh) * 2001-04-23 2003-01-22 株式会社东芝 具有电容器的半导体器件及其制造方法
CN1484310A (zh) * 2002-07-26 2004-03-24 ��ʽ���綫֥ 具有形成在多层布线结构中电容器的半导体器件
US20060046380A1 (en) * 2004-08-26 2006-03-02 Jae-Hyoung Choi Integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions and methods of forming same
US20060183280A1 (en) * 2005-02-15 2006-08-17 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitors and methods of forming the same
US20090200638A1 (en) * 2006-06-15 2009-08-13 Freescale Semiconductor, Inc. Mim capacitor integration
US20150349254A1 (en) * 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve mim structure performance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900150A (zh) * 2020-06-29 2020-11-06 中国科学院微电子研究所 电容及其制备方法、应用
CN111900150B (zh) * 2020-06-29 2022-06-03 中国科学院微电子研究所 电容及其制备方法、应用

Also Published As

Publication number Publication date
TW201725737A (zh) 2017-07-16
US11121208B2 (en) 2021-09-14
US20190123133A1 (en) 2019-04-25
US10164003B2 (en) 2018-12-25
TWI753872B (zh) 2022-02-01
US20170207299A1 (en) 2017-07-20
CN115020385A (zh) 2022-09-06

Similar Documents

Publication Publication Date Title
CN106972012A (zh) Mim电容器及其形成方法
US7306986B2 (en) Method of making a semiconductor device, and semiconductor device made thereby
US6940117B2 (en) Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
US7535079B2 (en) Semiconductor device comprising passive components
TW452857B (en) BEOL decoupling capacitor materials
US9722011B2 (en) Film scheme for MIM device
CN104979470A (zh) Rram单元的底电极的形成
US20080203531A1 (en) Semiconductor device and manufacturing method thereof
TW200426896A (en) Semiconductor device and the manufacturing method thereof
US20040135189A1 (en) Semiconductor device
JP2014179545A (ja) 半導体装置の製造方法および半導体装置
KR100990615B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
CN109585425A (zh) 半导体结构及其制造方法
Ding et al. Evidence and understanding of ALD HfO 2-Al 2 O 3 laminate MIM capacitors outperforming sandwich counterparts
US20040061157A1 (en) Semiconductor device
US10847316B2 (en) MIM device with laminated dielectric layers
JP6423952B2 (ja) コンデンサおよびその製造方法
KR101892632B1 (ko) 백금족 산화물과 주석 산화물의 화합물을 갖는 반도체 메모리 소자 및 그 제조방법
Ho et al. A reliable Si 3 N 4/Al 2 O 3-HfO 2 stack MIM capacitor for high-voltage analog applications
US10497773B2 (en) Method to improve MIM device performance
Yang et al. Performance Improvement of $\hbox {Sm} _ {2}\hbox {O} _ {3} $ MIM Capacitors by Using Plasma Treatment After Dielectric Formation
US20230335488A1 (en) Semiconductor structure with resistor and capacitor
TWI430399B (zh) 製造供金屬－絕緣體－金屬電容使用之多層結構之方法
CN104752606B (zh) 电阻式存储器的形成方法
KR100886699B1 (ko) 반도체 소자의 ｍｉｍ 캐패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170721