CN104979470A - Rram单元的底电极的形成 - Google Patents

Rram单元的底电极的形成 Download PDF

Info

Publication number
CN104979470A
CN104979470A CN201510069809.4A CN201510069809A CN104979470A CN 104979470 A CN104979470 A CN 104979470A CN 201510069809 A CN201510069809 A CN 201510069809A CN 104979470 A CN104979470 A CN 104979470A
Authority
CN
China
Prior art keywords
layer
electrode
hearth electrode
ald
data accumulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510069809.4A
Other languages
English (en)
Other versions
CN104979470B (zh
Inventor
金海光
林杏莲
郑凯文
蔡正原
蔡嘉雄
李汝谅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN104979470A publication Critical patent/CN104979470A/zh
Application granted granted Critical
Publication of CN104979470B publication Critical patent/CN104979470B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及形成具有减小的泄漏电流的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中，该方法通过以下步骤实施：使用至少形成底电极的顶部的原子层沉积(ALD)工艺在下金属互连层上方形成底电极；随着底电极的顶部的形成，在底电极的顶部上原位形成介电数据存储层；在介电数据存储层上方形成顶电极，并且在顶电极上方形成上金属互连层。通过随着上面的介电数据存储层的形成而使用ALD工艺原位形成底电极的顶部，改进了RRAM单元的泄漏电流、泄漏电流分布和器件良率。本发明还涉及RRAM单元的底电极的形成。

Description

RRAM单元的底电极的形成
技术领域
本发明涉及集成电路器件，更具体地，涉及RRAM单元的底电极的形成。
背景技术
许多现代电子器件包含配置为存储数据的电子存储器。电子存储器可以是易失性存储器或非易失性存储器。易失性存储器在电源导通时存储数据，而非易失性存储器能够在电源断开时存储数据。由于电阻式随机存取存储器(RRAM)的结构简单并且与CMOS逻辑制造工艺兼容，因此RRAM是用于下一代非易失性存储技术的一种有前景的候选。RRAM单元包括垂直地位于设置在后段制程(BEOL)金属化层内的两个电极之间的电阻式数据存储层。
发明内容
为了解决现有技术中存在的问题，本发明提供了一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：使用原子层沉积(ALD)工艺在下金属互连层上方形成底电极，所述ALD工艺至少形成所述底电极的顶部；随着所述底电极的顶部的形成，在所述底电极的顶部上原位形成具有可变电阻的介电数据存储层；在所述介电数据存储层上方形成顶电极；以及在所述顶电极上方形成上金属互连层。
在上述方法中，其中，形成所述底电极包括：使用物理汽相沉积(PVD)工艺沉积第一底电极层；以及使用所述ALD工艺在所述第一底电极层上沉积第二底电极层，并且所述第二底电极层与所述第一底电极层直接接触。
在上述方法中，其中，形成所述底电极包括：使用物理汽相沉积(PVD)工艺沉积第一底电极层；以及使用所述ALD工艺在所述第一底电极层上沉积第二底电极层，并且所述第二底电极层与所述第一底电极层直接接触，其中，所述第二底电极层具有介于约15埃和约30埃的范围内的厚度。
在上述方法中，其中，所述底电极包括氮化钛(TiN)。
在上述方法中，其中，所述底电极包括氮化钛(TiN)，其中，所述介电数据存储层包括氧化铪(HfOx)。
在上述方法中，其中，所述ALD工艺包括等离子体增强ALD(PEALD)工艺。
在上述方法中，其中，所述底电极在所述底电极和所述介电数据存储层之间的界面处具有约2.5％的氧浓度。
在上述方法中，其中，使用单独的原子层沉积(ALD)工艺形成所述介电数据存储层。
在上述方法中，其中，所述介电数据存储层配置为取决于施加至所述底电极或所述顶电极的电压而经受高电阻状态和低电阻状态之间的可逆变化。
根据本发明的另一方面，提供了一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：在由层间介电(ILD)层围绕的下金属互连层上形成底介电层；在所述下金属互连层和所述底介电层上形成扩散阻挡层；使用原子层沉积(ALD)工艺在所述扩散阻挡层上形成底电极，所述ALD工艺至少形成所述底电极的顶部；随着所述底电极的顶部的形成，在所述底电极的顶部上原位形成具有可变电阻的介电数据存储层；在所述介电数据存储层上形成覆盖层；在所述介电数据存储层上形成顶电极；以及在所述顶电极上形成上金属互连层。
在上述方法中，其中，形成所述底电极包括：使用物理汽相沉积(PVD)工艺沉积第一底电极层；以及使用所述ALD工艺在所述第一底电极层上沉积第二底电极层，并且所述第二底电极层与所述第一底电极层直接接触。
在上述方法中，其中，形成所述底电极包括：使用物理汽相沉积(PVD)工艺沉积第一底电极层；以及使用所述ALD工艺在所述第一底电极层上沉积第二底电极层，并且所述第二底电极层与所述第一底电极层直接接触，其中，所述第二底电极层具有介于约15埃和约30埃的范围内的厚度。
在上述方法中，其中，所述底电极包括氮化钛(TiN)。
在上述方法中，其中，所述底电极包括氮化钛(TiN)，其中，所述介电数据存储层包括氧化铪(HfOx)。
在上述方法中，其中，所述底电极在所述底电极和所述介电数据存储层之间的界面处具有约2.5％的氧浓度。
在上述方法中，其中，所述介电数据存储层配置为取决于施加至所述底电极或所述顶电极的电压而经受高电阻状态和低电阻状态之间的可逆变化。
根据本发明的又一方面，提供了一种电阻式随机存取存储器(RRAM)存储单元，包括：底电极，设置在下金属互连层上方；具有可变电阻的介电数据存储层，位于所述底电极上并且与所述底电极直接接触；顶电极，设置在所述介电数据存储层上方；上金属互连层，设置在所述顶电极上；并且其中，所述底电极在所述底电极和所述介电数据存储层之间的界面处具有约2.5％的氧浓度
在上述RRAM存储单元中，其中，所述介电数据存储层配置为取决于施加至所述底电极或所述顶电极的电压而经受高电阻状态和低电阻状态之间的可逆变化。
在上述RRAM存储单元中，其中，所述介电数据存储层配置为取决于施加至所述底电极或所述顶电极的电压而经受高电阻状态和低电阻状态之间的可逆变化，其中，所述底电极包括氮化钛(TiN)。
在上述RRAM存储单元中，其中，所述介电数据存储层配置为取决于施加至所述底电极或所述顶电极的电压而经受高电阻状态和低电阻状态之间的可逆变化，其中，所述底电极包括氮化钛(TiN)，其中，所述介电数据存储层包括氧化铪(HfOx)。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了使用原子层沉积(ALD)工艺以形成底电极并且使用原位沉积工艺以形成上面的介电数据存储层来形成电阻式随机存取存储器(RRAM)单元的方法的一些实施例的流程图。
图2示出了处理工具的一些实施例的框图，处理工具配置为原位实施第一ALD工艺以形成底电极以及原位实施第二ALD工艺以形成上面的介电数据存储层。
图3A示出了具有通过ALD工艺沉积的底电极和上面的原位介电数据存储层的RRAM单元的一些实施例的截面图。
图3B示出了曲线图，该曲线图示出RRAM单元的底电极和原位介电数据存储层的示例性XPS深度轮廓的一些实施例。
图4示出了使用ALD工艺以形成底电极并且使用原位沉积工艺以形成上面的介电数据存储层来形成RRAM单元的方法的一些额外实施例的流程图。
图5至图12示出了截面图的一些实施例，截面图示出了使用ALD工艺以形成底电极并且使用原位ALD工艺以形成上面的高k介电材料来形成RRAM单元的方法。
具体实施方式
以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
电阻式随机存取存储器(RRAM)单元具有底电极，底电极通过介电数据存储层与上面的顶电极分隔开。通常使用物理汽相沉积(PVD)技术在衬底上方沉积底电极。然后在底电极上方非原位形成介电数据存储层。然而，应该认识到，使用PVD工艺形成的底电极(例如，TiN)清除从高k介电层向底电极扩散的氧气。氧气使底电极和介电数据存储层之间的界面退化，从而使RRAM单元产生可以导致低器件良率(例如，由于增大晶圆的边缘附近的泄漏电流)的高泄漏电流。
因此，本发明涉及形成具有减小的泄漏电流的电阻式随机存取存储器(RRAM)单元的方法和相关的装置。在一些实施例中，该方法包括使用原子层沉积(ALD)工艺在下金属互连层上方形成底电极，ALD工艺至少形成底电极的顶部。随着底电极的顶部的形成，在底电极的顶部上原位形成介电数据存储层。然后在介电数据存储层上方形成顶电极，并且在顶电极上方形成上金属互连层。通过随着上面的介电数据存储层的形成而使用ALD工艺原位形成底电极的顶部，改进了底电极和介电数据存储层之间的界面性能，从而使得RRAM单元的泄漏电流减小，改进了RRAM单元的泄漏电流分布和器件良率。
图1示出了使用ALD工艺以形成底电极并且使用原位ALD工艺以形成上面的介电数据存储层来形成具有低泄漏电流的电阻式随机存取存储器(RRAM)单元的方法100的一些实施例。
在步骤102中，使用原子层沉积(ALD)工艺在下金属互连层上方形成底电极，ALD工艺至少形成底电极的顶部。ALD工艺可以包括任何类型的原子层沉积工艺，包括但不限于ALD或等离子体增强ALD(PEALD)。使用ALD工艺来形成底电极的顶部可以抑制氧气外扩散至底电极，从而改进底电极和上面的介电数据存储层之间的界面的完整性。
在步骤104中，随着底电极的形成，在底电极的顶部上原位形成具有可变电阻的介电数据存储层。由框103示出的介电数据存储层和底电极的原位形成防止在底电极层上形成氧化物界面层(氧化物界面层可以使RRAM单元的电性能退化)。在一些实施例中，可以通过ALD工艺形成介电数据存储层。在其他实施例中，可以通过其他沉积技术形成介电数据存储层。
在步骤106中，在介电数据存储层上方形成顶电极。
在步骤108中，在顶电极上方形成上金属互连层。在一些实施例中，上金属互连层可以包括形成在顶电极上的上金属通孔层。在其他实施例中，上金属互连层还可以包括设置在上金属通孔层上的上金属布线层。
图2示出了处理工具200的一些实施例的框图，处理工具200配置为原位实施ALD工艺以形成用于RRAM单元的底电极以及实施ALD工艺以形成上面的介电数据存储层。
处理工具200包括通过晶圆转移室212连接至第二处理器218的第一处理室202。第一处理室202、第二处理器218和晶圆转移室212连接至一个或多个真空元件224(例如，真空泵)，真空元件224配置为在第一处理室202、第二处理器218和晶圆转移室212内生成低压环境。例如，在一些实施例中，低压环境可以具有介于约10-3托和约10-5托的范围内的压力。
第一处理室202首先包括配置为保持半导体衬底206(其上将形成RRAM单元)的晶圆支撑元件204(例如，静电晶圆卡盘)。第一处理室202还包括配置为通过ALD工艺至少沉积RRAM单元的底电极的顶部的ALD沉积元件208。在一些实施例中，ALD沉积元件208可以配置为沉积整个底电极。ALD沉积元件208可以包括配置为将气相前体(例如，TiCl4和NH3或N2/H2前体以形成TiN)一种一种地引入第一处理室202内的气体入口和配置为纯化气相前体的纯化元件。在每个生长周期期间，气相前体的前体分子与半导体衬底206上的分子发生反应以形成原子层。在一些实施例中，ALD沉积元件208可以包括等离子体增强ALD元件，等离子体增强ALD元件进一步包括配置成生成等离子体的RF等离子体生成元件，等离子体改进第一处理室202内的沉积速率。
在一些实施例中，第一处理室202还可以包括配置为通过物理汽相沉积(PVD)工艺沉积RRAM单元的底电极的底部的PVD沉积元件210。在这样的实施例中，PVD沉积元件210配置为形成底电极的底部，而ALD沉积元件208配置为在底电极的底部上形成底电极的顶部。
晶圆转移室212与第一处理室202连通并且包括晶圆转移元件214(例如，晶圆转移机器人)。晶圆转移元件214配置为将半导体衬底206从第一处理室202移动至第二处理室218。由于晶圆转移室212保持在真空下，所以晶圆转移元件214能够将半导体衬底206原位(即，不破坏低压环境)转移至第二处理室218。
第二处理室218包括配置为保持半导体衬底206的第二晶圆支撑元件220。第二处理室也包括配置为通过ALD工艺(例如，使用HfCl4和H2O前体以形成包括HfOx的介电数据存储层)在底电极的部分上沉积介电数据存储层的ALD沉积元件222。
图3A示出了具有通过ALD工艺形成的底电极310的RRAM单元300的截面图。
RRAM单元300包括设置在底介电层306和下金属互连层302上的扩散阻挡层308，下金属互连层302由BEOL(后段制程)金属化堆叠件内的层间介电(ILD)层304围绕。在一些实施例中，下金属互连层302可以包括设置在扩散阻挡层308和下面的半导体衬底(未示出)之间的多个金属互连层中的一个。底电极310设置在扩散阻挡层308上。扩散阻挡层308配置为防止来自下金属互连层302的材料扩散到底电极310。
底电极310具有已经通过ALD工艺形成的顶面311。例如，在一些实施例中，可以通过连续的ALD工艺形成底电极310。在其他实施例中，可以通过两相沉积工艺形成底电极310，在两相沉积工艺中，通过PVD工艺形成底电极的底部310a，而通过ALD工艺形成底电极的顶部310b。在一些实施例中，底电极的底部310a可以具有比底电极的顶部310b更大的厚度。
在底电极310的顶面311上设置原位介电数据存储层312(即，已经与下面的底电极层310原位形成的介电数据存储层)，从而使得介电数据存储层312与通过ALD工艺形成的底电极310的顶面311直接接触。原位介电数据存储层312包括配置为存储数据状态的可变电阻金属氧化物层。例如，施加至原位介电数据存储层312的电压将引起在介电数据存储层312两端形成导电路径(例如，氧空位)，从而减小原位介电数据存储层312的电阻。取决于施加的电压，原位介电数据存储层312将经受高电阻状态和低电阻状态之间的可逆变化。
由于与底电极310原位形成原位介电数据存储层312，所以原位介电数据存储层312直接邻接底电极310，而没有当与底电极310非原位形成原位介电数据存储层312时将形成的介于其间的氧化物界面层。此外，应该认识到，使用ALD工艺来形成底电极310使得底电极310的O2浓度低于使用物理汽相沉积(PVD)工艺形成的底电极310的O2浓度。
例如，图3B示出了曲线图322的一些实施例，曲线图322示出了示例性X射线光电子能谱(XPS)深度轮廓324，XPS深度轮廓324示出了底电极310的氧含量(沿着剖面线A-A’)。曲线图322还示出了XPS深度轮廓326，XPS深度轮廓326示出了使用PVD工艺形成的底电极的氧含量。
如XPS深度轮廓324所示，底电极310的氧含量以相对较小的斜率增大，直到接近底电极310和上面的介电数据存储层312之间的界面328的位置。XPS深度轮廓324在界面328处达到约2.5％的最大氧含量。XPS深度轮廓326示出，使用PVD工艺形成的底电极的氧含量以显著较大的斜率增大并且在界面328处达到约10％的最大氧含量。
再次参照图3A，在一些实施例中，可以在介电数据存储层312上方设置覆盖层314。覆盖层314配置为存储氧气，这可以促进介电数据存储层312内的电阻变化。在一些实施例中，覆盖层314可以包括氧浓度相对较低的金属或金属氧化物。在覆盖层314上方设置顶电极316，并且在顶电极316上方设置上金属互连层319。在一些实施例中，上金属互连层319可以包括包含导电材料(例如，铜、铝等)的上金属通孔层320和上金属布线层322。
图4示出了使用ALD工艺以形成底电极以及使用原位ALD工艺以形成上面的介电数据存储层来形成RRAM单元的方法400的一些额外的实施例。
虽然下面将公开的方法(例如，方法100和方法400)示出和描述为一系列的步骤或事件，但是将认识到，示出的这些步骤或事件的顺序不应解释为限制意义。例如，一些步骤可以以不同的顺序进行和/或与除了本文中示出和/或描述的这些步骤和时间之外的其他步骤或事件同时进行。此外，为实现本文中的描述的一个或多个方面或实施例，可能不是所有示出的步骤均是必需的。此外，可以在一个或多个单独的步骤和/或阶段中实施本文中示出的一个或多个步骤。
在步骤402中，在下金属互连层上方形成底介电层。底介电层具有暴露下金属互连层的开口。
在步骤404中，在一些实施例中，可以在下金属互连层和底介电层上方形成扩散阻挡层。扩散阻挡层可以沉积在暴露下面的金属互连层的底介电层中的开口内。
在步骤406中，使用ALD工艺在扩散阻挡层上方形成底电极层。在步骤408中，在一些实施例中，可以通过使用PVD工艺在扩散阻挡层上沉积第一底电极层而形成底电极层。在步骤410中，随后可以使用ALD工艺在第一底电极层上形成第二底电极层，并且第二底电极层与第一底电极层直接接触。
在步骤412中，随着底电极层的形成，在底电极层上方原位形成介电数据存储层。介电数据存储层具有可变电阻，可变电阻配置为取决于施加至底电极或顶电极的电压而经受高电阻状态和低电阻状态之间的可逆变化。在一些实施例中，介电数据存储层可以包括高k介电层。
在步骤414中，在一些实施例中，可以在介电数据存储层上方形成覆盖层。
在步骤416中，在覆盖层上方形成顶电极层。
在步骤418中，根据掩蔽层选择性地图案化顶电极层和覆盖层。顶电极层的选择性图案化形成RRAM单元的顶电极。
在步骤420中，在顶电极和覆盖层的相对两侧上形成侧壁间隔件。
在步骤422中，根据掩蔽层和侧壁间隔件选择性地图案化介电数据存储层、底电极层和扩散阻挡层。底电极层的选择性图案化形成RRAM单元的底电极。
在步骤424中，在顶电极上方形成上金属互连层。在一些实施例中，上金属互连层可以包括形成在顶电极上的上金属通孔层和形成在上金属通孔层上的上金属布线层。
图5至图12示出了截面图的一些实施例，截面图示出了使用ALD工艺以形成底电极并且使用原位ALD工艺以形成上面的介电数据存储层来形成RRAM单元的方法。虽然关于方法400描述了图5至图12，但是将认识到，图5至图12中公开的结构不限于这样的方法，而可以独立于方法作为独立的结构。
图5示出了与步骤402至步骤404对应的截面图500的一些实施例。
如截面图500所示，在位于设置在层间介电(ILD)层304内的下金属互连层302上面的位置处形成底介电层306。底介电层306包括暴露下金属互连层302的开口504。可以使用沉积技术(例如，化学汽相沉积、物理汽相沉积等)在开口504内和底介电层306上方沉积扩散阻挡层502。
在一些实施例中，下金属互连层302可以包括诸如铜或铝的导电金属。在一些实施例中，ILD层304可以包括氧化物、低k电介质或超低k电介质。例如，在一些实施例中，底介电层306可以包括碳化硅(SiC)或氮化硅(SiN)。在一些实施例中，扩散阻挡层502可以包括诸如铝(Al)、锰(Mn)、钴(Co)、钛(Ti)、钽(Ta)、钨(W)、镍(Ni)、锡(Sn)、镁(Mg)等的金属的导电氧化物、氮化物或氮氧化物。
图6A至图6B示出了与步骤406对应的截面图600和604的一些实施例。
图6A示出了截面图600，其中，使用连续的ALD沉积工艺形成底电极层602。底电极层602可以形成在扩散阻挡层502上。在一些实施例中，ALD工艺可以包括等离子体增强ALD(PEALD)工艺，与传统的ALD工艺相比，PEALD工艺利用RF等离子体以使较低温度下的较高沉积速率(即，较高的生产量)和改进的膜的电性能成为可能。在各个实施例中，底电极层602可以包括金属氮化物或金属。例如，在一些实施例中，底电极层602可以包括氮化钛(TiN)或氮化钽(TaN)。在其他实施例中，底电极层602可以包括钨(W)或铜(Cu)。
图6B示出了截面图604，其中，使用两相沉积工艺形成底电极层602，其中，使用物理汽相沉积(PVD)工艺沉积第一底电极层602a，并且使用随后的ALD工艺沉积第二底电极层602b。在一些实施例中，可以使用PVD工艺将第一底电极层602a形成为第一厚度。随后可以使用ALD工艺在第一底电极层602a上将第二底电极层602b形成为第二厚度，第二厚度小于第一厚度。
使用两相沉积工艺来形成底电极层602提高了方法400的生产量，同时也提供顶面，该顶面可以为RRAM提供改进的电特性。这是由于PVD工艺提供高沉积速率，而ALD工艺提供抑制氧气外扩散至底电极层602内的顶面。在一些实施例中，第一底电极层602a可以形成为介于约50埃和约100埃的范围内的第一厚度，而第二底电极层602b可以形成为介于约15埃和也30埃的范围内的第二厚度。这样的第二厚度足以允许抑制底电极层602中的氧气的外扩散。
图7示出了与步骤412对应的截面图700的一些实施例。
如截面图700所示，随着底电极层602的形成，在底电极层602上方原位(例如，不从真空中移除衬底)形成具有可变电阻的介电数据存储层702。在通过ALD工艺沉积的底电极层602上方形成介电数据存储层702改进了RRAM器件的电性能(例如，减小泄漏电流)。例如，通过ALD工艺沉积的氮化钛(TiN)底电极层的氧浓度梯度小于通过PVD工艺沉积的TiN底电极层。因此，通过ALD工艺沉积的TiN底电极层可以抑制氧气外扩散至TiN底电极层内，从而在TiN底电极层和介电数据存储层之间的界面处提供更好的界面完整性。此外，底电极层602和介电数据存储层702的原位形成防止形成氧化物界面层，氧化物界面层可以使RRAM单元的电性能退化(例如，增大RRAM单元的泄漏电流)。
在一些实施例中，可以通过ALD工艺沉积介电数据存储层702。ALD工艺提供良好的阶梯覆盖，良好的阶梯覆盖改进底电极层602和介电数据存储层702之间的界面。在一些实施例中，介电数据存储层702可以包括高k介电材料。例如，在各个实施例中，介电数据存储层702可以包括氧化铪(HfOx)、氧化锆(ZrOx)、氧化铝(AlOx)、氧化镍(NiOx)、氧化钽(TaOx)或氧化钛(TiOx)。
图8示出了与步骤414至步骤416对应的截面图800的一些实施例。
如截面图800所示，可以在介电数据存储层702上形成覆盖层802。在一些实施例中，覆盖层802可以包括诸如钛(Ti)、铪(Hf)、铂(Pt)和/或铝(Al)的金属。在其他实施例中，覆盖层802可以包括诸如氧化钛(TiOx)、氧化铪(HfOx)、氧化锆(ZrOx)、氧化锗(GeOx)、氧化铯(CeOx)的金属氧化物。
在覆盖层802上方形成顶电极层804。可以通过汽相沉积技术(例如，物理汽相沉积、化学汽相沉积等)沉积顶电极层804。在各个实施例中，顶电极层804可以包括金属氮化物或金属。例如，在一些实施例中，顶电极层804可以包括氮化钛(TiN)或氮化钽(TaN)。在其他实施例中，顶电极层804可以包括钨(W)或铜(Cu)。
图9示出了与步骤418对应的截面图900的一些实施例。
如截面图900所示，在顶电极层804上方选择性地形成掩蔽层902。掩蔽层902配置为限定RRAM单元的顶电极。在一些实施例中，掩蔽层902可以包括硬掩模层。例如，掩蔽层902可以包括诸如氧化硅(SiO2)、氮化硅(SiN)、氮氧化硅(SiON)或碳化硅(SiC)的硬掩模材料。
图10示出了与步骤418至420对应的截面图1000的一些实施例。
如截面图1000所示，实施第一图案化工艺以图案化顶电极层804和覆盖层802。第一图案化工艺将未由掩蔽层902覆盖的区域中的顶电极层804和覆盖层802选择性地暴露于蚀刻剂1002，从而产生顶电极316和图案化的覆盖层314。然后在顶电极316和图案化的覆盖层314的相对的两侧上形成侧壁间隔件1004。在一些实施例中，可以通过在介电数据存储层702上沉积氮化物并且选择性地蚀刻氮化物以形成侧壁间隔件1004来形成侧壁间隔件1004。
图11示出了与步骤422对应的一些实施例的截面图1100。
如截面图1100所示，实施第二图案化工艺以图案化介电数据存储层702、底电极层602和扩散阻挡层502。第二图案化工艺将未由掩蔽层902或侧壁间隔件1004覆盖的区域中的介电数据存储层702、底电极层602和扩散阻挡层502选择性地暴露于蚀刻剂，从而产生图案化的介电数据存储层312、底电极和图案化的扩散阻挡层308。
图12示出了与步骤424对应的一些实施例的截面图1200。
如截面图1200所示，在顶电极316上方形成上金属互连层319。在一些实施例中，上金属互连层319可以包括上金属通孔层320和上金属布线层322。在一些实施例中，可以通过以下步骤形成上金属互连层319：在RRAM存储单元上沉积介电层318，然后实施蚀刻工艺以形成延伸穿过介电层318和硬掩模层1202的开口以暴露顶电极316，随后用金属(例如，铜、铝等)填充开口以形成上金属通孔层320和上金属布线层322。
因此，本发明涉及使用ALD工艺以形成底电极并且使用原位ALD工艺以形成上面的介电数据存储层来形成具有低泄漏电流的电阻式随机存取存储器(RRAM)单元的方法。
在一些实施例中，本发明涉及形成电阻式随机存取存储器(RRAM)单元的方法。该方法通过以下步骤实施：使用原子层沉积(ALD)工艺在下金属互连层上方形成底电极，ALD工艺至少形成底电极的顶部，以及随着底电极的顶部的形成，在底电极的顶部上原位形成具有可变电阻的介电数据存储层。该方法进一步通过以下步骤实施：在介电数据存储层上方形成顶电极，以及在顶电极上方形成上金属互连层。
在其他实施例中，本发明涉及形成电阻式随机存取存储器(RRAM)单元的方法。该方法通过以下步骤实施：在由层间介电(ILD)层围绕的下金属互连层上形成底介电层，以及在下金属互连层和底介电层上形成扩散阻挡层。该方法进一步通过以下步骤实施：使用原子层沉积(ALD)工艺在扩散阻挡层上形成底电极，ALD工艺至少形成底电极的顶部，以及随着底电极的顶部的形成，在底电极的顶部上原位形成具有可变电阻的介电数据存储层。该方法进一步通过以下步骤实施：在介电数据存储层上形成覆盖层，在介电数据存储层上形成顶电极，以及在顶电极上形成上金属互连层。
在又其他实施例中，本发明涉及电阻式随机存取存储器(RRAM)存储单元。RRAM单元具有设置在下金属互连层上方的底电极、以及位于底电极上并且与底电极直接接触的具有可变电阻的介电数据存储层。RRAM单元也具有设置在介电数据存储层上方的顶电极、以及设置在顶电极上的上金属互连层。底电极在底电极和介电数据存储层之间的界面处具有约2.5％的氧浓度。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文他们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：
使用原子层沉积(ALD)工艺在下金属互连层上方形成底电极，所述ALD工艺至少形成所述底电极的顶部；
随着所述底电极的顶部的形成，在所述底电极的顶部上原位形成具有可变电阻的介电数据存储层；
在所述介电数据存储层上方形成顶电极；以及
在所述顶电极上方形成上金属互连层。
2.根据权利要求1所述的方法，其中，形成所述底电极包括：
使用物理汽相沉积(PVD)工艺沉积第一底电极层；以及
使用所述ALD工艺在所述第一底电极层上沉积第二底电极层，并且所述第二底电极层与所述第一底电极层直接接触。
3.根据权利要求2所述的方法，其中，所述第二底电极层具有介于约15埃和约30埃的范围内的厚度。
4.根据权利要求1所述的方法，其中，所述底电极包括氮化钛(TiN)。
5.根据权利要求4所述的方法，其中，所述介电数据存储层包括氧化铪(HfOx)。
6.根据权利要求1所述的方法，其中，所述ALD工艺包括等离子体增强ALD(PEALD)工艺。
7.根据权利要求1所述的方法，其中，所述底电极在所述底电极和所述介电数据存储层之间的界面处具有约2.5％的氧浓度。
8.根据权利要求1所述的方法，其中，使用单独的原子层沉积(ALD)工艺形成所述介电数据存储层。
9.一种形成电阻式随机存取存储器(RRAM)单元的方法，包括：
在由层间介电(ILD)层围绕的下金属互连层上形成底介电层；
在所述下金属互连层和所述底介电层上形成扩散阻挡层；
使用原子层沉积(ALD)工艺在所述扩散阻挡层上形成底电极，所述ALD工艺至少形成所述底电极的顶部；
随着所述底电极的顶部的形成，在所述底电极的顶部上原位形成具有可变电阻的介电数据存储层；
在所述介电数据存储层上形成覆盖层；
在所述介电数据存储层上形成顶电极；以及
在所述顶电极上形成上金属互连层。
10.一种电阻式随机存取存储器(RRAM)存储单元，包括：
底电极，设置在下金属互连层上方；
具有可变电阻的介电数据存储层，位于所述底电极上并且与所述底电极直接接触；
顶电极，设置在所述介电数据存储层上方；
上金属互连层，设置在所述顶电极上；并且
其中，所述底电极在所述底电极和所述介电数据存储层之间的界面处具有约2.5％的氧浓度。
CN201510069809.4A 2014-04-02 2015-02-10 Rram单元的底电极的形成 Active CN104979470B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/242,983 US9577191B2 (en) 2014-04-02 2014-04-02 RRAM cell bottom electrode formation
US14/242,983 2014-04-02

Publications (2)

Publication Number Publication Date
CN104979470A true CN104979470A (zh) 2015-10-14
CN104979470B CN104979470B (zh) 2018-01-05

Family

ID=54210501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510069809.4A Active CN104979470B (zh) 2014-04-02 2015-02-10 Rram单元的底电极的形成

Country Status (3)

Country Link
US (2) US9577191B2 (zh)
KR (1) KR101625761B1 (zh)
CN (1) CN104979470B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803533A (zh) * 2015-11-26 2017-06-06 华邦电子股份有限公司 电阻式随机存取内存及其制造方法
CN107046096A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
CN110943160A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN112151673A (zh) * 2019-06-27 2020-12-29 台湾积体电路制造股份有限公司 Rram、集成芯片及其形成方法
CN113097382A (zh) * 2020-01-08 2021-07-09 芯恩（青岛）集成电路有限公司 Rram单元的制造方法及rram单元
CN113782564A (zh) * 2015-10-27 2021-12-10 台湾积体电路制造股份有限公司 Rram的顶部电极上的金属接合
US20220328508A1 (en) * 2021-04-13 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom-electrode interface structure for memory

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9728719B2 (en) * 2014-04-25 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage resistant RRAM/MIM structure
US20160043140A1 (en) * 2014-08-08 2016-02-11 Kabushiki Kaisha Toshiba Memory device and method for manufacturing the same
US9978938B2 (en) * 2015-11-13 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive RAM structure and method of fabrication thereof
TWI611404B (zh) * 2015-11-27 2018-01-11 國立高雄應用科技大學 未採用活性電極之電阻式記憶體及其製造方法
TWI681541B (zh) 2016-10-19 2020-01-01 聯華電子股份有限公司 具記憶體結構之半導體元件及其製造方法
CN108123031B (zh) * 2016-11-30 2021-12-28 中芯国际集成电路制造(上海)有限公司 阻变式存储器及其制造方法
US10516106B2 (en) 2017-06-26 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Electrode structure to improve RRAM performance
US11289651B2 (en) * 2017-09-01 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device having via landing protection
US10163651B1 (en) * 2017-09-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method to expose memory cells with different sizes
US10804464B2 (en) * 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
US11011702B2 (en) 2019-08-07 2021-05-18 Winbond Electronics Corp. Memory devices and methods for forming the same
US11239421B2 (en) 2020-01-24 2022-02-01 International Business Machines Corporation Embedded BEOL memory device with top electrode pillar
US12004436B2 (en) 2022-07-28 2024-06-04 International Business Machines Corporation RRAM with high work function cap

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071843A (zh) * 2007-05-18 2007-11-14 中国科学院上海微系统与信息技术研究所 一种电阻存储器的器件单元结构及制作方法
US20090039332A1 (en) * 2007-08-09 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
CN101572246A (zh) * 2008-04-28 2009-11-04 中芯国际集成电路制造(北京)有限公司 电阻存储器、含有电阻存储器的集成电路的制作方法
CN101771131A (zh) * 2008-12-29 2010-07-07 海力士半导体有限公司 制造电阻式存储器件的方法
CN101989644A (zh) * 2009-07-31 2011-03-23 复旦大学 一种提高电阻随机存储器数据保持能力的方法
CN102097586A (zh) * 2010-11-29 2011-06-15 复旦大学 基于全低温工艺的柔性纳米点阻变存储器及其制造方法
CN102315387A (zh) * 2010-07-02 2012-01-11 南亚科技股份有限公司 电阻式随机存取存储器结构及其制造方法
CN102428560A (zh) * 2010-03-19 2012-04-25 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
CN103441214A (zh) * 2013-08-02 2013-12-11 浙江大学 一种阻变存储器的制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US20100051896A1 (en) 2008-09-02 2010-03-04 Samsung Electronics Co., Ltd. Variable resistance memory device using a channel-shaped variable resistance pattern
US20110175050A1 (en) 2010-01-19 2011-07-21 Macronix International Co., Ltd. Metal Oxide Resistance Based Semiconductor Memory Device With High Work Function Electrode
KR101096203B1 (ko) 2010-04-08 2011-12-22 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
KR101738533B1 (ko) 2010-05-24 2017-05-23 삼성전자 주식회사 적층 메모리 장치 및 그 제조 방법
KR20120004827A (ko) 2010-07-07 2012-01-13 주식회사 하이닉스반도체 반도체 장치 및 그 제조방법
US8817524B2 (en) * 2011-07-29 2014-08-26 Intermolecular, Inc. Resistive random access memory cells having metal alloy current limiting layers
US8598560B1 (en) 2012-07-12 2013-12-03 Micron Technology, Inc. Resistive memory elements exhibiting increased interfacial adhesion strength, methods of forming the same, and related resistive memory cells and memory devices
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071843A (zh) * 2007-05-18 2007-11-14 中国科学院上海微系统与信息技术研究所 一种电阻存储器的器件单元结构及制作方法
US20090039332A1 (en) * 2007-08-09 2009-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive non-volatile memory device
CN101572246A (zh) * 2008-04-28 2009-11-04 中芯国际集成电路制造(北京)有限公司 电阻存储器、含有电阻存储器的集成电路的制作方法
CN101771131A (zh) * 2008-12-29 2010-07-07 海力士半导体有限公司 制造电阻式存储器件的方法
CN101989644A (zh) * 2009-07-31 2011-03-23 复旦大学 一种提高电阻随机存储器数据保持能力的方法
CN102428560A (zh) * 2010-03-19 2012-04-25 松下电器产业株式会社 非易失性存储元件、其制造方法、其设计辅助方法及非易失性存储装置
CN102315387A (zh) * 2010-07-02 2012-01-11 南亚科技股份有限公司 电阻式随机存取存储器结构及其制造方法
CN102097586A (zh) * 2010-11-29 2011-06-15 复旦大学 基于全低温工艺的柔性纳米点阻变存储器及其制造方法
CN103441214A (zh) * 2013-08-02 2013-12-11 浙江大学 一种阻变存储器的制备方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
A.W. GROENLAND ET AL.: "A Difference in Using Atomic Layer Deposition or Physical Vapour Deposition TiN as Electrode Material in Metal-Insulator-Metal and Metal-Insulator-Silicon Capacitors", 《JOURNAL OF NANOSCIENCE AND NANOTECHNOLOYG》 *
H. VAN BUI ET AL.: "Growth Kinetics and Oxidation Mechanism of ALD TiN Thin Films Monitored by in Situ Spectroscopic Ellipsometry", 《JOURNAL OF THE ELECTROCHEMICAL SOCIETY》 *
H.-S. PHILIP WONG ET AL.: "Metal-Oxide RRAM", 《PROCEEDINGS OF THE IEEE》 *
H.Y. LEE ET AL.: "Low Power and High Speed Bipolar Switching with A Thin Reactive Ti Buffer Layer in Robust HfO2 Based RRAM", 《ELECTRON DEVICES MEETING,2008.IEDM 2008.IEEE INTERNATIONAL》 *
S.B.S. HEIL ET AL.: "Deposition of TiN and HfO2 in a commercial 200 mm remote plasma atomic layer deposition reactor", 《JOURNAL OF VACUUM SCIENCE & TECHNOLOGY A: CACUUM, SURFACES, AND FILMS》 *
Y.Y. CHEN ET AL.: "Scaled X-bar TiN/HfO2/TiN RRAM cells processed with optimized plasma enhanced atomic layer deposition(PEALD) for TiN electrode", 《MICROELECTRONIC ENGINEERING》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113782564A (zh) * 2015-10-27 2021-12-10 台湾积体电路制造股份有限公司 Rram的顶部电极上的金属接合
CN106803533A (zh) * 2015-11-26 2017-06-06 华邦电子股份有限公司 电阻式随机存取内存及其制造方法
CN107046096A (zh) * 2016-02-05 2017-08-15 台湾积体电路制造股份有限公司 半导体结构及其制造方法
CN110943160A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN110943160B (zh) * 2018-09-21 2024-02-02 台湾积体电路制造股份有限公司 集成芯片及其形成方法
CN109411602A (zh) * 2018-11-22 2019-03-01 上海华力微电子有限公司 氧化钽基阻变存储器及其制造方法
CN112151673A (zh) * 2019-06-27 2020-12-29 台湾积体电路制造股份有限公司 Rram、集成芯片及其形成方法
CN113097382A (zh) * 2020-01-08 2021-07-09 芯恩（青岛）集成电路有限公司 Rram单元的制造方法及rram单元
CN113097382B (zh) * 2020-01-08 2023-04-18 芯恩（青岛）集成电路有限公司 Rram单元的制造方法及rram单元
US20220328508A1 (en) * 2021-04-13 2022-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom-electrode interface structure for memory
US11792996B2 (en) * 2021-04-13 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-electrode interface structure for memory

Also Published As

Publication number Publication date
US9577191B2 (en) 2017-02-21
US20170162787A1 (en) 2017-06-08
CN104979470B (zh) 2018-01-05
KR20150114878A (ko) 2015-10-13
US20150287918A1 (en) 2015-10-08
US10170699B2 (en) 2019-01-01
KR101625761B1 (ko) 2016-05-30

Similar Documents

Publication Publication Date Title
CN104979470A (zh) Rram单元的底电极的形成
KR102486455B1 (ko) 비트 라인 저항 감소를 위한 캡 층
US9825224B2 (en) RRAM device
US9178144B1 (en) RRAM cell with bottom electrode
US11637239B2 (en) High yield RRAM cell with optimized film scheme
US20210272604A1 (en) 3-D DRAM Structure With Vertical Bit-Line
CN109390465A (zh) 集成电路和形成集成电路的方法
CN106158899A (zh) 改进电阻式随机存取存储器（RRAM）的保持性能的高k方案
CN104425715A (zh) 可变电阻存储器结构及其形成方法
US11296147B2 (en) Method for manufacturing memory device having spacer
KR20150056454A (ko) 개선된 형성 전압 특성을 갖는 저항성 랜덤 액세스 메모리 (ｒｒａｍ) 및 이의 제조 방법
CN110943160A (zh) 集成芯片及其形成方法
CN109585425A (zh) 半导体结构及其制造方法
TW201316456A (zh) 形成具有電容器及通孔接觸之半導體設備的方法
CN104377302A (zh) 具有电阻可变膜的存储单元及其制造方法
CN106803533A (zh) 电阻式随机存取内存及其制造方法
CN106206449B (zh) 具有优化的膜方案的高良率rram单元
CN113557613A (zh) 非易失性存储装置及其制造方法
US11430513B1 (en) Non-volatile memory structure and method for low programming voltage for cross bar array
CN106920876B (zh) 存储器结构及其制造方法
CN104733608A (zh) 电阻式存储器及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant