CN104425715A - 可变电阻存储器结构及其形成方法 - Google Patents
可变电阻存储器结构及其形成方法 Download PDFInfo
- Publication number
- CN104425715A CN104425715A CN201410322995.3A CN201410322995A CN104425715A CN 104425715 A CN104425715 A CN 104425715A CN 201410322995 A CN201410322995 A CN 201410322995A CN 104425715 A CN104425715 A CN 104425715A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- opening
- layer
- electrode structure
- variable resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000007772 electrode material Substances 0.000 claims description 56
- 238000010276 construction Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 description 15
- 239000003989 dielectric material Substances 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 10
- 229910052760 oxygen Inorganic materials 0.000 description 10
- 239000001301 oxygen Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 230000008520 organization Effects 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005253 cladding Methods 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 229940104869 fluorosilicate Drugs 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- -1 such as Inorganic materials 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229960004643 cupric oxide Drugs 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储结构，该存储结构包括位于导电结构上方的具有第一顶面的第一介电层。第一介电层中的第一开口暴露导电结构的区域并且具有内侧壁表面。具有第一部分和第二部分的第一电极结构位于导电结构的暴露区域上方。第二部分沿内侧壁结构向上延伸。可变电阻层设置在第一电极上方。具有第三部分和第四部分的第二电极结构位于可变电阻层上方。第三部分具有位于第一介电层的第一顶面下方的第二顶面。第四部分沿可变电阻层向上延伸。第二开口由第二电极结构限定。第二介电层的至少一部分设置在第二开口中。本发明涉及可变电阻存储器结构及其形成方法。
Description
技术领域
本发明总体涉及半导体结构，更具体地，涉及可变电阻存储器结构以及形成可变电阻存储器结构的方法。
背景技术
在集成电路(IC)器件中，电阻式随机存取存储器(RRAM)是用于下一代非挥发性存储器件的新兴技术。一般的说，RRAM通常使用介电材料，尽管介电材料通常是绝缘的，但是在施加特定电压之后其可以通过形成的细丝或导电路径成为导电的。一旦形成细丝，就可以通过合适施加的电压对其进行置位(即，重新形成，形成RRAM两端的低电阻)或复位(即，断裂，形成RRAM两端的高电阻)。可以使用低和高电阻状态来指示取决于电阻状态的数字信号“1”或“0”，由此提供可存储位的非易失性存储单元。
从应用角度来看，RRAM具有许多优势。RRAM具有简单的单元结构和CMOS逻辑兼容工艺，与非易失性存储结构相比，这降低了制造的复杂性和成本。尽管上文提到了引人注目的特性，但是存在与开发RRAM有关的许多挑战。已经实施了针对这些RRAM的配置和材料的各种技术以尝试并且进一步改善器件性能。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种存储器结构，包括：导电结构；第一介电层，位于所述导电结构上方，所述第一介电层具有第一顶面；第一开口，位于所述第一介电层中，延伸至所述导电结构的区域，所述第一开口具有内侧壁表面；第一电极结构，具有第一部分和连接为一体的第二部分，其中，所述第一部分位于所述导电结构的暴露区域的上方，并且所述第二部分沿所述第一开口的内侧壁表面向上延伸；可变电阻层，设置在所述第一电极结构的上方；第二电极结构，位于所述可变电阻层上方，所述第二电极结构具有第三部分和连接为一体的第四部分，其中，所述第三部分具有位于所述第一介电层的第一顶面下方的第二顶面，并且所述第四部分沿所述可变电阻层向上延伸；第二开口，由所述第二电极结构的第三部分和第四部分限定；以及第二介电层的至少一部分，设置在所述第二开口中。
在上述存储结构中，其中，所述第一开口的内角介于约92°至约135°的范围内。
在上述存储结构中，还包括：穿透所述第二介电层并且接触所述第二电极结构的第三部分的导电插塞。
在上述存储结构中，其中，所述可变电阻层的边缘区域从所述第一电极结构的第二部分的边缘区域和所述第二电极结构的第四部分的边缘区域处突出。
在上述存储结构中，其中，所述第二介电层位于所述第一介电层的第一顶面上方。
在上述存储结构中，还包括：位于所述可变电阻层上方并且位于所述第二电极结构下方的金属覆盖层。
在上述存储结构中，其中，所述可变电阻层包括高k介电材料、二元金属氧化物或过渡金属氧化物。
在上述存储结构中，其中，可将所述可变电阻层选择性地配置为在所述第一电极结构的第一部分和所述第二电极结构的第三部分之间形成至少一条导电路径。
在上述存储结构中，其中，所述可变电阻层的边缘区域、所述第一电极结构的第二部分的边缘区域和所述第二电极结构的第四部分的边缘区域与所述第一介电层的第一顶面基本上共面。
在上述存储结构中，其中，所述第一介电层和所述第二介电层是基本上不含氧的。
根据本发明的另一方面，还提供了一种存储器结构，包括：第一介电层，具有顶面和开口，所述开口具有内侧壁表面；第二介电层的至少一部分，设置在所述开口的顶部中；以及电阻式随机存取存储器(RRAM)单元，设置在所述开口的内侧壁表面和所述第二介电层之间，所述RRAM单元包括：第一电极结构，设置在所述开口的底部中，并且沿所述开口的内侧壁表面向上延伸；可变电阻层，设置在所述第一电极结构上方；和第二电极结构，设置在所述可变电阻层上方并且接触所述第二介电层的至少一部分；其中，所述RRAM单元的边缘区域没有从所述第一介电层的顶面处突出。
在上述存储器结构中，其中，可将所述可变电阻层选择性地配置为在所述第一电极结构和所述第二电极结构之间形成至少一条导电路径。
在上述存储器结构中，还包括：穿透所述第二介电层并且接触所述第二电极结构的导电插塞。
在上述存储器结构中，其中，所述可变电阻层的边缘区域从所述第一电极结构的边缘区域处和所述第二电极结构的边缘区域处突出。
在上述存储器结构中，其中，所述可变电阻层具有厚度，并且所述可变电阻层的边缘区域从所述第一电极结构的边缘区域处和所述第二电极结构的边缘区域处突出的高度是所述厚度的两倍多。
在上述存储器结构中，其中，所述可变电阻层的边缘区域、所述第一电极结构的边缘区域和所述第二电极结构的边缘区域与所述第一介电层的顶面基本上共面。
在上述存储器结构中，其中，所述第一介电层和所述第二介电层是基本上不含氧的。
在上述存储器结构中，其中，所述开口的高宽比介于约0.3至约1的范围内。
在上述存储器结构中，其中，所述RRAM单元共形地设置在所述开口的底部和所述开口的内侧壁表面中。
根据本发明的又一方面，还提供了一种形成可变电阻存储器结构的方法，所述方法包括：在导电结构上方形成第一介电层，所述第一介电层具有第一顶面；在所述第一介电层中蚀刻开口，从而暴露所述导电结构的区域，所述开口具有内侧壁表面；在所述导电结构的暴露区域上方、沿所述开口的内侧壁表面和在所述第一介电层的第一顶面上方形成第一电极材料；在所述第一电极材料上方形成可变电阻层；在所述可变电阻层上方形成第二电极材料，所述第二电极材料具有位于所述开口中的部分，其中，所述部分具有位于所述第一介电层的第一顶面下方的第二顶面；在所述第二电极材料上方形成第二介电层；以及实施至少一次抛光工艺以去除位于所述第一介电层的第一顶面之上的所述第二介电层、所述第二电极材料、所述可变电阻层和所述第一电极材料。
附图说明
通过以下详细描述和附图可以更好地理解本发明的各方面。应该强调的是，根据工业中的标准实践，各个部件未按比例绘出。事实上，为了清楚的讨论，各个部件的尺寸可以任意地增大或缩小。
图1是根据本发明的至少一个实施例的形成可变电阻存储器结构的方法的流程图。
图2A至图2F是根据图1的方法的一个或多个实施例的可变电阻存储器结构在制造的各个阶段的截面图。
具体实施方式
下面详细讨论了说明性实施例的制造和使用。然而，应该理解，本发明提供了许多可以在各种具体环境中实现的可应用的发明构思。所讨论的具体实施例仅仅是说明性的，但不用于限制本发明的范围。
根据本发明的一个或多个实施例，在衬底的半导体芯片区内形成至少一个可变电阻存储器结构。通过在芯片区之间的划线在衬底上标记多个半导体芯片区。衬底将经历各种清洗、分层、图案化、蚀刻和掺杂步骤以形成半导体结构。本文中术语“衬底”通常指代块状半导体衬底，其中，各种层和器件结构形成在其上。在一些实施例中，块体衬底包括硅或化合物半导体(诸如，GaAs、InP、Si/Ge或SiC)。层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，其中，可以通过互连层将其与额外的集成电路互连。
图1是根据本发明的至少一个实施例的形成可变电阻存储器结构的方法100的流程图。图2A至图2F是根据图1的方法100的各个实施例的可变电阻存储器结构200在制造的各个阶段的截面图。在图1的方法100之前、期间或之后可以提供附加的工艺。为了更好的理解本发明的发明构思，对各个图已经进行了简化。
现在参考图1，方法100的流程图开始于操作101。在导电结构上方形成第一介电层。第一介电层具有第一顶面。第一介电层包括诸如碳化硅或氮化硅的基本上不含氧的介电材料。在一些实施例中，导电结构嵌入在形成在衬底上方的绝缘层中。绝缘层可以包括多个绝缘层。
参考图2A，其是实施操作101之后的可变电阻存储器结构200的一部分的放大的截面图。可变电阻存储器结构200包括形成在衬底(诸如，碳化硅(SiC)衬底、GaAs、InP、Si/Ge或硅衬底，图中未示出)上方的导电结构201。在一些实施例中，衬底包括形成在衬底的顶面上方的绝缘层(未示出)。绝缘层包括氧化硅、氟硅酸盐玻璃(FSG)、碳掺杂的氧化硅、四乙氧基硅烷(TEOS)氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、Black(加州圣克拉拉市的应用材料)、非晶氟化碳、低k介电材料或它们的组合。
形成嵌入在绝缘层中的导电结构201。在特定实施例中，导电结构201包括导电互连件、掺杂区或硅化物区。在一些实施例中，导电结构201包括Al、Cu、Ti、Ta、W、Mo、TaN、NiSi、CoSi、TiN、WN、硅或它们的组合。在图2A的说明性实例中，可以通过光刻图案化和蚀刻在绝缘层中形成导电结构201。在绝缘层上方实施金属层沉积和平坦化工艺以形成导电结构201。导电结构的顶面与绝缘层的顶面基本上共面。
仍然参考图2A，在导电结构201上方形成第一介电层203。第一介电层203具有第一顶面203A。第一介电层203可以保护导电结构201免受氧化。在特定实施例中，第一介电层203包括诸如碳化硅或氮化硅的基本上不含氧的介电材料。第一介电层203还可以保护接下来形成的第一电极结构和第二电极结构之间的导电路径，并且可以提高可变电阻存储器结构200的电特性稳定性。下文将提供进一步的解释。形成工艺可以包括化学汽相沉积(CVD)、原子层沉积(ALD)或等离子体增强CVD(PECVD)。
再次参考图1，方法100继续进行至操作102。在操作102中，在第一介电层中蚀刻暴露导电结构的区域的开口。该开口具有内侧壁表面。
参考图2B，其是实施操作102之后的可变电阻存储器结构200的截面图。在至少一个实施例中，在第一介电层203上方实施光刻胶涂覆和光刻图案化。在第一顶面203A上形成图案化的掩模层205(例如，光刻胶层)，并且位于图案化的掩模层205中的孔暴露第一介电层203的一部分。实施蚀刻工艺207以去除第一介电层203的这一部分。第一开口209形成在第一介电层203中并且暴露导电结构201的区域201A。开口209具有内侧壁表面209B。第一开口209具有位于平行于区域201A的顶面的平面和内侧壁表面209B之间的内角θ。在特定实施例中，内角θ介于约92°至约135°的范围内。在一些实施例中，调整诸如气体比率和偏置功率的工艺参数以控制侧壁内角θ。处于上述范围内的内角θ改善了随后沉积第一电极材料211的阶梯覆盖，避免了第一电极材料211在第一开口209的顶角处趋于悬垂并且可以提高可变电阻存储器结构200的电特性稳定性。
第一开口209具有从区域201A的顶面至第一介电层203的第一顶面203A的高度D，以及平行于区域201A的顶面的宽度W。在一些实施例中，第一开口209的高宽比D/W在约0.3至约1的范围内。下文将关于图2D1提供进一步的描述。
在形成第一开口209之后去除图案化的掩模层205。
再次参考图1，方法100继续进行操作103至操作106。在操作103中，在导电结构的暴露区域上方，沿开口的内侧壁表面并且在第一介电层的第一顶面上方形成第一介电材料。使用第一电极材料部分填充开口。第一电极材料中位于暴露区域上方的部分具有位于第一介电层的第一顶面下方的顶面。在操作104中，在第一电极材料上方形成可变电阻层。在操作105中，在可变电阻层上方形成第二电极材料。第二电极材料具有位于开口中的部分。该部分具有位于第一介电层的第一顶面下方的第二顶面。在操作106中，在第二电极材料上方形成第二介电层。在一些实施例中，在具有不同工艺腔室的同一主机(即，处理设备的一件)内实施操作103至操作106，而且在操作103至操作106中均没有暴露于外部环境(诸如，空气)。
参考图2C，其是在实施操作103至操作106之后的可变电阻存储器结构200的截面图。在导电结构201的暴露的区域201A的上方，沿第一开口209的内侧壁表面209B并且在第一介电层203的第一顶面203A的上方形成第一电极材料211。第一电极材料211包括具有合适功函数的导电材料，使得高功函数墙(wall)建立在第一电极材料211和随后形成的可变电阻层213之间。第一电极材料211可以包括Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu或它们的组合。在特定实施例中，第一电极材料211的厚度T1介于约150至约350的范围内。
在特定实例中，通过原子层沉积(ALD)来沉积第一电极材料211。第一电极材料211可以是共形层，并且已经发现最厚部分与最薄部分的厚度变化比率介于1至3的范围内时具有有益的共形效果。在一些实施例中，第一电极材料211的形成方法包括溅射或PVD。
在第一电极材料211的上方形成可变电阻层213。通过施加电压，可变电阻层213具有能够在高阻状态和低阻状态(或导电)之间切换的电阻率。在各个实施例中，可变电阻层213包括至少一种介电材料，该介电材料包括高k介电材料、二元金属氧化物和过渡金属氧化物。在一些实施例中，可变电阻层213包括氧化镍、氧化钛、氧化铪、氧化锆、氧化锌、氧化钨、氧化铝、氧化钽、氧化钼或氧化铜。可变电阻层213的厚度T2介于约20至150的范围内。在一些实施例中，通过ALD将可变电阻层213共形地沉积在第一电极材料211上方。已经发现最厚部分与最薄部分的厚度变化比率介于1至3范围内具有有益的共形效果。在一些实施例中，可变电阻层213的形成方法包括脉冲激光沉积(PLD)。
仍然参考图2C，金属覆盖层215可选地形成在可变电阻层213上。金属覆盖层215包括第一金属材料，该第一金属材料能够从可变电阻层213中剥夺氧或者在可变电阻层213中产生空位缺陷。金属覆盖层215包括钛、铂或钯中的至少一种。
在可变电阻层213的上方(如果存在金属覆盖层215，则沉积在金属覆盖层215上)沉积第二电极材料217。第二电极材料217可以包括合适的导电材料以电连接随后形成的用于可变电阻存储器结构200的电气布线的互连结构。第二电极材料217可以包括Pt、AlCu、TiN、Au、Ti、Ta、TaN、W、WN、Cu或它们的组合。在特定实施例中，第二电极材料217的厚度T3介于约150至350的范围内。在形成第二电极材料217之后，第一开口209变为较浅的第二开口(未示出)。第二电极材料217在第一开口209中的部分具有位于第一电极材料203的第一顶面203A下方的第二顶面217A。第二电极材料217可以是共形层，并且已经发现最厚部分与最薄部分的厚度变化比介于1至3的范围内时具有有益的共形效果。第二电极材料217的形成方法包括ALD、溅射或PVD。
仍然参考图2C，在填充第二开口的第二电极材料217的上方形成第二介电层219。在特定实施例中，第二介电层219包括基本上不含氧的介电材料，诸如，碳化硅或氮化硅。第二介电层219可以保护在随后形成的第一电极结构和第二电极结构之间的导电路径，并且可以提高可变电阻存储器结构200的电特性稳定性。形成工艺可以包括化学汽相沉积(CVD)、原子层沉积(ALD)或等离子体增强CVD(PECVD)。
在一些实施例中，可变电阻存储器结构200还包括在第二介电层219上方形成的达到在第一介电层203的第一顶面203A之上的水平面的牺牲层231。牺牲层231包括氧化物层或具有与第二介电层219相比的较小的蚀刻阻力或抛光阻力的其他合适的材料。有利地，牺牲层231填充由第二介电层219环绕的第二开口，从而减少图2C中示出的可变电阻存储器结构200中的形貌差异，并且提供了平滑的新表面。牺牲层231增强了通过随后的抛光工艺而产生光滑平坦的第二介电层219的能力。
再次参考图1，方法100继续进行至操作107。在操作107中，实施至少一次抛光工艺以去除位于第一介电层的第一顶面之上的第二介电层、第二电极材料、可变电阻层以及第一电极材料。
图2D1是实施操作107之后的特定实施例的可变电阻存储器结构200的截面图。实施至少一次化学机械抛光(CMP)工艺以去除牺牲层231、第二介电层219的一部分、第二电极材料217的一部分、可变电阻层213的一部分以及第一电极材料211的一部分。暴露出第一介电层203的第一顶面203A。在导电结构201的暴露区域201A的上方并且沿第一开口209的内侧壁表面209B形成电阻式随机存取存储器(RRAM)单元。平坦化的第二介电层219设置在第一开口209的顶部中。
RRAM单元包括第一电极结构211E、可变电阻层213P和第二电极结构217E。金属覆盖层215P可选地形成在可变电阻层213P和第二电极结构217E之间。第一电极结构211E具有第一部分211E1和连接成一体的第二部分211E2。第一部分211E1位于导电结构201的暴露区域201A的上方。第二部分211E2沿第一开口209的内侧壁表面209B向上延伸。可变电阻层213P设置在第一电极结构211E的上方。第二电极结构217E具有第三部分217E3和连接为一体的第四部分217E4。第三部分217E3具有位于第一介电层203的第一顶面203A下方的第二顶面217A。第四部分217E4沿可变电阻层213P向上延伸。通过第二电极结构217E的第三部分217E3和第四部分217E4来限定第二开口(未示出)。平坦化的第二介电层219设置在第二开口(也是第一开口209的顶部)中。可变电阻层213P的边缘区、第一电极结构211E的第二部分211E2的边缘区以及第二电极结构217E的第四部分217E4的边缘区与第一介电层203的第一顶面203A基本上共面。RRAM单元的边缘区没有从第一介电层203的顶面203A处突出。
这一段落继续之前的关于图2B中第一开口209的高宽比D/W的讨论。如果高宽比D/W小于0.3，则第一开口209对于第二介电层219可能会太浅。通过至少一次CMP工艺可以完全去除第二介电层219。在第一开口209的顶部将不会留有平坦化的第二介电层219。第二电极结构217E的第三部分217E3和第四部分217E4可能不受保护。如果高宽比D/W大于1，则包括第一电极材料211、可变电阻层213、第二电极材料217、第二介电层219以及牺牲层231的组合层趋向于悬垂在第一开口209的顶角。可能降低可变电阻存储器结构200的电特性稳定性。
参考图2D2，其是实施操作107之后的一些实施例的可变电阻存储器结构200的截面图。与图2D1中示出的RRAM单元相似，图2D2中示出的RRAM单元包括第一电极结构211E、可变电阻层213P以及第二电极结构217E。然而，实施进一步的蚀刻工艺以拉回第二部分217E2和第四部分217E4的顶面。可变电阻层213P的边缘区从第一电极结构211E的边缘区处和第二电极结构217E的边缘区处突出的高度为H。在特定实施例中，高度H是可变电阻层213P的厚度T2的两倍多。由于可变电阻层213P的突出部分，第一电极结构211E和第二电极结构217E彼此隔离。在RRAM单元的表面上没有残余的第一电极结构211E或第二电极结构217E的导电材料。因此，消除了可能的泄露路径，并且可变电阻存储器结构200可以具有更好的电特性稳定性。
参考图2E，其是在图2D1中示出的结构上方形成绝缘层233之后的可变电阻存储器结构200的截面图。下面的讨论可以同样适用于图2D2中示出的实施例。在存储数据的各种操作中，绝缘层233可以保护第一电极结构211E和第二电极结构217E免受环境干扰。在特定实施例中，绝缘层233包括基本上不含氧的介电材料，诸如，碳化硅或氮化硅。在特定实施例中，绝缘层233和第二介电层219是相同的介电材料。
再次参考图1，方法100可选地进行至操作108。在操作108中，形成导电插塞并且导电插塞接触第二电极材料。
图2F是实施操作108之后的可变电阻存储器结构200的截面图。可以在图2E中示出的绝缘层233的上方毯式形成金属间介电(IMD)层235。IMD层235可以包括多个介电层。IMD层235可以包括氧化硅、氟硅酸盐玻璃(FSG)、碳掺杂的氧化硅、四乙氧基硅烷(TEOS)氧化物、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、Black(加州圣克拉拉市的应用材料)、非晶氟化碳、低k介电材料或它们的组合。
在特定实施例中，在IMD层235中实施双镶嵌工艺以形成导电引线237A和连接为一体的导电插塞237B。导电插塞237B接触第二电极结构217E的第三部分217E3。导电引线237A和导电插塞237B的导电材料包括铜、铜合金、铝或钨。
图2F还示出了在存储数据的各种操作中的可变电阻存储器结构200。在“形成”操作中，对第一电极211E和第二电极217E分别施加“形成”电压。“形成”电压足够高以在位于第一电极211E和第二电极217E之间的可变电阻层213P中产生导电部分。在一个实例中，导电部分包括一条或多条导电细丝250以提供导电路径，从而使得可变电阻层213P的导电部分呈现“导通”或低电阻状态。导电路径可与位于第一部分211E1和第三部分217E3之间的可变电阻层的导电部分中的缺陷(例如，氧)空位的排列有关。在一些实施例中，只施加一次“形成”电压。一旦形成了导电路径，导电路径将会留存在可变电阻层213P的导电部分中。使用较小的电压或不同电压的其他操作可(复位操作和置位操作)断开或重新连接导电路径。
有利地，第一介电层203、第二介电层219和绝缘层233包括一种或多种基本上不含氧的介电材料。层203、219和233环绕RRAM单元。层203、219和233可以防止可变电阻层213P中导电路径250的缺陷(例如，氧)空位的排列受到来自邻近各层的氧原子的干扰。在本发明中，在操作107中使用CMP工艺限定了RRAM单元。本发明消除了对通过等离子体干蚀刻工艺形成的RRAM单元的可能的等离子体损伤。通过本发明的各个实施例提高了可变电阻存储器结构200的电特性稳定性和可靠性。
本发明的一方面描述了一种存储器结构。该存储器结构包括位于导电结构上方的第一介电层。第一介电层具有第一顶面。第一开口位于第一介电层中并且暴露导电结构的区域。第一开口具有内侧壁表面。第一电极具有第一部分和连接为一体的第二部分。第一部分位于导电结构的暴露区域的上方。第二部分沿第一开口的内侧壁表面向上延伸。可变电阻层设置在第一电极的第一部分和第二部分上方。第二电极位于可变电阻层的上方。第二电极具有第三部分和连接为一体的第四部分。第三部分具有位于第一介电层的第一顶面下方的第二顶面。第四部分沿可变电阻层向上延伸。第二开口由第二电极的第三部分和第四部分限定。第二介电层的至少一部分设置在第二开口中。
本发明的另一方面描述了一种存储器结构。该存储器结构包括具有顶面和具有内侧壁表面的开口的第一介电层。第二介电层的至少一部分设置在开口的顶部中。电阻式随机存取存储器(RRAM)设置在开口的内侧壁表面和第二介电层之间。RRAM单元包括第一电极、可变电阻层和第二电极。第一电极设置在开口的底部中，并且沿开口的内侧壁表面向上延伸。可变电阻层设置在第一电极上方。第二电极设置在可变电阻层上方并且接触第二介电层的至少一部分。RRAM单元的边缘区没有从第一介电层的顶面处突出。
本发明的又一方面还描述了一种形成可变电阻存储器结构的方法。该方法包括在导电结构上方形成第一介电层。第一介电层具有顶面。在第一介电层中蚀刻开口并且暴露导电结构的区域。开口具有内侧壁表面。在导电结构的暴露区域上方，沿开口的内侧壁表面并且在第一介电层的第一顶面上方形成第一电极材料。在第一电极材料上方形成可变电阻层。在可变电阻层上方形成第二电极材料。第二电极材料具有位于开口中的部分。该部分具有位于第一介电层的第一顶面下方的第二顶面。在第二电极材料上方形成第二介电层。实施至少一次抛光工艺以去除位于第一介电层的第一顶面之上的第二介电层、第二电极材料、可变电阻层和第一电极材料。
尽管已经详细地描述了本发明的实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明精神和范围的情况下，对本发明做出各种改变，替换和变化。本领域普通技术人员从本发明中将容易理解，可根据本发明使用与本文所述的相应实施例执行基本相同的功能或实现基本相同的结果的工艺、机器、制造、材料组分、工具、方法或步骤。因此，附加的权利要求旨在将这种工艺、机器、制造、材料组分、工具、方法或步骤包括在它们的范围内。
Claims (10)
1.一种存储器结构，包括：
导电结构；
第一介电层，位于所述导电结构上方，所述第一介电层具有第一顶面；
第一开口，位于所述第一介电层中，延伸至所述导电结构的区域，所述第一开口具有内侧壁表面；
第一电极结构，具有第一部分和连接为一体的第二部分，其中，所述第一部分位于所述导电结构的暴露区域的上方，并且所述第二部分沿所述第一开口的内侧壁表面向上延伸；
可变电阻层，设置在所述第一电极结构的上方；
第二电极结构，位于所述可变电阻层上方，所述第二电极结构具有第三部分和连接为一体的第四部分，其中，所述第三部分具有位于所述第一介电层的第一顶面下方的第二顶面，并且所述第四部分沿所述可变电阻层向上延伸；
第二开口，由所述第二电极结构的第三部分和第四部分限定；以及
第二介电层的至少一部分，设置在所述第二开口中。
2.根据权利要求1所述的存储器结构，其中，所述第一开口的内角介于约92°至约135°的范围内。
3.根据权利要求1所述的存储器结构，还包括：穿透所述第二介电层并且接触所述第二电极结构的第三部分的导电插塞。
4.根据权利要求1所述的存储器结构，其中，所述可变电阻层的边缘区域从所述第一电极结构的第二部分的边缘区域和所述第二电极结构的第四部分的边缘区域处突出。
5.根据权利要求1所述的存储器结构，其中，所述第二介电层位于所述第一介电层的第一顶面上方。
6.一种存储器结构，包括：
第一介电层，具有顶面和开口，所述开口具有内侧壁表面；
第二介电层的至少一部分，设置在所述开口的顶部中；以及
电阻式随机存取存储器(RRAM)单元，设置在所述开口的内侧壁表面和所述第二介电层之间，所述RRAM单元包括：
第一电极结构，设置在所述开口的底部中，并且沿所述开口的内侧壁表面向上延伸；
可变电阻层，设置在所述第一电极结构上方；和
第二电极结构，设置在所述可变电阻层上方并且接触所述第二介电层的至少一部分；
其中，所述RRAM单元的边缘区域没有从所述第一介电层的顶面处突出。
7.根据权利要求6所述的存储器结构，其中，可将所述可变电阻层选择性地配置为在所述第一电极结构和所述第二电极结构之间形成至少一条导电路径。
8.根据权利要求6所述的存储器结构，还包括：穿透所述第二介电层并且接触所述第二电极结构的导电插塞。
9.根据权利要求6所述的存储器结构，其中，所述可变电阻层的边缘区域从所述第一电极结构的边缘区域处和所述第二电极结构的边缘区域处突出。
10.一种形成可变电阻存储器结构的方法，所述方法包括：
在导电结构上方形成第一介电层，所述第一介电层具有第一顶面；
在所述第一介电层中蚀刻开口，从而暴露所述导电结构的区域，所述开口具有内侧壁表面；
在所述导电结构的暴露区域上方、沿所述开口的内侧壁表面和在所述第一介电层的第一顶面上方形成第一电极材料；
在所述第一电极材料上方形成可变电阻层；
在所述可变电阻层上方形成第二电极材料，所述第二电极材料具有位于所述开口中的部分，其中，所述部分具有位于所述第一介电层的第一顶面下方的第二顶面；
在所述第二电极材料上方形成第二介电层；以及
实施至少一次抛光工艺以去除位于所述第一介电层的第一顶面之上的所述第二介电层、所述第二电极材料、所述可变电阻层和所述第一电极材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/015,738 US9040951B2 (en) | 2013-08-30 | 2013-08-30 | Resistance variable memory structure and method of forming the same |
| US14/015,738 | 2013-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104425715A true CN104425715A (zh) | 2015-03-18 |
| CN104425715B CN104425715B (zh) | 2017-07-21 |
Family
ID=52581840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410322995.3A Active CN104425715B (zh) | 2013-08-30 | 2014-07-08 | 可变电阻存储器结构及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (6) | US9040951B2 (zh) |
| KR (1) | KR101573145B1 (zh) |
| CN (1) | CN104425715B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185903A (zh) * | 2015-08-17 | 2015-12-23 | 河南科技大学 | 一种电阻型存储单元的制备方法 |
| CN106611816A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | Rram装置与其形成方法 |
| CN109686839A (zh) * | 2017-10-19 | 2019-04-26 | 台湾积体电路制造股份有限公司 | 存储器单元和形成半导体器件的方法 |
| CN109786549A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器器件 |
| CN109841732A (zh) * | 2017-11-28 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 相变随机存取存储器件和方法 |
| CN109841733A (zh) * | 2017-11-09 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 存储器件及其形成方法 |
| CN112310084A (zh) * | 2019-07-31 | 2021-02-02 | 台湾积体电路制造股份有限公司 | 集成芯片及其形成方法 |
| CN113130737A (zh) * | 2019-12-30 | 2021-07-16 | 联芯集成电路制造(厦门)有限公司 | 电阻式存储器结构及其制作方法 |
| TWI741571B (zh) * | 2019-05-10 | 2021-10-01 | 台灣積體電路製造股份有限公司 | 記憶體元件、可程式設計金屬化單元及其製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9040951B2 (en) | 2013-08-30 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
| US9112148B2 (en) | 2013-09-30 | 2015-08-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with laterally offset BEVA/TEVA |
| CN105097775B (zh) * | 2015-04-20 | 2017-12-29 | 江苏时代全芯存储科技有限公司 | 记忆体结构与其制备方法 |
| US10062845B1 (en) | 2016-05-13 | 2018-08-28 | Crossbar, Inc. | Flatness of memory cell surfaces |
| US10522754B2 (en) * | 2016-06-15 | 2019-12-31 | Crossbar, Inc. | Liner layer for dielectric block layer |
| US10749110B1 (en) | 2016-07-15 | 2020-08-18 | Crossbar, Inc. | Memory stack liner comprising dielectric block layer material |
| WO2020003197A2 (en) | 2018-06-29 | 2020-01-02 | 3M Innovative Properties Company | Orthodontic articles prepared using a polycarbonate diol, polymerizable compositions, and methods of making the articles |
| US11945900B2 (en) | 2018-06-29 | 2024-04-02 | 3M Innovative Properties Company | Orthodontic articles prepared using a polycarbonate diol, polymerizable compositions, and methods of making the articles |
| US11088203B2 (en) * | 2019-07-29 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D RRAM cell structure for reducing forming and set voltages |
| KR102658258B1 (ko) * | 2019-10-01 | 2024-04-17 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| CN114078901A (zh) * | 2020-08-19 | 2022-02-22 | 联华电子股份有限公司 | 电阻式存储装置以及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US20040012009A1 (en) * | 2002-02-20 | 2004-01-22 | Stmicroelectronics S.R.L. | Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof |
| US20120211715A1 (en) * | 2011-02-21 | 2012-08-23 | Elpida Memory, Inc. | Semiconductor device including phase change material and method of manufacturing same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6733956B2 (en) * | 2001-06-26 | 2004-05-11 | Ovonyx, Inc. | Method for making programmable resistance memory element |
| JP5360209B2 (ja) * | 2009-06-25 | 2013-12-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| WO2011043448A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US8466443B2 (en) * | 2010-06-30 | 2013-06-18 | International Business Machines Corporation | Voltage sensitive resistor (VSR) read only memory |
| KR101094987B1 (ko) | 2010-07-06 | 2011-12-20 | 주식회사 하이닉스반도체 | 상변화 메모리 소자 및 그 제조방법 |
| US9040951B2 (en) * | 2013-08-30 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistance variable memory structure and method of forming the same |
-
2013
- 2013-08-30 US US14/015,738 patent/US9040951B2/en not_active Expired - Fee Related
-
2014
- 2014-07-08 CN CN201410322995.3A patent/CN104425715B/zh active Active
- 2014-08-29 KR KR1020140114414A patent/KR101573145B1/ko active IP Right Grant
-
2015
- 2015-05-24 US US14/720,823 patent/US9419218B2/en active Active
-
2016
- 2016-08-15 US US15/237,387 patent/US9837606B2/en active Active
-
2017
- 2017-11-06 US US15/804,378 patent/US10164184B2/en active Active
-
2018
- 2018-12-18 US US16/224,332 patent/US10629811B2/en active Active
-
2020
- 2020-04-20 US US16/853,432 patent/US10957852B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831276A (en) * | 1995-06-07 | 1998-11-03 | Micron Technology, Inc. | Three-dimensional container diode for use with multi-state material in a non-volatile memory cell |
| US20040012009A1 (en) * | 2002-02-20 | 2004-01-22 | Stmicroelectronics S.R.L. | Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof |
| US20120211715A1 (en) * | 2011-02-21 | 2012-08-23 | Elpida Memory, Inc. | Semiconductor device including phase change material and method of manufacturing same |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105185903A (zh) * | 2015-08-17 | 2015-12-23 | 河南科技大学 | 一种电阻型存储单元的制备方法 |
| CN106611816A (zh) * | 2015-10-22 | 2017-05-03 | 华邦电子股份有限公司 | Rram装置与其形成方法 |
| US10230047B2 (en) | 2015-10-22 | 2019-03-12 | Winbond Electronics Corp. | RRAM device and method for manufacturing the same |
| US10497865B2 (en) | 2015-10-22 | 2019-12-03 | Winbond Electronics Corp. | RRAM device and method for manufacturing the same |
| CN109686839A (zh) * | 2017-10-19 | 2019-04-26 | 台湾积体电路制造股份有限公司 | 存储器单元和形成半导体器件的方法 |
| CN109686839B (zh) * | 2017-10-19 | 2023-04-07 | 台湾积体电路制造股份有限公司 | 存储器单元和形成半导体器件的方法 |
| CN109841733A (zh) * | 2017-11-09 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 存储器件及其形成方法 |
| CN109841733B (zh) * | 2017-11-09 | 2022-11-04 | 台湾积体电路制造股份有限公司 | 存储器件及其形成方法 |
| CN109786549A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器器件 |
| CN109786549B (zh) * | 2017-11-13 | 2022-11-01 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器器件 |
| CN109841732A (zh) * | 2017-11-28 | 2019-06-04 | 台湾积体电路制造股份有限公司 | 相变随机存取存储器件和方法 |
| CN109841732B (zh) * | 2017-11-28 | 2022-11-18 | 台湾积体电路制造股份有限公司 | 相变随机存取存储器件和方法 |
| US11342379B2 (en) | 2019-05-10 | 2022-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench formation scheme for programmable metallization cell to prevent metal redeposit |
| TWI741571B (zh) * | 2019-05-10 | 2021-10-01 | 台灣積體電路製造股份有限公司 | 記憶體元件、可程式設計金屬化單元及其製造方法 |
| US11785786B2 (en) | 2019-05-10 | 2023-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench formation scheme for programmable metallization cell to prevent metal redeposit |
| CN112310084A (zh) * | 2019-07-31 | 2021-02-02 | 台湾积体电路制造股份有限公司 | 集成芯片及其形成方法 |
| CN113130737B (zh) * | 2019-12-30 | 2022-02-22 | 联芯集成电路制造(厦门)有限公司 | 电阻式存储器结构及其制作方法 |
| CN113130737A (zh) * | 2019-12-30 | 2021-07-16 | 联芯集成电路制造(厦门)有限公司 | 电阻式存储器结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150060750A1 (en) | 2015-03-05 |
| US20190148638A1 (en) | 2019-05-16 |
| US20200251653A1 (en) | 2020-08-06 |
| US20150255713A1 (en) | 2015-09-10 |
| US9419218B2 (en) | 2016-08-16 |
| US10957852B2 (en) | 2021-03-23 |
| US20180062074A1 (en) | 2018-03-01 |
| US20160351803A1 (en) | 2016-12-01 |
| US9837606B2 (en) | 2017-12-05 |
| US10629811B2 (en) | 2020-04-21 |
| KR101573145B1 (ko) | 2015-12-01 |
| CN104425715B (zh) | 2017-07-21 |
| US9040951B2 (en) | 2015-05-26 |
| KR20150026976A (ko) | 2015-03-11 |
| US10164184B2 (en) | 2018-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104425715A (zh) | 可变电阻存储器结构及其形成方法 | |
| US10868250B2 (en) | Resistance variable memory structure and method of forming the same | |
| CN106159086B (zh) | Rram器件 | |
| US10103330B2 (en) | Resistance variable memory structure | |
| US11018299B2 (en) | Memory cell having resistance variable film and method of making the same | |
| US9847480B2 (en) | Resistance variable memory structure and method of forming the same | |
| US8921818B2 (en) | Resistance variable memory structure | |
| US9299927B2 (en) | Memory cell having resistance variable film and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |