CN109786549B - 电阻式随机存取存储器器件 - Google Patents

电阻式随机存取存储器器件 Download PDF

Info

Publication number
CN109786549B
CN109786549B CN201811333351.9A CN201811333351A CN109786549B CN 109786549 B CN109786549 B CN 109786549B CN 201811333351 A CN201811333351 A CN 201811333351A CN 109786549 B CN109786549 B CN 109786549B
Authority
CN
China
Prior art keywords
electrode
layer
material layer
resistive material
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811333351.9A
Other languages
English (en)
Other versions
CN109786549A (zh
Inventor
莫竣杰
郭仕奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109786549A publication Critical patent/CN109786549A/zh
Application granted granted Critical
Publication of CN109786549B publication Critical patent/CN109786549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa or cup type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

存储器单元包括：电阻材料层，包括沿着第一方向延伸的第一部分和沿着第二方向延伸的第二部分，其中，第一方向和第二方向彼此不同；第一电极，连接到电阻材料层的第一部分的底面；以及第二电极，连接到电阻材料层的第二部分。本发明的实施例还涉及电阻式随机存取存储器器件。

Description

电阻式随机存取存储器器件
技术领域
本发明的实施例涉及电阻式随机存取存储器器件。
背景技术
近年来，出现了非常规非易失性存储器(NVM)器件，例如铁电随机存取存储器(FRAM)器件、相变随机存取存储器(PRAM)器件和电阻式随机存取存储器(RRAM)器件。特别地，在高电阻状态和低电阻状态之间表现出切换行为的RRAM器件具有优于传统NVM器件的多种优点。这些优点包括例如与当前互补金属氧化物半导体(CMOS)技术兼容的制造步骤、低成本制造、紧凑结构、灵活可扩展性、快速切换、高集成密度等。
随着包括这种RRAM器件的集成电路(IC)变得更加强大，期望相应地最大化IC中的RRAM器件的数量。通常，RRAM器件包括顶部电极(例如，阳极)和底部电极(例如，阴极)，其间插入可变电阻材料层。由于各种原因，在这种堆叠配置中形成RRAM器件可能在最大化IC中的RRAM器件的数量方面遇到限制。例如，可变电阻材料层的有源区通常与顶部/底部电极平行地延伸，并且RRAM器件的数量通常与这样的有源区的数量成比例。这样，在IC的给定区域内，可以集成的RRAM器件的数量基本上受到限制。因此，现有的RRAM器件和制造它们的方法并不完全令人满意。
发明内容
本发明的实施例提供了一种存储器单元，包括：电阻材料层，包括沿着第一方向延伸的第一部分和沿着第二方向延伸的第二部分，其中，所述第一方向和所述第二方向彼此不同；第一电极，连接到所述电阻材料层的所述第一部分的底面；以及第二电极，连接到所述电阻材料层的所述第二部分。
本发明的另一实施例提供了一种存储器器件，包括：第一电阻材料层和第二电阻材料层，通过介电结构彼此横向间隔开，其中，所述第一电阻材料层和所述第二电阻材料层各自包括水平部分和垂直部分，其中，所述第一电阻材料层和所述第二电阻材料层的所述垂直部分各自沿着所述介电结构的相应侧壁延伸，并且所述第一电阻材料层和所述第二电阻材料层的所述水平部分朝着相反方向延伸。
本发明的又一实施例提供了一种存储器器件，包括：彼此横向间隔开的多个介电结构；多个对，所述多个对中的每个对均包括第一电阻材料层和第二电阻材料层，其中，所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层在所述多个介电结构中的一个上镜像对称，并且所述第一电阻材料层和所述第二电阻材料层的相应垂直部分均沿着所述多个介电结构中的一个介电结构的侧壁延伸，并且所述第一电阻材料层和所述第二电阻材料层的相应水平部分均远离所述多个介电结构中的一个介电结构延伸。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1A和图1B示出了根据一些实施例的用于形成半导体器件的方法的流程图。
图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J和图2K示出了根据一些实施例的在通过图1A至图1B的方法制造的各种制造阶段期间的半导体器件的截面图。
图3示出了根据一些实施例的图2A至图2K的半导体器件连接到一个或多个晶体管的示例。
图4示出了根据一些实施例的通过图1A至图1B的方法制造的半导体器件的俯视图。
图5示出了根据一些实施例的图2A至图2K的半导体器件的替代结构。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本发明。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。
此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。
本发明提供了新型RRAM器件及其形成方法的各种实施例。在一些实施例中，所公开的RRAM器件包括多个RRAM电阻器，每个RRAM电阻器包括L形可变电阻材料层。在每个RRAM电阻器中形成这种L形可变电阻材料层可以允许可变电阻材料层的相应有源区沿着至少两个不同方向延伸。换句话说，可变电阻材料层可以包括至少两个部分，每个部分沿着相应的方向延伸。因此，在一些实施例中，每个RRAM电阻器的顶部电极和底部电极可以连接到可变电阻材料层的相应不同部分。这样，在给定区域内，可以显著增加许多“可积”RRAM电阻器。
图1A和图1B示出了根据本发明的一个或多个实施例的形成半导体器件的方法100的流程图。注意，方法100仅是示例，并不旨在限制本发明。在一些实施例中，半导体器件是RRAM器件的至少一部分。如本发明所采用的，RRAM器件指的是包括可变电阻材料层的任何器件。注意，图1A和图1B的方法100不产生完整的RRAM器件。可以使用互补金属氧化物半导体(CMOS)技术制造完整的RRAM器件。因此，应当理解，可以在图1A和图1B的方法100之前、期间和之后提供附加操作，并且可以仅在此简要描述一些其他操作。
首先参考图1A，在一些实施例中，方法100从操作102开始，其中提供具有导电部件的衬底。在一些实施例中，导电部件可以是金属材料(例如，铜(Cu))的水平互连结构形式。在一些实施例中，导电部件可以用作RRAM器件的多个RRAM电阻器的公共底部电极。方法100继续到操作104，其中形成一个或多个介电鳍结构。在一些实施例中，一个或多个介电鳍结构形成在导电部件上。此外，在一些实施例中，一个或多个介电鳍结构中的每一个沿着垂直方向延伸，垂直于导电部件的主表面，使得拐角可以形成在每个介电鳍结构的侧壁和导电部件的主表面的交汇处。
方法100继续到操作106，其中在一个或多个介电鳍结构和衬底上形成第一覆盖层。方法100继续到操作108，其中在第一覆盖层上形成可变电阻材料层。方法100继续到操作110，其中在可变电阻材料层上形成第二覆盖层。在一些实施例中，分别在操作106、108和110处形成的第一覆盖层、可变电阻材料层和第二覆盖层各自基本上共形且薄。这样，第一覆盖层、可变电阻材料层和第二覆盖层中的每一个可以遵循前述拐角的轮廓(例如，L形)，这将在下面进一步详细讨论。
方法100继续到操作112，其中图案化第一覆盖层、可变电阻材料层和第二覆盖层。在一些实施例中，在这样的图案化操作期间，去除直接连接到导电部件和/或衬底并且相对更远离任何一个或多个介电鳍结构设置的第一覆盖层、可变电阻材料层和第二覆盖层的部分。这样，由第一覆盖层、可变电阻材料层和第二覆盖层的相应部分覆盖的一个或多个介电鳍结构彼此横向间隔开。换句话说，一个或多个介电鳍结构中的每一个可以由相应的“图案化的”第一覆盖层、可变电阻材料层和第二覆盖层覆盖。此外，图案化的第一覆盖层、可变电阻材料层和第二覆盖层彼此横向间隔开。
然后参考图1B，方法100继续到操作114，其中在衬底上形成隔离层。在一些实施例中，隔离层位于在操作112之后重新暴露的导电部件的主表面的部分以及“图案化的”第二覆盖层的相应顶面上面。方法100继续到操作116，其中在隔离层上方形成介电层。在一些实施例中，可以在介电层上形成可选的抗反射涂层(ARC)。方法100继续到操作118，其中暴露一个或多个介电鳍结构的相应顶面。在一些实施例中，可以对介电层、隔离层、第二覆盖层、可变电阻材料层和第一覆盖层的相应部分实施抛光工艺(例如，化学机械抛光(CMP)工艺)，直到一个或多个介电鳍结构的相应顶面暴露。方法100继续到操作120，其中在介电层内形成多个凹陷区域。在一些实施例中，每个图案化的第二覆盖层的一部分由多个凹陷区域中的一个暴露，并且多个凹陷区域中的每个通过相应的图案化的第二覆盖层连接到一个图案化的可变电阻材料层。方法100继续到操作122，其中多个上电极分别形成在凹陷区域中。在一些实施例中，每个上电极通过用导电材料(例如，铜(Cu))填充相应的凹陷区域而形成。因此，每个上电极通过相应的图案化的第二覆盖层连接到一个图案化的可变电阻材料层。在一些实施例中，在操作122之后，形成共享导电部件作为底部电极的多个RRAM电阻器，这将在下面进一步详细讨论。
在一些实施例中，方法100的操作可以与在图2A、图2B、图2C、图2D、图2E、图2F、图2G、图2H、图2I、图2J和图2K中所示的各种制造阶段的半导体器件200的截面图相关联。在一些实施例中，半导体器件200可以是RRAM器件。RRAM器件200可以包括在微处理器、存储器单元和/或其他集成电路(IC)中。而且，为了更好地理解本发明的概念，简化了图2A至图2K。例如，尽管附图示出了RRAM器件200，但应理解，其中形成RRAM器件200的IC可以包括许多其他器件，包括电阻器、电容器、电感器、熔丝等，为了清楚说明的目的，在图2A至图2K中未示出。
根据一些实施例，对应于图1A的操作102，图2A是RRAM器件200的截面图，该RRAM器件200包括具有导电部件204的衬底202，在制造的各个阶段中的一个处提供导电部件204。尽管图2A所示实施例中的RRAM器件200仅包括一个导电部件204，但应理解，图2A所示实施例和以下附图仅用于说明目的。因此，RRAM器件200可以包括任何期望数量的导电部件，同时保持在本发明的范围内。
在一些实施例中，衬底202是在各种器件部件(例如，晶体管的源极、漏极或栅极)上形成的介电材料衬底。这种介电材料衬底202可以包括以下中的至少一种：氧化硅、低介电常数(低k)材料、其他合适的介电材料或它们的组合。低k材料可以包括氟化二氧化硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、碳掺杂氧化硅(SiOxCy)、BlackDiamond(加利福尼亚州圣克拉拉的应用材料公司)、干凝胶、气凝胶、无定形氟化碳、聚对二甲苯、BCB(双-苯并环丁烯)、SiLK(密歇根州米德兰的陶氏化学公司)、聚酰亚胺和/或其他未来开发的低k介电材料。
在衬底202包括介电材料的这种实施例中，导电部件204可以是形成在衬底202内的水平或垂直导电结构。例如，导电部件204可以是互连结构(即，水平导电结构)或通孔结构(即，垂直导电结构)。因此，导电部件204可以电连接到晶体管的器件部件，例如，设置在提供衬底202的层的下方的晶体管的源极、漏极或栅极部件。在一些实施例中，导电部件204可以由金属材料(例如，铜(Cu)、铝(Al)、钨(W)等)形成。
如上所述，导电部件204可以用作RRAM器件200的多个RRAM电阻器的公共底部电极。在一些实施例中，当从顶部观察时，导电部件可以形成为条带，以容纳多个RRAM电阻器。此外，每个均包括多个RRAM电阻器的多个这样的条带可以各自沿着行或列设置，以形成RRAM电阻器的阵列，这将在下面参考图4进一步详细讨论。
根据一些实施例，对应于图1A的操作104，图2B是包括多个介电鳍结构206、208和210的RRAM器件200的截面图，在制造的各个阶段的一个处形成多个介电鳍结构206、208和210。如图所示，在一些实施例中，多个介电鳍结构206至210形成在由导电部件204限制的区域上和内部。并且每个介电鳍结构206至210突出超过导电部件204的主表面205并且沿着垂直方向延伸，垂直方向垂直于导电部件204的主表面205。
这样，在一些实施例中，多个(L形)拐角可各自形成在多个介电鳍结构206至210中的一个的侧壁与导电部件204的主表面205的交汇处。例如，在介电鳍结构206的一个侧壁206S与主表面205的交汇处形成拐角211，并且在介电鳍结构206的另一个侧壁206S与主表面205的交汇处形成拐角213；在介电鳍结构208的一个侧壁208S与主表面205的交汇处形成拐角215，并且在介电鳍结构208的另一个侧壁208S与主表面205的交汇处形成拐角217；在介电鳍结构210的一个侧壁210S与主表面205的交汇处形成拐角219，并且在介电鳍结构210的另一个侧壁210S与主表面205的交汇处形成拐角221。
在一些实施例中，每个介电鳍结构206-210可具有各种形状中的任何形状的横截面，例如多边形。换句话说，当从顶部观察时，每个介电鳍结构206-210呈现上述形状之一。然而，在一些实施例中，每个介电鳍结构的相应侧壁不直接彼此连接。因此，同一介电鳍结构206周围的拐角211/213不直接相互连接；同一介电鳍结构208周围的拐角215/217不直接相互连接；并且同一介电鳍结构210周围的拐角219/221不直接彼此连接。在一些实施例中，每个介电鳍结构206-210可以具有约0.01至约0.5的宽高比(宽度/高度)。在一些实施例中，每个介电鳍结构206-210的宽度可以是约70nm；每个介电鳍结构206-210的高度可以为约140nm至约7000nm。在一些实施例中，206-210中的两个相邻的介电鳍结构之间的间隔可以是每个介电鳍结构206-210的宽度的约两倍，例如，约140nm。
在一些实施例中，每个介电鳍结构206-210可以由氧化物材料(例如，氧化硅)形成。在一些实施例中，通过实施以下工艺中的至少一些来形成介电鳍结构206-210：使用化学气相沉积(CVD)、高密度等离子体(HDP)CVD、物理气相沉积(PVD)、旋涂和/或其他合适的技术，以在衬底202和导电部件204上沉积氧化物材料；以及实施一个或多个图案化工艺(例如，光刻工艺、干/湿蚀刻工艺、清洁工艺、软/硬烘烤工艺等)，以分别或同时形成介电鳍结构206-210。
根据一些实施例，对应于图1A的操作106，图2C是包括第一覆盖层224的RRAM器件200的截面图，在制造的各个阶段之一处形成第一覆盖层224。如图所示，形成第一覆盖层224以覆盖导电部件204的主表面205和每个介电鳍结构206-210。在一些实施例中，第一覆盖层224基本上是共形的并且薄(例如，厚度为约20-50nm)，使得第一覆盖层224可以遵循每个拐角211至221的L形。
在一些实施例中，第一覆盖层224可以由诸如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、氧化铟锡(ITO)或任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或这些的硅化物(例如TaN、TiN、TiAlN、TiW或它们的组合)的材料形成。尽管在图2C的示例性实施例(以及下图)中第一覆盖层224示出为单层，但应注意，第一覆盖层224可以包括形成为堆叠件的多个层，其中多个层中的每个层由上述材料之一形成，例如，TaN、TiN等。在一些实施例中，通过使用化学气相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感连接等离子体(ICP)CVD、物理气相沉积(PVD)、旋涂和/或其他合适的技术以将至少一种上述材料沉积在衬底202、导电部件204和多个介电鳍结构206至210上来形成第一覆盖层224。
根据一些实施例，对应于图1A的操作108，图2D是包括可变电阻材料层226的RRAM器件200的截面图，在制造的各个阶段之一处形成可变电阻材料层226。如图所示，可变电阻材料层226形成为覆盖第一覆盖层224。在一些实施例中，可变电阻材料层226基本上共形且薄(例如，厚度约2～10nm)，使得第一可变电阻材料层226仍然可以遵循每个拐角211至221的L形。
在一些实施例中，可变电阻材料层226是具有电阻转换特性(例如，可变电阻)的层。换句话说，可变电阻材料层226包括表征为根据所施加的电脉冲的极性和/或幅度显示可逆电阻变化的材料。可变电阻材料层226包括介电层。可变电阻材料层226可以基于电信号的极性和/或幅度而变成导体或绝缘体。
在一个实施例中，可变电阻材料层226可以包括过渡金属氧化物。过渡金属氧化物可以表示为MxOy，其中M是过渡金属，O是氧，x是过渡金属组合物，并且y是氧组分。在一个实施例中，可变电阻材料层226包括ZrO2。适用于可变电阻材料层226的其他材料的实例包括：NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO、Nb2O5、Fe2O3、CuO、CrO2、SrZrO3(Nb掺杂的)和/或本领域已知的其他材料。在另一个实施例中，可变电阻材料层226可以包括基于巨磁阻(CMR)的材料，例如Pr0.7Ca0.3、MnO3等。
在又一个实施例中，可变电阻材料层226可以包括聚合物材料，例如聚偏二氟乙烯和聚[(偏二氟乙烯-共-三氟乙烯)(P(VDF/TrFE))。在又一个实施例中，可变电阻材料层226可以包括导电桥接随机存取存储器(CBRAM)材料，例如GeSe中的Ag。根据一些实施例，可变电阻材料层226可以包括具有电阻转换材料特性的多个层。可变电阻材料层226的设定电压和/或复位电压可由可变电阻材料层226的组分(包括如上所述的“MxOy”中的“x”和“y”的值)、厚度和/或本领域已知的其他因素确定。
在一些实施例中，可变电阻材料层226可以通过原子层沉积(ALD)技术与含有金属和氧的前体形成。在一些实施例中，可以使用其他化学气相沉积(CVD)技术。在一些实施例中，可变电阻材料层226可以通过物理气相沉积(PVD)技术形成，例如具有金属靶以及将氧气和任选的氮气供应到PVD室的溅射工艺。在一些实施例中，可变电阻材料层226可以通过电子束沉积技术形成。
根据一些实施例，对应于图1A的操作110，图2E是包括第二覆盖层228的RRAM器件200的截面图，在制造的各个阶段之一处形成第二覆盖层228。如图所示，形成第二覆盖层228以覆盖可变电阻材料层226。在一些实施例中，第二覆盖层228基本上共形且薄(例如，厚度约20～50nm)，使得第二覆盖层228可以仍然遵循每个拐角211至221的L形。
在一些实施例中，第二覆盖层228可以由与第一覆盖层224基本相同的材料形成。因此，第二覆盖层228可以由诸如金(Au)、铂(Pt)、钌(Ru)、铱(Ir)、钛(Ti)、铝(Al)、铜(Cu)、钽(Ta)、钨(W)、铱-钽合金(Ir-Ta)、氧化铟锡(ITO)或这些的任何合金、氧化物、氮化物、氟化物、碳化物、硼化物或硅化物(例如TaN、TiN、TiAlN、TiW或它们的组合)的材料形成。尽管在图2E的所示实施例(以及下图)中第二覆盖层228示出为单层，但应注意，第二覆盖层228可以包括形成为堆叠件的多个层，其中多个层中的每一个由上述材料之一形成，例如，TaN、TiN等。在一些实施例中，通过使用化学气相沉积(CVD)、等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感连接等离子体(ICP)CVD、物理气相沉积(PVD)、旋涂和/或其他合适的技术以在可变电阻材料层226上沉积至少一种上述材料来形成第二覆盖层228。
根据一些实施例，对应于图1A的操作112，图2F是RRAM器件200的截面图，其中，在制造的各个阶段的一个处图案化第一覆盖层224、可变电阻材料层226和第二覆盖层228。根据一些实施例，图案化第一覆盖层224、可变电阻材料层226和第二覆盖层228以去除相对更远离相应的介电鳍结构206至210的相应水平部分(以虚线示出)的一部分。这样，由相应的“图案化的”第一覆盖层224'、可变电阻材料层226'和第二覆盖层228'覆盖的每个介电鳍状结构206至210彼此横向间隔开一定距离，可以用重新暴露的主表面205的一部分填充该距离。“图案化的”第一覆盖层224'、可变电阻材料层226'和第二覆盖层228'彼此横向间隔开。并且，在一些实施例中，图案化的第一覆盖层224'、可变电阻材料层226'和第二覆盖层228'仍然可以遵循每个拐角211至221的L形。
更具体地，在一些实施例中，图案化的第一覆盖层224'、可变电阻材料层226'和第二覆盖层228'可各自包括沿着覆盖的介电鳍结构(例如，206、208、210等)的侧壁(例如，206S、208S、210S等)延伸的两个垂直部分和两个水平部分，两个水平部分分别连接到两个垂直部分并直接接触导电部件204。为了清楚起见，将覆盖介电鳍结构206的图案化的第一覆盖层224'、可变电阻材料层226'和第二覆盖层228'作为代表性示例，图案化的第一覆盖层224'包括分别沿着侧壁206S延伸的两个垂直部分224'-1以及分别连接到垂直部分224'-1并且直接接触导电部件204的两个水平部分224'-2；图案化的可变电阻材料层226'包括分别沿着侧壁206S延伸的两个垂直部分226'-1以及分别连接到垂直部分226'-1并且直接接触导电部件204的两个水平部分226'-2；图案化的第二覆盖层228'包括分别沿着侧壁206S延伸的两个垂直部分228'-1以及分别连接到垂直部分228'-1并且直接接触导电部件204的两个水平部分228'-2。
在一些实施例中，对第一覆盖层224、可变电阻材料层226和第二覆盖层228实施图案化工艺可以包括：沉积工艺以在衬底202上方形成可图案化的层(例如，光刻胶层)，用于限定可图案化层的轮廓的光刻工艺，用于蚀刻未由可图案化层的限定的轮廓覆盖的第一覆盖层224、可变电阻材料层226和第二覆盖层228的相应部分的干/湿蚀刻工艺，清洁工艺和软/硬烘烤工艺。
根据一些实施例，对应于图1A的操作114，图2G是包括隔离层230的RRAM器件200的截面图，在制造的各个阶段之一处形成隔离层230。如图所示，形成隔离层230以覆盖图案化的第一覆盖层224'、可变电阻材料层226'、第二覆盖层228'、重新暴露的主表面205和衬底202。
在一些实施例中，隔离层230可以是碳化硅、氮氧化硅、氮化硅、碳掺杂的氮化硅或碳掺杂的氧化硅。选择隔离层230以具有与介电层232(图2H中所示)不同的蚀刻选择性，这将在下面讨论。使用化学气相沉积(CVD)技术(例如等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感连接等离子体(ICP)CVD或热CVD技术)，在图案化的第一覆盖层224'、可变电阻材料层226'、第二覆盖层228'、重新暴露的主表面205和衬底202上沉积隔离层230。
根据一些实施例，对应于图1B的操作116，图2H是包括介电层232的RRAM器件200的截面图，在制造的各个阶段之一处形成介电层232。如图所示，形成介电层232以覆盖隔离层230。在一些实施例中，介电层232具有的厚度(例如，约100nm～700nm)显著高于由相应的图案化的第一覆盖层224'、可变电阻材料层226'和第二覆盖层228'以及隔离层230覆盖的每个介电鳍结构206至210的高度(例如，小于约100nm)。在一些实施例中，抗反射涂层(ARC)234可任选地形成在介电层232上。
在一些实施例中，介电层232可以包括以下中的至少一种：氧化硅、低介电常数(低k)材料、其他合适的介电材料或它们的组合。低k材料可以包括氟化二氧化硅玻璃(FSG)、磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、碳掺杂氧化硅(SiOxCy)、Black Diamond(加利福尼亚州圣克拉拉的应用材料公司)、干凝胶、气凝胶、无定形氟化碳、聚对二甲苯、BCB(双-苯并环丁烯)、SiLK(密歇根州米德兰的陶氏化学公司)、聚酰亚胺和/或其他未来开发的低k介电材料。在一些实施例中，使用化学气相沉积(CVD)技术(诸如等离子体增强(PE)CVD、高密度等离子体(HDP)CVD、电感连接等离子体(ICP)CVD或热CVD技术)在隔离层230上沉积介电层232。
根据一些实施例，对应于图1B的操作118，图2I是RRAM器件200的截面图，其中多个介电鳍结构206、208和210的顶面206T、208T和210T分别在各个制造阶段中的一个处重新暴露。如图所示，当顶面206T至210T重新暴露时，图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'的垂直部分224'-1、226'-1和228'-1的相应顶面也被暴露。并且，在一些实施例中，覆盖相应的介电鳍结构206、208或210的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'可以分隔在相应的介电鳍结构的两侧处。
例如，覆盖介电鳍结构206的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'分隔在介电鳍结构206的左手侧和右手侧处；覆盖介电鳍结构208的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'分隔在介电鳍结构208的左手侧和右手侧处；覆盖介电鳍结构210的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'分隔在介电鳍结构210的左手侧和右手侧处。
为了清楚起见，在以下讨论中，分隔在介电鳍结构206的左手侧处的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'统称为“RRAM层206-L”；分隔在介电鳍结构206的右手侧处的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'统称为“RRAM层206-R”；分隔在介电鳍结构208的左手侧处的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'统称为“RRAM层208-L”；分隔在介电鳍结构208的右手侧处的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'统称为“RRAM层208-R”；分隔在介电鳍结构210的左手侧处的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'统称为“RRAM层210-L”；分隔在介电鳍结构210的右手侧处的图案化的第二覆盖层228'、可变电阻材料层226'和第一覆盖层224'统称为“RRAM层210-R”。
在一些实施例中，顶面206T至210T的暴露工艺可以包括：对介电层232、隔离层230、图案化的第二覆盖层228'、图案化的可变电阻材料层226'和图案化的第一覆盖层224'的相应部分实施的抛光工艺(例如，化学机械抛光(CMP)工艺)，直到顶面206T至210T分别暴露；和清洁工艺。
根据一些实施例，对应于图1B的操作120，图2J是包括多个凹陷区域234-1、234-2、234-3、234-4、234-5和234-6的RRAM器件200的截面图，在制造的各个阶段之一处形成多个凹陷区域234-1、234-2、234-3、234-4、234-5和234-6。如图所示，多个凹陷区域234-1至234-6形成在介电层232和隔离层230内。更具体地，在一些实施例中，形成凹陷区域234-1至234-6可以重新暴露图案化的第二覆盖层228'的每个垂直部分228'-1的上侧壁。
在一些实施例中，通过实施以下工艺中的至少一些来形成凹陷区域234-1至234-6：在衬底上形成可选的抗反射涂层(ARC)；形成具有如图2J所示的多个开口237的可图案化层236(例如，光刻胶层)；在使用可图案化层236作为掩模的同时，进行一次或多次干蚀刻工艺以去除隔离层232的多个上部；以及去除可图案化层236。
根据一些实施例，对应于图1B的操作122，图2K是包括多个上电极240-1、240-2、240-3、240-4、240-5和240-6的RRAM器件200的截面图，在制造的各个阶段之一处形成多个上电极240-1、240-2、240-3、240-4、240-5和240-6。在一些实施例中，可以通过用金属材料(例如，铜(Cu))重新填充相应的凹陷区域234-1至234-6(图2J)来形成上电极240-1至240-6。在一些实施例中，上电极240-1至240-6中的每一个可以连接到“RRAM层”之一，例如，206-L、206-R、208-L、208-R、210-L或210-R。更具体地，上电极240-1至240-6的每个可以连接到包含在每个RRAM层中的图案化的可变电阻材料层226'的相应垂直部分226'-1。在一个实施例中，RRAM器件200基本上与上电极240-1至240-6的顶面共面。
例如，上电极240-1连接到包含在RRAM层206-L中的图案化的可变电阻材料层226'的垂直部分226'-1；上电极240-2连接到包含在RRAM层206-R中的图案化的可变电阻材料层226'的垂直部分226'-1；上电极240-3连接到包含在RRAM层208-L中的图案化的可变电阻材料层226'的垂直部分226'-1；上电极240-4连接到包含在RRAM层208-R中的图案化的可变电阻材料层226'的垂直部分226'-1；上电极240-5连接到包含在RRAM层210-L中的图案化的可变电阻材料层226'的垂直部分226'-1；并且上电极240-6连接到包含在RRAM层210-R中的图案化的可变电阻材料层226'的垂直部分226'-1。
此外，在一些实施例中，任何两个相邻的上电极240-1至240-6通过介电鳍结构206至210或介电层232中的任一个彼此横向间隔开(例如，电隔离)。例如，上电极240-1和240-2通过介电鳍结构206彼此横向间隔开；上电极240-2和240-3通过介电层232彼此横向间隔开；上电极240-3和240-4通过介电鳍结构208彼此横向间隔开；上电极240-4和240-5通过介电层232彼此横向间隔开；上电极240-5和240-6通过介电鳍结构210彼此横向间隔开。
这样，可以形成多个RRAM电阻器。在图2K所示的实施例中，第一RRAM电阻器由RRAM层206-L、上电极240-1和导电部件204形成，导电部件204用作第一RRAM电阻器(和其他横向间隔开的RRAM电阻器)的底部电极，如上所述。更具体地，上电极240-1连接到包含在RRAM层206-L中的图案化的可变电阻材料层226'的垂直部分226'-1，并且底部电极204连接到包含在RRAM层206-L中的图案化的可变电阻材料层226'的水平部分226'-2。类似地，第二RRAM电阻器由RRAM层206-R、上电极240-2和导电部件(底部电极)204形成；第三RRAM电阻器由RRAM层208-L、上电极240-3和导电部件(底部电极)204形成；第四RRAM电阻器由RRAM层208-R、上电极240-4和导电部件(底部电极)204形成；第五RRAM电阻器由RRAM层210-L、上电极240-5和导电部件(底部电极)204形成；第六RRAM电阻器由RRAM层210-R、上电极240-6和导电部件(底部电极)204形成。
应注意，通过使用方法100来形成多个RRAM电阻器，多个RRAM电阻器中的任何两个相邻的RRAM电阻器在介电鳍结构206、208和210中的一个上镜像对称。例如。第一和第二RRAM电阻器在介质鳍结构206上镜像对称；第三和第四RRAM电阻器在介电鳍结构208上镜像对称；并且第五和第六RRAM电阻器在介电鳍结构210上镜像对称。具体地，第一和第二RRAM电阻器的相应第一覆盖层、可变电阻材料层和第二覆盖层在介电鳍结构206上镜像对称；第三和第四RRAM电阻器的相应的第一覆盖层、可变电阻材料层和第二覆盖层在介电鳍结构208上镜像对称；第五和第六RRAM电阻器的相应第一覆盖层、可变电阻材料层和第二覆盖层在介电鳍结构210上镜像对称。
在一些实施例中，在电路设计级别，公共底部电极204可以连接到位线(BL)，并且属于相应的不同RRAM电阻器的上电极240-1到240-6各自连接到相应的晶体管，其也称为选择晶体管。这样，可以形成多个1-晶体管-1电阻器(1T1R)RRAM位单元。
图3示出了包括多个这样的1T1R RRAM位单元的RRAM器件300。特别地，图3的RRAM器件300是从图2K的RRAM器件200再现的，但是RRAM器件300还包括多个选择晶体管302、304、306、308、310和312。更具体地，在一些实施例中，第一RRAM电阻器通过公共底部电极204连接到BL 314，并且通过上电极240-1连接到选择晶体管302的漏极或源极部件，形成第一1T1R RRAM位单元。类似地，第二RRAM电阻器通过公共底部电极204连接到BL 314，并且通过上电极240-2连接到选择晶体管304的漏极或源极部件，形成第二1T1R RRAM位单元；第三RRAM电阻器通过公共底部电极204连接到BL 314，并通过上电极240-3连接到选择晶体管306的漏极或源极部件，形成第三1T1R RRAM位单元；第四RRAM电阻器通过公共底部电极204连接到BL 314，并通过上电极240-4连接到选择晶体管308的漏极或源极部件，形成第四1T1R RRAM位单元；第五RRAM电阻器通过公共底部电极204连接到BL 314，并通过上电极240-6连接到选择晶体管310的漏极或源极部件，形成第五1T1R RRAM位单元；第六RRAM电阻器通过公共底部电极204连接到BL 314，并通过上电极240-6连接到选择晶体管312的漏极或源极部件，形成第六1T1R RRAM位单元。
尽管在图3中，选择晶体管302至312被示出为布置在形成公共底部电极204的层(下文中称为“第一层”)和形成多个RRAM电阻器的层(下文中称为“第二层”)之上，它仅用于说明目的。在一些实施例中，这种选择晶体管302至312可以形成在第一层和第二层之下。
如上所述，在现有的RRAM器件和形成该器件的方法中，由于每个现有RRAM位单元的可变电阻材料层的有源区通常与相应的顶部/底部电极平行地延伸，因此可以在给定区域内集成的RRAM位单元的最大数量受到限制。形成鲜明对比的是，所公开的RRAM器件(例如，200/300)的RRAM位单元的可变电阻材料层形成为具有垂直和水平部分，这允许可变电阻材料层的相应有源区沿着不止一个方向延伸。这样，可以显著增加可以集成到所公开的RRAM器件(例如，200/300)的“行”中的RRAM位单元的最大数量。此外，可以重复形成多个这样的行以将更多RRAM位单元集成到所公开的RRAM器件(例如，200/300)中。这样，可以进一步增加可以集成到所公开的RRAM器件(例如，200/300)中的RRAM位单元的总数。
图4示出根据一些实施例的包含多个上述集成的RRAM位单元的RRAM器件400的俯视图。注意，为了说明的目的，图4的顶视图被简化，使得仅示出了多个RRAM位单元中的相应RRAM电阻器的俯视图。在图4所示的实施例中，RRAM器件400包括多个RRAM单元400-1、400-2、400-3、400-4、400-4、400-5和400-6，每个单元包括：至少两个RRAM电阻器。如图所示，RRAM单元400-1至400-3沿着第一行布置，并且多个这样的行(例如，由RRAM单元400-4至400-6形成的行)可以重复设置在RRAM器件400上。
每个RRAM单元包括至少两个公开的RRAM电阻器。以RRAM单元400-1为例，RRAM单元400-1包括RRAM电阻器401和403，每个RRAM电阻器基本上类似于关于图2A至图2K描述的第一、第二、第三、第四、第五和第六RRAM电阻器。特别地，RRAM电阻器401和403通过介电鳍结构405(基本上类似于介电鳍结构206、208和210)横向间隔开。RRAM电阻器401由可变电阻材料层407(基本上类似于图案化的可变电阻材料层226')、第一和第二覆盖层409和411(基本上分别类似于图案化的第一和第二覆盖层224'和228')、上电极413(基本上类似于上电极240-1至240-6)和公共底部电极414(基本上类似于公共底部电极204)形成。类似地，RRAM电阻器403由可变电阻材料层417、第一和第二覆盖层419和421、上电极423和公共底部电极414形成。
图5示出了如图2K所示的RRAM器件200的替代结构。为清楚起见，RRAM器件200的替代结构在本文中称为“RRAM器件500”。如图所示，RRAM器件500基本上类似于RRAM器件200，除了每个图案化的第二覆盖层228'只具有相应的垂直部分228'-1。
在一个实施例中，一种存储器单元包括：电阻材料层，包括沿着第一方向延伸的第一部分和沿着第二方向延伸的第二部分，其中第一方向和第二方向彼此不同；第一电极，连接到电阻材料层的第一部分的底面；以及第二电极，连接到电阻材料层的第二部分。
在上述存储器单元中，其中，所述第一方向和所述第二方向彼此垂直。
在上述存储器单元中，其中，所述电阻材料层呈现可变电阻值。
在上述存储器单元中，其中，所述第一电极和所述第二电极彼此平行，并且均沿着所述第一方向延伸。
在上述存储器单元中，还包括：第一覆盖层，包括连接在所述第一电极和所述电阻材料层的所述第一部分之间的至少一部分；第二覆盖层，包括连接在所述电阻材料层的所述第二部分和所述第二电极之间的至少一部分。
在上述存储器单元中，还包括：第一覆盖层，包括连接在所述第一电极和所述电阻材料层的所述第一部分之间的至少一部分；第二覆盖层，包括连接在所述电阻材料层的所述第二部分和所述第二电极之间的至少一部分，其中，所述第一覆盖层的部分沿着所述第一方向延伸，所述第二覆盖层的部分沿着所述第二方向延伸。
在上述存储器单元中，还包括：晶体管，其中，所述第二电极连接至所述晶体管的漏极部件或源极部件。
在另一实施例中，一种存储器器件包括：第一电阻材料层和第二电阻材料层，通过介电结构彼此横向间隔开，其中第一电阻材料层和第二电阻材料层各自包括水平部分和垂直部分，其中第一电阻材料层和第二电阻材料层的垂直部分各自沿着介电结构的相应侧壁延伸，并且第一电阻材料层和第二电阻材料层的水平部分朝着相反方向延伸。
在上述存储器器件中，还包括：第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述垂直部分的底面；第二电极，连接至所述第一电阻材料层的所述垂直部分；以及第三电极，连接至所述第一电阻材料层的所述垂直部分。
在上述存储器器件中，还包括：第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述垂直部分的底面；第二电极，连接至所述第一电阻材料层的所述垂直部分；以及第三电极，连接至所述第一电阻材料层的所述垂直部分，其中，所述第一电极、所述第二电极和所述第三电极彼此平行。
在上述存储器器件中，还包括：第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述垂直部分的底面；第二电极，连接至所述第一电阻材料层的所述垂直部分；以及第三电极，连接至所述第一电阻材料层的所述垂直部分，其中，所述第二电极和所述第三电极至少通过所述介电结构彼此隔离。
在上述存储器器件中，还包括：第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述垂直部分的底面；第二电极，连接至所述第一电阻材料层的所述垂直部分；以及第三电极，连接至所述第一电阻材料层的所述垂直部分，还包括：第一晶体管，其中，所述第二电极连接至所述第一晶体管的漏极部件或源极部件；以及第二晶体管，其中，所述第三电极连接至所述第二晶体管的漏极部件或源极部件。
在上述存储器器件中，还包括：第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述垂直部分的底面；第二电极，连接至所述第一电阻材料层的所述垂直部分；以及第三电极，连接至所述第一电阻材料层的所述垂直部分，其中，所述第一电阻材料层、所述第一电极和所述第二电极形成第一电阻式随机存取存储器(RRAM)电阻器，并且所述第二电阻材料层、所述第一电极和所述第三电极形成第二电阻式随机存取存储器电阻器。
在上述存储器器件中，还包括：第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述垂直部分的底面；第二电极，连接至所述第一电阻材料层的所述垂直部分；以及第三电极，连接至所述第一电阻材料层的所述垂直部分，其中，所述第一电阻材料层、所述第一电极和所述第二电极形成第一电阻式随机存取存储器(RRAM)电阻器，并且所述第二电阻材料层、所述第一电极和所述第三电极形成第二电阻式随机存取存储器电阻器，其中，所述第一电阻式随机存取存储器(RRAM)电阻器还包括：第一覆盖层，包括连接在所述第一电极和所述第一电阻材料层的所述水平部分之间的至少一部分；第二覆盖层，包括连接在所述第一电阻材料层的所述垂直部分和所述第二电极之间的至少一部分。
在上述存储器器件中，还包括：第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述垂直部分的底面；第二电极，连接至所述第一电阻材料层的所述垂直部分；以及第三电极，连接至所述第一电阻材料层的所述垂直部分，其中，所述第一电阻材料层、所述第一电极和所述第二电极形成第一电阻式随机存取存储器(RRAM)电阻器，并且所述第二电阻材料层、所述第一电极和所述第三电极形成第二电阻式随机存取存储器电阻器，其中，所述第二电阻式随机存取存储器(RRAM)电阻器还包括：第一覆盖层，包括连接在所述第一电极和所述第二电阻材料层的所述水平部分之间的至少一部分；第二覆盖层，包括连接在所述第二电阻材料层的所述垂直部分和所述第三电极之间的至少一部分。
在上述存储器器件中，其中，所述第一电阻材料层和所述第二电阻材料层均呈现相应的可变电阻值。
在又一个实施例中，一种存储器器件包括：多个彼此横向间隔开的介电结构；每个均包括第一电阻材料层和第二电阻材料层的多个对，其中多个对中的每一对的第一电阻材料层和第二电阻材料层在多个介电结构中的一个上镜像对称，并且第一电阻材料层和第二电阻材料层的相应垂直部分均沿着多个介电结构中的一个介电结构的侧壁延伸，并且第一电阻材料层和第二电阻材料层的相应水平部分均远离多个介电结构中的一个介电结构延伸。
在上述存储器器件中，还包括：下电极，连接至所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应垂直部分，其中，所述下电极与所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应水平部分平行。
在上述存储器器件中，其中，所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应垂直部分连接至相应的不同的上电极，并且所述相应的不同的上电极与所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应水平部分平行。
在上述存储器器件中，其中，所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层均呈现相应的可变电阻值。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并且不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种存储器单元，包括：
电阻材料层，包括沿着第一方向延伸的第一部分和沿着第二方向延伸的第二部分，其中，所述第一方向和所述第二方向彼此不同；
第一电极，连接到所述电阻材料层的所述第一部分的底面；以及
第二电极，连接到所述电阻材料层的所述第二部分，
第一覆盖层，包括连接在所述第一电极和所述电阻材料层的所述第一部分之间的至少一部分；
第二覆盖层，包括连接在所述电阻材料层的所述第二部分和所述第二电极之间的至少一部分。
2.根据权利要求1所述的存储器单元，其中，所述第一方向和所述第二方向彼此垂直。
3.根据权利要求1所述的存储器单元，其中，所述电阻材料层呈现可变电阻值。
4.根据权利要求1所述的存储器单元，其中，所述第一电极和所述第二电极彼此平行，并且均沿着所述第一方向延伸。
5.根据权利要求1所述的存储器单元，其中，所述电阻材料层包括过渡金属氧化物。
6.根据权利要求5所述的存储器单元，其中，所述第一覆盖层的所述一部分沿着所述第一方向延伸，所述第二覆盖层的所述一部分沿着所述第二方向延伸。
7.根据权利要求1所述的存储器单元，还包括：
晶体管，其中，所述第二电极连接至所述晶体管的漏极部件或源极部件。
8.一种存储器器件，包括：
第一电阻材料层和第二电阻材料层，通过介电结构彼此横向间隔开，
其中，所述第一电阻材料层和所述第二电阻材料层各自包括水平部分和垂直部分，
其中，所述第一电阻材料层和所述第二电阻材料层的所述垂直部分各自沿着所述介电结构的相应侧壁延伸，并且所述第一电阻材料层和所述第二电阻材料层的所述水平部分朝着相反方向延伸，
存储器器件还包括：
第一电极，连接至所述第一电阻材料层和所述第二电阻材料层的所述水平部分的底面；
第二电极，连接至所述第一电阻材料层的所述垂直部分，其中，所述第一电阻材料层、所述第一电极和所述第二电极形成第一电阻式随机存取存储器电阻器；以及
第三电极，连接至所述第二电阻材料层的所述垂直部分，其中，所述第二电阻材料层、所述第一电极和所述第三电极形成第二电阻式随机存取存储器电阻器，
其中，所述第一电阻式随机存取存储器电阻器还包括：
第一覆盖层，包括连接在所述第一电极和所述第一电阻材料层的所述水平部分之间的至少一部分；和
第二覆盖层，包括连接在所述第一电阻材料层的所述垂直部分和所述第二电极之间的至少一部分，
所述第二电阻式随机存取存储器电阻器还包括：
第一覆盖层，包括连接在所述第一电极和所述第二电阻材料层的所述水平部分之间的至少一部分；和
第二覆盖层，包括连接在所述第二电阻材料层的所述垂直部分和所述第三电极之间的至少一部分。
9.根据权利要求8所述的存储器器件，其中，所述第一电阻材料层和所述第二电阻材料层包括过渡金属氧化物。
10.根据权利要求9所述的存储器器件，其中，所述第一电极、所述第二电极和所述第三电极彼此平行。
11.根据权利要求9所述的存储器器件，其中，所述第二电极和所述第三电极至少通过所述介电结构彼此隔离。
12.根据权利要求9所述的存储器器件，还包括：
第一晶体管，其中，所述第二电极连接至所述第一晶体管的漏极部件或源极部件；以及
第二晶体管，其中，所述第三电极连接至所述第二晶体管的漏极部件或源极部件。
13.根据权利要求8所述的存储器器件，其中，所述第一电阻材料层和所述第二电阻材料层的厚度分别为2～10nm。
14.根据权利要求8所述的存储器器件，其中，所述第一电阻材料层和所述第二电阻材料层包括：NiO、TiO2、HfO、ZrO、ZnO、WO3、CoO、Nb2O5、Fe2O3、CuO、CrO2、SrZrO3。
15.根据权利要求8所述的存储器器件，其中，所述第一电阻材料层和所述第二电阻材料层包括基于巨磁阻的材料。
16.根据权利要求8所述的存储器器件，其中，所述第一电阻材料层和所述第二电阻材料层均呈现相应的可变电阻值。
17.一种存储器器件，包括：
彼此横向间隔开的多个介电结构；
多个对，所述多个对中的每个对均包括第一电阻材料层和第二电阻材料层，
其中，所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层在所述多个介电结构中的一个上镜像对称，并且所述第一电阻材料层和所述第二电阻材料层的相应垂直部分均沿着所述多个介电结构中的一个介电结构的侧壁延伸，并且所述第一电阻材料层和所述第二电阻材料层的相应水平部分均远离所述多个介电结构中的一个介电结构延伸，
存储器器件还包括：
下电极，连接至所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应水平部分，其中，所述下电极与所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应水平部分平行；其中，所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应垂直部分连接至相应的不同的上电极，并且所述相应的不同的上电极与所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层的相应水平部分平行；
第一覆盖层，所述第一覆盖层包括连接在所述下电极与所述多个对中的每个对的所述第一电阻材料层和所述第二电阻材料层的相应水平部分之间的至少一部分；
第二覆盖层，所述第二覆盖层包括连接在所述多个对中的每个对中的所述第一电阻材料层和所述第二电阻材料层的相应垂直部分与所述相应的不同的上电极之间的至少一部分。
18.根据权利要求17所述的存储器器件，其中，所述第一覆盖层的厚度为20-50nm。
19.根据权利要求17所述的存储器器件，其中，所述第二覆盖层由与所述第一覆盖层相同的材料形成。
20.根据权利要求17所述的存储器器件，其中，所述多个对中的每一对的所述第一电阻材料层和所述第二电阻材料层均呈现相应的可变电阻值。
CN201811333351.9A 2017-11-13 2018-11-09 电阻式随机存取存储器器件 Active CN109786549B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762585453P 2017-11-13 2017-11-13
US62/585,453 2017-11-13
US16/163,986 US10680172B2 (en) 2017-11-13 2018-10-18 Resistive random access memory device
US16/163,986 2018-10-18

Publications (2)

Publication Number Publication Date
CN109786549A CN109786549A (zh) 2019-05-21
CN109786549B true CN109786549B (zh) 2022-11-01

Family

ID=66335434

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811333351.9A Active CN109786549B (zh) 2017-11-13 2018-11-09 电阻式随机存取存储器器件

Country Status (5)

Country Link
US (3) US10680172B2 (zh)
KR (1) KR102158807B1 (zh)
CN (1) CN109786549B (zh)
DE (1) DE102018127048A1 (zh)
TW (1) TWI700813B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177436B2 (en) * 2019-04-25 2021-11-16 International Business Machines Corporation Resistive memory with embedded metal oxide fin for gradual switching
TWI720648B (zh) * 2019-10-09 2021-03-01 華邦電子股份有限公司 電橋式隨機存取記憶體及其製造方法
TWI716235B (zh) * 2019-12-24 2021-01-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
CN113078257B (zh) * 2020-01-03 2023-09-12 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
KR20220031835A (ko) * 2020-09-04 2022-03-14 삼성전자주식회사 메모리 소자 및 그 제조방법
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ
US11683998B2 (en) * 2021-03-22 2023-06-20 International Business Machines Corporation Vertical phase change bridge memory cell
US11856876B2 (en) 2021-03-26 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with a double sided word line structure and methods of manufacture
US11588104B2 (en) * 2021-06-14 2023-02-21 International Business Machines Corporation Resistive memory with vertical transport transistor
TW202306108A (zh) * 2021-07-19 2023-02-01 聯華電子股份有限公司 電阻式隨機存取記憶體元件及其製造方法
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法
CN116113313B (zh) * 2023-02-23 2024-02-02 上海积塔半导体有限公司 相变存储器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061592A (zh) * 2003-06-25 2007-10-24 松下电器产业株式会社 磁致电阻效应元件及其制造方法
CN101226951A (zh) * 2007-01-18 2008-07-23 旺宏电子股份有限公司 电阻式随机存取存储器
CN104425715A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 可变电阻存储器结构及其形成方法
KR20170085411A (ko) * 2016-01-14 2017-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8729521B2 (en) * 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
US20130058158A1 (en) * 2011-09-01 2013-03-07 Micron Technology, Inc. Method, system, and device for l-shaped memory component
KR101957897B1 (ko) * 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8988926B2 (en) * 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt
US9985203B2 (en) 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US9728719B2 (en) * 2014-04-25 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage resistant RRAM/MIM structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061592A (zh) * 2003-06-25 2007-10-24 松下电器产业株式会社 磁致电阻效应元件及其制造方法
CN101226951A (zh) * 2007-01-18 2008-07-23 旺宏电子股份有限公司 电阻式随机存取存储器
CN104425715A (zh) * 2013-08-30 2015-03-18 台湾积体电路制造股份有限公司 可变电阻存储器结构及其形成方法
KR20170085411A (ko) * 2016-01-14 2017-07-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 증가된 높이를 갖는 데이터 스토리지 층을 갖는 rram 디바이스

Also Published As

Publication number Publication date
US20200266346A1 (en) 2020-08-20
KR20190054990A (ko) 2019-05-22
KR102158807B1 (ko) 2020-09-24
US11527714B2 (en) 2022-12-13
DE102018127048A1 (de) 2019-05-16
CN109786549A (zh) 2019-05-21
US20230090628A1 (en) 2023-03-23
US10680172B2 (en) 2020-06-09
US11038105B2 (en) 2021-06-15
US20210296584A1 (en) 2021-09-23
TWI700813B (zh) 2020-08-01
TW201924024A (zh) 2019-06-16
US20190157554A1 (en) 2019-05-23

Similar Documents

Publication Publication Date Title
CN109786549B (zh) 电阻式随机存取存储器器件
US20220344585A1 (en) Novel resistive random access memory device
CN109841733B (zh) 存储器件及其形成方法
US11158790B2 (en) Resistive random access memory device
CN115666136A (zh) 存储单元的制造方法
TWI730475B (zh) 積體電路裝置及形成積體電路裝置的方法
US11968914B2 (en) Resistive random access memory device
US11024671B2 (en) Resistive random access memory device
CN116472790A (zh) 混合非易失性存储器单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant