CN116472790A - 混合非易失性存储器单元 - Google Patents
混合非易失性存储器单元 Download PDFInfo
- Publication number
- CN116472790A CN116472790A CN202180077969.7A CN202180077969A CN116472790A CN 116472790 A CN116472790 A CN 116472790A CN 202180077969 A CN202180077969 A CN 202180077969A CN 116472790 A CN116472790 A CN 116472790A
- Authority
- CN
- China
- Prior art keywords
- memory
- memory element
- contact
- volatile
- conductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 307
- 239000000463 material Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 17
- 230000008859 change Effects 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 210000004754 hybrid cell Anatomy 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 239000003792 electrolyte Substances 0.000 description 15
- 210000004027 cell Anatomy 0.000 description 12
- 239000012782 phase change material Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000008021 deposition Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000013528 artificial neural network Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001245 Sb alloy Inorganic materials 0.000 description 2
- 229910020776 SixNy Inorganic materials 0.000 description 2
- 229910001215 Te alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 150000004770 chalcogenides Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910002909 Bi-Te Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 241001465754 Metazoa Species 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- -1 TiO 2 Chemical class 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013529 biological neural network Methods 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 230000001149 cognitive effect Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000002000 scavenging effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/10—Phase change RAM [PCRAM, PRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非易失性存储器结构及其制造方法，其可包括在第一端子和第二端子之间的第一存储器元件和第二存储器元件。第一存储元件和第二存储元件可以在第一端子和第二端子之间彼此并联。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
Description
技术领域
本发明涉及非易失性存储器，更具体地，涉及用于神经形态计算的忆阻器件。
背景技术
“机器学习”用于广泛地描述从数据学习的电子系统的主要功能。在加速的机器学习和认知科学中，人工神经网络(ANN)是由动物的生物神经网络，特别是大脑，所启发的一族统计学习模型。ANN可以用于估计或近似依赖于大量输入并且通常未知的系统和函数。ANN结构、神经形态微芯片和超高密度非易失性存储器可以由被称为交叉式阵列的高密度、低成本电路结构形成。一种基本的交叉杆阵列配置包括一组导电行线和形成为与该组导电行线交叉的一组导电列线。两组导线之间的交叉部分由所谓的交叉点器件分开，交叉点器件可以由薄膜材料形成。交叉点器件可以被实现为所谓的忆阻器件。忆阻器件的特性包括非易失性、存储可变电阻值的能力、以及使用电流或电压脉冲来调高或调低电阻的能力。
发明内容
一种非易失性存储器结构可以包括第一存储器元件、第二存储器元件、顶部接触和底部接触。顶部接触和底部接触可以与每个存储器元件的一部分接触。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0003]的实施例的非易失性存储器结构可包含具有用于设置及复位操作的不同电导改变的第一存储器元件及第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0003]的实施例的非易失性存储器结构可以包括作为不同类型的忆阻存储器的第一存储器元件和第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0003]的实施例的非易失性存储器结构可包含作为相变存储器的第一存储器元件及作为电阻式随机存取存储器的第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0003]的实施例的非易失性存储器结构可为第一存储器元件的状态与第二存储器元件的状态的组合。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
一种非易失性存储器结构可以包括第一存储器元件、在第一端子和第二端子之间的第二存储器元件。第一存储元件和第二存储元件可以在第一端子和第二端子之间彼此并联。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0008]的实施例的非易失性存储器结构可包含具有用于设置及复位操作的不同电导改变的第一存储器元件及第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0008]的实施例的非易失性存储器结构可以包括作为不同类型的忆阻存储器的第一存储器元件和第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0008]的实施例的非易失性存储器结构可包含作为相变存储器的第一存储器元件及作为电阻式随机存取存储器的第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0008]的实施例的非易失性存储器结构可为第一存储器元件及第二存储器元件的状态的组合。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
一种非易失性存储器结构可以包括彼此并联的第一存储器元件和第二存储器元件。第一存储器元件可以是第一类型的忆阻器，并且第二存储器元件可以是第二类型的忆阻器。非易失性存储器结构的状态可以是第一存储器元件和第二存储器元件的状态的组合。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0013]的实施例的非易失性存储器结构可以包括对于设置和复位操作具有不同电导变化的第一存储器元件和第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0013]的实施例的非易失性存储器结构可以包括作为不同类型的忆阻存储器的第一存储器元件和第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0013]的实施例的非易失性存储器结构可以包括作为相变存储器的第一存储器元件和作为电阻随机存取存储器的第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
一种非易失性存储器结构可以包括第一存储器元件、第二存储器元件、顶部接触和底部接触。顶部接触和底部接触可以与每个存储器元件的一部分接触。第一存储元件可以环绕第二存储元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0017]的实施例的非易失性存储器结构可以包括对于设置和复位操作具有不同电导变化的第一存储器元件和第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0017]的实施例的非易失性存储器结构可以包括作为不同类型的忆阻存储器的第一存储器元件和第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0017]的实施例的非易失性存储器结构可以包括作为相变存储器的第一存储器元件和作为电阻随机存取存储器的第二存储器元件。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
段落[0017]的实施例的非易失性存储器结构可以是第一存储器元件和第二存储器元件的状态的组合。这可以使混合非易失性存储器结构能够将值存储为每个存储器元件的电导的组合，从而能够更好地调谐设置和重置电导参数。
一种形成非易失性存储器结构的方法可以包括图案化来自第一存储器材料堆叠的混合单元。该方法可以包括去除混合单元中的第一存储器材料堆叠的一部分。该方法可以包括在由第一存储器材料堆叠的去除部分产生的区域中形成第二存储器材料堆叠。这可以使得能够形成混合非易失性存储器结构以将值存储为每个存储器元件的电导的组合，从而使得能够更好地调谐设置和重置电导参数。
该方法还可以包括第一存储器元件和第二存储器元件是不同类型的忆阻存储器。这可以使得能够形成混合非易失性存储器结构以将值存储为每个存储器元件的电导的组合，从而使得能够更好地调谐设置和重置电导参数。
所述方法可进一步包含所述第一存储器元件为相变存储器，且所述第二存储器元件为电阻式随机存取存储器。这可以使得能够形成混合非易失性存储器结构以将值存储为每个存储器元件的电导的组合，从而使得能够更好地调谐设置和重置电导参数。
该方法可进一步包括在该混合单元和环绕该混合单元的ILD上沉积共形层。该方法可进一步包括在该共形层上执行各向异性蚀刻，从而在该ILD的侧壁上形成间隔物，该间隔物环绕该混合单元且位于该混合单元上方。该方法还可以包括去除不位于隔离物下面的第一存储器材料堆叠。这可以使得能够形成混合非易失性存储器结构以将值存储为每个存储器元件的电导的组合，从而使得能够更好地调谐设置和重置电导参数。
该方法可进一步包括在该混合单元上沉积共形层。该方法可进一步包括执行共形层的各向异性蚀刻以沿着第一存储器材料堆叠的垂直侧壁产生间隔物。该方法可以进一步包括在第一存储器材料堆叠的被去除部分的剩余区域中沉积第二存储器材料堆叠。这可以使得能够形成混合非易失性存储器结构以将值存储为每个存储器元件的电导的组合，从而使得能够更好地调谐设置和重置电导参数。
附图说明
图1描绘了根据示例实施例的混合(hybrid)存储器结构的布置的电气图。
图2描绘根据实例性实施例形成具有第一存储器元件及第二存储器元件的经改进存储器结构的布置的方法。
图3描绘根据实例性实施例的存储器结构的第一存储器元件的第一材料堆叠的横截面图。
图4A和4B分别描绘根据实例性实施例针对存储器结构的第一存储器元件图案化来自第一材料堆叠的存储器单元的横截面图和俯视图。
图5A和5B分别示出了根据示例性实施例的形成ILD以隔离存储器单元的截面图和顶视图。
图6A和6B分别示出了根据示例实施例的去除硬掩模以暴露第一材料堆叠的截面图和顶视图。
图7A和7B分别示出了根据示例实施例的在第一材料堆叠上沉积用于第二存储器元件的图案的截面图和顶视图。
图8A和8B分别示出了根据示例实施例的从被图案化用于第二存储器元件的区域去除第一材料堆叠以形成第一存储器元件的截面图和顶视图。
图9A和9B分别示出了根据示例实施例的去除第一材料堆叠上的第二存储器元件的图案的截面图和顶视图。
图10A和10B分别示出了根据示例实施例的沉积间隔物以将第二存储器元件与第一存储器元件隔离的截面图和顶视图。
图11A和11B分别示出了根据示例实施例的沉积用于第二存储器元件的材料的截面图和顶视图。
图12A和12B分别示出了根据示例实施例的沉积用于第二存储器元件的材料的截面图和顶视图。
附图的元件不一定按比例绘制，并且不旨在描绘本发明的具体参数。为了清楚和容易说明，元件的尺寸可能被夸大。应当参考详细描述以获得精确的尺寸。附图仅旨在描述本发明的典型实施例，因此不应被认为是对本发明范围的限制。在附图中，相同的标号表示相同的元件。
具体实施方式
现在将参考附图在此更全面地描述示例性实施例，在附图中示出了示例性实施例。然而，本公开可以以许多不同的形式来实施，并且不应被解释为限于本文阐述的示例性实施例。相反，提供这些示例性实施例是为了使本公开透彻和完整，并且将本公开的范围传达给本领域技术人员。在描述中，可以省略公知的特征和技术的细节，以避免不必要地模糊所呈现的实施例。
为了下文描述的目的，诸如“上”、“下”、“右”、“左”、“竖直”、“水平”、“顶部”、“底部”及其派生词的术语应涉及如附图中所定向的所公开的结构和方法。诸如“上方”、“覆盖”、“顶上”、“在顶部上”、“位于”或“位于顶上”的术语意味着诸如第一结构的第一元件存在于诸如第二结构的第二元件上，其中诸如界面结构的中间元件可存在于第一元件和第二元件之间。术语“直接接触”是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下连接。
为了不模糊本发明的实施例的呈现，在以下详细描述中，本领域已知的一些处理步骤或操作可以被组合在一起以用于呈现和用于说明目的，并且在一些实例中可能没有被详细描述。在其它情况下，可能根本不描述本领域已知的一些处理步骤或操作。应当理解，下面的描述更集中于本发明的各种实施例的区别特征或元件。
模拟计算使用诸如忆阻器的存储器设备，其将信息存储为存储器设备的电导范围。在优选的情况下，对存储器设备的设置和复位操作将是渐进的，并且更优选地，设置和复位操作将是镜像的/可逆的(例如，1个设置脉冲和1个复位脉冲将返回到相同的电导值)。使用相变材料(PCM)的存储器件在设置操作期间可以表现出逐渐的电导变化，而在复位操作期间具有突变。相反，使用电阻随机存取存储器(ReRAM)的存储器件在设置操作期间可以表现出电导的突变，而在复位操作期间可以表现出渐变。
图1描绘了根据示例实施例的混合存储器结构的布置的电气图。混合存储器结构包括第一存储器元件10和第二存储器元件20，在这样的混合存储器结构中，第一存储器元件10可以是在复位操作期间具有突然电导变化(例如，电导急剧下降到接近最小电导)的忆阻器，诸如PCM设备。在这样的混合存储器结构中，第二存储器元件20可以是在设置操作期间具有突然电导变化的忆阻器，诸如ReRAM器件。通过并联连接这种器件，混合电池的组合操作将表现出逐渐的电导变化，因为电路的并联元件的电导的总和将由经历逐渐变化的元件支配(与突变相反)。在这种混合存储单元中，第一存储元件10和第二存储元件20可以共享公共的读取和接地电极或接触(例如，相同的顶部接触和相同的底部接触)，使得第一存储元件10和第二存储元件20充当单个存储单元并且是电不可分离的。此外，混合存储器单元可以将存储器单元的状态(例如，模拟值)存储为第一存储器元件10和第二存储器元件20的状态的组合。
图2描绘根据实例性实施例形成具有第一存储器元件及第二存储器元件的经改进存储器结构的布置的方法。参考步骤S101，可以从用于第一存储器的材料堆叠来图案化混合单元的覆盖区。在图3、图4A和4B、图5A和5B、图6A和6B中可视地描述了该步骤的示例实施例。虽然所描绘的实例实施例将材料堆叠展示为用于ReRAM的材料堆叠，但此可相反地用PCM材料作为材料堆叠来完成。另外，虽然示例实施例将圆形形状描绘为混合单元的自顶向下视图，但是可以选择能够通过图案化技术形成的任何形状。
参考步骤S102，可以去除第一材料堆叠的一部分以形成第一存储器元件。在图7A和7B、图8A和8B、图9A和9B中可视地描绘了该步骤的示例实施例。虽然所描绘的示例实施例示出了位于混合单元的外围周围的第一存储器元件的布置，但是可以使用混合单元的各种形状内的其他几何形状或布置。
参考步骤S103，可以在从第一材料堆叠去除的区域中形成第二存储器元件，并且可以形成顶部接触。图10A和10B、图11A和11B、图12A和12B中可视地描绘了该步骤的示例实施例。
图3描绘根据实例性实施例的存储器结构的第一存储器元件的第一材料堆叠的横截面图。该材料堆叠包括Mx层100、底部电极110、电解质120、ReRAM电极层130和硬掩模140。Mx层100可以是混合元件下面的布线层，其可以包含到半导体结构中包含的其它逻辑器件的连接。
底部电极110与导电存储器元件130可由相同或不同的导电材料所形成。底部电极110和ReRAM电极层130可以包括低电阻金属，例如，Al、W、Cu、TiN、TaN或其它合适的材料。
电解质120包括金属氧化物，例如TiO2、Al2O3、HfO2、MnO2或其它金属氧化物。电解质120很薄，例如厚度为2-5nm，以便当底部电极110或ReRAM电极层130被激活时，选择性地允许导电穿过。如果电解质120包括金属氧化物，则底部电极110或ReRAM电极层130可以包括与电解质120相邻的除氧材料层，例如Pt、TiN、TiAlC、TiC、Ti等。施加到底部电极110或ReRAM电极层130的电压引起电解液120的击穿，通过使电解液120更导电(或更不导电)来调节底部电极110和ReRAM电极层130之间的电阻。电压可以包括毫伏到几伏(例如，3或4伏)。
用于硬掩模140的合适材料包括但不限于可以选择性去除的材料，例如氮化硅(SixNy)、氮氧化硅(SiON)和/或碳氮化硅(SiCN)，和/或氧化物材料，例如氧化硅(SiOx)。
图4A和4B分别示出了由第一材料堆叠构图存储单元以用于存储结构的第一存储元件、产生构图的底部电极112、构图的电解质122、构图的ReRAM电极132和构图的硬掩模142的截面图和顶视图。可以通过图案化硬掩模140上方的光刻掩模并且执行各向异性蚀刻(例如反应离子蚀刻(RIE))来执行分层结构的去除，以从光刻掩模的未图案化部分下方的底部电极110、电解质120、ReRAM电极层130和硬掩模140去除材料，在Mx层100的顶部处或顶部附近停止。
图5A和5B分别描述了形成层间电介质(ILD)150以隔离存储单元的截面图和顶视图。合适的ILD材料包括但不限于氧化物低κ材料，例如氧化硅(SiOx)、SiOCH和/或氧化物超低κ层间电介质(ULK-ILD)材料，例如具有小于2.7的介电常数κ。相比之下，二氧化硅(SiO2)具有3.9的介电常数κ值。合适的超低κ介电材料包括(但不限于)多孔有机硅酸盐玻璃(pSiCOH)。可使用例如CVD、ALD或PVD工艺以沉积ILD 150于该混合存储单元周围。在沉积之后，ILD 150可以使用诸如化学机械抛光(CMP)的工艺来平坦化。
图6A和6B分别示出了去除图案化硬掩模142以暴露图案化ReRAM电极132的截面图和顶视图。可以通过本领域公知的能够选择性地去除图案化硬掩模142而基本上不从周围结构去除材料的任何适当的蚀刻工艺来去除图案化硬掩模142。在示例实施例中，图案化硬掩模142可以例如通过能够选择性地去除氮化硅的反应离子蚀刻(RIE)工艺来去除。
图7A和7B分别示出了在图案化的ReRAM电极132上沉积用于第一存储元件的存储元件图案160的截面图和顶视图。存储器元件图案160可通过在图6A和6B中所描绘的结构的表面上保形地沉积材料且执行各向异性蚀刻(例如RIE)以从水平表面移除所述材料来形成。应当注意，保形沉积的厚度限定了第一存储元件的厚度，并因此限定了混合存储元件的第一存储元件的表面面积，其可以相应地被调整以实现第一存储元件的合适的电导分布。用于存储器元件图案160的合适材料包括(但不限于)可选择性地移除的材料，例如氮化硅(SixNy)、氮氧化硅(SiON)及/或碳氮化硅(SiCN)及/或氧化物材料，例如氧化硅(SiOx)。
图8A和8B分别描述了从未图案化的区域去除图案化的ReRAM电极132和图案化的电解质122以提供用于第二存储元件的空间并形成ReRAM电极135和第一存储电解质125的截面图和顶视图。通过执行各向异性蚀刻，例如RIE蚀刻，以从图案化的ReRAM电极132和图案化的电解质122去除不在存储元件图案160下面的材料，并在底部电极112的顶部或顶部附近停止，可以实现图案化的ReRAM电极132和图案化的电解质122的去除。
图9A和9B分别描绘移除存储器元件图案160的横截面图和俯视图。可以通过本领域公知的能够选择性地去除存储元件图案160而基本上不从周围结构去除材料的任何适当的蚀刻工艺来去除存储元件图案160。在示例实施例中，例如，可以通过能够选择性地去除氮化硅的反应离子蚀刻(RIE)工艺来去除存储器元件图案160。
图10A和10B分别示出了根据示例实施例的沉积间隔物以将第二存储器元件与第一存储器元件隔离的截面图和顶视图。可通过在图9A和9B中所描绘的结构的表面上保形地沉积材料且执行各向异性蚀刻(例如RIE)以从水平表面移除所述材料来形成间隔物170、175。适用于间隔物170、175的材料包括(但不限于)绝缘体材料，例如氮化硅(SixNy)、氮氧化硅(SiON)及/或碳氮化硅(SiCN)，及/或氧化物材料，例如氧化硅(SiOx)。
图11A和11B分别描绘根据示例性实施例沉积用于第二存储器元件的相变材料180的横截面图和俯视图。相变材料180可包含可通过施加热而编程到非晶(高电阻)状态或结晶(低电阻)状态的材料，例如基于硫属(chalcogenide)化物的材料。基于硫属化物的材料的实例包括但不限于Ge2Sb2Te5(GST)、SbTe和In2Se3。相变材料可包括Ge-Sb-Te(锗-锑-碲或“GST”，例如Ge2Sb2Te5)合金。或者，用于相变材料的其它合适材料包括Si-Sb-Te(硅-锑-碲)合金、Ga-Sb-Te(镓-锑-碲)合金、Ge-Bi-Te(锗-铋-碲)合金、In-Se(铟-碲)合金、As-Sb-Te(砷-锑-碲)合金、Ag-In-Sb-Te(银-铟-锑-碲)合金、Ge-In-Sb-Te合金、Ge-Sb合金、Sb-Te合金、Si-Sb合金及其组合。在一些实施例中，相变材料可进一步包括氮、碳和/或氧。在一些实施例中，相变材料可掺杂有介电材料，包含(但不限于)氧化铝(Al2O3)、氧化硅(SiO2)、(氧化钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化铈(CeO2)、氮化硅(SiN)、氮氧化硅(SiON)等。相变材料180可以利用物理气相沉积(PVD)、磁控溅射、化学气相沉积(OVD)、原子层沉积(ALD)、蒸发、离子束沉积、电子束沉积、激光辅助沉积、化学溶液沉积，或任何其他合适的沉积技术进行沉积。沉积后，相变材料可以被平面化，例如，通过化学机械抛光(CMP)，并回蚀(例如，通过RIE或湿式蚀刻)，使其与间隔物170的高度大致相同。
图12A和12B分别描绘形成顶部电极190的横截面图和俯视图。顶部电极190可以包括低电阻金属，例如Al、W、Cu、TiN、TaN或其它合适的材料。顶部电极190可以使用填充技术形成，例如电镀、无电镀、化学气相沉积、物理气相沉积，随后平坦化，或这些方法的组合。
在图3-12中概述的示例性工艺之后，形成混合存储器结构，其具有包括ReRAM电极135和第一存储器电解质125的第一存储器元件，以及包括相变材料180的第二存储器元件。第一存储元件和第二存储元件可以由隔离物170分开。隔离物170可以在横向方向上环绕(即，在横向方向上环绕，在x和y方向上环绕)第二存储器，并且第二存储器元件可以在横向方向上环绕隔离物170。第一存储器元件、间隔物170和第二存储器元件可全部位于底部电极112上。另外，顶部电极190可位于第一存储器元件、间隔物170及第二存储器元件的顶部表面上。因此，产生包含第一存储元件和第二存储元件的混合存储单元，其中混合单元的状态的任何读取是第一存储元件和第二存储元件的状态的组合。在该示例实施例中，这可以导致混合存储单元，其中在设置操作期间的电导主要是第二存储元件的PCM的电导的逐渐变化的结果，并且在复位操作期间的电导主要是第一存储元件的电解质180的电导的逐渐变化的结果。
已经出于说明的目的给出了本发明的各种实施例的描述，但是其不旨在是穷尽的或限于所公开的实施例。在不背离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择本文所使用的术语是为了最好地解释实施例的原理、实际应用或对市场上存在的技术改进，或为了使本领域的其他普通技术人员能够理解本文所公开的实施例。因此，本发明不局限于所描述和说明的确切形式和细节，而是落入所附权利要求的范围内。
Claims (24)
1.一种非易失性存储器结构，包括：
第一存储器元件(110)；
第二存储器元件(130)；
顶部接触(140)，其中所述顶部接触与所述第一存储器元件的顶部表面的至少一部分接触，并且其中所述顶部接触与所述第二存储器元件的顶部表面的至少一部分接触；以及
底部接触(100)，其中所述底部接触与所述第一存储器元件的底部表面的至少一部分接触，且其中所述底部接触与所述第二存储器元件的底部表面的至少一部分接触。
2.根据权利要求1所述的结构，其中所述第一存储器元件(110)和所述第二存储器元件(130)包括用于设置和重置操作的不同电导变化。
3.根据权利要求1所述的结构，其中所述第一存储器元件(110)和所述第二存储器元件(130)包括不同类型的忆阻存储器。
4.根据权利要求1所述的结构，其中所述第一存储器元件(110)包括相变存储器，且其中所述第二存储器元件(130)包括电阻式随机存取存储器。
5.根据权利要求1所述的结构，所述非易失性存储器结构的状态包括所述第一存储器元件和所述第二存储器元件的所述状态的组合。
6.一种非易失性存储器结构，包括：
所述非易失性存储器结构的第一端子；
所述非易失性存储器结构的第二端子；以及
第一存储元件和第二存储元件，其并联地位于所述第一端子与所述第二端子之间。
7.根据权利要求6所述的结构，其中所述第一存储器元件及所述第二存储器元件包括用于设置及复位操作的不同电导改变。
8.根据权利要求6所述的结构，其中所述第一存储器元件和所述第二存储器元件包括不同类型的忆阻存储器。
9.根据权利要求6所述的结构，其中所述第一存储器元件包括相变存储器，且其中所述第二存储器元件包括电阻式随机存取存储器。
10.根据权利要求6所述的结构，所述非易失性存储器结构的状态包括所述第一存储器元件和所述第二存储器元件的所述状态的组合。
11.一种非易失性存储器结构，包括；
与第二存储器元件并联的第一存储器元件，其中所述第一存储器元件包括第一类型的忆阻器，并且其中所述第二存储器元件包括第二类型的忆阻器；以及
所述非易失性存储器结构的状态包括所述第一类型的忆阻器和所述第二类型的忆阻器的状态的组合。
12.根据权利要求11所述的结构，其中所述第一存储器元件及所述第二存储器元件包括用于设置及复位操作的不同电导改变。
13.根据权利要求11所述的结构，其中所述第一存储器元件和所述第二存储器元件包括不同类型的忆阻存储器。
14.根据权利要求11所述的结构，其中所述第一存储器元件包括相变存储器，且其中所述第二存储器元件包括电阻式随机存取存储器。
15.一种非易失性存储器结构，包括：
第一存储器元件(125)，其环绕第二存储器元件(180)；
位于所述第一存储元件和所述第二存储元件之间的隔离物(170)；
与所述第一存储元件的底表面和所述第二存储元件的底表面接触的底部接触(100)；以及
与所述第一存储器元件的顶表面和所述第二存储器元件的顶表面接触的顶部接触(190)。
16.根据权利要求15所述的结构，其中所述第一存储器元件(125)和所述第二存储器元件(180)包括用于设置和复位操作的不同电导变化。
17.根据权利要求15所述的结构，其中所述第一存储元件(125)和所述第二存储元件(180)包括不同类型的忆阻存储器。
18.如权利要求15所述的结构，其中所述第一存储元件(125)包括相变存储器，且其中所述第二存储元件(180)包括电阻式随机存取存储器。
19.根据权利要求15所述的结构，所述非易失性存储器结构的状态包括所述第一存储器元件和所述第二存储器元件的所述状态的组合。
20.一种形成非易失性存储器的方法，包括：
从第一存储器材料堆叠图案化混合单元(S101)；
移除所述混合单元中的所述第一存储器材料堆叠的一部分(S102)；以及
在由所述第一存储器材料堆叠的所述移除部分产生的区域中形成第二存储器材料堆叠(S103)。
21.根据权利要求20所述的方法，其中所述第一存储器元件和所述第二存储器元件包括不同类型的忆阻存储器。
22.根据权利要求20所述的方法，其中所述第一存储器元件包括相变存储器，且其中所述第二存储器元件包括电阻式随机存取存储器。
23.根据权利要求20所述的方法，其中移除所述混合单元中的所述第一存储器材料堆叠的一部分包括：
在所述混合单元和环绕所述混合单元的ILD上沉积共形层；
在所述共形层上执行各向异性蚀刻，从而在所述ILD的侧壁上形成围绕所述混合单元并位于所述混合单元上方的间隔物；以及
移除未位于所述间隔物下方的所述第一存储器材料堆叠。
24.根据权利要求20所述的方法，其中在由所述第一存储器材料堆叠的所述移除部分产生的区域中形成第二存储器材料堆叠包括：
在所述混合单元上沉积共形层；
执行所述共形层的各向异性蚀刻以沿着所述第一存储器材料堆叠的垂直侧壁产生间隔物；以及
在所述第一存储器材料堆叠的所述移除部分的剩余区域中沉积第二存储器材料堆叠。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/949,909 | 2020-11-20 | ||
| US17/472,145 | 2021-09-10 | ||
| US17/472,145 US20230082961A1 (en) | 2021-09-10 | 2021-09-10 | Hybrid memory for neuromorphic applications |
| PCT/EP2021/081868 WO2022106422A1 (en) | 2020-11-20 | 2021-11-16 | Hybrid non-volatile memory cell |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116472790A true CN116472790A (zh) | 2023-07-21 |
Family
ID=85479620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180077969.7A Pending CN116472790A (zh) | 2020-11-20 | 2021-11-16 | 混合非易失性存储器单元 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20230082961A1 (zh) |
| CN (1) | CN116472790A (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9460785B2 (en) * | 2014-03-06 | 2016-10-04 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
| US9929204B2 (en) * | 2014-03-13 | 2018-03-27 | Samsung Electronics Co., Ltd. | Unit pixel of image sensor, image sensor including the same and method of manufacturing image sensor |
| US10454025B1 (en) * | 2018-06-13 | 2019-10-22 | International Business Machines Corporation | Phase change memory with gradual resistance change |
| US10903273B2 (en) * | 2019-01-04 | 2021-01-26 | International Business Machines Corporation | Phase change memory with gradual conductance change |
| JP2020150082A (ja) * | 2019-03-12 | 2020-09-17 | キオクシア株式会社 | 記憶装置 |
| US10998329B2 (en) * | 2019-05-23 | 2021-05-04 | Applied Materials, Inc. | Methods and apparatus for three dimensional NAND structure fabrication |
-
2021
- 2021-09-10 US US17/472,145 patent/US20230082961A1/en active Pending
- 2021-11-16 CN CN202180077969.7A patent/CN116472790A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20230082961A1 (en) | 2023-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10971683B2 (en) | Methods for forming narrow vertical pillars and integrated circuit devices having the same | |
| CN106992196B (zh) | 可变电阻存储器件 | |
| CN109786549B (zh) | 电阻式随机存取存储器器件 | |
| CN1967897B (zh) | 管型相变化存储器形成方法 | |
| US9236567B2 (en) | Resistive random access memory device | |
| US8618526B2 (en) | Nonvolatile memory device and manufacturing method thereof | |
| US10957742B2 (en) | Resistive random-access memory array with reduced switching resistance variability | |
| KR20160018761A (ko) | 선택 디바이스를 구비한 3차원 메모리 어레이 | |
| US8932897B2 (en) | Phase change memory cell | |
| CN110858623A (zh) | 可变电阻存储器件及其制造方法 | |
| US9627442B2 (en) | Horizontally oriented and vertically stacked memory cells | |
| WO2022106422A1 (en) | Hybrid non-volatile memory cell | |
| US11696518B2 (en) | Hybrid non-volatile memory cell | |
| CN116472790A (zh) | 混合非易失性存储器单元 | |
| CN116830201A (zh) | 具有双向阈值开关的相变存储单元 | |
| US20210028230A1 (en) | Crossbar array circuit with 3d vertical rram | |
| WO2017131642A1 (en) | Resistive memory cell including a selector | |
| US11963368B2 (en) | Resistive random access memory device | |
| US20230301213A1 (en) | Resistive switching memory cell | |
| US10886333B2 (en) | Memory structure including gate controlled three-terminal metal oxide components | |
| US7579210B1 (en) | Planar segmented contact |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |