CN116113313B - 相变存储器件及其制备方法 - Google Patents
相变存储器件及其制备方法 Download PDFInfo
- Publication number
- CN116113313B CN116113313B CN202310156109.3A CN202310156109A CN116113313B CN 116113313 B CN116113313 B CN 116113313B CN 202310156109 A CN202310156109 A CN 202310156109A CN 116113313 B CN116113313 B CN 116113313B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- electrode material
- fin
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008859 change Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title description 3
- 230000015654 memory Effects 0.000 claims abstract description 246
- 239000012782 phase change material Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 67
- 239000007772 electrode material Substances 0.000 claims description 220
- 239000000463 material Substances 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 150000002739 metals Chemical class 0.000 claims description 4
- 230000008569 process Effects 0.000 description 13
- 239000004020 conductor Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 2
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- -1 silicon nitride Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Abstract
本公开涉及相变存储器件及其制备方法。该相变存储器件包括存储单元，该存储单元包括：鳍；第一电极层，包括设置于鳍之下的第一部分和设置于鳍之上的第二部分，第一电极层的第一部分和第二部分接触以围绕鳍；相变材料层，设置于第一电极层的第二部分之上；以及第二电极层，设置于相变材料层之上。
Description
技术领域
本公开总体上涉及半导体领域，并且更具体而言，本公开涉及相变存储器件及其制备方法。
背景技术
相变存储器件(Phase Change Memory，PCM)作为一种非易失存储器，利用材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据，具有掉电不丢失数据、低功耗、高读写速度、高集成度等优秀特性，并且能够与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容，有望取代静态随机存取存储器(Static Random Access Memory，SRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和闪存(Flash)等当今主流产品而成为未来商用主流产品。
发明内容
根据本公开的一方面，提供了一种相变存储器件，包括存储单元，所述存储单元包括：鳍；第一电极层，包括设置于所述鳍之下的第一部分和设置于所述鳍之上的第二部分，所述第一电极层的所述第一部分和所述第二部分接触以围绕所述鳍；相变材料层，设置于所述第一电极层的所述第二部分之上；以及第二电极层，设置于所述相变材料层之上。
在一些实施例中，所述鳍的侧表面与底表面之间的夹角不大于90度。
在一些实施例中，所述第一电极层的所述第二部分的厚度与所述第二电极层的厚度相同。
在一些实施例中，所述鳍是绝缘的；或者所述鳍是导电的，使得所述第一电极层的接触所述鳍的各个位置是可经由所述鳍相互电连接的。
在一些实施例中，所述相变存储器件满足以下中的至少一种：所述鳍包括以下材料之一：氧化物、氮化物、金属；所述第一电极层和所述第二电极层各自包括氮化钛；所述相变材料层包括铁电材料。
在一些实施例中，所述相变存储器件还包括：第一电介质层，所述存储单元设置于所述第一电介质层之上；以及位于所述第一电介质层上方的第二电介质层，所述存储单元被所述第二电介质层覆盖；其中，所述第一电介质层包括电连接至所述第一电极层的所述第一部分的第一导电通孔，以及所述第二电介质层包括电连接至所述第二电极层的第二导电通孔。
在一些实施例中，所述相变存储器件包括设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。
在一些实施例中，所述存储单元的所述第一电极层的所述第二部分、所述相变材料层和所述第二电极层的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个所述存储单元中的相邻两个所述存储单元的鳍之间的间距超过所述有效单元厚度的两倍。
在一些实施例中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，以及所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由其第一电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其第二电极层与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
在一些实施例中，所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，其中，所述多个所述存储单元中的每个所述存储单元的第一电极层的第一部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
在一些实施例中，所述多个所述存储单元中的各个所述存储单元的第一电极层的第一部分形成连续的层，和/或所述多个所述存储单元中的各个所述存储单元的第一电极层的第二部分形成连续的层。
在一些实施例中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由其第一电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且其中，所述多个所述存储单元中的每个所述存储单元的第二电极层相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。
在一些实施例中，所述多个所述存储单元中的各个所述存储单元的第二电极层形成连续的层。
在一些实施例中，所述多个所述存储单元中的各个所述存储单元的相变材料层形成连续的层。
根据本公开的另一方面，提供了一种用于制备相变存储器件的方法，所述相变存储器件包括存储单元，所述方法包括通过以下操作形成所述相变存储器件的所述存储单元：形成第一电极材料层；在所述第一电极材料层之上形成鳍材料层，并刻蚀所述鳍材料层以形成鳍；在所述鳍之上形成第二电极材料层，所述第二电极材料层与所述第一电极材料层接触以围绕所述鳍；在所述第二电极材料层之上形成相变材料层；以及在所述相变材料层之上形成第三电极材料层。
在一些实施例中，所述鳍被形成为使得所述鳍的侧表面与底表面之间的夹角不大于90度。
在一些实施例中，所述第二电极材料层的厚度与所述第三电极材料层的厚度相同。
在一些实施例中，所述鳍被形成为是绝缘的；或者所述鳍被形成为导电的，使得所述第一电极材料层和所述第二电极材料层中的每一者的接触所述鳍的各个位置是可经由所述鳍相互电连接的。
在一些实施例中，所述方法满足以下中的至少一种：所述鳍材料层包括以下材料之一：氧化物、氮化物、金属；所述第一电极材料层、所述第二电极材料层与所述第三电极材料层各自包括氮化钛；所述相变材料层包括铁电材料。
在一些实施例中，在刻蚀所述鳍材料层以形成鳍之后，所述方法还包括：继续刻蚀所述第一电极材料层，以将所述第一电极材料层的不位于所述鳍下方的部分去除。
在一些实施例中，所述第二电极材料层、所述相变材料层与所述第三电极材料层的叠层的厚度是所述存储单元的有效单元厚度，并且其中，在形成所述第三电极材料层之后，所述方法还包括：刻蚀所述第二电极材料层、所述相变材料层与所述第三电极材料层，以将所述第二电极材料层、所述相变材料层与所述第三电极材料层的不位于所述鳍上方的部分的距离所述鳍超出所述有效单元厚度的区域去除。
在一些实施例中，在形成所述存储单元之前，所述方法还包括：形成第一电介质层，以及在所述第一电介质层中形成第一导电通孔，其中，所述存储单元设置于所述第一电介质层之上，并且所述第一电极材料层的位于所述鳍下方的部分电连接至所述第一导电通孔；以及，在形成所述存储单元之后，所述方法还包括：形成覆盖所述存储单元的第二电介质层，以及在所述第二电介质层中形成第二导电通孔，其中，所述第三电极材料层的位于所述鳍上方的部分电连接至所述第二导电通孔。
在一些实施例中，所述方法还包括形成设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。
在一些实施例中，刻蚀所述鳍材料层以形成鳍包括刻蚀所述鳍材料层以形成多个鳍，其中，形成所述第二电极材料层包括在所述多个鳍之上形成第二电极材料层，所述第二电极材料层与所述第一电极材料层接触以分别围绕所述多个鳍中的每个鳍，并且其中，所述多个鳍中的每个鳍、所述第一电极材料层的位于该鳍下方的部分、以及所述第二电极材料层、所述相变材料层、所述第三电极材料层中的每一者的位于该鳍上方的部分形成所述多个所述存储单元中的相应一个存储单元。
在一些实施例中，所述第二电极材料层、所述相变材料层与所述第三电极材料层的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个鳍中的相邻两个鳍之间的间距超过所述有效单元厚度的两倍。
在一些实施例中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，以及在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的鳍下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由所述第三电极材料层的位于该存储单元的鳍上方的部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
在一些实施例中，在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，其中，所述第一电极材料层的位于所述多个所述存储单元中的每个所述存储单元的鳍下方的部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由所述第三电极材料层的位于该存储单元的鳍上方的部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
在一些实施例中，所述第一电极材料层跨所述多个所述存储单元连续地延伸，和/或所述第二电极材料层跨所述多个所述存储单元连续地延伸；并且其中，所述第二电极材料层、所述相变材料层与所述第三电极材料层的叠层的厚度是所述存储单元的有效单元厚度，并且其中，在形成所述第三电极材料层之后，所述方法还包括：刻蚀所述相变材料层与所述第三电极材料层，以将所述相变材料层与所述第三电极材料层的不位于所述多个所述存储单元中的每个所述存储单元的鳍上方的部分的距离该存储单元的鳍超出所述有效单元厚度的区域去除。
在一些实施例中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的鳍下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且其中，所述第三电极材料层的位于所述多个所述存储单元中的每个所述存储单元的鳍上方的部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。
在一些实施例中，所述相变材料层跨所述多个所述存储单元连续地延伸，并且所述第三电极材料层跨所述多个所述存储单元连续地延伸；并且其中，在形成所述第二电极材料层之后并且在形成所述相变材料层之前，所述方法还包括：刻蚀所述第一电极材料层与所述第二电极材料层，以将所述第一电极材料层的不位于所述多个所述存储单元中的每个所述存储单元的鳍下方的部分和所述第二电极材料层的不位于所述多个所述存储单元中的每个所述存储单元的鳍上方的部分中的每一者的距离该存储单元的鳍超出所述第二电极材料层的厚度的区域去除。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。
附图说明
从结合附图示出的本公开的实施例的以下描述中，本公开的前述和其它特征和优点将变得清楚。附图结合到本文中并形成说明书的一部分，进一步用于解释本公开的原理并使本领域技术人员能够制造和使用本公开。其中：
图1示出了常规的相变存储器件的示例性结构的示意截面图；
图2示出了根据本公开的一些实施例的相变存储器件的示意截面图；
图3示出了当图2的相变存储器件的存储单元的第一电极层中存在断点时的示意截面图；
图4示出了根据本公开的一些实施例的相变存储器件的示意截面图；
图5示出了根据本公开的一些实施例的包括多个存储单元的相变存储器件的示意截面图；
图6A示出了根据本公开的另一些实施例的包括多个存储单元的相变存储器件的示意截面图；
图6B根据本公开的又一些实施例的包括多个存储单元的相变存储器件的示意截面图；
图7示出了根据本公开的一些实施例的用于制备相变存储器件的方法的流程图；
图8示出了根据本公开的另一些实施例的用于制备相变存储器件的方法的流程图；
图9A至图9G示出了与用于制备图5的相变存储器件的非限制性示例过程的相应步骤对应的器件的示意截面图；
图10A至图10G示出了与用于制备图6A的相变存储器件的非限制性示例过程的相应步骤对应的器件的示意截面图；
图11A至图11G示出了与用于制备图6B的相变存储器件的非限制性示例过程的相应步骤对应的器件的示意截面图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。
具体实施方式
下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
另外，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
图1示意性地示出了一种常规的相变存储器件10的示例性结构的截面图。应理解，图1仅示出了相变存储器件10的存储单元，而未示出相变存储器件10中可能还存在的其它部件，以免模糊此处讨论的重点。如图1所示，相变存储器件10的存储单元通常由第一电极层11、第二电极层13以及介于第一电极层11和第二电极层13之间的相变材料层12组成。一般认为，相变存储器件的器件性能与器件有效面积成正比，这是因为当器件有效面积越大时，器件在相同电压下能够存储的电荷量越大。器件有效面积可以视为第一电极层11、相变材料层12、第二电极层13的重叠区域的面积。因此，为了提升相变存储器件的器件性能，增大第一电极层11、相变材料层12、第二电极层13的重叠区域的面积可以是期望的。然而，在图1所示的器件结构中，增大第一电极层11、相变材料层12、第二电极层13的重叠区域的面积将不得不增大相变存储器件10在承载其的芯片上的占地面积，但是，这不仅会抑制芯片的小型化设计，也会阻碍其它器件在芯片上的布局，进而会降低芯片的集成度。
为此，本公开在一方面提供了一种改进的相变存储器件，其通过在存储单元中引入鳍(Fin)，使得存储单元的第一电极层、相变材料层和第二电极层不再是二维平面结构，而是具有围绕鳍延伸的三维立体结构，从而使得能够在不增大相变存储器件的占地面积的情况下增大相变存储器件的器件有效面积，进而提高相变存储器件的器件性能。
下面将结合附图详细描述根据本公开的一些实施例的相变存储器件。可以理解，实际的相变存储器件可能还存在其它部件，而为了避免模糊本公开的要点，附图没有示出且本文也不去讨论这些其它部件。
现在参考图2，其示出了根据本公开的一些实施例的相变存储器件的截面图。如图2所示，相变存储器件100可以包括存储单元，存储单元可以包括鳍110、第一电极层120、相变材料层130以及第二电极层140。第一电极层120包括设置于鳍110之下的第一部分121和设置于鳍110之上的第二部分122。第一电极层120的第一部分121和第二部分122接触以围绕鳍110。相变材料层130设置于第一电极层120的第二部分122之上。第二电极层140设置于相变材料层130之上。结合图2可以清楚地明白，在器件占地面积相同的情况下，鳍110的存在使得相变存储器件100的器件有效面积相比于不存在鳍110的情况而增大，并且增大的量基本对应于鳍110的截面形状的非底边长度之和与底边长度之差，从而使得相变存储器件100在相同电压下能够存储更多的电荷，进而使得相变存储器件100的灵敏度、稳定性、可靠性得到提高并且使用寿命延长。
在一些实施例中，鳍110的侧表面与底表面之间的夹角α可以不大于90度，在一些示例中还可以小于90度，这可以促进后续利用某些工艺在鳍110上形成膜层。另外，虽然鳍110的截面形状在图2中被图示为梯形，但这仅仅是示例性的而非限制性的，鳍110的截面形状可以采取任何合适的形状，例如三角形、五边形等。鳍110的截面形状也不限于是凸多边形，其也可以是合适的凹多边形，例如，图2所示的鳍110的截面形状的顶边也可以被修改为V形、M形等，这相比于修改前可能能够实现鳍110的截面形状的更大的非底边长度之和，进而实现进一步增大的器件有效面积。在一些实施例中，鳍110的一个或多个角可以被倒角或圆化。可以根据实际的器件需求来合适地设计鳍110的尺寸。在器件占地面积一定的情况下，鳍110的纵横比可以被设计得尽可能大。例如，在一些示例中，鳍110的纵横比可以大于1：1，或者大于1.5：1，或者大于2：1，或者大于3：1。
在一些实施例中，鳍110可以是绝缘的，例如可以由氧化物(诸如氧化锌、氧化锡、氧化硅等)、氮化物(诸如氮化硅、氮化镓、氮化铝等)等任何合适的绝缘材料形成。在一些实施例中，鳍110可以是导电的，例如可以由金属(诸如铝、铜、银等)等任何合适的导电材料形成。在鳍110是导电的情况下，第一电极层120的接触鳍110的各个位置是可经由鳍110相互电连接的，这在一定程度上可以弥补第一电极层120在鳍110上的不理想沉积导致的缺陷所带来的问题。例如，在一些情况下，参考图3，在鳍110之上沉积形成第一电极层120的第二部分122时，在实际工艺中可能会在第二部分122中不期望地产生一个或多个断点1231。断点1231可能会影响第一电极层的第二部分122的导电连续性。具体地，在图3中，第一电极层120的第二部分122的子部分S1和S3与第一电极层120的第一部分121(外部可经由第一部分121向存储单元施加电信号)保持电连接，第一电极层120的第二部分122的子部分S2由于介于两个断点1231之间，从而既不能经由子部分S1与第一部分121电连接，又不能经由子部分S3与第一部分121电连接，这使得子部分S2所对应的器件面积面临不能贡献器件有效面积的风险。但是，在鳍110是导电的情况下，子部分S2可以经由鳍110与子部分S1、子部分S3和第一部分121中的每一者相互电连接，从而使得子部分S2所对应的器件面积仍能贡献器件有效面积，最终器件有效面积相比于不存在断点时的变化很小或几乎没有变化。
可以根据实际的器件需求来合适地设计相变存储器件100的各膜层的厚度，例如通常可以在几十埃米至几百埃米的数量级。在一些实施例中，第一电极层120的第二部分122的厚度与第二电极层140的厚度可以相同。在一些实施例中，第一电极层120的第一部分121的厚度、第一电极层120的第二部分122的厚度与第二电极层140的厚度可以相同。第一电极层120和第二电极层140可以包括任何合适的材料，例如但不限于钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物以及前述各项的任意组合。在一些实施例中，第一电极层120和第二电极层140可以包括相同的材料，例如都包括氮化钛。在一些实施例中，第一电极层120和第二电极层140可以包括不同的材料，例如其中一者包括氮化钛而另一者包括金属。相变材料层130可以包括任何合适的相变材料，例如但不限于铁电材料。在一些实施例中，所述铁电材料包括氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者。
在一些实施例中，例如如图4所示，相变存储器件100还可以包括在其上设置存储单元的第一电介质层150和/或覆盖存储单元的第二电介质层160。第二电介质层160可以位于第一电介质层150上方。第一电介质层150可以包括电连接至存储单元的第一电极层120的第一部分121的第一导电通孔151。第二电介质层160也可以包括电连接至存储单元的第二电极层140的第二导电通孔161。在一些实施例中，第一电介质层150和第二电介质层160的材料可以包括氧化物(诸如氧化硅等)或氮化物(诸如氮化硅)等，并且第一导电通孔151和第二导电通孔161的材料可以包括金属(诸如钨等)等。
虽然在图4中仅示出了一个存储单元，但是可以理解的是，根据实际需要，相变存储器件100可以被配置为包括两个或更多个存储单元，这些存储单元可以以任何合适的方式(例如但不限于阵列)布局于相变存储器件100中。
在一些实施例中，相变存储器件可以包括设置于第一电介质层150之上并且被第二电介质层160覆盖的多个存储单元。例如，如图5所示，相变存储器件包括设置于第一电介质层150之上并且被第二电介质层160覆盖的三个存储单元，其中第一存储单元包括鳍110、第一电极层120(包括第一部分121和第二部分122)、相变材料层130、第二电极层140，第二存储单元包括鳍110’、第一电极层120’(包括第一部分121’和第二部分122’)、相变材料层130’、第二电极层140’，并且第三存储单元包括鳍110”、第一电极层120”(包括第一部分121”和第二部分122”)、相变材料层130”、第二电极层140”。
相变存储器件的多个存储单元可以是彼此间隔开的。假设存储单元的第一电极层的第二部分、相变材料层和第二电极层的叠层的厚度是存储单元的有效单元厚度Ts，则在一些实施例中，多个存储单元中的相邻两个存储单元(例如，第一存储单元与第二存储单元，第二存储单元与第三存储单元)的鳍之间的间距Df可以超过有效单元厚度Ts的两倍。若相邻两个存储单元具有不同的有效单元厚度Ts，则相邻两个存储单元的鳍之间的间距Df可以超过这两个相邻存储单元的有效单元厚度Ts之和。
在一些实施例中，第一电介质层可以包括与多个存储单元对应的多个第一导电通孔，以及第二电介质层可以包括与多个存储单元对应的多个第二导电通孔。此外，多个存储单元中的每个存储单元可以经由其第一电极层的第一部分与多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其第二电极层与多个第二导电通孔中的相应一个第二导电通孔电连接。例如，如图5所示，第一电介质层150包括与三个存储单元对应的三个第一导电通孔151、151’、151”，第二电介质层160包括与三个存储单元对应的三个第二导电通孔161、161’、161”，第一存储单元经由其第一电极层120的第一部分121与第一导电通孔151电连接并且经由其第二电极层140与第二导电通孔161电连接，第二存储单元经由其第一电极层120’的第一部分121’与第一导电通孔151’电连接并且经由其第二电极层140’与第二导电通孔161’电连接，第三存储单元经由其第一电极层120”的第一部分121”与第一导电通孔151”电连接并且经由其第二电极层140”与第二导电通孔161”电连接。
在图5中，每个存储单元都具有专属的导电通孔来分别引出其顶侧电极和底侧电极。在一些情况下，还可以通过让两个或更多个存储单元共享导电通孔来减少电路工艺复杂性、减少电路控制复杂性并提高逻辑电路多元性，同时还可以保证每个存储单元的独立控制。
在一些实施例中，第二电介质层可以包括与多个存储单元对应的多个第二导电通孔，多个存储单元中的每个存储单元的第一电极层的第一部分可以相互电连接并且共同地电连接至第一电介质层中的第一导电通孔，并且多个存储单元中的每个存储单元可以经由其第二电极层与多个第二导电通孔中的相应一个第二导电通孔电连接。例如，参考图6A，第二电介质层160包括与三个存储单元对应的三个第二导电通孔161、161’、161”，第一电介质层150包括一个第一导电通孔151，第一存储单元经由其第二电极层140与第二导电通孔161电连接，第二存储单元经由其第二电极层140’与第二导电通孔161’电连接，第三存储单元经由其第二电极层140”与第二导电通孔161”电连接。此外，第一存储单元的第一电极层120的第一部分121、第二存储单元的第一电极层120’的第一部分121’、第三存储单元的第一电极层120”的第一部分121”相互电连接并且共同地电连接至第一电介质层150中的第一导电通孔151。在一些实施例中，各个存储单元的第一电极层的第一部分可以形成连续的层，和/或各个存储单元的第一电极层的第二部分可以形成连续的层。例如，在图6A中，第一存储单元的第一电极层120的第一部分121、第二存储单元的第一电极层120’的第一部分121’、第三存储单元的第一电极层120”的第一部分121”形成连续的层从而实现相互电连接，和/或第一存储单元的第一电极层120的第二部分122、第二存储单元的第一电极层120’的第二部分122’、第三存储单元的第一电极层120”的第二部分122”形成连续的层从而实现第一存储单元的第一电极层120的第一部分121、第二存储单元的第一电极层120’的第一部分121’、第三存储单元的第一电极层120”的第一部分121”的相互电连接。
在另一些实施例中，第一电介质层可以包括与多个存储单元对应的多个第一导电通孔，多个存储单元中的每个存储单元可以经由其第一电极层的第一部分与多个第一导电通孔中的相应一个第一导电通孔电连接，并且多个存储单元中的每个存储单元的第二电极层可以相互电连接并且共同地电连接至第二电介质层中的第二导电通孔。例如，参考图6B，第一电介质层150包括与三个存储单元对应的三个第一导电通孔151、151’、151”，第二电介质层160包括一个第二导电通孔161，第一存储单元经由其第一电极层120的第一部分121与第一导电通孔151电连接，第二存储单元经由其第一电极层120’的第一部分121’与第一导电通孔151’电连接，第三存储单元经由其第一电极层120”的第一部分121”与第一导电通孔151”电连接。此外，第一存储单元的第二电极层140、第二存储单元的第二电极层140’、第三存储单元的第二电极层140”相互电连接并且共同地电连接至第二电介质层160中的第二导电通孔161。在一些实施例中，各个存储单元的第二电极层可以形成连续的层。在一些实施例中，各个存储单元的相变材料层也可以形成连续的层。例如，在图6B中，第一存储单元的第二电极层140、第二存储单元的第二电极层140’、第三存储单元的第二电极层140”形成连续的层从而实现相互电连接，此外第一存储单元的相变材料层130、第二存储单元的相变材料层130’、第三存储单元的相变材料层130”也形成了连续的层。
本公开在另一方面提供了一种用于制备包括存储单元的相变存储器件的方法。如图7所示，用于制备相变存储器件的方法200可以包括通过以下操作形成相变存储器件的存储单元：在步骤S202处，形成第一电极材料层；在步骤S204处，在第一电极材料层之上形成鳍材料层，并刻蚀鳍材料层以形成鳍；在步骤S206处，在鳍之上形成第二电极材料层，第二电极材料层与第一电极材料层接触以围绕鳍；在步骤S208处，在第二电极材料层之上形成相变材料层；以及在步骤S210处，在相变材料层之上形成第三电极材料层。
在一些实施例中，在步骤S204处鳍可以被形成为使得鳍的侧表面与底表面之间的夹角不大于90度。在一些实施例中，鳍可以被形成为是绝缘的；或者鳍可以被形成为导电的，使得第一电极材料层和第二电极材料层中的每一者的接触鳍的各个位置是可经由鳍相互电连接的。在一些实施例中，第二电极材料层的厚度与第三电极材料层的厚度可以相同。在一些实施例中，鳍材料层可以包括以下材料之一：氧化物、氮化物、金属。在一些实施例中，第一电极材料层、第二电极材料层与第三电极材料层各自可以包括钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅或透明导电氧化物或者前述各项的任意组合。在一些实施例中，相变材料层可以包括铁电材料。在一些实施例中，所述铁电材料包括氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者。
在一些实施例中，例如参考图8，在刻蚀鳍材料层以形成鳍(步骤S204)之后，方法200还可以包括：在步骤S205处，继续刻蚀第一电极材料层，以将第一电极材料层的不位于鳍下方的部分去除。步骤S205不是必须的，在步骤S205中去除的那部分第一电极材料层也可以留待后续形成了第二电极材料层之后与第二电极材料层一起处理。
在一些实施例中，例如参考图8，在形成第三电极材料层(步骤S210)之后，方法200还可以包括：在步骤S215处，刻蚀第二电极材料层、相变材料层与第三电极材料层，以将第二电极材料层、相变材料层与第三电极材料层的不位于鳍上方的部分的距离鳍超出有效单元厚度Ts的区域去除。可以理解，如果在步骤S204之后未执行步骤S205，则在步骤S215处还可以刻蚀第一电极材料层以将第一电极材料层的不位于鳍下方的部分的距离鳍超出有效单元厚度Ts的区域去除。步骤S215是为了限定出单个存储单元。
在一些实施例中，例如参考图8，在通过图7所示的步骤形成存储单元之前，方法200还可以包括：在步骤S211处，形成第一电介质层；在步骤S212处，在第一电介质层中形成第一导电通孔。这样，后续在通过图7所示的步骤形成存储单元时，存储单元可以设置于第一电介质层之上，并且第一电极材料层的位于鳍下方的部分可以被配置为电连接至第一导电通孔。
在一些实施例中，例如参考图8，在通过图7所示的步骤形成存储单元之后，方法200还可以包括：在步骤S213处，形成覆盖存储单元的第二电介质层；在步骤S214处，在第二电介质层中形成第二导电通孔。这样，第二导电通孔可以被配置为与第三电极材料层的位于鳍上方的部分电连接。
方法200还可以包括形成设置于第一电介质层之上并且被第二电介质层覆盖的多个存储单元。为了形成多个存储单元，在一些实施例中，步骤S204处的刻蚀鳍材料层以形成鳍可以包括刻蚀鳍材料层以形成多个鳍，步骤S206的形成第二电极材料层可以包括在该多个鳍之上形成第二电极材料层，使得第二电极材料层与第一电极材料层接触以分别围绕该多个鳍中的每个鳍。由此，该多个鳍中的每个鳍，第一电极材料层的位于该鳍下方的部分，以及第二电极材料层、相变材料层、第三电极材料层中的每一者的位于该鳍上方的部分，一起形成了多个存储单元中的相应一个存储单元。在一些实施例中，该多个鳍中的相邻两个鳍之间的间距可以超过存储单元的有效单元厚度Ts的两倍。
在一些实施例中，步骤S212处的在第一电介质层中形成第一导电通孔可以包括在第一电介质层中形成与多个存储单元对应的多个第一导电通孔，使得每个存储单元可以经由第一电极材料层的位于该存储单元的鳍下方的部分与该多个第一导电通孔中的相应一个第一导电通孔电连接，以及步骤S214处的在第二电介质层中形成第二导电通孔可以包括在第二电介质层中形成与多个存储单元对应的多个第二导电通孔，使得每个存储单元可以经由第三电极材料层的位于该存储单元的鳍上方的部分与该多个第二导电通孔中的相应一个第二导电通孔电连接。
在另一些实施例中，第一电极材料层的位于每个存储单元的鳍下方的部分可以被形成为相互电连接并且共同地电连接至步骤S212处在第一电介质层中形成的第一导电通孔，以及步骤S214处的在第二电介质层中形成第二导电通孔可以包括在第二电介质层中形成与多个存储单元对应的多个第二导电通孔，使得每个存储单元可以经由第三电极材料层的位于该存储单元的鳍上方的部分与该多个第二导电通孔中的相应一个第二导电通孔电连接。具体地，在一些示例中，第一电极材料层可以被形成为跨该多个存储单元连续地延伸，和/或第二电极材料层可以被形成为跨该多个存储单元连续地延伸，并且在这种情况下，在形成第三电极材料层(步骤S210)之后，方法200还可以替代步骤S215包括：刻蚀相变材料层与第三电极材料层，以将相变材料层与第三电极材料层的不位于每个存储单元的鳍上方的部分的距离该存储单元的鳍超出有效单元厚度Ts的区域去除。
在又一些实施例中，步骤S212处的在第一电介质层中形成第一导电通孔可以包括在第一电介质层中形成与多个存储单元对应的多个第一导电通孔，使得每个存储单元可以经由第一电极材料层的位于该存储单元的鳍下方的部分与该多个第一导电通孔中的相应一个第一导电通孔电连接，以及第三电极材料层的位于每个存储单元的鳍上方的部分可以被形成为相互电连接并且共同地电连接至步骤S214处在第二电介质层中形成的第二导电通孔。具体地，在一些示例中，第三电极材料层可以被形成为跨该多个存储单元连续地延伸，可选地相变材料层也可以被形成为跨该多个存储单元连续地延伸，并且在这种情况下，在形成第二电极材料层(步骤S206)之后并且在形成相变材料层(步骤S208)之前，方法200还可以包括：刻蚀第一电极材料层与第二电极材料层，以将第一电极材料层的不位于每个存储单元的鳍下方的部分和第二电极材料层的不位于每个存储单元的鳍上方的部分中的每一者的距离该存储单元的鳍超出第二电极材料层的厚度的区域去除。可以理解，如果在步骤S206之前执行了步骤S205的话，则这里只需要刻蚀第二电极材料层而无需再处理第一电极材料层。在这里通过刻蚀限定了存储单元之后，后续无需再执行步骤S215。
方法的实施例可以类似于前述相变存储器件的各个实施例，在此不再赘述。
下面分别结合图9A至图9G、图10A至图10G和图11A至图11G描述用于制备图5、图6A和图6B的相变存储器件的非限制性示例过程。为了简洁起见，对于类似部件，图中仅对其中之一进行了标注。在本文中，例如可以通过各种合适的沉积手段(包括但不限于原子层沉积、化学气相沉积、物理气相沉积等)来形成相应膜层，并且可以采用任何合适的刻蚀手段(包括但不限于干法刻蚀或湿法刻蚀等)来进行刻蚀，在此不多赘述。
图9A至图9G描述了用于制备图5的相变存储器件的非限制性示例过程。如图9A所示，形成第一电介质层1500。第一电介质层1500可以形成在任何合适的衬底(图中未示出，包括但不限于单晶硅、多晶硅、砷化镓、蓝宝石、石英、碳化硅、绝缘体上硅(Silicon oninsulator，SOI)等)上。还如图9A所示，在形成好的第一电介质层1500中刻蚀出多个通孔并向通孔填充导电材料(诸如但不限于钨)以形成多个第一导电通孔1510。如图9B所示，在第一电介质层1500之上依次形成第一电极材料层1210和鳍材料层1100。如图9C所示，刻蚀鳍材料层1100以形成图案化的鳍材料层1100，该图案化的鳍材料层1100包括多个鳍。还如图9C所示，进一步刻蚀第一电极材料层1210以将第一电极材料层1210的不位于鳍下方的部分去除。第一电极材料层1210的位于每个鳍下方的部分分别与相应一个第一导电通孔电连接。接下来，如图9D所示，在图案化的鳍材料层1100之上形成第二电极材料层1220，第二电极材料层1220与经刻蚀的第一电极材料层1210接触以分别围绕图案化的鳍材料层1100中的每个鳍。在一些示例中，在形成第二电极材料层1220时，例如当第二电极材料层1220包括氮化钛时，可以先通过物理气相沉积形成第二电极材料层1220的下部部分，再通过原子层沉积形成第二电极材料层1220的上部部分。如图9E所示，在第二电极材料层1220之上依次形成相变材料层1300和第三电极材料层1400。如图所示，第二电极材料层1220、相变材料层1300、第三电极材料层1400均适形于图案化的鳍材料层1100，从而具有三维立体结构。在一些示例中，在形成第三电极材料层1400时，例如当第三电极材料层1400包括氮化钛时，可以先通过原子层沉积形成第三电极材料层1400的下部部分，再通过物理气相沉积形成第三电极材料层1400的上部部分。随后，如图9F所示，刻蚀第二电极材料层1220、相变材料层1300和第三电极材料层1400，从而去除第二电极材料层1220、相变材料层1300与第三电极材料层1400的不位于每个鳍上方的部分的距离该鳍超出有效单元厚度Ts的区域，使得所形成的多个存储单元彼此间隔开。如图9G所示，形成第二电介质层1600以覆盖所形成的多个存储单元，并且在第二电介质层1600中刻蚀出多个通孔并向通孔填充导电材料以形成多个第二导电通孔1610，每个存储单元可以经由第三电极材料层1400的位于该存储单元的鳍上方的部分与相应一个第二导电通孔电连接。
图10A至图10G描述了用于制备图6A的相变存储器件的非限制性示例过程。与前述过程类似之处在此不多赘述。如图10A所示，形成第一电介质层1500，以及在形成好的第一电介质层1500中刻蚀出一个通孔并向通孔填充导电材料以形成一个第一导电通孔1510。如图10B所示，在第一电介质层1500之上依次形成第一电极材料层1210和鳍材料层1100。如图10C所示，刻蚀鳍材料层1100以形成图案化的鳍材料层1100，该图案化的鳍材料层1100包括多个鳍。还如图10C所示，进一步刻蚀第一电极材料层1210以将第一电极材料层1210的不位于鳍下方的部分去除。接下来，如图10D所示，在图案化的鳍材料层1100之上形成第二电极材料层1220，第二电极材料层1220与经刻蚀的第一电极材料层1210接触以分别围绕图案化的鳍材料层1100中的每个鳍。如图10E所示，在第二电极材料层1220之上依次形成相变材料层1300和第三电极材料层1400。如图所示，第二电极材料层1220、相变材料层1300、第三电极材料层1400均适形于图案化的鳍材料层1100，从而具有三维立体结构。随后，如图10F所示，刻蚀相变材料层1300和第三电极材料层1400，从而去除相变材料层1300与第三电极材料层1400的不位于每个鳍上方的部分的距离该鳍超出有效单元厚度Ts的区域。这时，第二电极材料层1220仍然是连续层，从而将第一电极材料层1210的位于每个鳍下方的部分相互电连接，进而共同连接到第一导电通孔1510。如图10G所示，形成第二电介质层1600以覆盖所形成的多个存储单元，并且在第二电介质层1600中刻蚀出多个通孔并向通孔填充导电材料以形成多个第二导电通孔1610，每个存储单元可以经由第三电极材料层1400的位于该存储单元的鳍上方的部分与相应一个第二导电通孔电连接。
图11A至图11G描述了用于制备图6B的相变存储器件的非限制性示例过程。与前述过程类似之处在此不多赘述。如图11A所示，形成第一电介质层1500，以及在形成好的第一电介质层1500中刻蚀出多个通孔并向通孔填充导电材料以形成多个第一导电通孔1510。如图11B所示，在第一电介质层1500之上依次形成第一电极材料层1210和鳍材料层1100。如图11C所示，刻蚀鳍材料层1100以形成图案化的鳍材料层1100，该图案化的鳍材料层1100包括多个鳍。还如图11C所示，进一步刻蚀第一电极材料层1210以将第一电极材料层1210的不位于鳍下方的部分去除。第一电极材料层1210的位于每个鳍下方的部分分别与相应一个第一导电通孔电连接。接下来，如图11D所示，在图案化的鳍材料层1100之上形成第二电极材料层1220，第二电极材料层1220与经刻蚀的第一电极材料层1210接触以分别围绕图案化的鳍材料层1100中的每个鳍。如图11E所示，刻蚀第二电极材料层1220，以将第二电极材料层1220的不位于每个鳍上方的部分的距离该鳍超出第二电极材料层1220的厚度的区域去除。如图11F所示，在第二电极材料层1220之上依次形成相变材料层1300和第三电极材料层1400。如图所示，第二电极材料层1220、相变材料层1300、第三电极材料层1400均适形于图案化的鳍材料层1100，从而具有三维立体结构。如图11G所示，形成第二电介质层1600以覆盖所形成的多个存储单元，并且在第二电介质层1600中刻蚀出一个通孔并向通孔填充导电材料以形成一个第二导电通孔1610，每个存储单元可以共同地经由第三电极材料层1400与第二导电通孔1610电连接。
在说明书及权利要求中的词语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”、“高”、“低”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其它取向上操作。例如，在附图中的装置倒转时，原先描述为在其它特征“之上”的特征，此时可以描述为在其它特征“之下”。装置还可以以其它方式定向(旋转90度或在其它方位)，此时将相应地解释相对空间关系。
在说明书及权利要求中，称一个元件位于另一元件“之上”、“附接”至另一元件、“连接”至另一元件、“耦合”至另一元件、“耦接”至另一元件、或“接触”另一元件等时，该元件可以直接位于另一元件之上、直接附接至另一元件、直接连接至另一元件、直接耦合至另一元件、直接耦接至另一元件或直接接触另一元件，或者可以存在一个或多个中间元件。相对照的是，称一个元件“直接”位于另一元件“之上”、“直接附接”至另一元件、“直接连接”至另一元件、“直接耦合”至另一元件、“直接耦接”至另一元件或“直接接触”另一元件时，将不存在中间元件。在说明书及权利要求中，一个特征布置成与另一特征“相邻”，可以指一个特征具有与相邻特征重叠的部分或者位于相邻特征上方或下方的部分。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
如本文所使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任何和所有组合。本文中使用的术语只是出于描述特定实施例的目的，并不旨在限制本公开。如本文中使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚指示。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其它各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。可以以任何方式和/或与其它实施例的方面或元件相结合地组合以上公开的所有实施例的方面和元件，以提供多个附加实施例。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (30)
1.一种相变存储器件，包括
存储单元，所述存储单元包括：
鳍；
第一电极层，包括设置于所述鳍之下的第一部分和设置于所述鳍之上的第二部分，所述第一电极层的所述第一部分和所述第二部分接触以围绕所述鳍；
相变材料层，设置于所述第一电极层的所述第二部分之上；以及
第二电极层，设置于所述相变材料层之上，
其中，所述第一电极层的所述第二部分、所述相变材料层和所述第二电极层的叠层沿所述鳍的截面形状的非底边连续地延伸。
2.如权利要求1所述的相变存储器件，其中，所述鳍的侧表面与底表面之间的夹角不大于90度。
3.如权利要求1所述的相变存储器件，其中，所述第一电极层的所述第二部分的厚度与所述第二电极层的厚度相同。
4.如权利要求1所述的相变存储器件，其中，
所述鳍是绝缘的；或者
所述鳍是导电的，使得所述第一电极层的接触所述鳍的各个位置是可经由所述鳍相互电连接的。
5.如权利要求1所述的相变存储器件，其中，所述相变存储器件满足以下中的至少一种：
所述鳍包括以下材料之一：氧化物、氮化物、金属；
所述第一电极层和所述第二电极层各自包括氮化钛；
所述相变材料层包括铁电材料。
6.如权利要求1所述的相变存储器件，还包括：
第一电介质层，所述存储单元设置于所述第一电介质层之上；以及
位于所述第一电介质层上方的第二电介质层，所述存储单元被所述第二电介质层覆盖，
其中，所述第一电介质层包括电连接至所述第一电极层的所述第一部分的第一导电通孔，以及所述第二电介质层包括电连接至所述第二电极层的第二导电通孔。
7.如权利要求6所述的相变存储器件，其中，所述相变存储器件包括设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。
8.如权利要求7所述的相变存储器件，其中，所述存储单元的所述第一电极层的所述第二部分、所述相变材料层和所述第二电极层的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个所述存储单元中的相邻两个所述存储单元的鳍之间的间距超过所述有效单元厚度的两倍。
9.如权利要求7所述的相变存储器件，
其中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，以及所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，并且
其中，所述多个所述存储单元中的每个所述存储单元经由其第一电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其第二电极层与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
10.如权利要求7所述的相变存储器件，
其中，所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，
其中，所述多个所述存储单元中的每个所述存储单元的第一电极层的第一部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且
其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
11.如权利要求10所述的相变存储器件，其中，所述多个所述存储单元中的各个所述存储单元的第一电极层的第一部分形成连续的层，和/或所述多个所述存储单元中的各个所述存储单元的第一电极层的第二部分形成连续的层。
12.如权利要求7所述的相变存储器件，
其中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，
其中，所述多个所述存储单元中的每个所述存储单元经由其第一电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且
其中，所述多个所述存储单元中的每个所述存储单元的第二电极层相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。
13.如权利要求12所述的相变存储器件，其中，所述多个所述存储单元中的各个所述存储单元的第二电极层形成连续的层。
14.如权利要求13所述的相变存储器件，其中，所述多个所述存储单元中的各个所述存储单元的相变材料层形成连续的层。
15.一种用于制备相变存储器件的方法，所述相变存储器件包括存储单元，所述方法包括通过以下操作形成所述相变存储器件的所述存储单元：
形成第一电极材料层；
在所述第一电极材料层之上形成鳍材料层，并刻蚀所述鳍材料层以形成鳍；
在所述鳍之上形成第二电极材料层，所述第二电极材料层与所述第一电极材料层接触以围绕所述鳍；
在所述第二电极材料层之上形成相变材料层；以及
在所述相变材料层之上形成第三电极材料层，
其中，所述第二电极材料层、所述相变材料层和所述第三电极材料层的叠层沿所述鳍的截面形状的非底边连续地延伸。
16.如权利要求15所述的方法，其中，所述鳍被形成为使得所述鳍的侧表面与底表面之间的夹角不大于90度。
17.如权利要求15所述的方法，其中，所述第二电极材料层的厚度与所述第三电极材料层的厚度相同。
18.如权利要求15所述的方法，其中，
所述鳍被形成为是绝缘的；或者
所述鳍被形成为导电的，使得所述第一电极材料层和所述第二电极材料层中的每一者的接触所述鳍的各个位置是可经由所述鳍相互电连接的。
19.如权利要求15所述的方法，其中，满足以下中的至少一种：
所述鳍材料层包括以下材料之一：氧化物、氮化物、金属；
所述第一电极材料层、所述第二电极材料层与所述第三电极材料层各自包括氮化钛；
所述相变材料层包括铁电材料。
20.如权利要求15所述的方法，其中，在刻蚀所述鳍材料层以形成鳍之后，所述方法还包括：继续刻蚀所述第一电极材料层，以将所述第一电极材料层的不位于所述鳍下方的部分去除。
21.如权利要求20所述的方法，其中，所述第二电极材料层、所述相变材料层与所述第三电极材料层的叠层的厚度是所述存储单元的有效单元厚度，并且
其中，在形成所述第三电极材料层之后，所述方法还包括：刻蚀所述第二电极材料层、所述相变材料层与所述第三电极材料层，以将所述第二电极材料层、所述相变材料层与所述第三电极材料层的不位于所述鳍上方的部分的距离所述鳍超出所述有效单元厚度的区域去除。
22.如权利要求15所述的方法，
其中，在形成所述存储单元之前，所述方法还包括：
形成第一电介质层，以及
在所述第一电介质层中形成第一导电通孔，
其中，所述存储单元设置于所述第一电介质层之上，并且所述第一电极材料层的位于所述鳍下方的部分电连接至所述第一导电通孔；以及
其中，在形成所述存储单元之后，所述方法还包括：
形成覆盖所述存储单元的第二电介质层，以及
在所述第二电介质层中形成第二导电通孔，
其中，所述第三电极材料层的位于所述鳍上方的部分电连接至所述第二导电通孔。
23.如权利要求22所述的方法，还包括形成设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。
24.如权利要求23所述的方法，
其中，刻蚀所述鳍材料层以形成鳍包括刻蚀所述鳍材料层以形成多个鳍，
其中，形成所述第二电极材料层包括在所述多个鳍之上形成第二电极材料层，所述第二电极材料层与所述第一电极材料层接触以分别围绕所述多个鳍中的每个鳍，并且
其中，所述多个鳍中的每个鳍、所述第一电极材料层的位于该鳍下方的部分、以及所述第二电极材料层、所述相变材料层、所述第三电极材料层中的每一者的位于该鳍上方的部分形成所述多个所述存储单元中的相应一个存储单元。
25.如权利要求24所述的方法，其中，所述第二电极材料层、所述相变材料层与所述第三电极材料层的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个鳍中的相邻两个鳍之间的间距超过所述有效单元厚度的两倍。
26.如权利要求24所述的方法，
其中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，以及在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，
其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的鳍下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由所述第三电极材料层的位于该存储单元的鳍上方的部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
27.如权利要求24所述的方法，
其中，在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，
其中，所述第一电极材料层的位于所述多个所述存储单元中的每个所述存储单元的鳍下方的部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且
其中，所述多个所述存储单元中的每个所述存储单元经由所述第三电极材料层的位于该存储单元的鳍上方的部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。
28.如权利要求27所述的方法，
其中，所述第一电极材料层跨所述多个所述存储单元连续地延伸，和/或所述第二电极材料层跨所述多个所述存储单元连续地延伸；并且
其中，所述第二电极材料层、所述相变材料层与所述第三电极材料层的叠层的厚度是所述存储单元的有效单元厚度，并且其中，在形成所述第三电极材料层之后，所述方法还包括：刻蚀所述相变材料层与所述第三电极材料层，以将所述相变材料层与所述第三电极材料层的不位于所述多个所述存储单元中的每个所述存储单元的鳍上方的部分的距离该存储单元的鳍超出所述有效单元厚度的区域去除。
29.如权利要求24所述的方法，
其中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，
其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的鳍下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且
其中，所述第三电极材料层的位于所述多个所述存储单元中的每个所述存储单元的鳍上方的部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。
30.如权利要求29所述的方法，
其中，所述相变材料层跨所述多个所述存储单元连续地延伸，并且所述第三电极材料层跨所述多个所述存储单元连续地延伸；并且
其中，在形成所述第二电极材料层之后并且在形成所述相变材料层之前，所述方法还包括：刻蚀所述第一电极材料层与所述第二电极材料层，以将所述第一电极材料层的不位于所述多个所述存储单元中的每个所述存储单元的鳍下方的部分和所述第二电极材料层的不位于所述多个所述存储单元中的每个所述存储单元的鳍上方的部分中的每一者的距离该存储单元的鳍超出所述第二电极材料层的厚度的区域去除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310156109.3A CN116113313B (zh) | 2023-02-23 | 2023-02-23 | 相变存储器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310156109.3A CN116113313B (zh) | 2023-02-23 | 2023-02-23 | 相变存储器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116113313A CN116113313A (zh) | 2023-05-12 |
| CN116113313B true CN116113313B (zh) | 2024-02-02 |
Family
ID=86261473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310156109.3A Active CN116113313B (zh) | 2023-02-23 | 2023-02-23 | 相变存储器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116113313B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271959A (zh) * | 2007-03-22 | 2008-09-24 | 财团法人工业技术研究院 | 相变存储装置 |
| CN103682094A (zh) * | 2013-12-11 | 2014-03-26 | 上海新安纳电子科技有限公司 | 一种相变存储器结构及其制备方法 |
| US9305974B1 (en) * | 2015-04-16 | 2016-04-05 | Stmicroelectronics, Inc. | High density resistive random access memory (RRAM) |
| US9553265B1 (en) * | 2016-01-14 | 2017-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM device with data storage layer having increased height |
| US10269868B1 (en) * | 2017-10-20 | 2019-04-23 | United Microelectronics Corp. | Semiconductor structure and the method of making the same |
| CN109786549A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器器件 |
| CN113228322A (zh) * | 2019-02-08 | 2021-08-06 | 国际商业机器公司 | 与电阻式存储器结构组合的垂直传输鳍式场效应晶体管 |
| CN115394914A (zh) * | 2022-06-06 | 2022-11-25 | 昕原半导体(杭州)有限公司 | 阻变随机存储器及其制备方法 |
| CN116828864A (zh) * | 2023-06-27 | 2023-09-29 | 上海积塔半导体有限公司 | 存储器件、存储设备和存储器件制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8895402B2 (en) * | 2012-09-03 | 2014-11-25 | Globalfoundries Singapore Pte. Ltd. | Fin-type memory |
| US8963116B2 (en) * | 2012-10-30 | 2015-02-24 | Globalfoundries Singapore Pte. Ltd. | Wrap around phase change memory |
| CN115867123A (zh) * | 2022-12-07 | 2023-03-28 | 厦门半导体工业技术研发有限公司 | 一种半导体器件及其制造方法 |
-
2023
- 2023-02-23 CN CN202310156109.3A patent/CN116113313B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101271959A (zh) * | 2007-03-22 | 2008-09-24 | 财团法人工业技术研究院 | 相变存储装置 |
| CN103682094A (zh) * | 2013-12-11 | 2014-03-26 | 上海新安纳电子科技有限公司 | 一种相变存储器结构及其制备方法 |
| US9305974B1 (en) * | 2015-04-16 | 2016-04-05 | Stmicroelectronics, Inc. | High density resistive random access memory (RRAM) |
| CN110600499A (zh) * | 2015-04-16 | 2019-12-20 | 意法半导体公司 | 高密度电阻性随机存取存储器（rram） |
| US9553265B1 (en) * | 2016-01-14 | 2017-01-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM device with data storage layer having increased height |
| US10269868B1 (en) * | 2017-10-20 | 2019-04-23 | United Microelectronics Corp. | Semiconductor structure and the method of making the same |
| CN109786549A (zh) * | 2017-11-13 | 2019-05-21 | 台湾积体电路制造股份有限公司 | 电阻式随机存取存储器器件 |
| CN113228322A (zh) * | 2019-02-08 | 2021-08-06 | 国际商业机器公司 | 与电阻式存储器结构组合的垂直传输鳍式场效应晶体管 |
| CN115394914A (zh) * | 2022-06-06 | 2022-11-25 | 昕原半导体(杭州)有限公司 | 阻变随机存储器及其制备方法 |
| CN116828864A (zh) * | 2023-06-27 | 2023-09-29 | 上海积塔半导体有限公司 | 存储器件、存储设备和存储器件制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116113313A (zh) | 2023-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9620712B2 (en) | Concave word line and convex interlayer dielectric for protecting a read/write layer | |
| US9929180B2 (en) | Semiconductor device | |
| US20200118929A1 (en) | Semiconductor memory device | |
| JP7345568B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| TW569397B (en) | Dram cell arrangement with vertical MOS transistors and method for its fabrication | |
| US9666799B2 (en) | Concave word line and convex interlayer dielectric for protecting a read/write layer | |
| US7799596B2 (en) | Phase change memory device and method for manufacturing the same | |
| JP2015028982A (ja) | 不揮発性記憶装置およびその製造方法 | |
| JP2024045286A (ja) | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
| KR20210076967A (ko) | 3차원 메모리 장치의 소스 컨택 구조 및 그 제조 방법 | |
| US10163980B2 (en) | Resistive memory array and fabricating method thereof | |
| US11581337B2 (en) | Three-dimensional memory device and manufacturing method thereof | |
| US20160087197A1 (en) | Non-volatile resistive random access memory crossbar devices with maximized memory element density and methods of forming the same | |
| JP7330301B2 (ja) | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 | |
| KR102521269B1 (ko) | 3차원 메모리 소자 및 방법 | |
| US20150280121A1 (en) | Non-volatile memory device and methods for fabricating the same | |
| US8927389B2 (en) | Semiconductor devices and methods of fabricating the same | |
| CN113380947A (zh) | 一种半导体集成电路器件及其制造方法 | |
| CN116113313B (zh) | 相变存储器件及其制备方法 | |
| CN110010619B (zh) | 三维半导体元件及其制造方法 | |
| CN217214718U (zh) | 三维存储器件 | |
| TWI497490B (zh) | 使用釕／矽二極體之交叉點記憶體 | |
| US11600664B2 (en) | Memory devices and methods of forming memory devices | |
| CN116096222A (zh) | 相变存储器件及其制备方法 | |
| TWI786760B (zh) | 半導體裝置及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |