JP7330301B2 - 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 - Google Patents
接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 Download PDFInfo
- Publication number
- JP7330301B2 JP7330301B2 JP2021571427A JP2021571427A JP7330301B2 JP 7330301 B2 JP7330301 B2 JP 7330301B2 JP 2021571427 A JP2021571427 A JP 2021571427A JP 2021571427 A JP2021571427 A JP 2021571427A JP 7330301 B2 JP7330301 B2 JP 7330301B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory device
- source
- cutting
- support structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Description
22 ソース領域
100 3Dメモリデバイス
102 基板
104 区域、ソースコンタクト
104’ 区域、ソースコンタクト
108 連結層
108’ 連結層
110 チャネル構造
111 スタック構造、メモリスタック
114 切断層
115 キャップ層
123 導体層
124 絶縁層
125 誘電キャップ層
220 支持構造
221 部分スタック
223 導体部分
224 絶縁部分
225 スペーサ層
232 接着層
232a、232b、232c、232d、232e、232f、232g 接着部分
255 スペーサ層
302、306、308 パターン
510 切断開口
520 開口
533 初期犠牲層
534 初期絶縁層
610 誘電性材料
710 接着材料
810 導電性材料
910 切断構造
1010 キャップ材料
1104 スリット開口
1110 初期支持構造
1120 スリット構造
1123 犠牲部分
1104 絶縁部分
1123 犠牲部分
1124 絶縁部分
1132 接着材料
1200 構造
1223 導体部分
1510 接着層
1610 導電性材料
2100 メモリデバイス
2102 基板
2104 チャネル構造
2106-1 GLS
2106-2 GLS
2111 メモリスタック
d1 切断層114の幅
d2 支持構造の幅
D1 パターン306の長さ
D2 パターン302の長さ
W1 パターン306の幅
W2 パターン302の幅
Claims (47)
- 基板にわたるメモリスタックであって、交互の複数の導体層および複数の絶縁層を備えるメモリスタックと、
前記メモリスタックにおいて鉛直に延びる複数のチャネル構造と、
前記メモリスタックにおいて延びるソース構造であって、
支持構造によって分離される第1のソースコンタクトおよび第2のソースコンタクト、ならびに、
接着層であって、前記接着層の少なくとも一部分が、前記支持構造を通じて延び、前記第1のソースコンタクトと前記第2のソースコンタクトとの間にあり、前記第1のソースコンタクトと前記第2のソースコンタクトとを導電的に連結する、接着層
を備えるソース構造と
を備える三次元(3D)メモリデバイス。 - 前記接着層は、
前記第1のソースコンタクトと前記支持構造との間の第1の部分と、
前記第2のソースコンタクトと前記支持構造との間の第2の部分と、
前記支持構造を通じて延び、前記第1の部分と前記第2の部分とを導電的に連結する第3の部分と
を備える、請求項1に記載の3Dメモリデバイス。 - 前記第1の部分は前記第1のソースコンタクトと接触し、
前記第2の部分は前記第2のソースコンタクトと接触する、請求項2に記載の3Dメモリデバイス。 - 前記第1のソースコンタクトにわたる第1の連結層と、
前記第2のソースコンタクトにわたる第2の連結層と
をさらに備え、
前記支持構造は、前記接着層の前記第3の部分にわたって切断層を備え、
前記切断層は前記第1の連結層と前記第2の連結層との間にある、請求項2または3に記載の3Dメモリデバイス。 - 前記第1の連結層、前記第2の連結層、または前記切断層のうちの少なくとも1つは、タングステン、コバルト、アルミニウム、銅、ケイ化物、またはポリシリコンのうちの少なくとも1つを含む、請求項4に記載の3Dメモリデバイス。
- 前記接着層は、
前記第1の連結層と前記切断層との間の第4の部分と、
前記第2の連結層と前記切断層との間の第5の部分と
を備え、
前記第4の部分および前記第5の部分は前記第3の部分と導電的に連結される、請求項4または5に記載の3Dメモリデバイス。 - 前記支持構造は、
前記切断層にわたって接触するキャップ層であって、前記第1の連結層と前記第2の連結層との間にあり、前記第1の連結層と前記第2の連結層とを分離するキャップ層を備える、請求項6に記載の3Dメモリデバイス。 - 前記キャップ層は酸化シリコンを含む、請求項7に記載の3Dメモリデバイス。
- 前記キャップ層の上面と、前記第1の連結層または前記第2の連結層の上面とが同一平面である、請求項7または8に記載の3Dメモリデバイス。
- 前記第4の部分は、前記第1の連結層と前記キャップ層との間で、前記支持構造に沿って鉛直に延びる、または、
前記第5の部分は、前記第2の連結層と前記キャップ層との間で、前記支持構造に沿って鉛直に延びる、請求項7から9のいずれか一項に記載の3Dメモリデバイス。 - 前記接着層は、
前記第1の連結層と前記第1のソースコンタクトとの間の第6の部分と、
前記第2の連結層と前記第2のソースコンタクトとの間の第7の部分と
を備え、
前記第6の部分および前記第7の部分は前記第3の部分と導電的に連結される、請求項6から10のいずれか一項に記載の3Dメモリデバイス。 - 前記ソース構造が沿って延びる横方向に沿って、前記切断層の幅が、前記接着層の前記第3の部分の下における前記支持構造の幅より小さい、請求項4から11のいずれか一項に記載の3Dメモリデバイス。
- 前記支持構造は交互の複数の導体部分および複数の絶縁部分を備える、請求項1から12のいずれか一項に記載の3Dメモリデバイス。
- 前記複数の導体部分の各々は、前記ソース構造と隣接するメモリブロックにおける対応する導体層と接触し、
前記複数の絶縁部分の各々は、前記ソース構造と隣接する前記メモリブロックにおける対応する絶縁層と接触する、請求項13に記載の3Dメモリデバイス。 - 前記交互の複数の導体部分および絶縁部分と接触するスペーサ層をさらに備える、請求項13または14に記載の3Dメモリデバイス。
- 前記第1のソースコンタクトまたは前記第2のソースコンタクトはポリシリコンを含む、請求項1から15のいずれか一項に記載の3Dメモリデバイス。
- 前記接着層は、Ti、Ta、Cr、W、TiNx、TaNx、CrNx、WNx、TiSixNy、TaSixNy、CrSixNy、またはWSixNyのうちの少なくとも1つを含む、請求項1から16のいずれか一項に記載の3Dメモリデバイス。
- 前記複数のチャネル構造は、前記基板と接触して導電的に連結されるエピタキシャル部分と、前記エピタキシャル部分と接触して導電的に連結される半導体チャネルと、前記半導体チャネルと接触して導電的に連結されるドレイン構造とを各々が備える、請求項1から17のいずれか一項に記載の3Dメモリデバイス。
- 基板にわたるメモリスタックであって、交互の複数の導体層および複数の絶縁層を備えるメモリスタックと、
前記メモリスタックにおいて鉛直に延びる複数のチャネル構造と、
前記メモリスタックにおいて横方向に沿って平行に延びる複数のソース構造であって、
前記横方向に沿って配置される複数のソースコンタクト、
前記横方向に沿って配置され、2つの隣接するソースコンタクトを各々が分離する複数の支持構造、および、
前記支持構造のうちの少なくとも1つによって分離される前記複数のソースコンタクトのうちの少なくとも2つを導電的に連結する接着層
を各々が備える複数のソース構造と
を備え、
前記接着層の少なくとも一部分が、前記複数のソースコンタクトのうちの前記少なくとも2つを導電的に連結するために、前記支持構造のうちの前記少なくとも1つを通じて延びる、三次元(3D)メモリデバイス。 - 対応するソースコンタクトに各々がわたっている複数の連結層であって、前記複数の連結層のうちの少なくとも2つは、前記接着層の少なくとも一部分に接触して導電的に連結される、複数の連結層をさらに備える、請求項19に記載の3Dメモリデバイス。
- 前記支持構造のうちの前記少なくとも1つは、
前記支持構造のうちの前記少なくとも1つを通じて延びる前記接着層の前記一部分にわたる切断層であって、前記複数の連結層のうちの前記少なくとも2つを分離する切断層を備える、請求項20に記載の3Dメモリデバイス。 - 前記接着層の少なくとも一部分が、前記切断層と、前記複数の連結層のうちの前記少なくとも2つの一方との間にある、請求項21に記載の3Dメモリデバイス。
- 前記支持構造のうちの前記少なくとも1つは、
前記切断層にわたって接触するキャップ層であって、前記複数の連結層のうちの前記少なくとも2つの間にあるキャップ層を備える、請求項21または22に記載の3Dメモリデバイス。 - 前記キャップ層は酸化シリコンを含む、請求項23に記載の3Dメモリデバイス。
- 前記キャップ層の上面と、前記複数の連結層のうちの前記少なくとも2つの一方の上面とが同一平面である、請求項23または24に記載の3Dメモリデバイス。
- 前記横方向に沿って、前記切断層の幅が、前記支持構造のうちの前記少なくとも1つを通じて延びる前記接着層の前記一部分の下における前記支持構造のうちの前記少なくとも1つの幅より小さい、請求項21から25のいずれか一項に記載の3Dメモリデバイス。
- 前記支持構造のうちの前記少なくとも1つは交互の複数の導体部分および複数の絶縁部分を備える、請求項19から26のいずれか一項に記載の3Dメモリデバイス。
- 前記複数の導体部分の各々は、前記支持構造のうちの前記少なくとも1つを備える前記ソース構造と隣接するメモリブロックにおける対応する導体層と接触し、
前記複数の絶縁部分の各々は、前記支持構造のうちの前記少なくとも1つを備える前記ソース構造と隣接する前記メモリブロックにおける対応する絶縁層と接触する、請求項27に記載の3Dメモリデバイス。 - 前記交互の複数の導体部分および絶縁部分と接触するスペーサ層をさらに備える、請求項27または28に記載の3Dメモリデバイス。
- 前記複数のソースコンタクトはポリシリコンを含む、請求項19から29のいずれか一項に記載の3Dメモリデバイス。
- 前記接着層は、Ti、Ta、Cr、W、TiNx、TaNx、CrNx、WNx、TiSixNy、TaSixNy、CrSixNy、またはWSixNyのうちの少なくとも1つを含む、請求項19から30のいずれか一項に記載の3Dメモリデバイス。
- 前記複数のチャネル構造は、前記基板と接触して導電的に連結されるエピタキシャル部分と、前記エピタキシャル部分と接触して導電的に連結される半導体チャネルと、前記半導体チャネルと接触して導電的に連結されるドレイン構造とを各々が備える、請求項19から31のいずれか一項に記載の3Dメモリデバイス。
- 三次元(3D)メモリデバイスを形成するための方法であって、
スタック構造に切断構造を形成するステップであって、前記スタック構造は、交互の複数の初期犠牲層および複数の初期絶縁層を備える、ステップと、
スリット構造および初期支持構造を形成するために、前記切断構造に隣接する前記スタック構造の一部分を除去するステップであって、前記初期支持構造は前記スリット構造を複数のスリット開口へと分割する、ステップと、
前記複数のスリット開口を通じて前記初期支持構造に複数の導体部分を形成するステップと、
前記複数のスリット開口の各々においてソースコンタクトを形成するステップと、
支持構造を形成するために前記初期支持構造の一部分を除去するステップであって、前記支持構造は、前記支持構造を通じて延びる接着部分を備える、ステップと、
前記複数のスリット開口の各々において前記ソースコンタクトにわたって接着層を形成するステップであって、少なくとも2つの接着層が、前記支持構造を通じて延びる前記接着部分に導電的に連結される、ステップと
を含む方法。 - 前記切断構造を形成するステップは、
前記スタック構造に切断開口を形成するステップと、
前記切断開口に誘電性材料を堆積させるステップと
を含む、請求項33に記載の方法。 - 前記切断開口を形成するステップは、上選択ゲート(TSG)切断を形成するのと同じ工程においてである、請求項34に記載の方法。
- 前記切断構造を形成するステップは、
前記誘電性材料にわたって接着材料を堆積させるステップと、
前記切断開口を満たすために前記接着材料にわたって導電性材料を堆積させるステップと
を含む、請求項34または35に記載の方法。 - 前記切断構造を形成するステップは、
前記切断構造を形成するために、堆積させられた前記導電性材料の一部と、堆積させられた前記接着材料の一部とを除去するステップを含む、請求項36に記載の方法。 - 前記切断構造を形成するステップの後、前記切断構造および前記スタック構造にわたってキャップ材料を堆積させるステップをさらに含む、請求項33から37のいずれか一項に記載の方法。
- 前記切断構造に隣接する、堆積させられた前記キャップ材料の一部分を、前記スリット構造および前記初期支持構造を形成するために前記切断構造に隣接する前記スタック構造の一部分を除去するのと同じ工程において除去するステップをさらに含む、請求項38に記載の方法。
- 前記スタック構造が基板にわたって設けられ、
前記スリット構造および前記初期支持構造を形成するために、前記切断構造に隣接する前記スタック構造の前記一部分を除去するステップは、
前記基板を露出させる前記スリット構造を形成するために、横方向に沿って前記切断構造に隣接する前記スタック構造の一部分を除去するステップを含む、請求項33から39のいずれか一項に記載の方法。 - 前記複数の導体部分を形成するステップは、
複数のリセス部分を形成するために、前記複数のスリット開口を通じて、前記初期支持構造における複数の犠牲部分を除去するステップと、
前記複数のリセス部分を満たして前記複数の導体部分を形成するために、導体材料を堆積させるステップと
を含む、請求項33から40のいずれか一項に記載の方法。 - 前記初期支持構造の周りにスペーサを形成するステップをさらに含む、請求項33から41のいずれか一項に記載の方法。
- 前記スペーサにわたって接着材料を堆積させるステップであって、堆積させられた前記接着材料は前記接着層の一部を形成する、ステップをさらに含む、請求項42に記載の方法。
- 前記ソースコンタクトを形成するステップは、
それぞれの前記スリット開口を満たすためにポリシリコンを堆積させるステップ、
を含む、請求項33から43のいずれか一項に記載の方法。 - 前記支持構造を形成するために前記初期支持構造の一部分を除去するステップは、前記接着部分を露出させるために前記初期支持構造の上方部をエッチバックするステップを含む、請求項33から44のいずれか一項に記載の方法。
- 前記初期支持構造の前記上方部をエッチバックするステップの後、接着材料を、堆積させられた前記接着材料が、露出させられた前記接着部分と接触するように、エッチバックされた前記初期支持構造にわたって堆積させるステップをさらに含む、請求項45に記載の方法。
- 連結層を、前記連結層のうちの少なくとも2つが少なくとも2つのスリット開口におけるソースコンタクトに導電的に連結されるように、前記複数のスリット開口の各々における堆積させられた前記接着材料にわたって形成するステップをさらに含む、請求項46に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/CN2019/103860 WO2021035738A1 (en) | 2019-08-30 | 2019-08-30 | Three-dimensional memory device with source contacts connected by adhesion layer and methods for forming the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022535517A JP2022535517A (ja) | 2022-08-09 |
JP7330301B2 true JP7330301B2 (ja) | 2023-08-21 |
Family
ID=69341863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021571427A Active JP7330301B2 (ja) | 2019-08-30 | 2019-08-30 | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US11094713B2 (ja) |
JP (1) | JP7330301B2 (ja) |
KR (1) | KR20220002467A (ja) |
CN (1) | CN110770904B (ja) |
TW (1) | TWI706516B (ja) |
WO (1) | WO2021035738A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111448660B (zh) | 2020-03-02 | 2021-03-23 | 长江存储科技有限责任公司 | 具有源极结构的三维存储器件及其形成方法 |
CN111341786B (zh) * | 2020-03-11 | 2023-07-28 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
WO2021212446A1 (en) * | 2020-04-24 | 2021-10-28 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory devices with drain-select-gate cut structures and methods for forming the same |
CN112234066B (zh) * | 2020-10-15 | 2021-12-17 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160079254A1 (en) | 2014-09-12 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20160240548A1 (en) | 2015-02-17 | 2016-08-18 | Macronix International Co., Ltd. | Memory device and method for fabricating the same |
US20170047334A1 (en) | 2015-08-11 | 2017-02-16 | Sandisk Technologies Inc. | Three-dimensional memory devices containing memory block bridges |
US20170194345A1 (en) | 2015-12-30 | 2017-07-06 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US20190043883A1 (en) | 2017-03-07 | 2019-02-07 | Yangtze Memory Technologies Co., Ltd. | Word line structure of three-dimensional memory device |
CN110176461A (zh) | 2019-06-17 | 2019-08-27 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060089635A (ko) * | 2005-02-04 | 2006-08-09 | 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 | 구리 배선층의 형성방법 |
US7848145B2 (en) * | 2007-03-27 | 2010-12-07 | Sandisk 3D Llc | Three dimensional NAND memory |
US7745265B2 (en) * | 2007-03-27 | 2010-06-29 | Sandisk 3D, Llc | Method of making three dimensional NAND memory |
US8237213B2 (en) * | 2010-07-15 | 2012-08-07 | Micron Technology, Inc. | Memory arrays having substantially vertical, adjacent semiconductor structures and the formation thereof |
US8503213B2 (en) * | 2011-01-19 | 2013-08-06 | Macronix International Co., Ltd. | Memory architecture of 3D array with alternating memory string orientation and string select structures |
KR101997269B1 (ko) * | 2013-06-24 | 2019-07-05 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
TWI521682B (zh) * | 2013-10-18 | 2016-02-11 | 旺宏電子股份有限公司 | 積體電路及其製造方法與操作方法 |
US9449983B2 (en) * | 2013-12-19 | 2016-09-20 | Sandisk Technologies Llc | Three dimensional NAND device with channel located on three sides of lower select gate and method of making thereof |
US9209031B2 (en) * | 2014-03-07 | 2015-12-08 | Sandisk Technologies Inc. | Metal replacement process for low resistance source contacts in 3D NAND |
KR20150116995A (ko) * | 2014-04-09 | 2015-10-19 | 삼성전자주식회사 | 수직형 메모리 장치 |
TWI569374B (zh) * | 2014-05-23 | 2017-02-01 | 旺宏電子股份有限公司 | 積體電路及其操作方法與製造方法 |
US9530781B2 (en) * | 2014-12-22 | 2016-12-27 | Sandisk Technologies Llc | Three dimensional NAND memory having improved connection between source line and in-hole channel material as well as reduced damage to in-hole layers |
US9799670B2 (en) * | 2015-11-20 | 2017-10-24 | Sandisk Technologies Llc | Three dimensional NAND device containing dielectric pillars for a buried source line and method of making thereof |
KR102630954B1 (ko) * | 2016-11-08 | 2024-01-31 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
KR102432894B1 (ko) * | 2017-11-17 | 2022-08-17 | 삼성전자주식회사 | 반도체 소자 |
CN109314118B (zh) * | 2018-08-21 | 2019-11-08 | 长江存储科技有限责任公司 | 具有贯穿阵列触点的三维存储器件及其形成方法 |
WO2020061827A1 (en) * | 2018-09-26 | 2020-04-02 | Yangtze Memory Technologies Co., Ltd. | 3d memory device and method for forming 3d memory device |
CN109742083B (zh) * | 2019-01-02 | 2021-08-31 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
CN109904170B (zh) * | 2019-02-14 | 2020-11-17 | 长江存储科技有限责任公司 | 存储器件及其制造方法 |
US11152298B2 (en) * | 2019-06-04 | 2021-10-19 | International Business Machines Corporation | Metal via structure |
CN110112134B (zh) * | 2019-06-17 | 2020-05-19 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
KR20210154215A (ko) * | 2019-08-13 | 2021-12-20 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 소스 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 |
KR20220002438A (ko) * | 2019-08-13 | 2022-01-06 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 소스 구조를 갖는 3차원 메모리 디바이스 및 그 형성 방법 |
EP3921868B1 (en) * | 2019-08-13 | 2024-01-31 | Yangtze Memory Technologies Co., Ltd. | Three-dimensional memory device with source structure and methods for forming the same |
KR20220002492A (ko) * | 2019-08-30 | 2022-01-06 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 접착 층에 의해 접속된 소스 접점들을 갖는 3차원 메모리 디바이스 및 그 형성 방법들 |
-
2019
- 2019-08-30 WO PCT/CN2019/103860 patent/WO2021035738A1/en active Application Filing
- 2019-08-30 CN CN201980001952.6A patent/CN110770904B/zh active Active
- 2019-08-30 KR KR1020217038360A patent/KR20220002467A/ko active IP Right Grant
- 2019-08-30 JP JP2021571427A patent/JP7330301B2/ja active Active
- 2019-11-20 US US16/689,513 patent/US11094713B2/en active Active
- 2019-12-11 TW TW108145209A patent/TWI706516B/zh active
-
2021
- 2021-01-13 US US17/148,551 patent/US11758723B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20160079254A1 (en) | 2014-09-12 | 2016-03-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US20160240548A1 (en) | 2015-02-17 | 2016-08-18 | Macronix International Co., Ltd. | Memory device and method for fabricating the same |
US20170047334A1 (en) | 2015-08-11 | 2017-02-16 | Sandisk Technologies Inc. | Three-dimensional memory devices containing memory block bridges |
US20170194345A1 (en) | 2015-12-30 | 2017-07-06 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US20190043883A1 (en) | 2017-03-07 | 2019-02-07 | Yangtze Memory Technologies Co., Ltd. | Word line structure of three-dimensional memory device |
CN110176461A (zh) | 2019-06-17 | 2019-08-27 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US11094713B2 (en) | 2021-08-17 |
CN110770904A (zh) | 2020-02-07 |
WO2021035738A1 (en) | 2021-03-04 |
TWI706516B (zh) | 2020-10-01 |
US20210066336A1 (en) | 2021-03-04 |
US20210167084A1 (en) | 2021-06-03 |
US11758723B2 (en) | 2023-09-12 |
CN110770904B (zh) | 2021-08-13 |
KR20220002467A (ko) | 2022-01-06 |
TW202109763A (zh) | 2021-03-01 |
JP2022535517A (ja) | 2022-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI710059B (zh) | 具有在閘極線縫隙中的支撐結構的三維記憶體元件和其形成方法 | |
JP7345568B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7447152B2 (ja) | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 | |
JP7427686B2 (ja) | ゲート線スリットに支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7330301B2 (ja) | 接着層によって連結されるソースコンタクトを伴う三次元メモリデバイス、およびそれを形成するための方法 | |
JP7427685B2 (ja) | スリット構造に支持構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7317995B2 (ja) | ドレイン選択ゲートカット構造を備えた三次元メモリデバイスおよびこれを形成するための方法 | |
JP7394878B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7286794B2 (ja) | ソース構造を伴う三次元メモリデバイス、およびその三次元メモリデバイスを形成するための方法 | |
JP7325522B2 (ja) | 支持構造を伴う三次元メモリデバイスを形成するための方法、およびその結果もたらされる三次元メモリデバイス | |
CN111448660B (zh) | 具有源极结构的三维存储器件及其形成方法 | |
US20230282280A1 (en) | Three-dimensional memory devices and fabricating methods thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7330301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |