CN115394914A - 阻变随机存储器及其制备方法 - Google Patents
阻变随机存储器及其制备方法 Download PDFInfo
- Publication number
- CN115394914A CN115394914A CN202210629590.9A CN202210629590A CN115394914A CN 115394914 A CN115394914 A CN 115394914A CN 202210629590 A CN202210629590 A CN 202210629590A CN 115394914 A CN115394914 A CN 115394914A
- Authority
- CN
- China
- Prior art keywords
- random access
- access memory
- resistive random
- reram
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种阻变随机存储器及其制备方法,其中的阻变随机存储器包括:在底层上进行金属沉积,形成下电极金属结构,并对下电极金属结构进行刻蚀,形成规则分布的线状下电极;在下电极上形成ReRAM切换层;在ReRAM切换层上设置金属接触,以形成阻变随机存储器。利用上述发明能够简化存储器制备工艺,并提高存储器的加工质量。
Description
技术领域
本发明涉及半导体加工技术领域,更为具体地,涉及一种阻变随机存储器及其制备方法。
背景技术
目前,阻变随机存储器(ReRAM,Resistive Random Access Memory)基于其具有的高编程/擦写速度、高器件密度、可微缩、低功耗、抗辐射、断电后仍然能够保持数据、且与CMOS(Complementary Metal-Oxide Semiconductor)工艺兼容等一系列突出的优点,使其成为替代多晶硅浮栅(FG,Floating Gate)存储器的有力竞争者之一,其作为一种采用非电荷存储机制的存储器,在32nm工艺节点及以下的高端应用中,将有很大的发展空间。
然而,随着半导体器件集成度的不断提高,存储单元(Cell)的特征尺寸(CD,Critical Dimension)也越来越小,而堆叠度却在不断提高,从而导致蚀刻工艺的深宽比(AR,Aspect Ratio)越来越大,在金属蚀刻过程中,对其沉积/溅射(resputter)、清洗及及形貌(profile)控制变得愈发困难;此外,对于ReRAM蚀刻工艺,需要反应离子刻蚀(RIE,Reactive Ion Etch)、离子束刻蚀(IBE,Ion Beam Etch)和物理攻击(Bombardment)等工艺的相结合,多次蚀刻对ReRAM侧壁更是会造成多次损伤,导致制备工艺难度大,且性能不能得到保障等问题。
可知,现有的存储器制备方法和工艺面临着工艺复杂,整体成本高,制备周期长等问题。
因此目前亟需一种制备工艺,能够降低阻变随机存储器的制备难度,并提高制备质量。
发明内容
鉴于上述问题,本发明的目的是提供一种阻变随机存储器及其制备方法,以解决现有的制备工艺存在的工艺复杂,整体成本高,制备周期长等问题。
本发明提供的阻变随机存储器的制备方法,包括:在底层上进行金属沉积,形成下电极金属结构,并对下电极金属结构进行刻蚀,形成规则分布的线状下电极;在下电极上形成ReRAM切换层;在ReRAM切换层上设置金属接触,以形成阻变随机存储器。
此外,可选的技术方案是,在下电极上形成ReRAM切换层的过程包括:通过原子层沉积和/或化学气相沉积和/或物理气相沉积和/或蒸镀和/或溅镀和/或热生长的方式,在下电极上生长ReRAM切换层。
此外,可选的技术方案是,对位于相邻两个下电极之间的底部的ReRAM切换层进行去除,以使相邻两ReRAM切换层之间相互间隔设置。
此外,可选的技术方案是,ReRAM切换层呈鱼鳍结构分布。
此外,可选的技术方案是,在ReRAM切换层上设置金属接触的过程包括:在相邻两ReRAM切换层之间的间隙内填充导电材质,导电材质覆盖ReRAM切换层设置。
此外,可选的技术方案是,通过ALD、PVD、CVD、热生长、电镀、蒸镀或溅镀的方式填充导电材质。
此外,可选的技术方案是,ReRAM切换层的材料包括非金属、金属氧化物、金属氮化物以及惰性金属。
此外,可选的技术方案是,导电材质为Cu、W、Al、Co、Ru、Au、Ta、Ti、TaN、TiN中的至少任意一种。
另一方面,本发明还提供一种阻变随机存储器,利用上述阻变随机存储器的制备方法进行制备。
利用上述阻变随机存储器及其制备方法,在底层上进行金属沉积,形成下电极金属结构,并对下电极金属结构进行刻蚀,形成规则分布的线状下电极,然后直接在下电极上形成ReRAM切换层,并在ReRAM切换层上设置金属接触,能够简化阻变随机存储器的制备工艺,有效控制存储器的整体体积,利于产品的小型化发展趋势。
为了实现上述以及相关目的,本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而,这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外,本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明,并且随着对本发明的更全面理解,本发明的其它目的及结果将更加明白及易于理解。在附图中:
图1为根据本发明实施例的阻变随机存储器制备方法的流程图;
图2为根据本发明实施例的阻变随机存储器制备方法的原理图。
其中的附图标记包括:下电极金属结构1、底层2、下电极3、ReRAM切换层4、金属接触5。
在所有附图中相同的标号指示相似或相应的特征或功能。
具体实施方式
在下面的描述中,出于说明的目的,为了提供对一个或多个实施例的全面理解,阐述了许多具体细节。然而,很明显,也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中,为了便于描述一个或多个实施例,公知的结构和设备以方框图的形式示出。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
为详细描述本发明的阻变随机存储器及其制备方法,以下将结合附图对本发明的具体实施例进行详细描述。
图1示出了根据本发明实施例的阻变随机存储器制备方法的示意流程。
如图1所示,本发明实施例的阻变随机存储器制备方法,包括:
S110:在底层2上进行金属沉积,形成下电极金属结构1,并对下电极金属结构1进行刻蚀,形成规则分布的线状下电极3。
S120:在下电极3上形成ReRAM切换层4。
具体地,在下电极3上形成ReRAM切换层4的过程中,可通过原子层沉积和/或化学气相沉积和/或物理气相沉积和/或蒸镀和/或溅镀和/或热生长等多种方式,在下电极3上生长ReRAM切换层4。
此外,选择性地可将位于相邻两个下电极3之间的底部的ReRAM切换层4进行去除,以使相邻两ReRAM切换层4之间相互间隔设置,使得ReRAM切换层4仅覆盖在下电极3的两个侧面和顶面。
在本发明的一个具体实施方式中,ReRAM切换层4呈鱼鳍结构分布,该结构的ReRAM切换层4分布,能够有效的对相邻两下电极3之间的距离进行调整,缩小存储器的整体尺寸,并提高存储单元的密度;其中,当ReRAM切换层4和下电极3之间在外部加电作用下,形成电压差,即可实现存储,即形成一个存储单元。
其中,ReRAM切换层4的材料可包括非金属、金属氧化物、金属氮化物、金属化合物以及惰性金属等。
S130:在ReRAM切换层4上设置金属接触5,以形成阻变随机存储器。
具体地,在ReRAM切换层4上设置金属接触5的过程可包括:在相邻两ReRAM切换层4之间的间隙内填充导电材质,导电材质覆盖ReRAM切换层4,并填充在相邻连ReRAM切换层4之间的位置,进入形成整个的连接。
其中,进可通过ALD、PVD、CVD、热生长、电镀、蒸镀或溅镀等多种方式填充导电材质,该导电材质即可形成金属接触5。
作为具体示例,上述导电材质可选用Cu、W、Al、Co、Ru、Au、Ta、Ti、TaN、TiN中的至少任意一种。
作为具体示例,如图2所示的阻变随机存储器的制备方法,包括:
Step1:在底层2上进行金属沉积,形成下电极金属结构1;
Step2:对底层2上的下电极金属结构1进行刻蚀,形成规则分布且相互间隔的线状下电极3。
Step3:在下电极3上形成ReRAM切换层4,ReRAM切换层4包裹上电极设置,且相邻两ReRAM切换层4之间相互间隔。
Step4:在ReRAM切换层4上设置金属接触5,所述金属接触5覆盖ReRAM切换层4并填充在各ReRAM切换层4之间的孔隙内。
根据本发明的另一方面,提供一种阻变随机存储器,利用上述阻变随机存储器的制备方法进行制备。
需要说明的是,上述阻变随机存储器的实施例可参考阻变随机存储器的制备方法实施例中的描述,此处不再进行一一赘述。
根据上述本发明的阻变随机存储器及其制备方法,在底层上进行金属沉积,形成下电极金属结构,并对下电极金属结构进行刻蚀,形成规则分布的线状下电极,然后直接在下电极上形成ReRAM切换层,并直接在ReRAM切换层上设置金属接触,能够简化阻变随机存储器的制备工艺,有效控制存储器的整体体积,并缩短工艺周期,降低工艺成本;此外,通过设置鱼鳍状分布的ReRAM切换层结构,能够有效提高存储单元的密度及加工效率。
如上参照图1和图2以示例的方式描述根据本发明的阻变随机存储器及其制备方法。但是,本领域技术人员应当理解,对于上述本发明所提出的阻变随机存储器及其制备方法,还可以在不脱离本发明内容的基础上做出各种改进。因此,本发明的保护范围应当由所附的权利要求书的内容确定。
Claims (9)
1.一种阻变随机存储器的制备方法,其特征在于,包括:
在底层上进行金属沉积,形成下电极金属结构,并对所述下电极金属结构进行刻蚀,形成规则分布的线状下电极;
在所述下电极上形成ReRAM切换层;
在所述ReRAM切换层上设置金属接触,以形成所述阻变随机存储器。
2.如权利要求1所述的阻变随机存储器的制备方法,其特征在于,在所述下电极上形成ReRAM切换层的过程包括:
通过原子层沉积和/或化学气相沉积和/或物理气相沉积和/或蒸镀和/或溅镀和/或热生长的方式,在所述下电极上生长所述ReRAM切换层。
3.如权利要求2所述的阻变随机存储器的制备方法,其特征在于,
对位于相邻两个所述下电极之间的底部的ReRAM切换层进行去除,以使相邻两ReRAM切换层之间相互间隔设置。
4.如权利要求2所述的阻变随机存储器的制备方法,其特征在于,
所述ReRAM切换层呈鱼鳍结构分布。
5.如权利要求3所述的阻变随机存储器的制备方法,其特征在于,在所述ReRAM切换层上设置金属接触的过程包括:
在所述相邻两ReRAM切换层之间的间隙内填充导电材质,所述导电材质覆盖所述ReRAM切换层设置。
6.如权利要求5所述的阻变随机存储器的制备方法,其特征在于,
通过ALD、PVD、CVD、热生长、电镀、蒸镀或溅镀的方式填充所述导电材质。
7.如权利要求1所述的阻变随机存储器的制备方法,其特征在于,
所述ReRAM切换层的材料包括非金属、金属氧化物、金属氮化物以及惰性金属。
8.如权利要求5所述的阻变随机存储器的制备方法,其特征在于,
所述导电材质为Cu、W、Al、Co、Ru、Au、Ta、Ti、TaN、TiN中的至少任意一种。
9.一种阻变随机存储器,其特征在于,利用如权利要求1至9任一项所述的阻变随机存储器的制备方法进行制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210629590.9A CN115394914A (zh) | 2022-06-06 | 2022-06-06 | 阻变随机存储器及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210629590.9A CN115394914A (zh) | 2022-06-06 | 2022-06-06 | 阻变随机存储器及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115394914A true CN115394914A (zh) | 2022-11-25 |
Family
ID=84116037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210629590.9A Pending CN115394914A (zh) | 2022-06-06 | 2022-06-06 | 阻变随机存储器及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115394914A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116113313A (zh) * | 2023-02-23 | 2023-05-12 | 上海积塔半导体有限公司 | 相变存储器件及其制备方法 |
-
2022
- 2022-06-06 CN CN202210629590.9A patent/CN115394914A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116113313A (zh) * | 2023-02-23 | 2023-05-12 | 上海积塔半导体有限公司 | 相变存储器件及其制备方法 |
CN116113313B (zh) * | 2023-02-23 | 2024-02-02 | 上海积塔半导体有限公司 | 相变存储器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106992196B (zh) | 可变电阻存储器件 | |
US7851253B2 (en) | Phase change memory device and fabricating method | |
EP2802022A2 (en) | Method of making a resistive random access memory device with metal-doped resistive switching layer | |
KR102649489B1 (ko) | 가변 저항 메모리 소자 | |
US11094745B2 (en) | Variable resistance memory device and method of fabricating the same | |
CN110061130A (zh) | 硫属化合物存储器存取装置的自对准生长方法 | |
US11211427B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
US7989795B2 (en) | Phase change memory device and method for fabricating the same | |
US11245073B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
TW201921651A (zh) | 三維記憶體陣列 | |
CN115394914A (zh) | 阻变随机存储器及其制备方法 | |
US10777745B2 (en) | Switching element, variable resistance memory device, and method of manufacturing the switching element | |
US20170358626A1 (en) | Vertical memory structure with array interconnects and method for producing the same | |
US10803933B2 (en) | Self-aligned high density and size adjustable phase change memory | |
CN111969110B (zh) | 一种存储器及其制备方法 | |
CN115394912A (zh) | 阻变随机存储器及其制备方法 | |
CN101232074A (zh) | 相变存储装置及其制造方法 | |
US11502130B2 (en) | Variable resistance memory device and method of fabricating the same | |
CN110993637B (zh) | 可变电阻存储器件 | |
US8907315B2 (en) | Memory cells and methods of forming memory cells | |
CN115394915A (zh) | 阻变随机存储器及其制备方法 | |
CN112106136A (zh) | 用于3d相变存储单元以改善编程并增大阵列尺寸的新替换位线和字线方案 | |
US11177320B2 (en) | Variable resistance memory device and method of fabricating the same | |
US7579210B1 (en) | Planar segmented contact |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |