CN116828864A - 存储器件、存储设备和存储器件制备方法 - Google Patents
存储器件、存储设备和存储器件制备方法 Download PDFInfo
- Publication number
- CN116828864A CN116828864A CN202310771764.XA CN202310771764A CN116828864A CN 116828864 A CN116828864 A CN 116828864A CN 202310771764 A CN202310771764 A CN 202310771764A CN 116828864 A CN116828864 A CN 116828864A
- Authority
- CN
- China
- Prior art keywords
- memory device
- memory
- conductive
- cell
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000002161 passivation Methods 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 40
- 230000006386 memory function Effects 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 32
- 239000007772 electrode material Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 22
- 239000002131 composite material Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 15
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000012782 phase change material Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 25
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000010287 polarization Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 3
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000588731 Hafnia Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
本公开涉及一种存储器件、存储设备和存储器件制备方法。其中，存储器件包括：第一电介质部，所述第一电介质部具有一个或多个开孔，其中，所述一个或多个开孔中的每个开孔从所述第一电介质部的上表面向下延伸；以及存储单元，所述存储单元包括覆盖于所述一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于所述第一电介质部的上表面上的第二单元部分，其中，所述第二单元部分环绕所述第一单元部分并与所述第一单元部分相连。
Description
技术领域
本公开涉及存储技术领域，更具体地，涉及一种存储器件、存储设备和存储器件制备方法。
背景技术
随着信息技术的快速发展，对数据存储在速度、功耗、容量、可靠性等层面上提出了更高要求，存储技术也在不断地面临着新的挑战。在一些存储器件或设备中，存在集成度低、功耗大以及制造成本高等问题。因此，存在对存储技术进行改进的需求。
发明内容
本公开旨在提供一种存储器件、存储设备和存储器件制备方法，通过增大存储器件的有效面积，使其能够储存更多的极化电荷，从而提升存储器件的性能。
根据本公开的第一方面，提供了一种存储器件，包括：
第一电介质部，所述第一电介质部具有一个或多个开孔，其中，所述一个或多个开孔中的每个开孔从所述第一电介质部的上表面向下延伸；以及
存储单元，所述存储单元包括覆盖于所述一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于所述第一电介质部的上表面上的第二单元部分，其中，所述第二单元部分环绕所述第一单元部分并与所述第一单元部分相连。
在一些实施例中，所述存储单元包括在厚度方向上依次堆叠的第一电极部、存储功能部和第二电极部。
在一些实施例中，所述存储功能部由相变材料或铁电材料形成。
在一些实施例中，所述存储器件还包括：
第一布线层，所述第一布线层的至少一部分位于所述一个或多个开孔中的至少一个开孔的下方，且所述第一电极部与所述第一布线层电连接。
在一些实施例中，所述存储器件还包括：
一个或多个第一导电柱，所述一个或多个第一导电柱中的每个第一导电柱分别填充在所述一个或多个开孔中的相应的一个开孔中，且所述第二电极部与至少一个第一导电柱相连；以及
第二布线层，所述第二布线层位于所述第一电介质部的上方，且所述第二电极部经由所述至少一个第一导电柱与所述第二布线层电连接。
在一些实施例中，所述存储器件还包括：
钝化部，所述钝化部包括覆盖于所述第二单元部分的上表面上的第一钝化部分和覆盖于所述第一电介质部的上表面上的第二钝化部分，其中，所述第二钝化部分环绕所述第一钝化部分并与所述第一钝化部分相连。
在一些实施例中，所述钝化部具有一个或多个第一通孔，所述一个或多个第一通孔中的每个第一通孔分别与所述一个或多个第一导电柱中的相应的一个第一导电柱对准；
所述存储器件还包括：
第二电介质部，所述第二电介质部覆盖于所述钝化部的上表面上，其中，所述第二电介质部具有一个或多个第二通孔，所述一个或多个第二通孔中的每个第二通孔分别与所述一个或多个第一通孔中的相应的一个第一通孔对准；以及
一个或多个第二导电柱，其中，所述一个或多个第二导电柱中的每个第二导电柱分别填充在相应的一个第一通孔和相应的一个第二通孔中，并与相应的一个第一导电柱电连接；
其中，所述第二布线层位于所述第二电介质部的上表面上，且所述第二电极部经由至少一个第一导电柱和至少一个第二导电柱电连接至所述第二布线层。
在一些实施例中，开孔的在垂直于上下方向上的截面的尺寸自上至下逐渐减小。
在一些实施例中，开孔的在垂直于上下方向上的截面的形状呈圆形。
在一些实施例中，其中设有所述存储单元的第一单元部分的开孔的最小内直径大于所述存储单元的厚度的两倍。
在一些实施例中，其中设有所述存储单元的第一单元部分的开孔的内直径为0.1～0.3μm或0.3～0.5μm；和/或
其中设有所述存储单元的第一单元部分的开孔在上下方向上的深度为或/>
根据本公开的第二方面，提供了一种存储设备，包括如上所述的存储器件。
根据本公开的第三方面，提供了一种存储器件制备方法，包括：
提供第一电介质部，并对所述第一电介质部进行图案化刻蚀以形成一个或多个开孔，其中，所述一个或多个开孔中的每个开孔从所述第一电介质部的上表面向下延伸；
依次沉积第一电极材料层、存储功能材料层和第二电极材料层，以形成存储单元复合层；以及
对所述存储单元复合层进行图案化刻蚀以形成存储单元，其中，所述存储单元包括覆盖于所述一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于所述第一电介质部的上表面上的第二单元部分，且所述第二单元部分环绕所述第一单元部分并与所述第一单元部分相连。
在一些实施例中，依次沉积第一电极材料层、存储功能材料层和第二电极材料层包括：
通过原子层沉积法依次沉积第一电极材料层、存储功能材料层和第二电极材料层。
在一些实施例中，所述存储器件制备方法还包括：
在形成一个或多个开孔之前，形成第一布线层，其中，所述第一布线层的上表面的至少一部分暴露于所述一个或多个开孔中的至少一个开孔下方。
在一些实施例中，所述存储器件制备方法还包括：
在形成存储单元复合层之后，沉积第一导电材料件，其中，所述第一导电材料件包括填充在其中设有所述存储单元的第一单元部分的开孔中的第一导电柱和位于所述第一电介质部上方的第一导电部分；以及
在对所述存储单元复合层进行图案化刻蚀以形成存储单元之前，去除所述第一导电材料件的所述第一导电部分。
在一些实施例中，所述存储器件制备方法还包括：
在形成存储单元之后，依次沉积钝化材料层和第二电介质部；
基于第一刻蚀配方对所述第二电介质部进行图案化刻蚀以形成一个或多个第二通孔，其中，所述一个或多个第二通孔中的每个第二通孔分别与所述一个或多个开孔中的相应的一个开孔对准；
在所述钝化材料层的上表面已暴露于所述一个或多个第二通孔中的每个第二通孔下方的情况下，基于不同于所述第一刻蚀配方的第二刻蚀配方对所述钝化材料层进行刻蚀，以形成一个或多个第一通孔；
沉积第二导电材料件，其中，所述第二导电材料件包括一个或多个第二导电柱和覆盖于所述第二电介质部的上表面上的第二导电部分，其中，每个第二导电柱填充在相应的一个第一通孔和相应的一个第二通孔中；以及
去除所述第二导电材料件的所述第二导电部分。
在一些实施例中，所述存储器件制备方法还包括：
在形成第二导电柱之后，形成第二布线层，其中，所述第二布线层位于所述第二电介质部的上表面上，且所述第二布线层与所述一个或多个第二导电柱中的至少一个第二导电柱电连接。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其他特征及其优点将会变得更为清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1示出了一种存储器件的截面示意图；
图2示出了根据本公开的一示例性实施例的存储器件中第一电介质部和存储单元的截面示意图；
图3示出了根据本公开的一具体实施例中存储器件的第一电介质部的截面示意图；
图4示出了根据本公开的一具体实施例中存储器件的截面示意图；
图5示出了根据本公开的一示例性实施例的存储器件制备方法的流程示意图；
图6(a)至图6(n)示出了根据本公开的一具体实施例中存储器件的部分制备过程图。
注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应当注意，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本公开的示例性方式，而不是穷尽的方式。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
图1示意性地示出了一种具有平面结构的存储器件(存储单元)的截面示意图，在图1中省略了用于将存储器件与外部电路电连接的部件等。如图1所示，存储器件100可以包括基底110和在基底110上形成的存储单元120。其中，存储单元120可以包括依次沉积在基底110上的第一电极部121、存储功能部122和第二电极部123。这里，第一电极部121、存储功能部122和第二电极部123都呈平面膜层状布置。相应地，存储器件100的器件性能与由第一电极部121、存储功能部122和第二电极部123所决定的有效面积成正相关或成正比。换句话说，存储器件100的器件性能与第一电极部121、存储功能部122和第二电极部123三者的重叠区域的面积有关，重叠区域的面积越大，即存储器件100的有效面积越大，其极化面积也就越大，在相同电压下就能够存储更多的极化电荷，因而使得存储器件的灵敏度、稳定性和可靠性更好，且有助于延长存储器件的寿命。
然而，在平面结构的存储器件中，如果增大其有效面积，必然导致整个存储器件所占用的平面面积增大，不利于存储器件或包含该存储器件的存储设备的小型化和集成化，也可能使存储器件中的布线设计等较为困难，还可能导致成本的增加。
为了解决上述问题，本公开提出了一种存储器件，通过在基底中设置开孔，并且沿开孔的内表面设置存储单元的至少一部分，从而增大存储器件的有效面积，改善存储器件的性能。在本公开的一示例性实施例中，如图2所示，存储器件200可以包括第一电介质部210和存储单元220。其中，第一电介质部210可以作为基底的至少一部分，且第一电介质部210可以具有一个或多个开孔，每个开孔可以从第一电介质部210的上表面向下延伸。存储单元220可以包括覆盖于一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于第一电介质部210的上表面上的第二单元部分，且第二单元部分可以环绕第一单元部分并与第一单元部分相连。这里，存储单元220的第一单元部分可以适形于开孔从第一电介质部210的上表面向下延伸，从而增大了存储器件200的有效面积。也就是说，在占用相同的平面面积的情况下，与图1中的平面存储器件相比，图2所示的存储器件200的有效面积至少增加了开孔的内侧表面的面积。此外，存储单元220的第二单元部分环绕第一单元部分并与第一单元部分相连，或者说存储单元220的第二单元部分和第一单元部分可以整体形成为连续的膜层状结构，从而可以避免存储单元220的第一单元部分中各个层的顶部区域直接暴露所导致的容易短路、电连接困难等问题。作为非限制性示例，图2仅图示了第一电介质部210中的一个开孔，且该开孔内设有存储单元220的第一单元部分。然而，可以理解的是，第一电介质部210也可以具有多个开孔，这些开孔中的一个或多个开孔可以用于设置存储单元220的第一单元部分，在其他开孔中可以根据需要填充导电材料或介电材料以形成例如逻辑器件等的导电柱或介电柱，在此不作限制。此外，根据器件性能等方面的需要，第一电介质部中开设的多个开孔可以具有相同或不同的尺寸参数，在此不作限制。
在一些实施例中，如图3所示，第一电介质部210中的开孔211的在垂直于上下方向上的截面的尺寸可以自上至下逐渐减小，或者说，开孔211的侧表面与第一电介质部210的上表面之间的夹角可以大于90°。当在这样的开孔211中沉积存储单元220的第一单元部分时，由于开孔211上方的开口更大，因此可以有效地避免所沉积的材料堆积在开孔211的开口处而引起堵塞，从而使得第一单元部分能够很好地沿着开孔211的内表面适形地沉积，避免所沉积的材料与开孔211的内表面之间形成空隙，保证了很好的沉积质量。可以理解的是，在另一些实施例中，第一电介质部210中的开孔211的在垂直于上下方向上的截面的尺寸也可以是自上至下恒定的，或者说，开孔211的侧表面与第一电介质部210的上表面之间的夹角可以等于90°。
根据需要，第一电介质部210中形成的开孔211可以具有各种形状。在一些实施例中，开孔211的在垂直于上下方向上的截面的形状可以呈圆形，由于开孔211的内表面是基本上平滑的曲面，因此便于将存储单元220的第一单元部分适形地沉积在开孔211的内表面上，减少空隙等缺陷的形成。此外，也可以根据需要方便地计算和调整这样的开孔的尺寸参数。
在一些实施例中，如图2所示，其中设有存储单元220的第一单元部分的开孔211的最小内直径D可以大于存储单元220的厚度ds的两倍，尤其是可以大于存储单元220的位于开孔211内侧的第一单元部分的厚度ds的两倍，以便使存储单元220的第一单元部分能够被完整地沉积在开孔211的内表面上，从而使存储器件200相对于平面存储器件至少增加了开孔211的内侧表面面积的有效面积，此外，还便于利用设置在第一单元部分内侧的导电柱等将存储单元220的相应电极部与外电路电连接，如后文中还将详细阐述的。例如，其中设有存储单元220的第一单元部分的开孔211的内直径可以为0.1～0.5μm，在一具体示例中可以为0.3μm。
如图2所示，开孔211的在上下方向上的深度H也将对存储器件的有效面积造成影响。通常，开孔211的深度越深，存储器件的有效面积就可以在其所占据的平面面积不变的情况下变得越大，但是同时，开孔211的较大的深宽比可能会带来制备难度的上升，因此需要合理地确定开孔211的深度。例如，开孔的深度H可以为在一具体示例中可以为
在一些实施例中，如图2所示，存储单元220可以包括在厚度方向上依次堆叠的第一电极部221、存储功能部222和第二电极部223。其中，第一电极部221可以适形地沉积在开孔211的内表面上和第一电介质部210的上表面的围绕开孔的一部分上，且第一电极部221整体可以形成为连续的膜层状结构，存储功能部222可以适形地沉积在第一电极部221上且可以形成为连续的膜层状结构，以及第二电极部223可以适形地沉积在存储功能部222上且可以形成为连续的膜层状结构。通过第一电极部221和第二电极部223向其间的存储功能部222施加相应的电压，可以根据需要改变存储功能部222的电学状态，从而实现数据的存储。
在一些实施例中，存储器件200中的第一电极部221的各个部分的厚度可以是一致的，以简化第一电极部221的制备。此外，在存在多个存储单元220的情况下，这些存储单元220的多个第一电极部221也可以被连接在一起以形成整体的膜层状结构，并经由共同的导电结构连接到外电路等，以简化电路结构。
类似地，存储器件200中的存储功能部222的各个部分的厚度也可以是一致的，以简化存储功能部222的制备，其厚度例如可以在几十至几百埃的量级上。此外，不同存储单元220中的存储功能部222彼此物理地或电气地隔离，这样，每个存储单元220中的存储功能部222的电学状态可以被单独地控制，或者说各个存储单元220中的存储功能部222的电学状态可以是不同的，因而这些存储单元220能够各自存储相应的数据。可以理解的是，在同一存储单元220中的存储功能部222可以彼此物理地连接以形成连续的膜层状结构，这样，这个存储单元220中的存储功能部222的不同部分的电学状态将保持一致，从而存储相应的数据。
在一些实施例中，存储功能部222可以包括相变材料，相应的存储器件为相变存储器件(Phase Change Memory，PCM)。相变存储器件作为一种非易失存储器件，其利用材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据，具有掉电不丢失数据、低功耗、高读写速度、高集成度等优秀特性，并且能够与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容，有望取代静态随机存取存储器(Static Random Access Memory，SRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和闪存(Flash)等当今主流产品而成为未来商用主流产品。在一些具体示例中，存储功能部222可以包括铁电材料。铁电材料具有铁电性，铁电性是指在一定温度范围内材料会产生自发极化，而当温度高于某一临界值时，自发极化消失。因此，利用铁电材料的这种相变可以实现数据的存储。在一些具体示例中，可以采用氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者作为形成存储功能部222的材料。
如图2所示，在一些实施例中，第二电极部223可以适形地覆盖在存储功能部222上，且第二电极部223的位于开孔211内的部分可以不完全地填充整个开孔211，而是在第二电极部223的侧壁之间仍然可以保留一定的空间，以便后续在该空间中填充导电材料来形成相应的导电柱，进而实现第二电极部223与外电路之间的电连接。
类似地，存储器件200中的第二电极部223的各个部分的厚度可以是一致的，以简化第二电极部223的制备。此外，在存在多个存储单元220的情况下，这些存储单元220的多个第二电极部223也可以被连接在一起以形成整体的膜层状结构，并经由共同的导电结构连接到外电路等，以简化电路结构。可以理解的是，第二电极部223与第一电极部221可以由相同或不同的导电材料制成，以及第二电极部223与第一电极部221的厚度可以是相同或不同的，在此不作限制。其中，用于形成第一电极部221和/或第二电极部223的导电材料可以为导电金属或导电化合物等。在一些具体示例中，上述导电材料可以包括钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物中的至少一者。
在一些实施例中，如图4所示，存储器件200还可以包括第一布线层230。其中，第一布线层230的至少一部分可以位于一个或多个开孔中的至少一个开孔的下方，且存储单元220的第一电极部可以与第一布线层230电连接。在图4所示的具体示例中，每个开孔的下方各自穿通至第一布线层230的相应一部分，其中设有存储单元220的开孔中的第一电极部可以与第一布线层230的相应部分直接电连接，以实现存储单元220与外电路之间的电连接。然而可以理解的是，在其他一些实施例中，第一电极部也可以经由导电柱等与第一布线层230的相应部分电连接，在此不作限制。此外，在其他开孔中可以设置有例如导电柱等，并可以与第一布线层230的相应部分电连接，以形成例如逻辑器件等其他电子器件或实现其他需要的电连接。
在一些实施例中，如图4所示，存储器件200还可以包括一个或多个第一导电柱240和第二布线层280。其中，一个或多个第一导电柱240中的每个第一导电柱240可以分别填充在一个或多个开孔中的相应的一个开孔中，且存储单元220的第二电极部可以与至少一个第一导电柱240相连(例如，在图4所示的具体示例中，第二电极部可以与位于中间的第一导电柱240直接连接)。另外，第二布线层280可以位于第一电介质部210的上方，且存储单元220的第二电极部可以经由至少一个第一导电柱240与第二布线层280电连接。
在一些实施例中，如图4所示，存储器件200还可以包括钝化部250，该钝化部250可以包括覆盖于存储单元220的第二单元部分的上表面上的第一钝化部分和覆盖于第一电介质部210的上表面上的第二钝化部分，以保护存储器件200，避免空气中的水、氧气以及其他污染物等对存储器件200的性能造成不良影响，从而提高存储器件200的稳定性和使用寿命。其中，第二钝化部分可以环绕第一钝化部分并与第一钝化部分相连以形成连续的膜层状结构。在图4所示的具体示例中，钝化部250的第一钝化部分可以相对于第二钝化部分向上突出。
进一步地，如图4所示，存储器件200还可以包括第二电介质部260和一个或多个第二导电柱270。其中，钝化部250可以具有一个或多个第一通孔，且一个或多个第一通孔中的每个第一通孔可以分别与一个或多个第一导电柱240中的相应的一个第一导电柱240对准。第二电介质部260可以覆盖于钝化部250的上表面上。其中，第二电介质部260可以具有一个或多个第二通孔，且一个或多个第二通孔中的每个第二通孔可以分别与一个或多个第一通孔中的相应的一个第一通孔对准。一个或多个第二导电柱270中的每个第二导电柱270可以分别填充在相应的一个第一通孔和相应的一个第二通孔中，并与相应的一个第一导电柱240电连接。在图4所示的具体示例中，填充有同一个第二导电柱270的第一通孔和第二通孔在上下方向上对准，且彼此电连接的第一导电柱240和第二导电柱270也在上下方向上对准。这样，存储单元220的第二电极部可以经由至少一个第一导电柱240和至少一个第二导电柱270电连接至位于第二电介质部260的上表面上的第二布线层280。在一些实施例中，第一电介质部210和第二电介质部260可以由相同的电介质材料形成，例如可以由绝缘氧化物、绝缘氮化物等形成，包括氧化硅、氧化铝、氮化硅、氮化铝等。另外，钝化部250可以由不同于第一电介质部210和第二电介质部260的电介质材料形成，例如可以由氮化物等形成，包括氮化硅等。
如上文所述的一个或多个存储器件200可以被集成在一起以形成存储设备或存储设备的一部分。例如，存储设备可以包括呈阵列状排布的多个存储器件，从而实现对大量数据的存储。在一具体示例中，存储设备可以是用在计算机中的非易失性存储器等。此外，上文所述的第一电介质部210、第一导电柱240和第一布线层230等部件可以是在形成存储单元220之前预先形成的，存储单元220本身可以是通过后道工序(BEOL)形成的，并在形成存储单元220之后，继续形成钝化部250、第二电介质部260、第二导电柱270和第二布线层280等部件。然而，可以理解的是，在其他一些实施例中，本文所述的存储器件200也可以是通过前道工序(FEOL)形成的，在此不作限制。如上文所述，本公开中的电介质材料可以包括绝缘氧化物、绝缘氮化物等材料，例如包括氧化硅、氧化铝、氮化硅、氮化铝等。此外，用于形成导电柱和布线层等的导电材料可以包括例如铜、钨等金属材料或者其他导电化合物材料等。
本公开还提出了一种存储器件制备方法，该存储器件制备方法可以用于制备如上所述的存储器件。在本公开的一示例性实施例中，如图5所示，存储器件制备方法可以包括：
步骤S510，提供第一电介质部，并对第一电介质部进行图案化刻蚀以形成一个或多个开孔。其中，一个或多个开孔中的每个开孔可以从第一电介质部的上表面向下延伸。
在一具体示例中，如图6(a)至图6(c)所示，可以提供第一电介质部210，第一电介质210中可以预先形成有导电柱290、第一布线层230和/或第一导电柱240等部件。此外，可以通过光刻工艺将掩膜版图案转移到第一电介质部210上方的抗刻蚀层(图中未示出)中，然后以抗刻蚀层为掩模对第一电介质部210进行刻蚀，并在完成刻蚀后去除可能剩余的抗刻蚀层，从而在期望的位置处形成一个或多个开孔211。在后续步骤中，可以在开孔211中形成存储单元的至少一部分。另外，在这个具体示例中，第一布线层230可以是在形成一个或多个开孔211之前形成的，且第一布线层230的上表面的至少一部分可以暴露于一个或多个开孔211中的至少一个开孔211下方，以便沉积在开孔211内侧的第一导电柱240或存储单元的第一电极部能够直接电连接到第一布线层230。
在一些实施例中，还可以根据需要对第一电介质部210的上表面进行化学机械抛光(CMP)等，以使其平整，从而帮助改善后续步骤中的成膜质量。
返回图5，在本公开的示例性实施例中，存储器件制备方法还可以包括：
步骤S520，依次沉积第一电极材料层、存储功能材料层和第二电极材料层，以形成存储单元复合层。
在一具体示例中，如图6(d)所示，第一电极材料层可以适形地沉积在开孔211的内表面和第一电介质部210的上表面上。在一些实施例中，可以采用原子层沉积法(ALD)来沉积第一电极材料层，以改善存储单元的第一电极部的质量。然而可以理解的是，在其他一些实施例中，也可以采用例如物理气相沉积(PVD)等其他方法来沉积第一电极材料层，在此不作限制。第一电极材料层可以包括钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物中的至少一者。
进一步，存储功能材料层可以适形地生长在第一电极材料层的表面上。类似地，可以采用ALD或PVD等方法来沉积存储功能材料层。在一些实施例中，存储功能材料层可以包括相变材料或铁电材料，例如氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁等中的至少一者。
进一步，第二电极材料层可以适形地生长在存储功能材料层的表面上，这样，依次堆叠的第一电极材料层、存储功能材料层和第二功能材料层可以形成存储单元复合层220a。类似地，可以采用ALD或PVD等方法来沉积第二电极材料层。此外，第二电极材料层可以与第一电极材料层包含相同或不同的材料。在一些具体示例中，第二电极材料层可以包括钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物中的至少一者。
在一些实施例中，为了实现存储单元与外电路之间的连接，如图6(e)和图6(f)所示，存储器件制备方法还可以包括在形成存储单元复合层220a之后，沉积第一导电材料件270a，其中，第一导电材料件270a可以包括填充在其中设有存储单元的第一单元部分的开孔中的第一导电柱270和位于第一电介质部210上方的第一导电部分，然后，可以通过例如刻蚀、CMP等工艺去除第一导电材料件270a的第一导电部分。这里，第一导电柱270可以与开孔中的存储单元复合层220a中的第二电极材料层相连，从而帮助实现存储单元与外电路之间的电连接。
返回图5，存储器件制备方法还可以包括：
步骤S530，对存储单元复合层进行图案化刻蚀以形成存储单元。其中，存储单元可以包括覆盖于一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于第一电介质部的上表面上的第二单元部分，且第二单元部分可以环绕第一单元部分并与第一单元部分相连以形成连续的膜层状结构。
在一具体示例中，如图6(g)所示，可以通过光刻工艺将掩膜版图案转移到存储单元复合层220a上方的抗刻蚀层(图中未示出)中，然后以抗刻蚀层为掩模对存储单元复合层220a进行刻蚀，并在完成刻蚀后去除可能剩余的抗刻蚀层，从而在期望的位置处形成存储单元220。
在一具体示例中，如图6(h)和图6(i)所示，存储器件制备方法还可以包括在形成存储单元220之后，依次沉积钝化材料层250a和第二电介质部260。然后，如图6(j)至图6(k)所示，可以通过光刻工艺将掩膜版图案转移到第二电介质部260上方的抗刻蚀层(图中未示出)中，再以抗刻蚀层为掩模、基于第一刻蚀配方对第二电介质部260进行图案化刻蚀以形成一个或多个第二通孔260b，其中，一个或多个第二通孔260b中的每个第二通孔260b可以分别与一个或多个开孔中的相应的一个开孔对准，以帮助实现开孔中的第一导电柱240和第二通孔260b中的相应的第二导电柱270之间的电连接。这里，第一刻蚀配方对第二电介质部260的刻蚀速率明显大于对钝化材料层250a的刻蚀速率，这样，在这一刻蚀过程中，如图6(j)所示，当刻蚀到存储单元220上方的钝化材料层250a时，这里的钝化材料层250a可以作为停止层阻止继续向下刻蚀，以保护存储单元220，同时，其他待刻蚀区域(例如，左右两侧的第一导电柱240上方的区域)中的第二电介质材料可以被继续刻蚀，直至刻蚀进行到钝化材料层250a的上表面已暴露于一个或多个第二通孔260b中的每个第二通孔260b的下方，如图6(k)中所示。然后，可以基于不同于第一刻蚀配方的第二刻蚀配方对钝化材料层250a进行刻蚀，以形成钝化部250中的一个或多个第一通孔250b，如图6(l)所示。这里，相当于以第二电介质部260为掩模对钝化材料层250a进行刻蚀，可以有效地省略光刻对准步骤，同时保证第一通孔250b与第二通孔260b能够很好地对准。再然后，可以沉积第二导电材料件，该第二导电材料件可以包括一个或多个第二导电柱270和覆盖于第二电介质部260的上表面上的第二导电部分，然后通过例如刻蚀或CMP等工艺去除第二导电材料件的第二导电部分，以形成如图6(m)所示的一个或多个第二导电柱270。其中，每个第二导电柱270填充在相应的一个第一通孔250b和相应的一个第二通孔260b中，且可以与相应的第一导电柱240在上下方向上对准和直接连接，从而至少一个第二导电柱270可以经由相应的第一导电柱240与存储单元220的第二电极部电连接。
最后，如图6(n)所示，存储器件制备方法还可以包括在形成第二导电柱270之后，形成第二布线层280，该第二布线层280可以位于第二电介质部260的上表面上，且与一个或多个第二导电柱270中的至少一个第二导电柱270电连接，以将存储器件连接至外电路。
在本公开的技术方案中，由于在第一电介质部中形成有开孔，且存储单元的一部分可以适形地沉积在开孔的内表面上，因此相比于传统的平面型存储器件，本公开的存储器件可以具有更大的有效面积(至少增加了开孔的内侧表面的面积)，因而在相同电压下能够存储更多的极化电荷，从而使得存储器件的灵敏度、稳定性和可靠性更好，且有助于延长存储器件的寿命。
说明书及权利要求中的词语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”、“高”、“低”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。例如，在附图中的装置倒转时，原先描述为在其他特征“之上”的特征，此时可以描述为在其他特征“之下”。装置还可以以其他方式定向(旋转90度或在其他方位)，此时将相应地解释相对空间关系。
在说明书及权利要求中，称一个元件位于另一元件“之上”、“附接”至另一元件、“连接”至另一元件、“耦接”至另一元件、或“接触”另一元件等时，该元件可以直接位于另一元件之上、直接附接至另一元件、直接连接至另一元件、直接耦接至另一元件或直接接触另一元件，或者可以存在一个或多个中间元件。相对照的是，称一个元件“直接”位于另一元件“之上”、“直接附接”至另一元件、“直接连接”至另一元件、“直接耦接”至另一元件或“直接接触”另一元件时，将不存在中间元件。在说明书及权利要求中，一个特征布置成与另一特征“相邻”，可以指一个特征具有与相邻特征重叠的部分或者位于相邻特征上方或下方的部分。
如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其他实现方式优选的或有利的。而且，本公开不受在技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。
如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其他因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪声以及可能存在于实际的实现方式中的其他实际考虑因素所致的与完美的或理想的情形之间的差异。
另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其他此类数字词语并没有暗示顺序或次序。
还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其他特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。
在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。
如本文所使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任何和所有组合。本文中使用的术语只是出于描述特定实施例的目的，并不旨在限制本公开。如本文中使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚指示。
本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其他的修改、变化和替换同样是可能的。可以以任何方式和/或与其他实施例的方面或元件相结合地组合以上公开的所有实施例的方面和元件，以提供多个附加实施例。因此，本说明书和附图应当被看作是说明性的，而非限制性的。
虽然已通过示例对本公开的一些特定实施例进行了详细说明，但本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。
Claims (18)
1.一种存储器件，其特征在于，所述存储器件包括：
第一电介质部，所述第一电介质部具有一个或多个开孔，其中，所述一个或多个开孔中的每个开孔从所述第一电介质部的上表面向下延伸；以及
存储单元，所述存储单元包括覆盖于所述一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于所述第一电介质部的上表面上的第二单元部分，其中，所述第二单元部分环绕所述第一单元部分并与所述第一单元部分相连。
2.根据权利要求1所述的存储器件，其特征在于，所述存储单元包括在厚度方向上依次堆叠的第一电极部、存储功能部和第二电极部。
3.根据权利要求2所述的存储器件，其特征在于，所述存储功能部由相变材料或铁电材料形成。
4.根据权利要求2所述的存储器件，其特征在于，所述存储器件还包括：
第一布线层，所述第一布线层的至少一部分位于所述一个或多个开孔中的至少一个开孔的下方，且所述第一电极部与所述第一布线层电连接。
5.根据权利要求2所述的存储器件，其特征在于，所述存储器件还包括：
一个或多个第一导电柱，所述一个或多个第一导电柱中的每个第一导电柱分别填充在所述一个或多个开孔中的相应的一个开孔中，且所述第二电极部与至少一个第一导电柱相连；以及
第二布线层，所述第二布线层位于所述第一电介质部的上方，且所述第二电极部经由所述至少一个第一导电柱与所述第二布线层电连接。
6.根据权利要求5所述的存储器件，其特征在于，所述存储器件还包括：
钝化部，所述钝化部包括覆盖于所述第二单元部分的上表面上的第一钝化部分和覆盖于所述第一电介质部的上表面上的第二钝化部分，其中，所述第二钝化部分环绕所述第一钝化部分并与所述第一钝化部分相连。
7.根据权利要求6所述的存储器件，其特征在于，所述钝化部具有一个或多个第一通孔，所述一个或多个第一通孔中的每个第一通孔分别与所述一个或多个第一导电柱中的相应的一个第一导电柱对准；
所述存储器件还包括：
第二电介质部，所述第二电介质部覆盖于所述钝化部的上表面上，其中，所述第二电介质部具有一个或多个第二通孔，所述一个或多个第二通孔中的每个第二通孔分别与所述一个或多个第一通孔中的相应的一个第一通孔对准；以及
一个或多个第二导电柱，其中，所述一个或多个第二导电柱中的每个第二导电柱分别填充在相应的一个第一通孔和相应的一个第二通孔中，并与相应的一个第一导电柱电连接；
其中，所述第二布线层位于所述第二电介质部的上表面上，且所述第二电极部经由至少一个第一导电柱和至少一个第二导电柱电连接至所述第二布线层。
8.根据权利要求1所述的存储器件，其特征在于，开孔的在垂直于上下方向上的截面的尺寸自上至下逐渐减小。
9.根据权利要求1所述的存储器件，其特征在于，开孔的在垂直于上下方向上的截面的形状呈圆形。
10.根据权利要求9所述的存储器件，其特征在于，其中设有所述存储单元的第一单元部分的开孔的最小内直径大于所述存储单元的厚度的两倍。
11.根据权利要求1所述的存储器件，其特征在于，其中设有所述存储单元的第一单元部分的开孔的内直径为0.1～0.3μm或0.3～0.5μm；和/或
其中设有所述存储单元的第一单元部分的开孔在上下方向上的深度为或/>
12.一种存储设备，其特征在于，所述存储设备包括根据权利要求1至11中任一项所述的存储器件。
13.一种存储器件制备方法，其特征在于，所述存储器件制备方法包括：
提供第一电介质部，并对所述第一电介质部进行图案化刻蚀以形成一个或多个开孔，其中，所述一个或多个开孔中的每个开孔从所述第一电介质部的上表面向下延伸；
依次沉积第一电极材料层、存储功能材料层和第二电极材料层，以形成存储单元复合层；以及
对所述存储单元复合层进行图案化刻蚀以形成存储单元，其中，所述存储单元包括覆盖于所述一个或多个开孔中的至少一个开孔的内表面上的第一单元部分和覆盖于所述第一电介质部的上表面上的第二单元部分，且所述第二单元部分环绕所述第一单元部分并与所述第一单元部分相连。
14.根据权利要求13所述的存储器件制备方法，其特征在于，依次沉积第一电极材料层、存储功能材料层和第二电极材料层包括：
通过原子层沉积法依次沉积第一电极材料层、存储功能材料层和第二电极材料层。
15.根据权利要求13所述的存储器件制备方法，其特征在于，所述存储器件制备方法还包括：
在形成一个或多个开孔之前，形成第一布线层，其中，所述第一布线层的上表面的至少一部分暴露于所述一个或多个开孔中的至少一个开孔下方。
16.根据权利要求15所述的存储器件制备方法，其特征在于，所述存储器件制备方法还包括：
在形成存储单元复合层之后，沉积第一导电材料件，其中，所述第一导电材料件包括填充在其中设有所述存储单元的第一单元部分的开孔中的第一导电柱和位于所述第一电介质部上方的第一导电部分；以及
在对所述存储单元复合层进行图案化刻蚀以形成存储单元之前，去除所述第一导电材料件的所述第一导电部分。
17.根据权利要求16所述的存储器件制备方法，其特征在于，所述存储器件制备方法还包括：
在形成存储单元之后，依次沉积钝化材料层和第二电介质部；
基于第一刻蚀配方对所述第二电介质部进行图案化刻蚀以形成一个或多个第二通孔，其中，所述一个或多个第二通孔中的每个第二通孔分别与所述一个或多个开孔中的相应的一个开孔对准；
在所述钝化材料层的上表面已暴露于所述一个或多个第二通孔中的每个第二通孔下方的情况下，基于不同于所述第一刻蚀配方的第二刻蚀配方对所述钝化材料层进行刻蚀，以形成一个或多个第一通孔；
沉积第二导电材料件，其中，所述第二导电材料件包括一个或多个第二导电柱和覆盖于所述第二电介质部的上表面上的第二导电部分，其中，每个第二导电柱填充在相应的一个第一通孔和相应的一个第二通孔中；以及
去除所述第二导电材料件的所述第二导电部分。
18.根据权利要求17所述的存储器件制备方法，其特征在于，所述存储器件制备方法还包括：
在形成第二导电柱之后，形成第二布线层，其中，所述第二布线层位于所述第二电介质部的上表面上，且所述第二布线层与所述一个或多个第二导电柱中的至少一个第二导电柱电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310771764.XA CN116828864A (zh) | 2023-06-27 | 2023-06-27 | 存储器件、存储设备和存储器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310771764.XA CN116828864A (zh) | 2023-06-27 | 2023-06-27 | 存储器件、存储设备和存储器件制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116828864A true CN116828864A (zh) | 2023-09-29 |
Family
ID=88119791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310771764.XA Pending CN116828864A (zh) | 2023-06-27 | 2023-06-27 | 存储器件、存储设备和存储器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116828864A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116113313A (zh) * | 2023-02-23 | 2023-05-12 | 上海积塔半导体有限公司 | 相变存储器件及其制备方法 |
-
2023
- 2023-06-27 CN CN202310771764.XA patent/CN116828864A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116113313A (zh) * | 2023-02-23 | 2023-05-12 | 上海积塔半导体有限公司 | 相变存储器件及其制备方法 |
| CN116113313B (zh) * | 2023-02-23 | 2024-02-02 | 上海积塔半导体有限公司 | 相变存储器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7328334B2 (ja) | 階段貫通コンタクトを有する三次元メモリデバイスおよびその形成方法 | |
| US11127728B2 (en) | Three-dimensional semiconductor chip containing memory die bonded to both sides of a support die and methods of making the same | |
| US20200243498A1 (en) | Three-dimensional memory device with logic signal routing through a memory die and methods of making the same | |
| US7569845B2 (en) | Phase-change memory and fabrication method thereof | |
| TWI521598B (zh) | 半導體裝置及半導體裝置之製造方法 | |
| US11848309B2 (en) | Microelectronic devices, related electronic systems, and methods of forming microelectronic devices | |
| US11355705B2 (en) | Semiconductor memory device and method for manufacturing same | |
| WO2022051887A1 (en) | Three-dimensional memory devices having dummy channel structures and methods for forming the same | |
| CN116828864A (zh) | 存储器件、存储设备和存储器件制备方法 | |
| CN111106237A (zh) | 集成芯片及其形成方法 | |
| US7462038B2 (en) | Interconnection structure and method of manufacturing the same | |
| CN113437079A (zh) | 存储器器件及其制造方法 | |
| US10658381B1 (en) | Memory die having wafer warpage reduction through stress balancing employing rotated three-dimensional memory arrays and method of making the same | |
| JP2007005639A (ja) | 半導体装置及びその製造方法 | |
| CN114464594A (zh) | 半导体元件结构及其制备方法 | |
| US20220108998A1 (en) | Microelectronic devices with support pillars spaced along a slit region between pillar array blocks, and related methods and systems | |
| US11889772B2 (en) | Methods for forming memory devices, and associated devices and systems | |
| CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
| US10483322B2 (en) | Memory device and method for fabricating the same | |
| EP3767692A1 (en) | Structure of memory device and method for fabricating memory device | |
| TW202220107A (zh) | 具有不同深寬比之導電栓柱與含錳襯墊層的半導體元件結構及其製備方法 | |
| CN116157002A (zh) | 存储器件、存储设备和存储器件制备方法 | |
| US20200098987A1 (en) | Techniques for Forming RRAM Cells | |
| US11751405B2 (en) | Integrated circuit and method for fabricating the same | |
| US7929330B2 (en) | Multi-bit memory device using multi-plug |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |