CN116096222A - 相变存储器件及其制备方法 - Google Patents

Abstract

本公开涉及相变存储器件及其制备方法。相变存储器件包括存储单元，存储单元包括：导电部；第一电极层，包括设置于导电部的第一部分之下的第一部分和设置于导电部的第一部分之上的第二部分，第一电极层的第一部分和第二部分接触以围绕导电部的第一部分并与导电部的第一部分电连接；相变材料层，包括设置于第一电极层的第一部分之下的第一部分和设置于第一电极层的第二部分之上的第二部分，相变材料层的第一部分和第二部分接触以围绕第一电极层；以及第二电极层，包括设置于相变材料层的第一部分之下的第一部分和设置于相变材料层的第二部分之上的第二部分，第二电极层的第一部分和第二部分接触以围绕相变材料层。

Description

相变存储器件及其制备方法

技术领域

本公开总体上涉及半导体领域，并且更具体而言，本公开涉及相变存储器件及其制备方法。

背景技术

相变存储器件(Phase Change Memory，PCM)作为一种非易失存储器，利用材料在晶态和非晶态之间相互转化时所表现出来的导电性差异来存储数据，具有掉电不丢失数据、低功耗、高读写速度、高集成度等优秀特性，并且能够与互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)工艺兼容，有望取代静态随机存取存储器(Static Random Access Memory，SRAM)、动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)和闪存(Flash)等当今主流产品而成为未来商用主流产品。

发明内容

根据本公开的一方面，提供了一种相变存储器件，包括存储单元，所述存储单元包括：导电部；第一电极层，包括设置于所述导电部的第一部分之下的第一部分和设置于所述导电部的第一部分之上的第二部分，所述第一电极层的第一部分和第二部分接触以围绕所述导电部的第一部分并与所述导电部的第一部分电连接；相变材料层，包括设置于所述第一电极层的第一部分之下的第一部分和设置于所述第一电极层的第二部分之上的第二部分，所述相变材料层的第一部分和第二部分接触以围绕所述第一电极层；以及第二电极层，包括设置于所述相变材料层的第一部分之下的第一部分和设置于所述相变材料层的第二部分之上的第二部分，所述第二电极层的第一部分和第二部分接触以围绕所述相变材料层。

在一些实施例中，导电部的侧表面与底表面之间的夹角不大于90度。

在一些实施例中，所述相变存储器件满足以下中的至少一种：所述导电部包括金属；所述第一电极层和所述第二电极层各自包括氮化钛；所述相变材料层包括铁电材料。

在一些实施例中，所述导电部还包括所述第一电极层、所述相变材料层和所述第二电极层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接从而电连接至所述第一电极层，并且所述相变存储器件还包括：第一电介质层，所述存储单元设置于所述第一电介质层之上；以及位于所述第一电介质层上方的第二电介质层，所述存储单元被所述第二电介质层覆盖，其中，所述第一电介质层包括电连接至所述第二电极层的第一部分的第一导电通孔，以及所述第二电介质层包括电连接至所述导电部的第二部分的第二导电通孔。

在一些实施例中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

在一些实施例中，所述相变存储器件包括设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

在一些实施例中，所述存储单元的所述第一电极层的第二部分、所述相变材料层的第二部分和所述第二电极层的第二部分的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个所述存储单元中的相邻两个所述存储单元的导电部之间的间距超过所述有效单元厚度的两倍。

在一些实施例中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，以及所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，其中，所述多个所述存储单元中的每个所述存储单元的第二电极层的第一部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

根据本公开的另一方面，提供了一种用于制备相变存储器件的方法，所述相变存储器件包括存储单元，所述方法包括通过以下操作形成所述相变存储器件的所述存储单元：形成第一电极材料层；在所述第一电极材料层之上形成第一相变材料层；在所述第一相变材料层之上形成第二电极材料层；在所述第二电极材料层之上形成导电材料层，并刻蚀所述导电材料层以形成导电部；在所述导电部的第一部分之上形成第三电极材料层，所述第三电极材料层与所述第二电极材料层接触以围绕所述导电部的第一部分并与所述导电部的第一部分电连接，并刻蚀所述第三电极材料层和所述第二电极材料层以将所述第三电极材料层的不位于所述导电部的第一部分上方的部分和所述第二电极材料层的不位于所述导电部下方的部分中的每一者的距离所述导电部超出所述第三电极材料层的厚度的区域去除；在所述第三电极材料层之上形成第二相变材料层，所述第二相变材料层与所述第一相变材料层接触以围绕经刻蚀的所述第三电极材料层和经刻蚀的所述第二电极材料层；在所述第二相变材料层之上形成第四电极材料层，并刻蚀所述第四电极材料层、所述第二相变材料层、所述第一相变材料层和所述第一电极材料层以将所述第四电极材料层的不位于所述导电部的第一部分上方的部分、所述第二相变材料层的不位于所述导电部的第一部分上方的部分、所述第一相变材料层的不位于所述导电部下方的部分和所述第一电极材料层的不位于所述导电部下方的部分中的每一者的距离所述导电部超出所述存储单元的有效单元厚度的区域去除，所述有效单元厚度是所述第三电极材料层、所述第二相变材料层和所述第四电极材料层的叠层的厚度；以及在所述第四电极材料层之上形成第五电极材料层，并刻蚀所述第五电极材料层，使得经刻蚀的所述第五电极材料层与经刻蚀的所述第一电极材料层和经刻蚀的所述第四电极材料层二者接触以围绕经刻蚀的所述第一相变材料层和经刻蚀的所述第二相变材料层。

在一些实施例中，所述导电部被形成为使得所述导电部的侧表面与底表面之间的夹角不大于90度。

在一些实施例中，所述方法满足以下中的至少一种：所述导电材料层包括金属；所述第一电极材料层、所述第二电极材料层、所述第三电极材料层、所述第四电极材料层与所述第五电极材料层各自包括氮化钛；所述第一相变材料层与所述第二相变材料层各自包括铁电材料。

在一些实施例中，在刻蚀所述导电材料层以形成所述导电部之后并在形成所述第三电极材料层之前，所述方法还包括：继续刻蚀所述第二电极材料层，以将所述第二电极材料层的不位于所述导电部下方的部分去除，其中，在形成所述第三电极材料层之后并在形成所述第二相变材料层之前，仅刻蚀所述第三电极材料层而无需刻蚀所述第二电极材料层。

在一些实施例中，在形成所述存储单元之前，所述方法还包括：形成第一电介质层，以及在所述第一电介质层中形成第一导电通孔，其中，所述存储单元设置于所述第一电介质层之上，并且所述第一电极材料层的位于所述导电部下方的部分电连接至所述第一导电通孔；以及在形成所述存储单元之后，所述方法还包括：形成覆盖所述存储单元的第二电介质层，以及在所述第二电介质层中形成第二导电通孔，其中，所述导电部还包括所述第三电极材料层、所述第二相变材料层、所述第四电极材料层和所述第五电极材料层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接并且电连接至所述第二导电通孔。

在一些实施例中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

在一些实施例中，所述方法还包括形成设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

在一些实施例中，刻蚀所述导电材料层以形成导电部包括刻蚀所述导电材料层以形成多个导电部，其中，形成所述第三电极材料层包括在所述多个导电部中的每个导电部的第一部分之上形成第三电极材料层，所述第三电极材料层与所述第二电极材料层接触以分别围绕所述多个导电部中的每个导电部的第一部分，并刻蚀所述第三电极材料层和所述第二电极材料层以将所述第三电极材料层的不位于所述多个导电部中的每个导电部的第一部分上方的部分和所述第二电极材料层的不位于该导电部下方的部分中的每一者的距离该导电部超出所述第三电极材料层的厚度的区域去除，以及其中，所述多个导电部中的每个导电部以及所述第一电极材料层、所述第一相变材料层、所述第二电极材料层、所述第三电极材料层、所述第二相变材料层、所述第四电极材料层和所述第五电极材料层中的每一者的围绕该导电部的部分形成所述多个所述存储单元中的相应一个存储单元。

在一些实施例中，所述多个导电部中的相邻两个导电部之间的间距超过所述有效单元厚度的两倍。

在一些实施例中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，以及在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，其中，所述第一电极材料层的位于所述多个所述存储单元中的每个所述存储单元的导电部的第一部分下方的部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

根据本公开的又一方面，提供了一种相变存储器件，包括存储单元，所述存储单元包括：导电部，充当第一电极层；相变材料层，包括设置于所述导电部的第一部分之下的第一部分和设置于所述导电部的第一部分之上的第二部分，所述相变材料层的第一部分和第二部分接触以围绕所述导电部的第一部分；以及第二电极层，包括设置于所述相变材料层的第一部分之下的第一部分和设置于所述相变材料层的第二部分之上的第二部分，所述第二电极层的第一部分和第二部分接触以围绕所述相变材料层。

在一些实施例中，所述导电部的侧表面与底表面之间的夹角不大于90度。

在一些实施例中，所述相变存储器件满足以下中的至少一种：所述导电部和所述第二电极层各自包括氮化钛；所述相变材料层包括铁电材料。

在一些实施例中，所述导电部还包括所述相变材料层和所述第二电极层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接，并且所述相变存储器件还包括：第一电介质层，所述存储单元设置于所述第一电介质层之上；以及位于所述第一电介质层上方的第二电介质层，所述存储单元被所述第二电介质层覆盖，其中，所述第一电介质层包括电连接至所述第二电极层的第一部分的第一导电通孔，以及所述第二电介质层包括电连接至所述导电部的第二部分的第二导电通孔。

在一些实施例中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

在一些实施例中，所述相变存储器件包括设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

在一些实施例中，所述存储单元的所述相变材料层的第二部分和所述第二电极层的第二部分的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个所述存储单元中的相邻两个所述存储单元的导电部之间的间距超过所述有效单元厚度的两倍。

在一些实施例中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，以及所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，其中，所述多个所述存储单元中的每个所述存储单元的第二电极层的第一部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

根据本公开的又一方面，提供了一种用于制备相变存储器件的方法，所述相变存储器件包括存储单元，所述方法包括通过以下操作形成所述相变存储器件的所述存储单元：形成第一电极材料层；在所述第一电极材料层之上形成第一相变材料层；在所述第一相变材料层之上形成导电材料层，并刻蚀所述导电材料层以形成导电部，所述导电部充当所述存储单元的电极；在所述导电部的第一部分之上形成第二相变材料层，所述第二相变材料层与所述第一相变材料层接触以围绕所述导电部的第一部分；在所述第二相变材料层之上形成第二电极材料层，并刻蚀所述第二电极材料层、所述第二相变材料层、所述第一相变材料层和所述第一电极材料层以将所述第二电极材料层的不位于所述导电部的第一部分上方的部分、所述第二相变材料层的不位于所述导电部的第一部分上方的部分、所述第一相变材料层的不位于所述导电部下方的部分和所述第一电极材料层的不位于所述导电部下方的部分中的每一者的距离所述导电部超出所述存储单元的有效单元厚度的区域去除，所述有效单元厚度是所述第二相变材料层和所述第二电极材料层的叠层的厚度；以及在所述第二电极材料层之上形成第三电极材料层，并刻蚀所述第三电极材料层，使得经刻蚀的所述第三电极材料层与经刻蚀的所述第一电极材料层和经刻蚀的所述第二电极材料层二者接触以围绕经刻蚀的所述第一相变材料层和经刻蚀的所述第二相变材料层。

在一些实施例中，所述导电部被形成为使得所述导电部的侧表面与底表面之间的夹角不大于90度。

在一些实施例中，所述方法满足以下中的至少一种：所述导电材料层、所述第一电极材料层、所述第二电极材料层和所述第三电极材料层各自包括氮化钛；所述第一相变材料层与所述第二相变材料层各自包括铁电材料。

在一些实施例中，在形成所述存储单元之前，所述方法还包括：形成第一电介质层，以及在所述第一电介质层中形成第一导电通孔，其中，所述存储单元设置于所述第一电介质层之上，并且所述第一电极材料层的位于所述导电部下方的部分电连接至所述第一导电通孔；以及其中，在形成所述存储单元之后，所述方法还包括：形成覆盖所述存储单元的第二电介质层，以及在所述第二电介质层中形成第二导电通孔，其中，所述导电部还包括所述第二相变材料层、所述第二电极材料层和所述第三电极材料层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接并且电连接至所述第二导电通孔。

在一些实施例中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

在一些实施例中，所述方法还包括形成设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

在一些实施例中，刻蚀所述导电材料层以形成导电部包括刻蚀所述导电材料层以形成多个导电部，其中，形成所述第二相变材料层包括在所述多个导电部中的每个导电部的第一部分之上形成第二相变材料层，所述第二相变材料层与所述第一相变材料层接触以分别围绕所述多个导电部中的每个导电部的第一部分，以及其中，所述多个导电部中的每个导电部以及所述第一电极材料层、所述第一相变材料层、所述第二相变材料层、所述第二电极材料层和所述第三电极材料层中的每一者的围绕该导电部的部分形成所述多个所述存储单元中的相应一个存储单元。

在一些实施例中，所述多个导电部中的相邻两个导电部之间的间距超过所述有效单元厚度的两倍。

在一些实施例中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，以及在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，其中，所述第一电极材料层的位于所述多个所述存储单元中的每个所述存储单元的导电部的第一部分下方的部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且其中，所述多个所述存储单元中的每个所述存储单元经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

在一些实施例中，所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得更为清楚。

附图说明

从结合附图示出的本公开的实施例的以下描述中，本公开的前述和其它特征和优点将变得清楚。附图结合到本文中并形成说明书的一部分，进一步用于解释本公开的原理并使本领域技术人员能够制造和使用本公开。其中：

图1示出了常规的相变存储器件的示例性结构的示意截面图；

图2A示出了根据本公开的一些实施例的相变存储器件的示意截面图；

图2B示出了沿AA’观察的图2A的相变存储器件的示意侧视图；

图3示出了当图2A的相变存储器件的存储单元的第一电极层中存在断点时的示意截面图；

图4A示出了根据本公开的一些实施例的相变存储器件的示意截面图；

图4B示出了沿AA’观察的图4A的相变存储器件的示意侧视图；

图5示出了根据本公开的一些实施例的包括多个存储单元的相变存储器件的示意截面图；

图6A示出了根据本公开的另一些实施例的包括多个存储单元的相变存储器件的示意截面图；

图6B示出了根据本公开的又一些实施例的包括多个存储单元的相变存储器件的示意俯视图；

图7示出了根据本公开的一些实施例的用于制备相变存储器件的方法的流程图；

图8A至图8J示出了与用于制备图5的相变存储器件的非限制性示例过程的相应步骤对应的器件的示意截面图；

图9A示出了根据本公开的一些实施例的相变存储器件的示意截面图；

图9B示出了沿BB’观察的图9A的相变存储器件的示意侧视图；

图10A示出了根据本公开的一些实施例的相变存储器件的示意截面图；

图10B示出了沿BB’观察的图10A的相变存储器件的示意侧视图；

图11示出了根据本公开的一些实施例的包括多个存储单元的相变存储器件的示意截面图；

图12A示出了根据本公开的另一些实施例的包括多个存储单元的相变存储器件的示意截面图；

图12B示出了根据本公开的又一些实施例的包括多个存储单元的相变存储器件的示意俯视图；

图13示出了根据本公开的一些实施例的用于制备相变存储器件的方法的流程图；

图14A至图14H示出了与用于制备图11的相变存储器件的非限制性示例过程的相应步骤对应的器件的示意截面图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

另外，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

图1示意性地示出了一种常规的相变存储器件10的示例性结构的截面图。应理解，图1仅示出了相变存储器件10的存储单元，而未示出相变存储器件10中可能还存在的其它部件，以免模糊此处讨论的重点。如图1所示，相变存储器件10的存储单元通常由第一电极层11、第二电极层13以及介于第一电极层11和第二电极层13之间的相变材料层12组成。一般认为，相变存储器件的器件性能与器件有效面积成正比，这是因为当器件有效面积越大时，器件在相同电压下能够存储的电荷量越大。器件有效面积可以视为第一电极层11、相变材料层12、第二电极层13的重叠区域的面积。因此，为了提升相变存储器件的器件性能，增大第一电极层11、相变材料层12、第二电极层13的重叠区域的面积可以是期望的。然而，在图1所示的器件结构中，增大第一电极层11、相变材料层12、第二电极层13的重叠区域的面积将不得不增大相变存储器件10在承载其的芯片上的占地面积，但是，这不仅会抑制芯片的小型化设计，也会阻碍其它器件在芯片上的布局，进而会降低芯片的集成度。

为此，本公开在一方面提供了一种改进的相变存储器件，其通过在存储单元中引入导电部，使得存储单元的第一电极层、相变材料层和第二电极层不再是二维平面结构，而是具有围绕导电部延伸的三维立体结构，从而使得能够在不增大相变存储器件的占地面积的情况下增大相变存储器件的器件有效面积，进而提高相变存储器件的器件性能。

下面将结合附图详细描述根据本公开的一些实施例的相变存储器件。可以理解，实际的相变存储器件可能还存在其它部件，而为了避免模糊本公开的要点，附图没有示出且本文也不去讨论这些其它部件。

现在参考图2A至图2B，其示出了根据本公开的一些实施例的相变存储器件100的示意截面图和示意侧视图。如图2A和图2B所示，相变存储器件100可以包括存储单元，存储单元可以包括导电部110、第一电极层120、相变材料层130以及第二电极层140。第一电极层120包括设置于导电部110的第一部分111之下的第一部分121和设置于导电部110的第一部分111之上的第二部分122。第一电极层120的第一部分121和第二部分122接触以围绕导电部110的第一部分111并与导电部110的第一部分111电连接。相变材料层130包括设置于第一电极层120的第一部分121之下的第一部分131和设置于第一电极层120的第二部分122之上的第二部分132。相变材料层130的第一部分131和第二部分132接触以围绕第一电极层120。第二电极层140包括设置于相变材料层130的第一部分131之下的第一部分141和设置于相变材料层130的第二部分132之上的第二部分142。第二电极层140的第一部分141和第二部分142接触以围绕相变材料层130。在一些实施例中，例如参考图2B(导电部110中的虚线是虚拟的而不是实际存在的)，导电部110除了包括被第一电极层120、相变材料层130和第二电极层140三者共同围绕的第一部分111之外，还可以包括第一电极层120、相变材料层130和第二电极层140没有设置于其上的第二部分112。导电部110的第二部分112与导电部110的第一部分111电连接从而电连接至第一电极层120。在一些示例中，例如如图2B所示，导电部110的第二部分112与导电部110的第一部分111直接相邻。在另一些示例中，导电部110的第二部分112与导电部110的第一部分111也可以隔着导电部110的其它部分。从图2B可以看到，导电部110延伸至第一电极层120、相变材料层130和第二电极层140三者共同围绕的区域之外，这可以利于设置导电部件(例如，图4A和图4B中的第二导电通孔161)以便经由导电部110向第一电极层120施加电信号。

结合图2A和图2B可以清楚地明白，在器件占地面积相同的情况下，导电部110的存在使得相变存储器件100的器件有效面积相比于不存在导电部110的情况而增大，并且增大的量基本对应于导电部110的第一部分111的截面形状的所有非底边的长度之和，从而使得相变存储器件100在相同电压下能够存储更多的电荷，进而使得相变存储器件100的灵敏度、稳定性、可靠性得到提高并且使用寿命延长。

在一些实施例中，导电部110的侧表面与底表面之间的夹角α可以不大于90度，在一些示例中还可以小于90度，这可以促进后续利用某些工艺在导电部110上形成膜层。另外，虽然导电部110的截面形状在图2A中被图示为梯形，但这仅仅是示例性的而非限制性的，导电部110的截面形状可以采取任何合适的形状，例如三角形、矩形、五边形等。导电部110的截面形状也不限于是凸多边形，其也可以是合适的凹多边形，例如，图2A所示的导电部110的截面形状的顶边也可以被修改为V形、M形等，这相比于修改前可能能够实现导电部110的截面形状的更大的所有非底边的长度之和，进而实现进一步增大的器件有效面积。在一些实施例中，导电部110的一个或多个角可以被倒角或圆化。可以根据实际的器件需求来合适地设计导电部110的尺寸。在器件占地面积一定的情况下，导电部110的纵横比可以被设计得尽可能大。例如，在一些示例中，导电部110的纵横比可以大于1：1，或者大于1.5：1，或者大于2：1，或者大于3：1。

在一些实施例中，导电部110例如可以由金属(诸如铝、铜、银等)等任何合适的导电材料形成。第一电极层120的接触导电部110的各个位置是可经由导电部110相互电连接的，这在一定程度上可以弥补第一电极层120在导电部110上的不理想沉积导致的缺陷所带来的问题。例如，在一些情况下，参考图3，在导电部110之上沉积形成第一电极层120的第二部分122时，在实际工艺中可能会在第二部分122中不期望地产生一个或多个断点123。断点123可能会影响第一电极层120的第二部分122的导电连续性。具体地，在图3中，第一电极层120的第二部分122的子部分S1和S3与第一电极层120的第一部分121也就是S4保持电连接，但是第一电极层120的第二部分122的子部分S2由于介于两个断点123之间，从而不能与S1、S3、S4电连接，这使得子部分S2所对应的器件面积面临不能贡献器件有效面积的风险。但是，由于导电部110是导电的，因此子部分S2可以经由导电部110与S1、S3和S4中的每一者相互电连接，从而使得子部分S2所对应的器件面积仍能贡献器件有效面积，最终器件有效面积相比于不存在断点时的变化很小或几乎没有变化。

可以根据实际的器件需求来合适地设计相变存储器件100的各膜层的厚度，例如通常可以在几十埃米至几百埃米的数量级。第一电极层120和第二电极层140可以包括任何合适的材料，例如但不限于钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物以及前述各项的任意组合。在一些实施例中，第一电极层120和第二电极层140可以包括相同的材料，例如都包括氮化钛。在一些实施例中，第一电极层120和第二电极层140可以包括不同的材料，例如其中一者包括氮化钛而另一者包括金属。相变材料层130可以包括任何合适的相变材料，例如但不限于铁电材料。在一些实施例中，所述铁电材料包括氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者。

在一些实施例中，例如如图4A和图4B所示，相变存储器件100还可以包括在其上设置存储单元的第一电介质层150和/或覆盖存储单元的第二电介质层160。第二电介质层160可以位于第一电介质层150上方。第一电介质层150可以包括电连接至存储单元的第二电极层140的第一部分141的第一导电通孔151。第二电介质层160也可以包括电连接至存储单元的导电部110的第二部分112的第二导电通孔161。在一些实施例中，例如参考图4B，第一导电通孔151位于导电部110的第一部分111下方，第二导电通孔161位于导电部110的第二部分112上方，第一导电通孔151横向偏移于第二导电通孔161。在另一些实施例中，例如在第二电极层140的第一部分141从导电部110的第一部分111下方延伸到导电部110的第二部分112下方的情况(例如如图4B所示)下，第一导电通孔151也可以位于导电部110的第二部分112下方，第二导电通孔161可以位于导电部110的第二部分112上方，从而第一导电通孔151可以横向偏移于第二导电通孔161或者也可以与第二导电通孔161对准。在一些实施例中，第一电介质层150和第二电介质层160的材料可以包括氧化物(诸如氧化硅等)或氮化物(诸如氮化硅)等，并且第一导电通孔151和第二导电通孔161的材料可以包括金属(诸如钨等)等。

虽然在图4A和图4B中仅示出了一个存储单元，但是可以理解的是，根据实际需要，相变存储器件100可以被配置为包括两个或更多个存储单元，这些存储单元可以以任何合适的方式(例如但不限于阵列)布局于相变存储器件100中。

在一些实施例中，相变存储器件可以包括设置于第一电介质层150之上并且被第二电介质层160覆盖的多个存储单元。例如，如图5所示，相变存储器件包括设置于第一电介质层150之上并且被第二电介质层160覆盖的三个存储单元，其中第一存储单元包括导电部(图中仅示出该导电部的第一部分111)、第一电极层120(包括第一部分121和第二部分122)、相变材料层130(包括第一部分131和第二部分132)、第二电极层140(包括第一部分141和第二部分142)，第二存储单元包括导电部(图中仅示出该导电部的第一部分111’)、第一电极层120’(包括第一部分121’和第二部分122’)、相变材料层130’(包括第一部分131’和第二部分132’)、第二电极层140’(包括第一部分141’和第二部分142’)，并且第三存储单元包括导电部(图中仅示出该导电部的第一部分111”)、第一电极层120”(包括第一部分121”和第二部分122”)、相变材料层130”(包括第一部分131”和第二部分132”)、第二电极层140”(包括第一部分141”和第二部分142”)。

相变存储器件的多个存储单元可以是彼此间隔开的。假设存储单元的第一电极层的第二部分、相变材料层的第二部分和第二电极层的第二部分的叠层的厚度是存储单元的有效单元厚度Ts，则在一些实施例中，多个存储单元中的相邻两个存储单元(例如，第一存储单元与第二存储单元，第二存储单元与第三存储单元)的导电部之间的间距Dc可以超过有效单元厚度Ts的两倍。若相邻两个存储单元具有不同的有效单元厚度Ts，则相邻两个存储单元的导电部之间的间距Dc可以超过这两个相邻存储单元的有效单元厚度Ts之和。

在一些实施例中，第一电介质层可以包括与多个存储单元对应的多个第一导电通孔，以及第二电介质层可以包括与多个存储单元对应的多个第二导电通孔。此外，多个存储单元中的每个存储单元可以经由其第二电极层的第一部分与多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其导电部的第二部分与多个第二导电通孔中的相应一个第二导电通孔电连接。例如，如图5所示，第一电介质层150包括与三个存储单元对应的三个第一导电通孔151、151’、151”，第二电介质层160包括与三个存储单元对应的三个第二导电通孔161、161’、161”，第一存储单元经由其第二电极层140的第一部分141与第一导电通孔151电连接并且经由其导电部的第二部分(图中未示出)与第二导电通孔161电连接，第二存储单元经由其第二电极层140’的第一部分141’与第一导电通孔151’电连接并且经由其导电部的第二部分(图中未示出)与第二导电通孔161’电连接，第三存储单元经由其第二电极层140”的第一部分141”与第一导电通孔151”电连接并且经由其导电部的第二部分(图中未示出)与第二导电通孔161”电连接。

在图5中，每个存储单元都具有专属的导电通孔来分别引出其顶侧电极和底侧电极。在一些情况下，还可以通过让两个或更多个存储单元共享导电通孔来减少电路工艺复杂性、减少电路控制复杂性并提高逻辑电路多元性，同时还可以保证每个存储单元的独立控制。

在一些实施例中，第二电介质层可以包括与多个存储单元对应的多个第二导电通孔，多个存储单元中的每个存储单元的第二电极层的第一部分可以相互电连接并且共同地电连接至第一电介质层中的第一导电通孔，并且多个存储单元中的每个存储单元可以经由其导电部的第二部分与多个第二导电通孔中的相应一个第二导电通孔电连接。例如，参考图6A，第二电介质层160包括与三个存储单元对应的三个第二导电通孔161、161’、161”，第一电介质层150包括一个第一导电通孔151，第一存储单元经由其导电部的第二部分(图中未示出)与第二导电通孔161电连接，第二存储单元经由其导电部的第二部分(图中未示出)与第二导电通孔161’电连接，第三存储单元经由其导电部的第二部分(图中未示出)与第二导电通孔161”电连接。此外，第一存储单元的第二电极层140的第一部分141、第二存储单元的第二电极层140’的第一部分141’、第三存储单元的第二电极层140”的第一部分141”相互电连接并且共同地电连接至第一电介质层150中的第一导电通孔151。

在另一些实施例中，第一电介质层可以包括与多个存储单元对应的多个第一导电通孔，多个存储单元中的每个存储单元可以经由其第二电极层的第一部分与多个第一导电通孔中的相应一个第一导电通孔电连接，并且多个存储单元中的每个存储单元的导电部的第二部分可以相互电连接并且共同地电连接至第二电介质层中的第二导电通孔。例如，参考图6B，其中深灰色的矩形代表存储单元的第一电极层的第二部分、相变材料层的第二部分和第二电极层的第二部分的叠层所在的区域。在图6B中，第一电介质层150包括与三个存储单元对应的三个第一导电通孔151、151’、151”，第二电介质层160包括一个第二导电通孔161，第一存储单元经由其第二电极层的第一部分与第一导电通孔151电连接，第二存储单元经由其第二电极层的第一部分与第一导电通孔151’电连接，第三存储单元经由其第二电极层的第一部分与第一导电通孔151”电连接。此外，第一存储单元的导电部110的第二部分112、第二存储单元的导电部110’的第二部分112’、第三存储单元的导电部110”的第二部分112”相互电连接并且共同地电连接至第二电介质层160中的第二导电通孔161。在一些实施例中，第一存储单元的导电部110、第二存储单元的导电部110’和第三存储单元的导电部110”可以是一体形成的，使得第一存储单元的导电部110的第二部分112、第二存储单元的导电部110’的第二部分112’、第三存储单元的导电部110”的第二部分112”相互电连接，例如如图6B所示。在一些实施例中，第一存储单元的导电部110、第二存储单元的导电部110’和第三存储单元的导电部110”可以是分开形成的，使得第一存储单元的导电部110的第二部分112、第二存储单元的导电部110’的第二部分112’、第三存储单元的导电部110”的第二部分112”可以经由附加的导电部件相互电连接。

本公开在另一方面提供了一种用于制备包括存储单元的相变存储器件的方法。如图7所示，用于制备相变存储器件的方法200可以包括通过以下操作形成相变存储器件的存储单元：在步骤S202处，形成第一电极材料层；在步骤S204处，在第一电极材料层之上形成第一相变材料层；在步骤S206处，在第一相变材料层之上形成第二电极材料层；在步骤S208处，在第二电极材料层之上形成导电材料层，并刻蚀导电材料层以形成导电部；在步骤S210处，在导电部的第一部分之上形成第三电极材料层，第三电极材料层与第二电极材料层接触以围绕导电部的第一部分并与导电部的第一部分电连接，并刻蚀第三电极材料层和第二电极材料层以将第三电极材料层的不位于导电部的第一部分上方的部分和第二电极材料层的不位于导电部下方的部分中的每一者的距离导电部超出第三电极材料层的厚度的区域去除；在步骤S212处，在第三电极材料层之上形成第二相变材料层，第二相变材料层与第一相变材料层接触以围绕经刻蚀的第三电极材料层和经刻蚀的第二电极材料层；在步骤S214处，在第二相变材料层之上形成第四电极材料层，并刻蚀第四电极材料层、第二相变材料层、第一相变材料层和第一电极材料层以将第四电极材料层的不位于导电部的第一部分上方的部分、第二相变材料层的不位于导电部的第一部分上方的部分、第一相变材料层的不位于导电部下方的部分和第一电极材料层的不位于导电部下方的部分中的每一者的距离导电部超出存储单元的有效单元厚度的区域去除，有效单元厚度是第三电极材料层、第二相变材料层和第四电极材料层的叠层的厚度；在步骤S216处，在第四电极材料层之上形成第五电极材料层，并刻蚀第五电极材料层，使得经刻蚀的第五电极材料层与经刻蚀的第一电极材料层和经刻蚀的第四电极材料层二者接触以围绕经刻蚀的第一相变材料层和经刻蚀的第二相变材料层。

在一些实施例中，在步骤S208处导电部可以被形成为使得导电部的侧表面与底表面之间的夹角不大于90度。第一电极材料层和第二电极材料层中的每一者的接触导电部的各个位置是可经由导电部相互电连接的。在一些实施例中，导电材料层可以包括金属。在一些实施例中，第一电极材料层、第二电极材料层、第三电极材料层、第四电极材料层与第五电极材料层各自可以包括钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅或透明导电氧化物或者前述各项的任意组合。在一些实施例中，第一相变材料层和第二相变材料层可以包括铁电材料。在一些实施例中，所述铁电材料包括氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者。

在一些实施例中，在刻蚀导电材料层以形成导电部(步骤S208)之后并且在形成第三电极材料层(步骤S210)之前，方法200还可以包括：继续刻蚀第二电极材料层，以将第二电极材料层的不位于导电部下方的部分去除。可以理解，如果在步骤S210之前执行了上述处理的话，则步骤S210只需要刻蚀第三电极材料层而无需再处理第二电极材料层。

在一些实施例中，在通过图7所示的步骤形成存储单元之前，方法200还可以包括：形成第一电介质层，并在第一电介质层中形成第一导电通孔。这样，在通过图7所示的步骤形成存储单元时，存储单元可以设置于第一电介质层之上，并且第一电极材料层的位于导电部下方的部分可以被配置为电连接至第一导电通孔。

在一些实施例中，在通过图7所示的步骤形成存储单元之后，方法200还可以包括：形成覆盖存储单元的第二电介质层，并在第二电介质层中形成第二导电通孔。在一些实施例中，第一导电通孔可以位于导电部的第一部分下方，第二导电通孔可以位于导电部的第二部分上方，第一导电通孔可以横向偏移于第二导电通孔。在另一些实施例中，第一导电通孔可以位于导电部的第二部分下方，第二导电通孔可以位于导电部的第二部分上方，第一导电通孔可以横向偏移于第二导电通孔或者与第二导电通孔对准。导电部还可以包括第三电极材料层、第二相变材料层、第四电极材料层和第五电极材料层没有设置于其上的第二部分，导电部的第二部分可以被配置为与导电部的第一部分电连接并且第二导电通孔可以被配置为电连接至导电部的第二部分。

方法200还可以包括形成设置于第一电介质层之上并且被第二电介质层覆盖的多个存储单元。为了形成多个存储单元，在一些实施例中，步骤S208处的刻蚀导电材料层以形成导电部可以包括刻蚀导电材料层以形成多个导电部，步骤S210处的形成第三电极材料层可以包括在多个导电部中的每个导电部的第一部分之上形成第三电极材料层，第三电极材料层与第二电极材料层接触以分别围绕多个导电部中的每个导电部的第一部分，并刻蚀第三电极材料层和第二电极材料层以将第三电极材料层的不位于多个导电部中的每个导电部的第一部分上方的部分和第二电极材料层的不位于该导电部下方的部分中的每一者的距离该导电部超出第三电极材料层的厚度的区域去除。由此，该多个导电部中的每个导电部以及第一电极材料层、第一相变材料层、第二电极材料层、第三电极材料层、第二相变材料层、第四电极材料层和第五电极材料层中的每一者的围绕该导电部的部分形成多个存储单元中的相应一个存储单元。在一些实施例中，该多个导电部中的相邻两个导电部之间的间距可以超过存储单元的有效单元厚度Ts的两倍。

在一些实施例中，在第一电介质层中形成第一导电通孔可以包括在第一电介质层中形成与多个存储单元对应的多个第一导电通孔，使得每个存储单元可以经由第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与该多个第一导电通孔中的相应一个第一导电通孔电连接，以及在第二电介质层中形成第二导电通孔可以包括在第二电介质层中形成与多个存储单元对应的多个第二导电通孔，使得每个存储单元可以经由该存储单元的导电部的第二部分与该多个第二导电通孔中的相应一个第二导电通孔电连接。

在另一些实施例中，第一电极材料层的位于每个存储单元的导电部的第一部分下方的部分相互电连接，并且共同地电连接至第一电介质层中的第一导电通孔，以及在第二电介质层中形成第二导电通孔可以包括在第二电介质层中形成与多个存储单元对应的多个第二导电通孔，使得每个存储单元可以经由该存储单元的导电部的第二部分与多个第二导电通孔中的相应一个第二导电通孔电连接。具体地，在一些示例中，第一电极材料层、第四电极材料层、第五电极材料层中的至少一者可以被形成为跨该多个存储单元连续地延伸，并且在这种情况下，在形成第二相变材料层(步骤S212)之后，方法200例如还可以替代步骤S214包括：刻蚀第四电极材料层、第二相变材料层、第一相变材料层以将第四电极材料层的不位于导电部的第一部分上方的部分、第二相变材料层的不位于导电部的第一部分上方的部分、第一相变材料层的不位于导电部下方的部分中的每一者的距离导电部超出存储单元的有效单元厚度的区域去除，这样可以得到跨该多个存储单元连续地延伸的第一电极材料层。或者，步骤S216可以替代地包括：在第四电极材料层之上形成第五电极材料层，使得第五电极材料层分别与每个存储单元的经刻蚀的第一电极材料层和经刻蚀的第四电极材料层接触以分别围绕每个存储单元的经刻蚀的第一相变材料层和经刻蚀的第二相变材料层，这样可以得到跨该多个存储单元连续地延伸的第五电极材料层。或者，在形成第二相变材料层(步骤S212)之后并且在形成第四电极材料层之前，方法200可以包括：刻蚀第二相变材料层、第一相变材料层、可选的第一电极材料层以将第二相变材料层的不位于导电部的第一部分上方的部分、第一相变材料层的不位于导电部下方的部分、以及可选的第一电极材料层的不位于导电部下方的部分中的每一者的距离导电部超出第三电极材料层与第二相变材料层的叠层厚度的区域去除，并且在这种情况下，由于第四电极材料层无需经历刻蚀并且已经与第一电极材料层(无论是否被刻蚀)接触以分别围绕每个存储单元的经刻蚀的第一相变材料层和经刻蚀的第二相变材料层，因此步骤S216可以省略，这样可以得到跨该多个存储单元连续地延伸的第四电极材料层。

在又一些实施例中，在第一电介质层中形成第一导电通孔可以包括在第一电介质层中形成与多个存储单元对应的多个第一导电通孔，使得每个存储单元可以经由第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与该多个第一导电通孔中的相应一个第一导电通孔电连接，以及每个存储单元的导电部的第二部分相互电连接，并且共同地电连接至第二电介质层中的第二导电通孔。

方法的实施例可以类似于前述相变存储器件的各个实施例，在此不再赘述。

下面分别结合图8A至图8J描述用于制备图5的相变存储器件的非限制性示例过程。为了简洁起见，对于类似部件，图中仅对其中之一进行了标注。在本文中，例如可以通过各种合适的沉积手段(包括但不限于原子层沉积、化学气相沉积、物理气相沉积等)来形成相应膜层，并且可以采用任何合适的刻蚀手段(包括但不限于干法刻蚀或湿法刻蚀等)来进行刻蚀，在此不多赘述。

如图8A所示，形成第一电介质层1500。第一电介质层1500可以形成在任何合适的衬底(图中未示出，包括但不限于单晶硅、多晶硅、砷化镓、蓝宝石、石英、碳化硅、绝缘体上硅(Silicon on insulator，SOI)等)上。还如图8A所示，在形成好的第一电介质层1500中刻蚀出多个通孔并向通孔填充导电材料(诸如但不限于钨)以形成多个第一导电通孔1510。如图8B所示，在第一电介质层1500之上依次形成第一电极材料层1410、第一相变材料层1310、第二电极材料层1210和导电材料层1100。在一些示例中，在形成第一电极材料层1410时，例如当第一电极材料层1410包括氮化钛时，可以先通过物理气相沉积形成第一电极材料层1410的下部部分，再通过原子层沉积形成第一电极材料层1410的上部部分。在一些示例中，在形成第二电极材料层1210时，例如当第二电极材料层1210包括氮化钛时，可以先通过原子层沉积形成第二电极材料层1210的下部部分，再通过物理气相沉积形成第二电极材料层1210的上部部分。如图8C所示，刻蚀导电材料层1100以形成多个导电部110。如图8D所示，在多个导电部110中的每个导电部110的第一部分之上形成第三电极材料层1220，第三电极材料层1220与第二电极材料层1210接触以分别围绕每个导电部110的第一部分。如图8E所示，刻蚀第三电极材料层1220和第二电极材料层1210以将第三电极材料层1220的不位于导电部110的第一部分上方的部分和第二电极材料层1210的不位于导电部110下方的部分中的每一者的距离导电部110超出第三电极材料层1220的厚度的区域去除。在一些示例中，在形成第三电极材料层1220时，例如当第三电极材料层1220包括氮化钛时，可以先通过物理气相沉积形成第三电极材料层1220的下部部分，再通过原子层沉积形成第三电极材料层1220的上部部分。如图8F所示，在第三电极材料层1220之上依次形成第二相变材料层1320和第四电极材料层1420。在一些示例中，在形成第四电极材料层1420时，例如当第四电极材料层1420包括氮化钛时，可以先通过原子层沉积形成第四电极材料层1420的下部部分，再通过物理气相沉积形成第四电极材料层1420的上部部分。随后，如图8G所示，刻蚀第四电极材料层1420、第二相变材料层1320、第一相变材料层1310和第一电极材料层1410以将第四电极材料层1420的不位于导电部110的第一部分上方的部分、第二相变材料层1320的不位于导电部110的第一部分上方的部分、第一相变材料层1310的不位于导电部110下方的部分和第一电极材料层1410的不位于导电部110下方的部分中的每一者的距离导电部超出存储单元的有效单元厚度Ts的区域去除，使得所形成的多个存储单元彼此间隔开。如图8H所示，在第四电极材料层1420之上形成第五电极材料层1700，并如图8I所示，刻蚀(例如，通过回刻蚀(Etch back)工艺)第五电极材料层1700，使得经刻蚀的第五电极材料层1700与经刻蚀的第一电极材料层1410和经刻蚀的第四电极材料层1420二者接触以围绕经刻蚀的第一相变材料层1310和经刻蚀的第二相变材料层1320。此时，经刻蚀的第二电极材料层1210与经刻蚀的第三电极材料层1220形成连续围绕且适形于导电部110的内电极部，经刻蚀的第一相变材料层1310和经刻蚀的第二相变材料层1320形成连续围绕且适形于导电部110的中间相变材料部，经刻蚀的第五电极材料层1700与经刻蚀的第一电极材料层1410和经刻蚀的第四电极材料层1420形成连续围绕且适形于导电部110的外电极部，使得这样的内电极部、中间相变材料部和外电极部具有三维立体结构，进而使得整个器件的器件有效面积很大。进一步如图8J所示，还可以形成第二电介质层1600以覆盖所形成的多个存储单元，并且在第二电介质层1600中刻蚀出多个通孔并向通孔填充导电材料以形成多个第二导电通孔1610，每个存储单元可以经由其导电部110的第二部分与相应一个第二导电通孔1610电连接。

本公开在另一方面还提供了一种改进的相变存储器件，其通过在存储单元中引入导电部直接充当存储单元的第一电极层，使得存储单元的相变材料层和第二电极层不再是二维平面结构，而是具有围绕充当第一电极层的导电部延伸的三维立体结构，从而使得能够在不增大相变存储器件的占地面积的情况下增大相变存储器件的器件有效面积，进而提高相变存储器件的器件性能。

现在参考图9A和图9B，其示出了根据本公开的一些实施例的相变存储器件300的示意截面图和示意侧视图。如图9A和图9B所示，相变存储器件100可以包括存储单元，存储单元可以包括导电部310、相变材料层330以及第二电极层340。导电部310充当存储单元的第一电极层。相变材料层330包括设置于导电部310的第一部分311之下的第一部分331和设置于导电部310的第一部分311之上的第二部分332，相变材料层330的第一部分331和第二部分332接触以围绕导电部310的第一部分311。第二电极层340包括设置于相变材料层330的第一部分331之下的第一部分341和设置于相变材料层330的第二部分332之上的第二部分342。第二电极层340的第一部分341和第二部分342接触以围绕相变材料层330。在一些实施例中，例如参考图9B(导电部310中的虚线是虚拟的而不是实际存在的)，导电部310除了包括被相变材料层330和第二电极层340二者共同围绕的第一部分311之外，还可以包括相变材料层330和第二电极层340没有设置于其上的第二部分312。导电部310的第二部分312与导电部310的第一部分311电连接。在一些示例中，例如如图9B所示，导电部310的第二部分312与导电部310的第一部分311直接相邻。在另一些示例中，导电部310的第二部分312与导电部310的第一部分311也可以隔着导电部310的其它部分。从图9B可以看到，导电部310延伸至相变材料层330和第二电极层340二者共同围绕的区域之外，这可以利于设置导电部件(例如，图10A和图10B中的第二导电通孔361)以便向导电部310施加电信号。

结合图9A和图9B可以清楚地明白，在器件占地面积相同的情况下，导电部310的存在使得相变存储器件300的器件有效面积相比于不存在导电部310的情况而增大，并且增大的量基本对应于导电部310的第一部分311的截面形状的所有非底边的长度之和，从而使得相变存储器件300在相同电压下能够存储更多的电荷，进而使得相变存储器件300的灵敏度、稳定性、可靠性得到提高并且使用寿命延长。并且在相变存储器件300中，以导电部310充当第一电极层可以简化器件结构，减少器件制备工艺复杂性。

在一些实施例中，导电部310的侧表面与底表面之间的夹角α可以不大于90度，在一些示例中还可以小于90度，这可以促进后续利用某些工艺在导电部310上形成膜层。另外，虽然导电部310的截面形状在图9A中被图示为梯形，但这仅仅是示例性的而非限制性的，导电部310的截面形状可以采取任何合适的形状，例如三角形、矩形、五边形等。导电部310的截面形状也不限于是凸多边形，其也可以是合适的凹多边形，例如，图9A所示的导电部310的截面形状的顶边也可以被修改为V形、M形等，这相比于修改前可能能够实现导电部310的截面形状的更大的所有非底边的长度之和，进而实现进一步增大的器件有效面积。在一些实施例中，导电部310的一个或多个角可以被倒角或圆化。可以根据实际的器件需求来合适地设计导电部310的尺寸。在器件占地面积一定的情况下，导电部310的纵横比可以被设计得尽可能大。例如，在一些示例中，导电部310的纵横比可以大于1：1，或者大于1.5：1，或者大于2：1，或者大于3：1。

可以根据实际的器件需求来合适地设计相变存储器件100的各膜层的厚度，例如通常可以在几十埃米至几百埃米的数量级。导电部310和第二电极层340可以包括任何合适的材料，例如但不限于钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅和透明导电氧化物以及前述各项的任意组合。在一些实施例中，导电部310和第二电极层340可以包括相同的材料，例如都包括氮化钛。在一些实施例中，导电部310和第二电极层340可以包括不同的材料，例如其中一者包括氮化钛而另一者包括金属。相变材料层330可以包括任何合适的相变材料，例如但不限于铁电材料。在一些实施例中，所述铁电材料包括氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者。

在一些实施例中，例如如图10A和图10B所示，相变存储器件300还可以包括在其上设置存储单元的第一电介质层350和/或覆盖存储单元的第二电介质层360。第二电介质层360可以位于第一电介质层350上方。第一电介质层350可以包括电连接至存储单元的第二电极层340的第一部分341的第一导电通孔351。第二电介质层360也可以包括电连接至存储单元的导电部310的第二部分312的第二导电通孔361。在一些实施例中，例如参考图10B，第一导电通孔351位于导电部310的第一部分311下方，第二导电通孔361位于导电部310的第二部分312上方，第一导电通孔351横向偏移于第二导电通孔361。在另一些实施例中，例如在第二电极层340的第一部分341从导电部310的第一部分311下方延伸到导电部310的第二部分312下方的情况(例如如图10B所示)下，第一导电通孔351也可以位于导电部310的第二部分312下方，第二导电通孔361可以位于导电部310的第二部分312上方，从而第一导电通孔351可以横向偏移于第二导电通孔361或者也可以与第二导电通孔361对准。在一些实施例中，第一电介质层350和第二电介质层360的材料可以包括氧化物(诸如氧化硅等)或氮化物(诸如氮化硅)等，并且第一导电通孔351和第二导电通孔361的材料可以包括金属(诸如钨等)等。

虽然在图10A和图10B中仅示出了一个存储单元，但是可以理解的是，根据实际需要，相变存储器件300可以被配置为包括两个或更多个存储单元，这些存储单元可以以任何合适的方式(例如但不限于阵列)布局于相变存储器件300中。

在一些实施例中，相变存储器件可以包括设置于第一电介质层350之上并且被第二电介质层360覆盖的多个存储单元。例如，如图11所示，相变存储器件包括设置于第一电介质层350之上并且被第二电介质层360覆盖的三个存储单元，其中第一存储单元包括导电部(图中仅示出该导电部的第一部分311)、相变材料层330(包括第一部分331和第二部分332)、第二电极层340(包括第一部分341和第二部分342)，第二存储单元包括导电部(图中仅示出该导电部的第一部分311’)、相变材料层330’(包括第一部分331’和第二部分332’)、第二电极层340’(包括第一部分341’和第二部分342’)，并且第三存储单元包括导电部(图中仅示出该导电部的第一部分311”)、相变材料层330”(包括第一部分331”和第二部分332”)、第二电极层340”(包括第一部分341”和第二部分342”)。

相变存储器件的多个存储单元可以是彼此间隔开的。假设存储单元的相变材料层的第二部分和第二电极层的第二部分的叠层的厚度是存储单元的有效单元厚度Ts’，则在一些实施例中，多个存储单元中的相邻两个存储单元(例如，第一存储单元与第二存储单元，第二存储单元与第三存储单元)的导电部之间的间距Dc’可以超过有效单元厚度Ts的两倍。若相邻两个存储单元具有不同的有效单元厚度Ts，则相邻两个存储单元的导电部之间的间距Dc’可以超过这两个相邻存储单元的有效单元厚度Ts之和。

在一些实施例中，第一电介质层可以包括与多个存储单元对应的多个第一导电通孔，以及第二电介质层可以包括与多个存储单元对应的多个第二导电通孔。此外，多个存储单元中的每个存储单元可以经由其第二电极层的第一部分与多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其导电部的第二部分与多个第二导电通孔中的相应一个第二导电通孔电连接。例如，如图11所示，第一电介质层350包括与三个存储单元对应的三个第一导电通孔351、351’、351”，第二电介质层360包括与三个存储单元对应的三个第二导电通孔361、361’、361”，第一存储单元经由其第二电极层340的第一部分341与第一导电通孔351电连接并且经由其导电部的第二部分(图中未示出)与第二导电通孔361电连接，第二存储单元经由其第二电极层340’的第一部分341’与第一导电通孔351’电连接并且经由其导电部的第二部分(图中未示出)与第二导电通孔361’电连接，第三存储单元经由其第二电极层340”的第一部分341”与第一导电通孔351”电连接并且经由其导电部的第二部分(图中未示出)与第二导电通孔361”电连接。

在图11中，每个存储单元都具有专属的导电通孔来分别引出其顶侧电极和底侧电极。在一些情况下，还可以通过让两个或更多个存储单元共享导电通孔来减少电路工艺复杂性、减少电路控制复杂性并提高逻辑电路多元性，同时还可以保证每个存储单元的独立控制。

在一些实施例中，第二电介质层可以包括与多个存储单元对应的多个第二导电通孔，多个存储单元中的每个存储单元的第二电极层的第一部分可以相互电连接并且共同地电连接至第一电介质层中的第一导电通孔，并且多个存储单元中的每个存储单元可以经由其导电部的第二部分与多个第二导电通孔中的相应一个第二导电通孔电连接。例如，参考图12A，第二电介质层360包括与三个存储单元对应的三个第二导电通孔361、361’、361”，第一电介质层350包括一个第一导电通孔351，第一存储单元经由其导电部的第二部分(图中未示出)与第二导电通孔361电连接，第二存储单元经由其导电部的第二部分(图中未示出)与第二导电通孔361’电连接，第三存储单元经由其导电部的第二部分(图中未示出)与第二导电通孔361”电连接。此外，第一存储单元的第二电极层340的第一部分341、第二存储单元的第二电极层340’的第一部分341’、第三存储单元的第二电极层340”的第一部分341”相互电连接并且共同地电连接至第一电介质层350中的第一导电通孔351。

在另一些实施例中，第一电介质层可以包括与多个存储单元对应的多个第一导电通孔，多个存储单元中的每个存储单元可以经由其第二电极层的第一部分与多个第一导电通孔中的相应一个第一导电通孔电连接，并且多个存储单元中的每个存储单元的导电部的第二部分可以相互电连接并且共同地电连接至第二电介质层中的第二导电通孔。例如，参考图12B，其中深灰色的矩形代表存储单元的相变材料层的第二部分和第二电极层的第二部分的叠层所在的区域。在图12B中，第一电介质层350包括与三个存储单元对应的三个第一导电通孔351、351’、351”，第二电介质层360包括一个第二导电通孔361，第一存储单元经由其第二电极层的第一部分与第一导电通孔351电连接，第二存储单元经由其第二电极层的第一部分与第一导电通孔351’电连接，第三存储单元经由其第二电极层的第一部分与第一导电通孔351”电连接。此外，第一存储单元的导电部310的第二部分312、第二存储单元的导电部310’的第二部分312’、第三存储单元的导电部310”的第二部分312”相互电连接并且共同地电连接至第二电介质层360中的第二导电通孔361。在一些实施例中，第一存储单元的导电部310、第二存储单元的导电部310’和第三存储单元的导电部310”可以是一体形成的，使得第一存储单元的导电部310的第二部分312、第二存储单元的导电部310’的第二部分312’、第三存储单元的导电部310”的第二部分312”相互电连接，例如如图12B所示。在一些实施例中，第一存储单元的导电部310、第二存储单元的导电部310’和第三存储单元的导电部310”可以是分开形成的，使得第一存储单元的导电部310的第二部分312、第二存储单元的导电部310’的第二部分312’、第三存储单元的导电部310”的第二部分312”可以经由附加的导电部件相互电连接。

本公开在另一方面提供了一种用于制备包括存储单元的相变存储器件的方法。如图13所示，用于制备相变存储器件的方法400可以包括通过以下操作形成相变存储器件的存储单元：在步骤S402处，形成第一电极材料层；在步骤S404处，在第一电极材料层之上形成第一相变材料层；在步骤S406处，在第一相变材料层之上形成导电材料层，并刻蚀导电材料层以形成导电部，所述导电部充当存储单元的电极；在步骤S408处，在导电部的第一部分之上形成第二相变材料层，第二相变材料层与第一相变材料层接触以围绕导电部的第一部分；在步骤S410处，在第二相变材料层之上形成第二电极材料层，并刻蚀第二电极材料层、第二相变材料层、第一相变材料层和第一电极材料层以将第二电极材料层的不位于导电部的第一部分上方的部分、第二相变材料层的不位于导电部的第一部分上方的部分、第一相变材料层的不位于导电部下方的部分和第一电极材料层的不位于导电部下方的部分中的每一者的距离导电部超出存储单元的有效单元厚度的区域去除，有效单元厚度是第二相变材料层和第二电极材料层的叠层的厚度；在步骤S412处，在第二电极材料层之上形成第三电极材料层，并刻蚀第三电极材料层，使得经刻蚀的第三电极材料层与经刻蚀的第一电极材料层和经刻蚀的第二电极材料层二者接触以围绕经刻蚀的第一相变材料层和经刻蚀的第二相变材料层。

在一些实施例中，在步骤S406处导电部可以被形成为使得导电部的侧表面与底表面之间的夹角不大于90度。在一些实施例中，导电材料层、第一电极材料层、第二电极材料层、第三电极材料层各自可以包括钛、氮化钛、氮化钛硅、氮化钛铝、碳氮化钛、氮化钽、氮化钽硅、氮化钽铝、氮化钨、硅化钨、掺杂多晶硅或透明导电氧化物或者前述各项的任意组合。在一些实施例中，第一相变材料层和第二相变材料层可以各自包括铁电材料。在一些实施例中，所述铁电材料包括氧化锆、氧化铪、氧化钛、氧化铝、氧化镍和氧化铁中的至少一者。

在一些实施例中，在通过图13所示的步骤形成存储单元之前，方法400还可以包括：形成第一电介质层，并在第一电介质层中形成第一导电通孔。这样，在通过图13所示的步骤形成存储单元时，存储单元可以设置于第一电介质层之上，并且第一电极材料层的位于导电部下方的部分可以被配置为电连接至第一导电通孔。

在一些实施例中，在通过图13所示的步骤形成存储单元之后，方法400还可以包括：形成覆盖存储单元的第二电介质层，并在第二电介质层中形成第二导电通孔。在一些实施例中，第一导电通孔可以位于导电部的第一部分下方，第二导电通孔可以位于导电部的第二部分上方，第一导电通孔可以横向偏移于第二导电通孔。在另一些实施例中，第一导电通孔可以位于导电部的第二部分下方，第二导电通孔可以位于导电部的第二部分上方，第一导电通孔可以横向偏移于第二导电通孔或者与第二导电通孔对准。导电部还可以包括第二相变材料层、第二电极材料层和第三电极材料层没有设置于其上的第二部分，导电部的第二部分可以被配置为与导电部的第一部分电连接并且第二导电通孔可以被配置为电连接至导电部的第二部分。

方法400还可以包括形成设置于第一电介质层之上并且被第二电介质层覆盖的多个存储单元。为了形成多个存储单元，在一些实施例中，步骤S406处的刻蚀导电材料层以形成导电部可以包括刻蚀导电材料层以形成多个导电部，步骤S408处的形成第二相变材料层可以包括在多个导电部中的每个导电部的第一部分之上形成第二相变材料层，第二相变材料层与第一相变材料层接触以分别围绕多个导电部中的每个导电部的第一部分。由此，多个导电部中的每个导电部以及第一电极材料层、第一相变材料层、第二相变材料层、第二电极材料层和第三电极材料层中的每一者的围绕该导电部的部分形成多个所述存储单元中的相应一个存储单元。在一些实施例中，该多个导电部中的相邻两个导电部之间的间距超过有效单元厚度的两倍。

在一些实施例中，在第一电介质层中形成第一导电通孔可以包括在第一电介质层中形成与多个存储单元对应的多个第一导电通孔，使得每个存储单元可以经由第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与该多个第一导电通孔中的相应一个第一导电通孔电连接，以及在第二电介质层中形成第二导电通孔可以包括在第二电介质层中形成与多个存储单元对应的多个第二导电通孔，使得每个存储单元可以经由该存储单元的导电部的第二部分与该多个第二导电通孔中的相应一个第二导电通孔电连接。

在另一些实施例中，第一电极材料层的位于每个存储单元的导电部的第一部分下方的部分相互电连接，并且共同地电连接至第一电介质层中的第一导电通孔，以及在第二电介质层中形成第二导电通孔可以包括在第二电介质层中形成与多个存储单元对应的多个第二导电通孔，使得每个存储单元可以经由该存储单元的导电部的第二部分与多个第二导电通孔中的相应一个第二导电通孔电连接。具体地，在一些示例中，第一电极材料层、第二电极材料层、第三电极材料层中的至少一者可以被形成为跨该多个存储单元连续地延伸，并且在这种情况下，在形成第二相变材料层(步骤S408)之后，方法400还可以替代步骤S410包括：刻蚀第二电极材料层、第二相变材料层、第一相变材料层以将第二电极材料层的不位于导电部的第一部分上方的部分、第二相变材料层的不位于导电部的第一部分上方的部分、第一相变材料层的不位于导电部下方的部分中的每一者的距离导电部超出存储单元的有效单元厚度的区域去除，这样可以得到跨该多个存储单元连续地延伸的第一电极材料层。或者，步骤S412可以替代地包括：在第二电极材料层之上形成第三电极材料层，使得第三电极材料层分别与每个存储单元的经刻蚀的第一电极材料层和经刻蚀的第四电极材料层接触以分别围绕每个存储单元的经刻蚀的第一相变材料层和经刻蚀的第二相变材料层，这样可以得到跨该多个存储单元连续地延伸的第三电极材料层。或者，在形成第二相变材料层(步骤S408)之后并且在形成第二电极材料层之前，方法400可以包括：刻蚀第二相变材料层、第一相变材料层、可选的第一电极材料层以将第二相变材料层的不位于导电部的第一部分上方的部分、第一相变材料层的不位于导电部下方的部分、以及可选的第一电极材料层的不位于导电部下方的部分中的每一者的距离导电部超出第二相变材料层的厚度的区域去除，并且在这种情况下，由于第二电极材料层无需经历刻蚀并且已经与第一电极材料层(无论是否被刻蚀)接触以分别围绕每个存储单元的经刻蚀的第一相变材料层和经刻蚀的第二相变材料层，因此步骤S412可以省略，这样可以得到跨该多个存储单元连续地延伸的第二电极材料层。

在又一些实施例中，在第一电介质层中形成第一导电通孔可以包括在第一电介质层中形成与多个存储单元对应的多个第一导电通孔，使得每个存储单元可以经由第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与该多个第一导电通孔中的相应一个第一导电通孔电连接，以及每个存储单元的导电部的第二部分相互电连接，并且共同地电连接至第二电介质层中的第二导电通孔。

方法的实施例可以类似于前述相变存储器件的各个实施例，在此不再赘述。

下面分别结合图14A至图14H描述用于制备图11的相变存储器件的非限制性示例过程。为了简洁起见，对于类似部件，图中仅对其中之一进行了标注。

如图14A所示，形成第一电介质层3500。第一电介质层3500可以形成在任何合适的衬底(图中未示出，包括但不限于单晶硅、多晶硅、砷化镓、蓝宝石、石英、碳化硅、绝缘体上硅(Silicon on insulator，SOI)等)上。还如图14A所示，在形成好的第一电介质层3500中刻蚀出多个通孔并向通孔填充导电材料(诸如但不限于钨)以形成多个第一导电通孔3510。如图14B所示，在第一电介质层3500之上依次形成第一电极材料层3410、第一相变材料层3310和导电材料层3100。在一些示例中，在形成第一电极材料层3410时，例如当第一电极材料层3410包括氮化钛时，可以先通过物理气相沉积形成第一电极材料层3410的下部部分，再通过原子层沉积形成第一电极材料层3410的上部部分。如图14C所示，刻蚀导电材料层3100以形成多个导电部310。如图14D所示，在多个导电部310中的每个导电部310的第一部分之上依次形成第二相变材料层3320和第二电极材料层3420，第二相变材料层3320与第一相变材料层3310接触以分别围绕多个导电部310中的每个导电部310的第一部分。在一些示例中，在形成第二电极材料层3420时，例如当第二电极材料层3420包括氮化钛时，可以先通过原子层沉积形成第二电极材料层3420的下部部分，再通过物理气相沉积形成第二电极材料层3420的上部部分。随后，如图14E所示，刻蚀第二电极材料层3420、第二相变材料层3320、第一相变材料层3310和第一电极材料层3410以将第二电极材料层3420的不位于多个导电部310中的每个导电部310的第一部分上方的部分、第二相变材料层3320的不位于多个导电部310中的每个导电部310的第一部分上方的部分、第一相变材料层3310的不位于多个导电部310中的每个导电部310下方的部分和第一电极材料层3410的不位于多个导电部310中的每个导电部310下方的部分中的每一者的距离相应导电部超出存储单元的有效单元厚度Ts’的区域去除，使得所形成的多个存储单元彼此间隔开。如图14F所示，在第二电极材料层3420之上形成第三电极材料层3700，并如图14G所示，刻蚀(例如，通过回刻蚀工艺)第三电极材料层3700，使得经刻蚀的第三电极材料层3700与经刻蚀的第一电极材料层3410和经刻蚀的第二电极材料层3420二者接触以围绕经刻蚀的第一相变材料层3310和经刻蚀的第二相变材料层3320。此时，导电部310充当内电极部，经刻蚀的第一相变材料层3310和经刻蚀的第二相变材料层3320形成连续围绕且适形于导电部310的中间相变材料部，经刻蚀的第三电极材料层3700与经刻蚀的第一电极材料层3410和经刻蚀的第二电极材料层3420形成连续围绕且适形于导电部310的外电极部，使得这样的内电极部、中间相变材料部和外电极部具有三维立体结构，进而使得整个器件的器件有效面积很大。进一步如图14H所示，还可以形成第二电介质层3600以覆盖所形成的多个存储单元，并且在第二电介质层3600中刻蚀出多个通孔并向通孔填充导电材料以形成多个第二导电通孔3610，每个存储单元可以经由其导电部310的第二部分与相应一个第二导电通孔3610电连接。

在说明书及权利要求中的词语“左”、“右”、“前”、“后”、“顶”、“底”、“上”、“下”、“高”、“低”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其它取向上操作。例如，在附图中的装置倒转时，原先描述为在其它特征“之上”的特征，此时可以描述为在其它特征“之下”。装置还可以以其它方式定向(旋转90度或在其它方位)，此时将相应地解释相对空间关系。

在说明书及权利要求中，称一个元件位于另一元件“之上”、“附接”至另一元件、“连接”至另一元件、“耦合”至另一元件、“耦接”至另一元件、或“接触”另一元件等时，该元件可以直接位于另一元件之上、直接附接至另一元件、直接连接至另一元件、直接耦合至另一元件、直接耦接至另一元件或直接接触另一元件，或者可以存在一个或多个中间元件。相对照的是，称一个元件“直接”位于另一元件“之上”、“直接附接”至另一元件、“直接连接”至另一元件、“直接耦合”至另一元件、“直接耦接”至另一元件或“直接接触”另一元件时，将不存在中间元件。在说明书及权利要求中，一个特征布置成与另一特征“相邻”，可以指一个特征具有与相邻特征重叠的部分或者位于相邻特征上方或下方的部分。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。另外，仅仅为了参考的目的，还可以在本文中使用“第一”、“第二”等类似术语，并且因而并非意图限定。例如，除非上下文明确指出，否则涉及结构或元件的词语“第一”、“第二”和其它此类数字词语并没有暗示顺序或次序。还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

如本文所使用的，术语“和/或”包括相关联的列出项目中的一个或多个的任何和所有组合。本文中使用的术语只是出于描述特定实施例的目的，并不旨在限制本公开。如本文中使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚指示。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其它各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。可以以任何方式和/或与其它实施例的方面或元件相结合地组合以上公开的所有实施例的方面和元件，以提供多个附加实施例。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (43)

1.一种相变存储器件，包括存储单元，所述存储单元包括：

导电部；

第一电极层，包括设置于所述导电部的第一部分之下的第一部分和设置于所述导电部的第一部分之上的第二部分，所述第一电极层的第一部分和第二部分接触以围绕所述导电部的第一部分并与所述导电部的第一部分电连接；

相变材料层，包括设置于所述第一电极层的第一部分之下的第一部分和设置于所述第一电极层的第二部分之上的第二部分，所述相变材料层的第一部分和第二部分接触以围绕所述第一电极层；以及

第二电极层，包括设置于所述相变材料层的第一部分之下的第一部分和设置于所述相变材料层的第二部分之上的第二部分，所述第二电极层的第一部分和第二部分接触以围绕所述相变材料层。

2.如权利要求1所述的相变存储器件，其中，所述导电部的侧表面与底表面之间的夹角不大于90度。

3.如权利要求1所述的相变存储器件，其中，所述相变存储器件满足以下中的至少一种：

所述导电部包括金属；

所述第一电极层和所述第二电极层各自包括氮化钛；

所述相变材料层包括铁电材料。

4.如权利要求1所述的相变存储器件，其中，所述导电部还包括所述第一电极层、所述相变材料层和所述第二电极层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接从而电连接至所述第一电极层，并且所述相变存储器件还包括：

第一电介质层，所述存储单元设置于所述第一电介质层之上；以及

位于所述第一电介质层上方的第二电介质层，所述存储单元被所述第二电介质层覆盖，

其中，所述第一电介质层包括电连接至所述第二电极层的第一部分的第一导电通孔，以及所述第二电介质层包括电连接至所述导电部的第二部分的第二导电通孔。

5.如权利要求4所述的相变存储器件，其中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

6.如权利要求4所述的相变存储器件，其中，所述相变存储器件包括设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

7.如权利要求6所述的相变存储器件，其中，所述存储单元的所述第一电极层的第二部分、所述相变材料层的第二部分和所述第二电极层的第二部分的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个所述存储单元中的相邻两个所述存储单元的导电部之间的间距超过所述有效单元厚度的两倍。

8.如权利要求6所述的相变存储器件，

其中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，以及所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，并且

其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

9.如权利要求6所述的相变存储器件，

其中，所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元的第二电极层的第一部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且

其中，所述多个所述存储单元中的每个所述存储单元经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

10.如权利要求6所述的相变存储器件，

其中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且

其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

11.一种用于制备相变存储器件的方法，所述相变存储器件包括存储单元，所述方法包括通过以下操作形成所述相变存储器件的所述存储单元：

形成第一电极材料层；

在所述第一电极材料层之上形成第一相变材料层；

在所述第一相变材料层之上形成第二电极材料层；

在所述第二电极材料层之上形成导电材料层，并刻蚀所述导电材料层以形成导电部；

在所述导电部的第一部分之上形成第三电极材料层，所述第三电极材料层与所述第二电极材料层接触以围绕所述导电部的第一部分并与所述导电部的第一部分电连接，并刻蚀所述第三电极材料层和所述第二电极材料层以将所述第三电极材料层的不位于所述导电部的第一部分上方的部分和所述第二电极材料层的不位于所述导电部下方的部分中的每一者的距离所述导电部超出所述第三电极材料层的厚度的区域去除；

在所述第三电极材料层之上形成第二相变材料层，所述第二相变材料层与所述第一相变材料层接触以围绕经刻蚀的所述第三电极材料层和经刻蚀的所述第二电极材料层；

在所述第二相变材料层之上形成第四电极材料层，并刻蚀所述第四电极材料层、所述第二相变材料层、所述第一相变材料层和所述第一电极材料层以将所述第四电极材料层的不位于所述导电部的第一部分上方的部分、所述第二相变材料层的不位于所述导电部的第一部分上方的部分、所述第一相变材料层的不位于所述导电部下方的部分和所述第一电极材料层的不位于所述导电部下方的部分中的每一者的距离所述导电部超出所述存储单元的有效单元厚度的区域去除，所述有效单元厚度是所述第三电极材料层、所述第二相变材料层和所述第四电极材料层的叠层的厚度；以及

在所述第四电极材料层之上形成第五电极材料层，并刻蚀所述第五电极材料层，使得经刻蚀的所述第五电极材料层与经刻蚀的所述第一电极材料层和经刻蚀的所述第四电极材料层二者接触以围绕经刻蚀的所述第一相变材料层和经刻蚀的所述第二相变材料层。

12.如权利要求11所述的方法，其中，所述导电部被形成为使得所述导电部的侧表面与底表面之间的夹角不大于90度。

13.如权利要求11所述的方法，其中，满足以下中的至少一种：

所述导电材料层包括金属；

所述第一电极材料层、所述第二电极材料层、所述第三电极材料层、所述第四电极材料层与所述第五电极材料层各自包括氮化钛；

所述第一相变材料层与所述第二相变材料层各自包括铁电材料。

14.如权利要求11所述的方法，其中，在刻蚀所述导电材料层以形成所述导电部之后并在形成所述第三电极材料层之前，所述方法还包括：继续刻蚀所述第二电极材料层，以将所述第二电极材料层的不位于所述导电部下方的部分去除，

其中，在形成所述第三电极材料层之后并在形成所述第二相变材料层之前，仅刻蚀所述第三电极材料层而无需刻蚀所述第二电极材料层。

15.如权利要求11所述的方法，

其中，在形成所述存储单元之前，所述方法还包括：

形成第一电介质层，以及

在所述第一电介质层中形成第一导电通孔，

其中，所述存储单元设置于所述第一电介质层之上，并且所述第一电极材料层的位于所述导电部下方的部分电连接至所述第一导电通孔；以及

其中，在形成所述存储单元之后，所述方法还包括：

形成覆盖所述存储单元的第二电介质层，以及

在所述第二电介质层中形成第二导电通孔，

其中，所述导电部还包括所述第三电极材料层、所述第二相变材料层、所述第四电极材料层和所述第五电极材料层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接并且电连接至所述第二导电通孔。

16.如权利要求15所述的方法，其中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

17.如权利要求15所述的方法，还包括形成设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

18.如权利要求17所述的方法，

其中，刻蚀所述导电材料层以形成导电部包括刻蚀所述导电材料层以形成多个导电部，

其中，形成所述第三电极材料层包括在所述多个导电部中的每个导电部的第一部分之上形成第三电极材料层，所述第三电极材料层与所述第二电极材料层接触以分别围绕所述多个导电部中的每个导电部的第一部分，并刻蚀所述第三电极材料层和所述第二电极材料层以将所述第三电极材料层的不位于所述多个导电部中的每个导电部的第一部分上方的部分和所述第二电极材料层的不位于该导电部下方的部分中的每一者的距离该导电部超出所述第三电极材料层的厚度的区域去除，以及

其中，所述多个导电部中的每个导电部以及所述第一电极材料层、所述第一相变材料层、所述第二电极材料层、所述第三电极材料层、所述第二相变材料层、所述第四电极材料层和所述第五电极材料层中的每一者的围绕该导电部的部分形成所述多个所述存储单元中的相应一个存储单元。

19.如权利要求18所述的方法，其中，所述多个导电部中的相邻两个导电部之间的间距超过所述有效单元厚度的两倍。

20.如权利要求18所述的方法，

其中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，以及在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

21.如权利要求18所述的方法，

其中，在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，

其中，所述第一电极材料层的位于所述多个所述存储单元中的每个所述存储单元的导电部的第一部分下方的部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且

其中，所述多个所述存储单元中的每个所述存储单元经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

22.如权利要求18所述的方法，

其中，所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且

其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

23.一种相变存储器件，包括存储单元，所述存储单元包括：

导电部，充当第一电极层；

相变材料层，包括设置于所述导电部的第一部分之下的第一部分和设置于所述导电部的第一部分之上的第二部分，所述相变材料层的第一部分和第二部分接触以围绕所述导电部的第一部分；以及

第二电极层，包括设置于所述相变材料层的第一部分之下的第一部分和设置于所述相变材料层的第二部分之上的第二部分，所述第二电极层的第一部分和第二部分接触以围绕所述相变材料层。

24.如权利要求23所述的相变存储器件，其中，所述导电部的侧表面与底表面之间的夹角不大于90度。

25.如权利要求23所述的相变存储器件，其中，所述相变存储器件满足以下中的至少一种：

所述导电部和所述第二电极层各自包括氮化钛；

所述相变材料层包括铁电材料。

26.如权利要求23所述的相变存储器件，其中，所述导电部还包括所述相变材料层和所述第二电极层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接，并且所述相变存储器件还包括：

第一电介质层，所述存储单元设置于所述第一电介质层之上；以及

位于所述第一电介质层上方的第二电介质层，所述存储单元被所述第二电介质层覆盖，

其中，所述第一电介质层包括电连接至所述第二电极层的第一部分的第一导电通孔，以及所述第二电介质层包括电连接至所述导电部的第二部分的第二导电通孔。

27.如权利要求26所述的相变存储器件，其中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

28.如权利要求26所述的相变存储器件，其中，所述相变存储器件包括设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

29.如权利要求28所述的相变存储器件，其中，所述存储单元的所述相变材料层的第二部分和所述第二电极层的第二部分的叠层的厚度是所述存储单元的有效单元厚度，并且其中，所述多个所述存储单元中的相邻两个所述存储单元的导电部之间的间距超过所述有效单元厚度的两倍。

30.如权利要求28所述的相变存储器件，

其中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，以及所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，并且

其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

31.如权利要求28所述的相变存储器件，

其中，所述第二电介质层包括与所述多个所述存储单元对应的多个第二导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元的第二电极层的第一部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且

其中，所述多个所述存储单元中的每个所述存储单元经由其导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

32.如权利要求28所述的相变存储器件，

其中，所述第一电介质层包括与所述多个所述存储单元对应的多个第一导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元经由其第二电极层的第一部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且

其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

33.一种用于制备相变存储器件的方法，所述相变存储器件包括存储单元，所述方法包括通过以下操作形成所述相变存储器件的所述存储单元：

形成第一电极材料层；

在所述第一电极材料层之上形成第一相变材料层；

在所述第一相变材料层之上形成导电材料层，并刻蚀所述导电材料层以形成导电部，所述导电部充当所述存储单元的电极；

在所述导电部的第一部分之上形成第二相变材料层，所述第二相变材料层与所述第一相变材料层接触以围绕所述导电部的第一部分；

在所述第二相变材料层之上形成第二电极材料层，并刻蚀所述第二电极材料层、所述第二相变材料层、所述第一相变材料层和所述第一电极材料层以将所述第二电极材料层的不位于所述导电部的第一部分上方的部分、所述第二相变材料层的不位于所述导电部的第一部分上方的部分、所述第一相变材料层的不位于所述导电部下方的部分和所述第一电极材料层的不位于所述导电部下方的部分中的每一者的距离所述导电部超出所述存储单元的有效单元厚度的区域去除，所述有效单元厚度是所述第二相变材料层和所述第二电极材料层的叠层的厚度；以及

在所述第二电极材料层之上形成第三电极材料层，并刻蚀所述第三电极材料层，使得经刻蚀的所述第三电极材料层与经刻蚀的所述第一电极材料层和经刻蚀的所述第二电极材料层二者接触以围绕经刻蚀的所述第一相变材料层和经刻蚀的所述第二相变材料层。

34.如权利要求33所述的方法，其中，所述导电部被形成为使得所述导电部的侧表面与底表面之间的夹角不大于90度。

35.如权利要求33所述的方法，其中，满足以下中的至少一种：

所述导电材料层、所述第一电极材料层、所述第二电极材料层和所述第三电极材料层各自包括氮化钛；

所述第一相变材料层与所述第二相变材料层各自包括铁电材料。

36.如权利要求33所述的方法，

其中，在形成所述存储单元之前，所述方法还包括：

形成第一电介质层，以及

在所述第一电介质层中形成第一导电通孔，

其中，所述存储单元设置于所述第一电介质层之上，并且所述第一电极材料层的位于所述导电部下方的部分电连接至所述第一导电通孔；以及

其中，在形成所述存储单元之后，所述方法还包括：

形成覆盖所述存储单元的第二电介质层，以及

在所述第二电介质层中形成第二导电通孔，

其中，所述导电部还包括所述第二相变材料层、所述第二电极材料层和所述第三电极材料层没有设置于其上的第二部分，所述导电部的第二部分与所述导电部的第一部分电连接并且电连接至所述第二导电通孔。

37.如权利要求36所述的方法，其中，所述第一导电通孔位于所述导电部的第一部分下方，所述第二导电通孔位于所述导电部的第二部分上方，所述第一导电通孔横向偏移于所述第二导电通孔。

38.如权利要求36所述的方法，还包括形成设置于所述第一电介质层之上并且被所述第二电介质层覆盖的多个所述存储单元。

39.如权利要求38所述的方法，

其中，刻蚀所述导电材料层以形成导电部包括刻蚀所述导电材料层以形成多个导电部，

其中，形成所述第二相变材料层包括在所述多个导电部中的每个导电部的第一部分之上形成第二相变材料层，所述第二相变材料层与所述第一相变材料层接触以分别围绕所述多个导电部中的每个导电部的第一部分，以及

其中，所述多个导电部中的每个导电部以及所述第一电极材料层、所述第一相变材料层、所述第二相变材料层、所述第二电极材料层和所述第三电极材料层中的每一者的围绕该导电部的部分形成所述多个所述存储单元中的相应一个存储单元。

40.如权利要求39所述的方法，其中，所述多个导电部中的相邻两个导电部之间的间距超过所述有效单元厚度的两倍。

41.如权利要求39所述的方法，

其中，在所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，以及在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

42.如权利要求39所述的方法，

其中，在所述第二电介质层中形成第二导电通孔包括在所述第二电介质层中形成与所述多个所述存储单元对应的多个第二导电通孔，

其中，所述第一电极材料层的位于所述多个所述存储单元中的每个所述存储单元的导电部的第一部分下方的部分相互电连接，并且共同地电连接至所述第一电介质层中的所述第一导电通孔，并且

其中，所述多个所述存储单元中的每个所述存储单元经由该存储单元的导电部的第二部分与所述多个第二导电通孔中的相应一个第二导电通孔电连接。

43.如权利要求39所述的方法，

其中，所述第一电介质层中形成第一导电通孔包括在所述第一电介质层中形成与所述多个所述存储单元对应的多个第一导电通孔，

其中，所述多个所述存储单元中的每个所述存储单元经由所述第一电极材料层的位于该存储单元的导电部的第一部分下方的部分与所述多个第一导电通孔中的相应一个第一导电通孔电连接，并且

其中，所述多个所述存储单元中的每个所述存储单元的导电部的第二部分相互电连接，并且共同地电连接至所述第二电介质层中的所述第二导电通孔。

Images