DE102018127048A1 - Neuartiger resistiver Direktzugriffsspeicher - Google Patents

Neuartiger resistiver Direktzugriffsspeicher Download PDF

Info

Publication number
DE102018127048A1
DE102018127048A1 DE102018127048.8A DE102018127048A DE102018127048A1 DE 102018127048 A1 DE102018127048 A1 DE 102018127048A1 DE 102018127048 A DE102018127048 A DE 102018127048A DE 102018127048 A1 DE102018127048 A1 DE 102018127048A1
Authority
DE
Germany
Prior art keywords
resistive material
material layer
layer
electrode
rram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018127048.8A
Other languages
English (en)
Inventor
Chun-Chieh Mo
Shih-Chi Kuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018127048A1 publication Critical patent/DE102018127048A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H10N70/8265—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices on sidewalls of dielectric structures, e.g. mesa-shaped or cup-shaped devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

Eine Speicherzelle beinhaltet: eine Widerstandsmaterialschicht, die einen ersten Abschnitt umfasst, der sich entlang einer ersten Richtung erstreckt, und einen zweiten Abschnitt, der sich entlang einer zweiten Richtung erstreckt, wobei die erste und zweite Richtung unterschiedlich voneinander sind; eine erste Elektrode, die mit einer unteren Fläche des ersten Abschnitts der Widerstandsmaterialschicht gekoppelt ist; und eine zweite Elektrode, die mit dem zweiten Abschnitt der Widerstandsmaterialschicht gekoppelt ist.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Die vorliegende Anmeldung beansprucht die Priorität der am 30. November 2017 eingereichten vorläufigen US-Patentanmeldung Nr. 62 / 585,453 , die durch Bezugnahme hierin in ihrer Gesamtheit aufgenommen wird.
  • HINTERGRUND
  • In den letzten Jahren sind unkonventionelle nichtflüchtige Speichervorrichtungen (NVM-Vorrichtungen), wie ferroelektrische Direktzugriffsspeicher- (FRAM) Vorrichtungen, Phasenwechsel-Direktzugriffsspeicher- (PRAM) Vorrichtungen und resistive Direktzugriffsspeicher- (RRAM) Vorrichtungen entstanden. Insbesondere RRAM-Vorrichtungen, die ein Schaltverhalten zwischen einem hohen Widerstandszustand und einem niedrigen Widerstandzustand aufweisen, verfügen über diverse Vorteile gegenüber konventionellen NVM-Vorrichtungen. Zu diesen Vorteilen zählen zum Beispiel kompatible Fertigungsschritte mit derzeitigen komplementären Metalloxid-Halbleiter (CMOS) Technologien, Niedrigkostenfertigung, eine kompakte Struktur, flexible Skalierbarkeit, schnelles Schalten, hohe Integrationsdichte usw.
  • Da integrierte Schaltungen (ICs), die solche RRAM-Vorrichtungen beinhalten, immer leistungsfähiger werden, ist es wünschenswert, die Anzahl der RRAM-Vorrichtungen in der IC dementsprechend zu maximieren. Im Allgemeinen beinhaltet eine RRAM-Vorrichtung eine obere Elektrode (z.B. eine Anode) und eine untere Elektrode (z.B. eine Kathode) mit einer dazwischen angeordneten variablen Widerstandsmaterialschicht. Die Bildung der RRAM-Vorrichtung in einer solchen Stapelkonfiguration kann aus verschiedenen Gründen auf eine Grenze in Bezug auf die Maximierung der Anzahl der RRAM-Vorrichtungen in der IC stoßen. Ein aktiver Bereich der variablen Widerstandsmaterialschicht erstreckt sich zum Beispiel typischerweise parallel zu den oberen/unteren Elektroden und die Anzahl der RRAM-Vorrichtungen ist typischerweise proportional zu einer Anzahl solcher aktiver Bereiche. Als solches ist innerhalb eines gegebenen Bereichs der IC die Anzahl der RRAM-Vorrichtungen, die integriert werden kann, wesentlich beschränkt. Somit sind bestehende RRAM-Vorrichtungen und Verfahren zu deren Herstellung nicht vollständig zufriedenstellend.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten aus der nachfolgenden ausführlichen Beschreibung verstehen, wenn sie mit den beigefügten Zeichnungen gelesen wird. Es wird darauf hingewiesen, dass verschiedene Merkmale nicht zwangsläufig maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen und Geometrien der verschiedenen Merkmale zur besseren Übersicht beliebig vergrößert oder verkleinert sein.
    • 1A und 1B veranschaulichen ein Flussdiagramm eines Verfahrens zum Bilden einer Halbleitervorrichtung gemäß manchen Ausführungsformen.
    • 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I, 2J und 2K veranschaulichen Querschnittsansichten einer Halbleitervorrichtung während verschiedener Fertigungsstufen, die nach dem Verfahren in 1 durchgeführt werden, gemäß manchen Ausführungsformen.
    • 3 veranschaulicht ein Beispiel, in dem die Halbleitervorrichtung der 2A-2K mit einem oder mehreren Transistoren gekoppelt ist, gemäß manchen Ausführungsformen.
    • 4 veranschaulicht eine Draufsicht einer Halbleitervorrichtung, die nach dem Verfahren in 1 gefertigt ist, gemäß manchen Ausführungsformen.
    • 5 veranschaulicht eine alternative Struktur der Halbleitervorrichtung der 2A-2K, gemäß manchen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Die folgende Offenbarung beschreibt verschiedene Ausführungsformen zum Implementieren unterschiedlicher Merkmale des Gegenstandes. Nachfolgend werden konkrete Beispiele der Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele und sie sind nicht als einschränkend beabsichtigt. Die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der Beschreibung, die folgt, kann zum Beispiel Ausführungsformen beinhalten, in denen das erste und zweite Merkmal in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen beinhalten, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sind, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Zusätzlich kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin räumlich relative Begriffe, wie etwa „darunter“, „unter“, „tieferer“, „über“, „oberer“ und dergleichen, zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Es ist vorgesehen, dass die räumlich relativen Begriffe unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Figuren gezeigten Orientierung mit einschließen. Die Vorrichtung kann auch anderweitig orientiert sein (um 90 Grad gedreht oder andere Orientierungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Die vorliegende Offenbarung stellt verschiedene Ausführungsformen einer neuartigen RRAM-Vorrichtung und Verfahren zu deren Ausbildung bereit. In manchen Ausführungsformen beinhaltet die offenbarte RRAM-Vorrichtung eine Vielzahl von RRAM-Widerständen, von denen jeder eine L-förmige variable Widerstandsmaterialschicht beinhaltet. Das Ausbilden solch einer L-förmigen variablen Widerstandsmaterialschicht in jedem RRAM-Widerstand kann erlauben, dass ein jeweiliger aktiver Bereich der variablen Widerstandsmaterialschicht sich entlang mindestens zwei verschiedenen Richtungen erstreckt. Mit anderen Worten, die variable Widerstandsmaterialschicht kann mindestens zwei Abschnitte beinhalten, die sich entlang jeweiliger Richtungen erstrecken. Dementsprechend kann in manchen Ausführungsformen jede obere und untere Elektrode des RRAM-Widerstands mit jeweiligen unterschiedlichen Abschnitten der variablen Widerstandsmaterialschicht gekoppelt sein. Somit kann eine Anzahl „integrierbarer“ RRAM-Widerstände innerhalb eines gegebenen Bereichs wesentlich erhöht werden.
  • 1A und 1B veranschaulichen ein Flussdiagramm eines Verfahrens 100 zum Ausbilden einer Halbleitervorrichtung gemäß einer oder mehrerer Ausführungsform(en) der vorliegenden Offenbarung. Es wird darauf hingewiesen, dass das Verfahren 100 lediglich ein Beispiel ist und es ist nicht beabsichtigt, die vorliegende Offenbarung einzuschränken. In manchen Ausführungsformen ist die Halbleitervorrichtung zumindest teilweise eine RRAM-Vorrichtung. Wie in der vorliegenden Offenbarung eingesetzt bezieht sich die RRAM-Vorrichtung auf eine Vorrichtung, die eine variable Widerstandsmaterialschicht beinhaltet. Es wird darauf hingewiesen, dass das Verfahren 100 in 1A und 1B keine fertige RRAM-Vorrichtung produziert. Eine fertige RRAM-Vorrichtung kann unter Verwendung komplementärer Metalloxid-Halbleiter (CMOS) Technologie hergestellt werden. Dementsprechend versteht es sich, dass zusätzliche Operationen vor, während und nach dem Verfahren 100 der 1A und 1B bereitgestellt werden können, und dass manche andere Operationen möglicherweise hierin nur kurz beschrieben werden.
  • Zunächst unter Bezugnahme auf 1A beginnt das Verfahren 100 in manchen Ausführungsformen mit Vorgang 102, in dem ein Substrat mit einem leitfähigen Merkmal bereitgestellt wird. In manchen Ausführungsformen kann das leitfähige Merkmal eine horizontale Verbindungsstruktur aus einem Metallmaterial (z. B. Kupfer (Cu)) sein. In manchen Ausführungsformen kann das leitfähige Merkmal als eine gemeinsame untere Elektrode einer Vielzahl von RRAM-Widerständen der RRAM-Vorrichtung dienen. Das Verfahren 100 fährt mit Vorgang 104 fort, in dem eine oder mehrere dielektrische Rippenstruktur(en) gebildet werden. In manchen Ausführungsformen werden die eine oder mehreren Rippenstruktur(en) auf dem leitfähigen Merkmal gebildet. Ferner erstreckt sich in manchen Ausführungsformen jede der einen oder mehreren dielektrischen Rippenstruktur(en) entlang einer vertikalen Richtung senkrecht zu einer Hauptfläche des leitfähigen Merkmals derart, dass eine Ecke an einem Schnittpunkt einer Seitenwand jeder dielektrischen Rippenstruktur und der Hauptfläche des leitfähigen Merkmals gebildet werden kann.
  • Das Verfahren 100 fährt mit Vorgang 106 fort, in dem eine erste Deckschicht über der einen oder den mehreren dielektrischen Rippenstruktur(en) und dem Substrat gebildet wird. Das Verfahren 100 fährt mit Vorgang 108 fort, in dem eine variable Widerstandsmaterialschicht über der ersten Deckschicht gebildet wird. Das Verfahren 100 fährt mit Vorgang 110 fort, in dem eine zweite Deckschicht über der variablen Widerstandsmaterialschicht gebildet wird. In manchen Ausführungsformen sind die erste Deckschicht, die variable Widerstandsmaterialschicht und die zweite Deckschicht, die jeweils in Vorgängen 106, 108 und 110 gebildet werden, jeweils im Wesentlichen konform und dünn. Als solches kann jedes der ersten Deckschicht, der variablen Widerstandsmaterialschicht und der zweiten Deckschicht einem Profil der vorgenannten Ecke (z. B. einer L-Form) folgen, was unten ausführlicher diskutiert wird.
  • Das Verfahren 100 fährt zu Vorgang 112 fort, in dem die erste Deckschicht, die variable Widerstandsmaterialschicht und die zweite Deckschicht strukturiert werden. In manchen Ausführungsformen werden während solch eines Strukturierungsvorgangs Abschnitte der ersten Deckschicht, der variablen Widerstandsmaterialschicht und der zweiten Deckschicht, die direkt mit dem leitfähigen Merkmal und/oder dem Substrat gekoppelt und relativ weiter von einer der einen oder mehreren dielektrischen Rippenstruktur(en) angeordnet sind, entfernt. Somit werden die eine oder die mehreren dielektrischen Rippenstrukturen, die durch die jeweiligen Abschnitte der ersten Deckschicht, der variablen Widerstandsmaterialschicht und der zweiten Deckschicht überlagert sind, lateral voneinander beabstandet. Mit anderen Worten, jede der einen oder mehreren dielektrischen Rippenstruktur(en) kann durch die jeweilige „strukturierte“ erste Deckschicht, variable Widerstandsmaterialschicht und zweite Deckschicht überlagert sein. Darüber hinaus sind die strukturierte erste Deckschicht, die variable Widerstandsmaterialschicht und die zweite Deckschicht lateral voneinander beabstandet.
  • Dann unter Bezugnahme auf 1B fährt das Verfahren 100 zu Vorgang 114 fort, in dem eine Isolationsschicht über dem Substrat gebildet wird. In manchen Ausführungsformen überlagert die Isolationsschicht einen Abschnitt der Hauptfläche des leitfähigen Merkmals, der nach dem Vorgang 112 wieder freigelegt ist, und jeweilige obere Flächen der „strukturierten“ zweiten Deckschichten. Das Verfahren fährt zu Vorgang 116 fort, in dem eine dielektrische Schicht über der Isolationsschicht gebildet wird. In manchen Ausführungsformen kann optional eine Antireflexionsbeschichtungsschicht (ARC-Schicht) über der dielektrischen Schicht gebildet werden. Das Verfahren 100 fährt mit Vorgang 118 fort, in dem jeweilige obere Flächen der einen oder mehreren dielektrischen Rippenstruktur(en) freigelegt werden. In manchen Ausführungsform kann ein Polierprozess (z.B. ein chemisch-mechanischer Polierprozess (CMP)) auf jeweiligen Abschnitten der dielektrischen Schicht, der Isolationsschicht, der zweiten Deckschicht, der variablen Widerstandsmaterialschicht und der ersten Deckschicht durchgeführt werden, bis die jeweiligen oberen Flächen der einen oder mehreren dielektrischen Rippenstruktur(en) freigelegt sind. Das Verfahren 100 fährt zu Vorgang 120 fort, in dem eine Vielzahl versenkter Regionen innerhalb der dielektrischen Schicht gebildet werden. In manchen Ausführungsformen wird ein Abschnitt jeder strukturierten zweiten Deckschicht durch eine der Vielzahl versenkter Regionen freigelegt und jede der Vielzahl der versenkten Regionen ist mit einer strukturierten variablen Widerstandsmaterialschicht durch eine jeweilige strukturierte zweite Deckschicht gekoppelt. Das Verfahren 100 fährt zu Vorgang 122 fort, in dem eine Vielzahl oberer Elektroden jeweils in den versenkten Regionen gebildet wird. In manchen Ausführungsformen werden die oberen Elektroden jeweils durch Füllen der jeweiligen versenkten Region mit einem leitfähigen Material (z.B. Kupfer (Cu)) gebildet. Dementsprechend ist jede obere Elektrode mit einer strukturierten variablen Widerstandsmaterialschicht durch eine jeweilige strukturierte zweite Deckschicht gekoppelt. In manchen Ausführungsformen wird nach dem Vorgang 122 die Vielzahl der RRAM-Widerstände, die das leitfähige Merkmal als die untere Elektrode teilen, gebildet, was unten ausführlicher diskutiert wird.
  • In manchen Ausführungsformen können Vorgänge des Verfahrens 100 Querschnittsansichten einer Halbleitervorrichtung 200 in verschiedenen Fertigungsstufen, wie jeweils in 2A, 2B, 2C, 2D, 2E, 2F, 2G, 2H, 2I, 2J und 2K gezeigt, zugeordnet werden. In manchen Ausführungsformen kann die Halbleitervorrichtung 200 eine RRAM-Vorrichtung sein. Die RRAM-Vorrichtung 200 kann in einem Mikroprozessor, einer Speicherzelle und/oder einer anderen integrierten Schaltung (IC) beinhaltet sein. Weiterhin sind 2A bis 2K zum besseren Verständnis der Konzepte der vorliegenden Offenbarung vereinfacht. Obwohl die Figuren zum Beispiel die RRAM-Vorrichtung 200 veranschaulichen, versteht es sich, dass die IC, in der die RRAM-Vorrichtung 200 gebildet ist, eine Anzahl anderer Vorrichtungen, Widerstände, Kondensatoren, Induktoren, Sicherungen usw. umfassend, beinhalten können, die in 2A bis 2K zum Zweck der besseren Übersicht nicht gezeigt werden.
  • Entsprechend dem Vorgang 102 in 1A ist 2A eine Querschnittsansicht der RRAM-Vorrichtung 200, einschließlich eines Substrats 202 mit einem leitfähigen Merkmal 204, das an einer der verschiedenen Fertigungsstufen bereitgestellt wird, gemäß manchen Ausführungsformen. Obwohl die RRAM-Vorrichtung 200 in der veranschaulichten Ausführungsform von 2A nur ein leitfähiges Merkmal 204 beinhaltet, versteht es sich, dass die in 2A veranschaulichte Ausführungsform und die folgenden Figuren lediglich zu Zwecken der Veranschaulichung bereitgestellt werden. Somit kann die RRAM-Vorrichtung 200 jede gewünschte Anzahl an leitfähigen Merkmalen beinhalten und gleichzeitig im Rahmen der vorliegenden Offenbarung bleiben.
  • In manchen Ausführungsformen ist das Substrat 202 ein Substrat aus dielektrischem Material, das über verschiedene Vorrichtungsmerkmale (z.B. eine Source-, Drain- oder Gate-Elektrode eines Transistors) ausgebildet ist. Solch ein dielektrisches Materialsubstrat 202 kann mindestens eines beinhalten von: Siliziumoxid, ein Material mit niedriger Dielektrizitätskonstante (Low-K), anderes geeignetes dielektrisches Material oder eine Kombination davon. Das Low-K-Material kann fluoriertes Quarzglas (FSG), Phosphosilicatglas (PSG), Borophosphosilicatglas (BPSG), kohlenstoffdotiertes Siliziumoxid (SiOxCy), Black Diamond® (Applied Materials of Santa Clara, Calif.), Xerogel, Aerogel, amorphen fluorierten Kohlenstoff, Parylen, BCB (Bis-Benzocyclobutene), SiLK (Dow Chemical, Midland, Mich.), Polyimid und/oder andere zukünftig entwickelte Low-K-Dielektrika beinhalten.
  • In solch einer Ausführungsform kann, wenn das Substrat 202 ein dielektrisches Material beinhaltet, das leitfähige Merkmal 204 eine horizontale oder vertikale leitfähige Struktur sein, die innerhalb des Substrats 202 ausgebildet ist. Das leitfähige Merkmal 204 kann beispielsweise eine Verbindungsstruktur (d.h. eine horizontale leitfähige Struktur) oder eine Via-Struktur (d.h. eine vertikale leitfähige Struktur) sein. Dementsprechend kann das leitfähige Merkmal 204 elektrisch mit einem Vorrichtungsmerkmal eines Transistors gekoppelt sein, zum Beispiel einem Source-, Drain- oder Gate-Merkmal des Transistors, das unterhalb der Ebene angeordnet ist, auf der das Substrat 202 bereitgestellt wird. In manchen Ausführungsformen kann das leitfähige Merkmal 204 aus einem Metallmaterial (z.B. Kupfer (Cu), Aluminium (Al), Tungsten (W) usw.) gebildet sein.
  • Wie vorstehend erwähnt, kann das leitfähige Merkmal 204 als eine gemeinsame untere Elektrode einer Vielzahl von RRAM-Widerständen der RRAM-Vorrichtung 200 dienen. In manchen Ausführungsformen kann das leitfähige Merkmal, von oben gesehen, als ein Streifen ausgebildet sein, um die Vielzahl der RRAM-Widerstände aufzunehmen. Ferner kann eine Vielzahl solcher Streifen, von denen jeder eine Vielzahl von RRAM-Widerständen beinhaltet, jeweils entlang einer Reihe oder einer Spalte angeordnet sein, um eine Anordnung von RRAM-Widerständen zu bilden, was unten unter Bezugnahme auf 4 ausführlicher diskutiert wird.
  • Entsprechend Vorgang 104 in 1A ist 2B eine Querschnittansicht der RRAM-Vorrichtung 200, einschließlich einer Vielzahl dielektrischer Rippenstrukturen 206, 208 und 210, die an einer der verschiedenen Fertigungsstufen gebildet werden, gemäß manchen Ausführungsformen. Wie gezeigt ist in manchen Ausführungsformen die Vielzahl dielektrischer Rippenstrukturen 206 bis 210 auf und innerhalb eines Bereichs, der durch das leitfähige Merkmal 204 begrenzt wird, ausgebildet. Und jede der dielektrischen Rippenstrukturen 206 bis 210 steht über eine Hauptfläche 205 des leitfähigen Merkmals 204 vor und erstreckt sich entlang einer vertikalen Richtung senkrecht zu der Hauptfläche 205 des leitfähigen Merkmals 204.
  • Als solches kann in manchen Ausführungsformen eine Vielzahl (L-förmiger) Ecken an einem Schnittpunkt einer Seitenwand von einer der Vielzahl dielektrischer Rippenstrukturen 206 bis 210 und der Hauptfläche 205 des leitfähigen Merkmals 204 ausgebildet sein. Eine Ecke 211 ist zum Beispiel an einem Schnittpunkt einer Seitenwand 206S der dielektrischen Rippenstrukturen 206 und der Hauptfläche 205 ausgebildet und eine Ecke 213 ist an einem Schnittpunkt der anderen Seitenwand 206S der dielektrischen Rippenstrukturen 206 und der Hauptfläche 205 ausgebildet; eine Ecke 215 ist an einem Schnittpunkt einer Seitenwand 208S der dielektrischen Rippenstrukturen 208 und der Hauptfläche 205 ausgebildet und eine Ecke 217 ist an einem Schnittpunkt der anderen Seitenwand 208S der dielektrischen Rippenstrukturen 208 und der Hauptfläche 205 ausgebildet; und eine Ecke 219 ist an einem Schnittpunkt einer Seitenwand 210S der dielektrischen Rippenstrukturen 210 und der Hauptfläche 205 ausgebildet und eine Ecke 221 ist an einem Schnittpunkt der anderen Seitenwand 210S der dielektrischen Rippenstrukturen 210 und der Hauptfläche 205 ausgebildet.
  • In manchen Ausführungsformen kann jede der dielektrischen Rippenstrukturen 206-210 einen Querschnitt in jeder einer Vielzahl von Formen aufweisen, z.B. ein Polygon. Alternativ angegeben, weist, wenn von oben betrachtet, jede der dielektrischen Rippenstrukturen 206-210 eine der vorstehend genannten Formen auf. In manchen Ausführungsformen sind die jeweiligen Seitenwände jeder dielektrischen Rippenstruktur jedoch nicht direkt miteinander gekoppelt. Dementsprechend sind die Ecken 211/213 um die gleiche dielektrische Rippenstruktur 206 nicht direkt miteinander gekoppelt; die Ecken 215/217 um die gleiche dielektrische Rippenstruktur 208 sind nicht direkt miteinander gekoppelt; und die Ecken 219/221 um die gleiche dielektrische Rippenstruktur 210 sind nicht direkt miteinander gekoppelt. In manchen Ausführungsformen kann jede der dielektrischen Rippenstrukturen 206-210 ein Seitenverhältnis (Breite/Höhe) von etwa 0,01 zu etwa 0,5 aufweisen. In manchen Ausführungsformen kann eine Breite jeder der dielektrischen Rippenstrukturen 206-210 etwa 70 nm sein; und eine Höhe jeder der dielektrischen Rippenstrukturen 206-210 kann etwa 140 nm bis etwa 7000 nm sein. In manchen Ausführungsformen kann ein Abstand zwischen zwei benachbarten dielektrischen Rippenstrukturen aus 206-210 etwa das Doppelte der Breite jeder der dielektrischen Rippenstrukturen 206-210 sein, z.B. etwa 140 nm.
  • In manchen Ausführungsformen kann jede der dielektrischen Rippenstrukturen 206-210 aus einem Oxidmaterial (z.B. Siliziumoxid) gebildet sein. In manchen Ausführungsformen sind die dielektrischen Rippenstrukturen 206-210 durch Durchführen mindestens mancher der folgenden Prozesse gebildet: unter Verwendung von Chemical Vapor Deposition (CVD), High-Density Plasma (HDP) CVD, Physical Vapor Deposition (PVD), Spin-on-Beschichtung und/oder anderen geeigneten Techniken, um das Oxidmaterial über das Substrat 202 und das leitfähige Merkmal 204 aufzubringen; und Durchführen eines oder mehrerer Strukturierungsprozesse (z.B. einen Lithographieprozess, einen Trocken-/Nassätzprozess, einen Reinigungsprozess, einen Weich-/Hartbackprozess usw.), um die dielektrischen Rippenstrukturen 206-210 jeweils oder gleichzeitig zu bilden.
  • Entsprechend Vorgang 106 in 1A ist 2C eine Querschnittansicht der RRAM-Vorrichtung 200, einschließlich einer ersten Deckschicht 224, die in einer der verschiedenen Fertigungsstufen gebildet wird, gemäß mancher Ausführungsformen. Wie gezeigt, wird die erste Deckschicht 224 gebildet, um die Hauptfläche 205 des leitfähigen Merkmals 204 und jede der dielektrischen Rippenstrukturen 206-210 zu überlagern. In manchen Ausführungsformen ist die erste Deckschicht 224 im Wesentlichen konform und dünn (z.B. etwa 20 ~ 50 nm in Dicke), so dass die erste Deckschicht 224 einer L-Form jeder der Ecken 211 bis 221 folgen kann.
  • In manchen Ausführungsformen kann die erste Deckschicht 224 aus Materialien wie beispielsweise Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta) Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinn-Oxid (ITO) oder jedweder bzw. jedwedem Legierung, Oxid, Nitrid, Fluorid, Karbid, Borid oder Silizid davon, wie TaN, TiN, TiAlN, TiW oder einer Kombination davon gebildet sein. Obwohl die erste Deckschicht 224 in der veranschaulichten Ausführungsform von 2C (und den folgenden Figuren) als eine einzelne Schicht dargestellt ist, wird darauf hingewiesen, dass die erste Deckschicht 224 mehrere Schichten beinhalten kann, die als ein Stapel gebildet sind, wobei jede der mehreren Schichten aus einem der oben beschriebenen Materialien, z.B. TaN, TiN usw. gebildet ist. In manchen Ausführungsformen ist die erste Deckschicht 224 unter Verwendung von chemischer Dampfabscheidung (CVD), plasmagestütztem (PE) CVD, hochdichtem Plasma (HDP) CVD, induktiv gekoppeltem Plasma (ICP) CVD, physikalischer Dampfabscheidung (PVD), Spin-on-Beschichtung und/oder anderen geeigneten Techniken gebildet, um das mindestens eine der oben beschriebenen Materialien auf dem Substrat 202, dem leitfähigen Merkmal 204 und der Vielzahl dielektrischer Rippenstrukturen 206 bis 210 aufzubringen.
  • Entsprechend Vorgang 108 in 1A ist 2D eine Querschnittansicht der RRAM-Vorrichtung 200, einschließlich einer variablen Widerstandsmaterialschicht 226, die in einer der verschiedenen Fertigungsstufen gebildet wird, gemäß mancher Ausführungsformen, Wie gezeigt, ist das variable Widerstandsmaterial 226 geformt, die erste Deckschicht 224 zu überlagern. In manchen Ausführungsformen ist die variable Widerstandsmaterialschicht 226 im Wesentlichen konform und dünn (d.h. etwa 2~10 nm in Dicke), so dass die erste variable Widerstandsmaterialschicht 226 immer noch der L-Form jeder der Ecken 211 bis 221 folgen kann.
  • In manchen Ausführungsformen ist die variable Widerstandsmaterialschicht 226 eine Schicht mit einer Widerstandswandelcharakteristik (z.B. variabler Widerstand). Mit anderen Worten, die variable Widerstandsschicht 226 beinhaltet Material, das gekennzeichnet ist, reversible Widerstandsvarianz gemäß einer Polarität und/oder einer Amplitude eines angelegten elektrischen Impulses aufzuweisen. Die variable Widerstandsmaterialschicht 226 beinhaltet eine dielektrische Schicht. Die variable Widerstandsschicht 226 kann in einen Leiter oder einen Isolator auf Basis der Polarität und/oder Stärke eines elektrischen Signals geändert werden.
  • In einer Ausführungsform kann die variable Widerstandsschicht 226 ein Übergangsmetaloxid beinhalten. Das Übergangsmetalloxid kann als MxOy bezeichnet sein, wobei M ein Übergangsmetall ist, O Sauerstoff ist, x die Übergangsmetallzusammensetzung und y die Sauerstoffzusammensetzung ist. In einer Ausführungsform beinhaltet die variable Widerstandsmaterialschicht 226 ZrO2. Beispiele anderer Materialien, die für die variable Widerstandsmaterialschicht 226 geeignet sind, beinhalten: NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO, Nb2O5, Fe2O3, CuO, CrO2, SrZrO3 (Nb-dotiert) und/oder andere in der Technik bekannte Materialien. In einer anderen Ausführungsform kann die variable Widerstandsschicht 226 ein kolossaler Magnetwiderstand (CMR) basiertes Material wie beispielsweise Pr0.7Ca0.3, MnO3 usw. beinhalten.
  • In noch einer anderen Ausführungsform kann die variable Widerstandsschicht 226 ein Polymermaterial wie beispielsweise Polyvinylidenfluorid und Poly[(vinylidenefluorid-cotrifluorethylen] (P(VDF/TrFE)) beinhalten. In noch einer anderen Ausführungsform kann die variable Widerstandsschicht 226 ein leitfähiges-überbrückendes Direktspeicher (CBRAM) Material wie beispielsweise Ag in GeSe beinhalten. Gemäß mancher Ausführungsformen kann die variable Widerstandsmaterialschicht 226 mehrere Schichten mit Eigenschaften eines Widerstandsumwandlungsmaterials beinhalten. Es kann eine festgelegte und/oder eine zurückgesetzte Spannung der variablen Widerstandsmaterialschicht 226 von den Zusammensetzungen der variablen Widerstandsmaterialschicht 226 festgelegt werden (einschließlich der Werte von „x“ und „y“ in „MxOy“, wie vorstehend diskutiert), eine Dicke und/oder andere Faktoren, die in der Technik bekannt sind.
  • In manchen Ausführungsformen kann die variable Widerstandsmaterialschicht 226 von einer Atomlagendepositions- (ALD) Technik mit einem Präkursor, der ein Metall und Sauerstoff enthält, gebildet werden. In manchen Ausführungsformen können andere chemische Aufdampfungs- (CVD) Techniken verwendet werden. In manchen Ausführungsformen kann die variable Widerstandsmaterialschicht 226 von einer physikalischen Aufdampfungs- (PVD) Technik, wie etwa einem Vakuumzerstäubungsprozess mit einem metallischen Ziel und einer Gaszufuhr von Sauerstoff und optional Stickstoff in die PVD-Kammer gebildet werden. In manchen Ausführungsformen kann die variable Widerstandsmaterialschicht 226 durch eine Elektronenstrahldepositionstechnik gebildet werden.
  • Entsprechend Vorgang 110 in 1A ist 2E eine Querschnittansicht der RRAM-Vorrichtung 200, einschließlich einer zweiten Deckschicht 228, die in einer der verschiedenen Fertigungsstufen gebildet wird, gemäß mancher Ausführungsformen. Wie gezeigt, wird die zweite Deckschicht 228 gebildet, um die variable Widerstandsmaterialschicht 226 zu überlagern. In manchen Ausführungsformen ist die zweite Deckschicht 228 im Wesentlichen konform und dünn (z.B. etwa 20 ~ 50 nm in Dicke), so dass die zweite Deckschicht 228 immer noch einer L-Form jeder der Ecken 211 bis 221 folgen kann.
  • In manchen Ausführungsformen kann die zweite Deckschicht 228 aus einem im Wesentlichen gleichen Material gebildet sein wie die erste Deckschicht 224. Die zweite Deckschicht 228 kann somit aus Materialien wie beispielsweise Gold (Au), Platin (Pt), Ruthenium (Ru), Iridium (Ir), Titan (Ti), Aluminium (Al), Kupfer (Cu), Tantal (Ta), Wolfram (W), Iridium-Tantal-Legierung (Ir-Ta), Indium-Zinn-Oxid (ITO) oder jedwerde bzw. jedwedem Legierung, Oxid, Nitrid, Fluorid, Karbid, Borid oder Silizid davon, wie TaN, TiN, TiAlN, TiW oder einer Kombination davon gebildet sein. Obwohl die zweite Deckschicht 228 in der veranschaulichten Ausführungsform von 2E (und den folgenden Figuren) als eine einzelne Schicht dargestellt ist, wird darauf hingewiesen, dass die zweite Deckschicht 228 mehrere Schichten beinhalten kann, die als ein Stapel gebildet sind, wobei jede der mehreren Schichten aus einem der oben beschriebenen Materialien, z.B. TaN, TiN usw., gebildet ist. In manchen Ausführungsformen ist die zweite Deckschicht 228 unter Verwendung von chemischer Dampfabscheidung (CVD), plasmagestütztem (PE) CVD, hochdichtem Plasma (HDP) CVD, induktiv gekoppeltem Plasma (ICP) CVD, physikalischer Dampfabscheidung (PVD), Spin-on-Beschichtung und/oder anderen geeigneten Techniken gebildet, um das mindestens eine der oben beschriebenen Materialien über die variable Widerstandsmaterialschicht 226 aufzutragen.
  • Entsprechend Vorgang 112 in 1A ist 2F eine Querschnittansicht der RRAM-Vorrichtung 200, in der die erste Deckschicht 224, die variable Widerstandsmaterialschicht 226 und die zweite Deckschicht 228 strukturiert sind, in einer der verschiedenen Fertigungsstufen, gemäß manchen Ausführungsformen. Gemäß manchen Ausführungsformen sind die erste Deckschicht 224, die variable Widerstandsmaterialschicht 226 und die zweite Deckschicht 228 strukturiert, um einen Teil der jeweiligen horizontalen Abschnitte (mit gestrichelter Linie dargestellt), die relativ weiter von den jeweiligen dielektrischen Rippenstrukturen 206 bis 210 liegen, zu entfernen. Als solches, ist jede der dielektrischen Rippenstrukturen 206 bis 210, die durch jeweilige „strukturierte“ erste Deckschicht 224', variable Widerstandsmaterialschicht 226' und zweite Deckschicht 228' überlagert sind, lateral voneinander in einer Distanz, die mit einem Abschnitt der wieder freigelegten Hauptfläche 205 gefüllt werden kann, beabstandet. Die „strukturierte“ erste Deckschicht 224', variable Widerstandsmaterialschicht 226' und zweite Deckschicht 228' sind lateral voneinander beabstandet. Und in manchen Ausführungsformen können die strukturierte erste Deckschicht 224', variable Widerstandsmaterialschicht 226' und zweite Deckschicht 228' immer noch der L-Form jeder der Ecken 211 bis 221 folgen.
  • Insbesondere können in manchen Ausführungsformen die strukturierte erste Deckschicht 224', variable Widerstandsmaterialschicht 226' und zweite Deckschicht 228' jeweils zwei vertikale Abschnitte beinhalten, die sich entlang den Seitenwänden (z.B. 206S, 208S, 210S usw.) der überlagerten dielektrischen Rippenstruktur (z.B. 206, 208, 210 usw.) erstrecken, und zwei horizontale Abschnitte, die jeweils mit den beiden vertikalen Abschnitten gekoppelt sind, beinhalten und in direktem Kontakt mit dem leitfähigen Merkmal 204 stehen. Nimmt man zum Zweck der besseren Klarheit die strukturierte erste Deckschicht 224', variable Widerstandsmaterialschicht 226' und zweite Deckschicht 228', die die dielektrische Rippenstruktur 206 überlagern, als ein repräsentatives Beispiel, beinhaltet die strukturierte erste Deckschicht 224' zwei vertikale Abschnitte 224 -1, die sich jeweils entlang der Seitenwände 206S erstrecken, und zwei horizontale Abschnitte 224'-2, die jeweils mit den vertikalen Abschnitten 224'-1 gekoppelt sind und in Kontakt mit dem leitfähigen Merkmal 204 stehen; die strukturierte variable Widerstandsmaterialschicht 226' beinhaltet zwei vertikalen Abschnitte 226'-1, die sich jeweils entlang der Seitenwände 206S erstrecken, und zwei horizontale Abschnitte 226'-2, die jeweils mit den vertikalen Abschnitten 226'-1 gekoppelt sind und direkt in Kontakt mit dem leitfähigen Merkmal 204 stehen; und die strukturierte zweite Deckschicht 228' beinhaltet zwei vertikale Abschnitte 228' -1, die sich jeweils entlang der Seitenwände 206S erstrecken und zwei horizontale Abschnitte 228'-2, die jeweils mit den vertikalen Abschnitten 228' -1 gekoppelt sind und in direktem Kontakt mit dem leitfähigen Merkmal 204 stehen.
  • In manchen Ausführungsformen kann der Strukturierungsprozess, der an der ersten Deckschicht 224, der variablen Widerstandsmaterialschicht 226 und der zweiten Deckschicht 228 durchgeführt wird, beinhalten: einen Depositionsprozess zum Bilden einer strukturierbaren Schicht (z.B. eine Photoresistschicht) über dem Substrat 202, einen Lithographieprozess zum Definieren eines Profils der strukturierbaren Schicht, einen Trocken-/Nassätzprozess zum Ätzen jeweiliger Abschnitte der ersten Deckschicht 224, der variablen Widerstandsmaterialschicht 226 und der zweiten Deckschicht 228, die von dem definierten Profil der strukturierbaren Schicht nicht abgedeckt sind, einen Reinigungsprozess und einen Weich-/Hart-Backprozess.
  • Entsprechend Vorgang 114 in 1A ist 2G eine Querschnittsansicht der RRAM-Vorrichtung 200, einschließlich einer Isolationsschicht 230, die in einer der verschiedenen Fertigungsstufen gebildet wird, gemäß mancher Ausführungsformen. Wie gezeigt, ist die Isolationsschicht 230 derart gebildet, dass sie die strukturierte erste Deckschicht 224', variable Widerstandsmaterialschicht 224', zweite Deckschicht 228', die wieder freigelegte Hauptfläche 205 und das Substrat 202 überlagert.
  • In manchen Ausführungsformen kann die Isolationsschicht 230 Siliziumkarbid, Siliziumoxynitrid, Siliziumnitrid, kohlenstoffdotiertes Siliziumnitrid oder kohlenstoffdotiertes Siliziumoxid sein. Die Isolationsschicht 230 wird ausgewählt, so dass sie eine unterschiedliche Ätzselektivität aufweist als eine dielektrische Schicht 232 (in 2H gezeigt), was nachfolgend diskutiert wird. Die Isolationsschicht 230 wird über der strukturierten ersten Deckschicht 224', variablen Widerstandsmaterialschicht 224', zweiten Deckschicht 228', der wieder freigelegten Hauptfläche 205 und dem Substrat 202 unter Verwendung einer chemischen Dampfabscheidungs- (CVD) Technik, wie etwa einer plasmaunterstützten (PE) CVD, einer hochdichten Plasma (HDP) CVD, einer induktiv gekoppelten Plasma (ICP) CVD oder einer thermischen CVD-Technik aufgetragen.
  • Entsprechend Vorgang 116 in 1B ist 2H eine Querschnittsansicht der RRAM-Vorrichtung 200, einschließlich einer dielektrischen Schicht 232, die in einer der verschiedenen Fertigungsstufen gebildet wird, gemäß mancher Ausführungsformen. Wie gezeigt, ist die dielektrische Schicht 232 derart gebildet, dass sie die Isolationsschicht 230 überlagert. In manchen Ausführungsformen hat die dielektrische Schicht 232 eine Dicke (z.B. etwa 100 nm ~ 700 nm), die im Wesentlichen größer ist als eine Höhe (z.B. weniger als etwa 100 nm) jeder der dielektrischen Rippenstrukturen 206 bis 210, überlagert von der jeweiligen strukturierten ersten Deckschicht 224', variablen Widerstandsschicht 226' und zweiten Deckschicht 228' und der Isolationsschicht 230. In manchen Ausführungsformen kann optional eine Antireflexionsbeschichtungsschicht (ARC-Schicht) 234 über der dielektrischen Schicht 232 gebildet werden.
  • In manchen Ausführungsformen kann die dielektrische Schicht 232 mindestens eines beinhalten von: Siliziumoxid, ein Material mit niedriger Dielektrizitätskonstante (Low-K), anderes geeignetes dielektrisches Material oder eine Kombination davon. Das Low-K-Material kann fluoriertes Quarzglas (FSG), Phosphosilicatglas (PSG), Borophosphosilicatglas (BPSG), kohlenstoffdotiertes Siliziumoxid (SiOxCy), Black Diamond® (Applied Materials of Santa Clara, Calif.), Xerogel, Aerogel, amorphen fluorierten Kohlenstoff, Parylen, BCB (Bis-Benzocyclobutene), SiLK (Dow Chemical, Midland, Mich.), Polyimid und/oder andere zukünftig entwickelte Low-K-Dielektrika beinhalten. In manchen Ausführungsformen ist die dielektrische Schicht 232 über der Isolationsschicht 230 unter Verwendung einer chemischen Dampfabscheidungs- (CVD) Technik, wie etwa einer plasmaunterstützten (PE) CVD, einer hochdichten Plasma (HDP) CVD, einer induktiv gekoppelten Plasma (ICP) CVD oder einer thermischen CVD-Technik aufgetragen.
  • Entsprechend Vorgang 118 in 1B ist 2I eine Querschnittansicht der RRAM-Vorrichtung 200, in der obere Flächen 206T, 208T und 210T der Vielzahl dielektrischer Rippenstrukturen 206, 208 und 210 jeweils in einer der verschiedenen Fertigungsstufen freigelegt werden, gemäß manchen Ausführungsformen. Wie gezeigt, werden, wenn die oberen Flächen 206T bis 210T wieder freigelegt werden, jeweilige obere Flächen der vertikalen Abschnitte 224'-1, 226' -1 und 228'-1 der strukturierten zweiten Deckschicht 228', variablen Widerstandsmaterialschicht 226' und ersten Deckschicht 224' ebenfalls wieder freigelegt. Und in manchen Ausführungsformen können die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die eine jeweilige dielektrische Rippenstruktur 206, 208 oder 210 überlagern, an zwei Seiten der jeweiligen dielektrischen Rippenstruktur getrennt werden.
  • Die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und die erste Deckschicht 224', die die dielektrische Rippenstruktur 206 überlagern, werden beispielsweise an linken und rechten Seiten der dielektrischen Rippenstruktur 206 getrennt; die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die die dielektrische Rippenstruktur 208 überlagern, werden an linken und rechten Seiten der dielektrischen Rippenstruktur 208 getrennt; und die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die die dielektrische Rippenstruktur 206 überlagern, werden an linken und rechten Seiten der dielektrischen Rippenstruktur 210 getrennt.
  • Zu Zwecken der Übersichtlichkeit werden in den folgenden Diskussionen die strukturierte zweite Deckschicht 228', die variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die an der linken Seite der dielektrischen Rippenstruktur 206 getrennt werden, kollektiv als „RRAM-Schicht 206-L“ bezeichnet; die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die an der rechten Seite der dielektrischen Rippenstruktur 206 getrennt werden, werden kollektiv als „RRAM-Schicht 206-R“ bezeichnet; die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die an der linken Seite der dielektrischen Rippenstruktur 208 getrennt werden, werden kollektiv als „RRAM-Schicht 208-L“ bezeichnet; die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die an der rechten Seite der dielektrischen Rippenstruktur 208 getrennt werden, werden kollektiv als „RRAM-Schicht 208-R“ bezeichnet; die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die an der linken Seite der dielektrischen Rippenstruktur 210 getrennt werden, werden kollektiv als „RRAM-Schicht 210-L“ bezeichnet; und die strukturierte zweite Deckschicht 228', variable Widerstandsmaterialschicht 226' und erste Deckschicht 224', die an der rechten Seite der dielektrischen Rippenstruktur 210 getrennt werden, werden kollektiv als „RRAM-Schicht 210-R“ bezeichnet.
  • In manchen Ausführungsformen kann der Freilegungsprozess der oberen Flächen 206T bis 210T beinhalten: ein Polierprozess (z.B. einen chemisch-mechanischen Polierprozess (CMP)), der an jeweiligen Abschnitten der dielektrischen Schicht 232, der Isolationsschicht 230, der strukturierten zweiten Deckschicht 228', der strukturierten variablen Widerstandsmaterialschicht 226' und der strukturierten ersten Deckschicht 224' durchgeführt wird bis die oberen Flächen 206T bis 210T jeweils freigelegt sind; und einen Reinigungsprozess.
  • Entsprechend Vorgang 120 in 1B ist 2J eine Querschnittansicht der RRAM-Vorrichtung 200, einschließlich einer Vielzahl versenkter Regionen 234-1, 234-2, 234-3, 234-4, 234-5 und 234-6, die während einer der verschiedenen Fertigungsschritte gebildet werden, gemäß manchen Ausführungsformen. Wie gezeigt, wird die Vielzahl der versenkten Regionen 234-1 bis 234-6 innerhalb der dielektrischen Schicht 232 und der Isolationsschicht 230 gebildet. Genauer gesagt kann das Bilden der versenkten Regionen 234-1 bis 234-6 in manchen Ausführungsformen eine obere Seitenwand jeder der vertikalen Abschnitte 228' -1 der strukturierten zweiten Deckschicht 228' wieder freilegen.
  • In manchen Ausführungsformen werden die versenkten Regionen 234-1 bis 234-6 durch Durchführen mindestens einiger der folgenden Prozesse gebildet: Bilden einer optionalen Antireflexionsbeschichtung (ARC) über dem Substrat; Bilden einer strukturierbaren Schicht 236 (z.B. eine Photoresistschicht) mit mehreren Öffnungen 237, wie in 2J gezeigt; unter Verwendung der strukturierbaren Schicht 236 als eine Maske, unter Durchführung eines oder mehrerer Trockenätzprozesse zum Entfernen mehrerer oberer Abschnitte der Isolationsschicht 232; und Entfernen der strukturierbaren Schicht 236.
  • Entsprechend Vorgang 122 in 1B ist 2K eine Querschnittansicht der RRAM-Vorrichtung 200, einschließlich einer Vielzahl oberer Elektroden 240-1, 240-2, 240-3, 240-4, 240-5 und 240-6, die während einer der verschiedenen Fertigungsschritte gebildet werden, gemäß manchen Ausführungsformen. In manchen Ausführungsformen können die oberen Elektroden 240-1 bis 240-6 durch erneutes Füllen der jeweiligen versenkten Regionen 234-1 bis 234-6 (2J) durch ein Metallmaterial (z.B. Kupfer (Cu)) gebildet werden. In manchen Ausführungsformen kann jede der oberen Elektroden 240-1 bis 240-6 mit einer der „RRAM-Schichten“ gekoppelt werden, z.B. 206-L, 206-R, 208-L, 208-R, 210-L oder 210-R. Genauer gesagt, jede der oberen Elektroden 240-1 bis 204-6 kann mit einem jeweiligen vertikalen Abschnitt 226'-1 einer strukturierten variablen Widerstandsmaterialschicht 226', die in jeder RRAM-Schicht enthalten ist, gekoppelt werden. In einer Ausführungsform ist die RRAM-Vorrichtung 200 im Wesentlichen koplanar mit den Oberflächen der oberen Elektroden 240-1 bis 240-6.
  • Zum Beispiel ist die obere Elektrode 240-1 mit dem vertikalen Abschnitt 226' -1 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 206-L enthalten ist, gekoppelt; die obere Elektrode 240-2 ist mit dem vertikalen Abschnitt 226'-1 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 206-R enthalten ist, gekoppelt; die obere Elektrode 240-3 ist mit dem vertikalen Abschnitt 226'-1 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 208-L enthalten ist, gekoppelt; die obere Elektrode 240-4 ist mit dem vertikalen Abschnitt 226'-1 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 208-R enthalten ist, gekoppelt; die obere Elektrode 240-5 ist mit dem vertikalen Abschnitt 226'-1 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 210-L enthalten ist, gekoppelt; und die obere Elektrode 240-6 ist mit dem vertikalen Abschnitt 226'-1 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 210-R enthalten ist, gekoppelt.
  • Ferner sind in manchen Ausführungsformen zwei beliebige benachbarte obere Elektroden 240-1 bis 240-6 entweder durch eine der dielektrischen Rippenstrukturen 206 bis 210 oder die dielektrische Schicht 232 lateral voneinander beabstandet (z.B. elektrisch isoliert) Zum Beispiel sind die oberen Elektroden 240-1 und 240-2 durch die dielektrischen Rippenstrukturen 206 lateral voneinander beabstandet; die oberen Elektroden 240-2 und 240-3 sind durch die dielektrische Schicht 232 lateral voneinander beabstandet; die oberen Elektroden 240-3 und 240-4 sind durch die dielektrischen Rippenstrukturen 208 lateral voneinander beabstandet; die oberen Elektroden 240-4 und 240-5 sind durch die dielektrische Schicht 232 lateral voneinander beabstandet; und die oberen Elektroden 240-5 und 240-6 sind durch die dielektrischen Rippenstrukturen 210 lateral voneinander beabstandet.
  • Als solches kann eine Vielzahl von RRAM-Widerständen gebildet werden. In der in 2K veranschaulichten Ausführungsform wird ein erster RRAM-Widerstand von der RRAM-Schicht 206-L, der oberen Elektrode 240-1 und dem leitfähigen Merkmal 204, das als die untere Elektrode des ersten RRAM-Widerstands (und andere lateral beabstandete RRAM-Widerstände) dient, wie vorstehend beschrieben, gebildet. Insbesondere ist die obere Elektrode 240-1 mit dem vertikalen Abschnitt 226' -1 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 206-L enthalten ist, gekoppelt und die untere Elektrode 204 ist mit dem horizontalen Abschnitt 226'-2 der strukturierten variablen Widerstandsmaterialschicht 226', die in der RRAM-Schicht 206-L enthalten ist, gekoppelt. Auf ähnliche Weise wird ein zweiter RRAM-Widerstand von der RRAM-Schicht 206-R, der oberen Elektrode 240-2 und dem leitfähigen Merkmal (untere Elektrode) 204 gebildet; ein dritter RRAM-Widerstand wird von der RRAM-Schicht 208-L, der oberen Elektrode 240-3 und dem leitfähigen Merkmal (untere Elektrode) 204 gebildet; ein vierter RRAM-Widerstand wird von der RRAM-Schicht 208-R, der oberen Elektrode 240-4 und dem leitfähigen Merkmal (untere Elektrode) 204 gebildet; ein fünfter RRAM-Widerstand wird von der RRAM-Schicht 210-L, der oberen Elektrode 240-5 und dem leitfähigen Merkmal (untere Elektrode) 204 gebildet; ein sechster RRAM-Widerstand wird von der RRAM-Schicht 210-R, der oberen Elektrode 240-6 und dem leitfähigen Merkmal (untere Elektrode) 204 gebildet.
  • Es wird darauf hingewiesen, dass durch Verwendung des Verfahrens 100 zum Bilden der Vielzahl von RRAM-Widerständen zwei beliebige benachbarte eine der Vielzahl der RRAM-Widerstände spiegelsymmetrisch über einer der dielektrischen Rippenstrukturen 206, 208 und 210 liegen. Zum Beispiel sind der erste und der zweite RRAM-Widerstand spiegelsymmetrisch über der dielektrischen Rippenstruktur 206; der dritte und vierte RRAM-Widerstand sind spiegelsymmetrisch über der dielektrischen Rippenstruktur 208; und der fünfte und sechste RRAM-Widerstand sind spiegelsymmetrisch über der dielektrischen Rippenstruktur 210. Insbesondere sind die jeweiligen ersten Deckschichten, variablen Widerstandsmaterialschichten und zweiten Deckschichten des ersten und zweiten RRAM-Widerstands spiegelsymmetrisch über der dielektrischen Rippenstruktur 206; die jeweiligen ersten Deckschichten, die variablen Widerstandsmaterialschichten und die zweiten Deckschichten des dritten und vierten RRAM-Widerstands sind spiegelsymmetrisch über der dielektrischen Rippenstruktur 208; und die jeweiligen ersten Deckschichten, die variablen Widerstandsmaterialschichten und die zweiten Deckschichten des fünften und des sechsten RRAM-Widerstands sind spiegelsymmetrisch über der dielektrischen Rippenstruktur 210.
  • In manchen Ausführungsformen kann die gemeinsame untere Elektrode 204 auf Schaltungsdesignebene mit einer Bitleitung (BL) gekoppelt sein und die oberen Elektroden 240-1 bis 240-6, die zu den jeweiligen unterschiedlichen RRAM-Widerständen gehören, sind jeweils mit einem jeweiligen Transistor gekoppelt, der auch als ein Auswahltransistor bezeichnet wird. Als solches können mehrere 1-Transistor-1-Widerstand (1T1R) RRAM-Bitzellen gebildet werden.
  • 3 veranschaulicht eine RRAM-Vorrichtung 300, einschließlich mehrerer solcher 1T1R RRAM-Bitzellen. Insbesondere wird die RRAM-Vorrichtung 300 in 3 aus der RRAM-Vorrichtung 200 in 2K reproduziert, aber die RRAM-Vorrichtung 300 beinhaltet ferner mehrere Auswahltransistoren 302, 304, 306, 308, 310 und 312. Genauer gesagt, in manchen Ausführungsformen ist der erste RRAM-Widerstand mit einem BL 314 über die gemeinsame untere Elektrode 204 gekoppelt und mit einem Drain- oder Source-Merkmal des Auswahltransistors 302 über die obere Elektrode 240-1, die eine erste 1T1R RRAM-Bitzelle bildet, gekoppelt. Auf ähnliche Weise ist der zweite RRAM-Widerstand mit der BL 314 über die gemeinsame untere Elektrode 204 gekoppelt und mit einem Drain- oder Source-Merkmal des Auswahltransistors 304 über die obere Elektrode 240-2, die eine zweite 1T1R RRAM-Bitzelle bildet, gekoppelt; der dritte RRAM-Widerstand ist mit der BL 314 über die gemeinsame untere Elektrode 204 gekoppelt und mit einem Drain- oder Source-Merkmal des Auswahltransistors 306 über die obere Elektrode 240-3, die eine dritte 1T1R RRAM-Bitzelle bildet, gekoppelt; der vierte RRAM-Widerstand ist mit der BL 314 über die gemeinsame untere Elektrode 204 gekoppelt und mit einem Drain- oder Source-Merkmal des Auswahltransistors 308 über die obere Elektrode 240-4, die eine vierte 1T1R RRAM-Bitzelle bildet, gekoppelt; der fünfte RRAM-Widerstand ist mit der BL 314 über die gemeinsame untere Elektrode 204 gekoppelt und mit einem Drain- oder Source-Merkmal des Auswahltransistors 310 über die obere Elektrode 240-6, die eine fünfte 1T1R RRAM-Bitzelle bildet, gekoppelt; und der sechste RRAM-Widerstand ist mit der BL 314 über die gemeinsame untere Elektrode 204 gekoppelt und mit einem Drain- oder Source-Merkmal des Auswahltransistors 312 über die obere Elektrode 240-6, die eine sechste 1T1R RRAM-Bitzelle bildet, gekoppelt.
  • Obwohl die Auswahltransistoren 302 bis 312 in 3 als über Ebenen angeordnet veranschaulicht werden, wo die gemeinsame untere Elektrode 204 gebildet wird (nachfolgend „1. Ebene“) und die mehreren RRAM-Widerstände gebildet werden (nachfolgend „2. Ebene“), dient dies lediglich zu Veranschaulichungszwecken. In manchen Ausführungsformen können solche Auswahltransistoren 302 bis 312 unter der 1. und 2. Ebene gebildet werden.
  • Wie vorstehend erwähnt, ist in bestehenden RRAM-Vorrichtungen und Verfahren, zu deren Bildung, eine Höchstzahl von RRAM-Bitzellen, die sich innerhalb eines gegebenen Bereichs integrieren lassen, begrenzt, weil der aktive Bereich der variablen Widerstandsmaterialschicht jeder bestehenden RRAM-Bitzelle sich typischerweise parallel zu jeweiligen oberen/unteren Elektroden erstreckt. In deutlichem Gegensatz dazu wird die variable Widerstandsmaterialschicht der RRAM-Bitzelle der offenbarten RRAM-Vorrichtung (z.B. 200/300) gebildet, um vertikale und horizontale Abschnitte aufzuweisen, die es ermöglichen, dass sich ein jeweiliger aktiver Bereich der variablen Widerstandsmaterialschicht entlang mehr als einer Richtung erstreckt. Somit kann die Höchstzahl der RRAM-Bitzellen, die in eine „Reihe“ der offenbarten RRAM-Vorrichtung (z.B. 200/300) integriert werden kann, erheblich vergrößert werden. Ferner können mehrere solcher Reihen wiederholt gebildet werden, um mehr RRAM-Bitzellen in die offenbarte RRAM-Vorrichtung (z.B. 200/300) zu integrieren. Somit kann die Gesamtzahl der RRAM-Bitzellen, die in die offenbarte RRAM-Vorrichtung (z.B. 200/300) integriert werden kann, weiter vergrößert werden.
  • 4 veranschaulicht eine Draufsicht einer RRAM-Vorrichtung 400, einschließlich einer Vielzahl der vorstehend erwähnten integrierten RRAM-Bitzellen, gemäß manchen Ausführungsformen. Es wird darauf hingewiesen, dass die Draufsicht in 4 zu Veranschaulichungszwecken derart vereinfacht ist, dass nur Draufsichten der jeweiligen RRAM-Widerstände der Vielzahl der RRAM-Bitzellen gezeigt werden. In der veranschaulichten Ausführungsform in 4 beinhaltet die RRAM-Vorrichtung 400 mehrere RRAM-Einheiten 400-1, 400-2, 400-3, 400-4, 400-4, 400-5 und 400-6, die jeweils mindestens zwei RRAM-Widerstände beinhalten. Wie gezeigt, sind die RRAM-Einheiten 400-1 und bis zu 400-3 entlang einer ersten Reihe angeordnet und eine Vielzahl solcher Reihen (z.B. eine Reihe, die von RRAM-Einheiten 400-4 und bis zu 400-6 gebildet werden) können wiederholt über die RRAM-Vorrichtung 400 angeordnet werden.
  • Jede RRAM-Einheit beinhaltet mindestens zwei offenbarte RRAM-Widerstände. Nimmt man die RRAM-Einheit 400-1 als ein Beispiel, beinhaltet die RRAM-Einheit 400-1 RRAM-Widerstände 401 und 403, von denen jeder im Wesentlichen den in Hinsicht auf 2A-2K beschriebenen ersten, zweiten, dritten, vierten, fünften und sechsten RRAM-Widerständen ähnlich sind. Insbesondere sind die RRAM-Widerstände 401 und 403 durch eine dielektrische Rippenstruktur 405 (im Wesentlichen ähnlich zu den dielektrischen Rippenstrukturen 206, 208 und 210) lateral beabstandet. Der RRAM-Widerstand 401 wird von einer variablen Widerstandsmaterialschicht 407 (im Wesentlichen den strukturierten variablen Widerstandsschichten 226' ähnlich), einer ersten und zweiten Deckschicht 409 und 411 (im Wesentlichen der strukturierten ersten und zweiten Deckschicht 224' bzw. 228' ähnlich), einer oberen Elektrode 413 (im Wesentlichen den oberen Elektroden 240-1 bis 240-6 ähnlich) und einer gemeinsamen unteren Elektrode 414 (im Wesentlichen der gemeinsamen unteren Elektrode 204 ähnlich) gebildet. Auf ähnliche Weise wird der RRAM-Widerstand 403 von einer variablen Widerstandsmaterialschicht 417, ersten und zweiten Deckschichten 419 und 421, einer oberen Elektrode 423 und der gemeinsamen unteren Elektrode 414 gebildet.
  • 5 veranschaulicht eine alternative Struktur der RRAM-Vorrichtung 200, wie in 2K gezeigt. Zur Klarheit wird die alternative Struktur der RRAM-Vorrichtung 200 hierin als eine „RRAM-Vorrichtung 500“ bezeichnet. Wie gezeigt, ist die RRAM-Vorrichtung 500 der RRAM-Vorrichtung 200 im Wesentlichen ähnlich, außer dass jede der strukturierten zweiten Deckschichten 228' nur den jeweiligen vertikalen Abschnitt 228' -1 aufweist.
  • In einer Ausführungsform beinhaltet eine Speicherzelle: eine Widerstandsmaterialschicht, die einen ersten Abschnitt umfasst, der sich entlang einer ersten Richtung erstreckt, und einen zweiten Abschnitt, der sich entlang einer zweiten Richtung erstreckt, wobei die erste und zweite Richtung unterschiedlich voneinander sind; eine erste Elektrode, die mit einer unteren Fläche des ersten Abschnitts der Widerstandsmaterialschicht gekoppelt ist; und eine zweite Elektrode, die mit dem zweiten Abschnitt der Widerstandsmaterialschicht gekoppelt ist.
  • In einer anderen Ausführungsform beinhaltet eine Speichervorrichtung: eine erste Widerstandsmaterialschicht und eine zweite Widerstandsmaterialschicht, die durch eine dielektrische Struktur lateral voneinander beabstandet sind, wobei die erste und zweite Widerstandsmaterialschicht jeweils einen horizontalen Abschnitt und einen vertikalen Abschnitt umfassen, und wobei die vertikalen Abschnitte der ersten und der zweiten Widerstandsmaterialschicht sich jeweils entlang einer jeweiligen Seitenwand der dielektrischen Struktur erstrecken, und die horizontalen Abschnitte der ersten und der zweiten Widerstandsmaterialschicht sich in entgegengesetzte Richtungen erstrecken.
  • In noch einer anderen Ausführungsform beinhaltet eine Speichervorrichtung: eine Vielzahl dielektrischer Strukturen, die lateral voneinander beabstandet sind; und eine Vielzahl von Paaren, die jeweils erste und zweite Widerstandsmaterialschichten umfassen, wobei die erste und die zweite Widerstandsmaterialschicht jeder der Vielzahl von Paaren spiegelsymmetrisch über einer der Vielzahl dielektrischer Strukturen sind, und jeweilige vertikale Abschnitte der ersten und der zweiten Widerstandsmaterialschicht sich jeweils entlang einer Seitenwand der einen der Vielzahl dielektrischer Strukturen erstrecken, und jeweilige horizontale Abschnitte der ersten und der zweiten Widerstandsmaterialschicht sich von dem einen der Vielzahl dielektrischer Strukturen fort erstrecken.
  • Vorstehend wurde ein Überblick über die Merkmale mehrerer Ausführungsführungsformen gegeben, so dass der Fachmann besser die Aspekte der vorliegenden Offenbarung verstehen kann. Der Fachmann wird zu würdigen wissen, dass sich die vorliegende Offenbarung ohne weiteres als Grundlage für den Entwurf oder die Modifikation anderer Prozesse und Strukturen zur Ausführung des gleichen Zweckes und/oder dem Erreichen der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwenden lassen. Der Fachmann sollte auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sich diverse Veränderungen, Substitutionen und Änderungen daran vornehmen lassen, ohne dass vom Geist und Umfang der vorliegenden Offenbarung abgewichen werden würde.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/585453 [0001]

Claims (21)

  1. Es wird beansprucht:
  2. Speicherzelle, umfassend: eine Widerstandsmaterialschicht, die einen ersten Abschnitt umfasst, der sich entlang einer ersten Richtung erstreckt, und einen zweiten Abschnitt, der sich entlang einer zweiten Richtung erstreckt, wobei die erste und zweite Richtung unterschiedlich zueinander sind; eine erste Elektrode, die mit einer unteren Fläche des ersten Abschnitts der Widerstandsmaterialschicht gekoppelt ist; und eine zweite Elektrode, die mit dem zweiten Abschnitt der Widerstandsmaterialschicht gekoppelt ist.
  3. Speicherzelle nach Anspruch 1, wobei die erste und zweite Richtung im Wesentlichen senkrecht zueinander sind.
  4. Speicherzelle nach Anspruch 1 oder 2, wobei die Widerstandsmaterialschicht einen variablen Widerstandswert aufweist.
  5. Speicherzelle nach einem der vorstehenden Ansprüche, wobei die erste und zweite Elektrode parallel zueinander sind und sich jeweils entlang der ersten Richtung erstrecken.
  6. Speicherzelle nach einem der vorstehenden Ansprüche, ferner umfassend: eine erste Deckschicht, die zumindest einen Abschnitt umfasst, der zwischen der ersten Elektrode und dem ersten Abschnitt der Widerstandsmaterialschicht gekoppelt ist; und eine zweite Deckschicht, die zumindest einen Abschnitt umfasst, der zwischen dem zweiten Abschnitt der Widerstandsmaterialschicht und der zweiten Elektrode gekoppelt ist.
  7. Speicherzelle nach Anspruch 5, wobei sich der Abschnitt der ersten Deckschicht entlang der ersten Richtung erstreckt und sich der Abschnitt der zweiten Deckschicht entlang der zweiten Richtung erstreckt.
  8. Speicherzelle nach einem der vorstehenden Ansprüche, ferner umfassend: einen Transistor, wobei die zweite Elektrode mit einem Drain-Merkmal oder einem Source-Merkmal des Transistors gekoppelt ist.
  9. Speichervorrichtung, umfassend: eine erste Widerstandsmaterialschicht und eine zweite Widerstandsmaterialschicht, die lateral durch eine dielektrische Struktur voneinander beabstandet sind, wobei die erste und zweite Widerstandsmaterialschicht jeweils einen horizontalen Abschnitt und einen vertikalen Abschnitt umfassen, und wobei die vertikalen Abschnitte der ersten und zweiten Widerstandsmaterialschicht sich jeweils entlang einer jeweiligen Seitenwand der dielektrischen Struktur erstrecken und die horizontalen Abschnitte der ersten und zweiten Widerstandsmaterialschicht sich in entgegengesetzte Richtungen erstrecken.
  10. Speichervorrichtung nach Anspruch 8, ferner umfassend: eine erste Elektrode, die mit einer unteren Fläche der horizontalen Abschnitte der ersten und zweiten Widerstandsmaterialschicht gekoppelt ist; eine zweite Elektrode, die mit dem vertikalen Abschnitt der ersten Widerstandsmaterialschicht gekoppelt ist; und eine dritte Elektrode, die mit dem vertikalen Abschnitt der ersten Widerstandsmaterialschicht gekoppelt ist.
  11. Speichervorrichtung nach Anspruch 9, wobei die erste, zweite und dritte Elektrode parallel zueinander sind.
  12. Speichervorrichtung nach Anspruch 9 oder 10, wobei die zweite und dritte Elektrode durch zumindest die dielektrische Struktur voneinander isoliert sind.
  13. Speichervorrichtung nach einem der vorstehenden Ansprüche 9 bis 11, ferner umfassend: einen ersten Transistor, wobei die zweite Elektrode mit einem Drain-Merkmal oder einem Source-Merkmal des ersten Transistors gekoppelt ist; und einen zweiten Transistor, wobei die dritte Elektrode mit einem Drain-Merkmal oder einem Source-Merkmal des zweiten Transistors gekoppelt ist.
  14. Speichervorrichtung nach einem der vorstehenden Ansprüche 9 bis 12, wobei die erste Widerstandsmaterialschicht, die erste Elektrode und die zweite Elektrode einen ersten resistiven Direktzugriffsspeicher (Resistive Random Access Memory; RRAM) Widerstand bilden und die zweite Widerstandsmaterialschicht, die erste Elektrode und die dritte Elektrode einen zweiten RRAM-Widerstand bilden.
  15. Speichervorrichtung nach Anspruch 13, wobei der erste RRAM-Widerstand ferner umfasst: eine erste Deckschicht, die zumindest einen Abschnitt umfasst, der zwischen der ersten Elektrode und dem horizontalen Abschnitt der ersten Widerstandsmaterialschicht gekoppelt ist; und eine zweite Deckschicht, die zumindest einen Abschnitt umfasst, der zwischen dem vertikalen Abschnitt der ersten Widerstandsmaterialschicht und der zweiten Elektrode gekoppelt ist.
  16. Speichervorrichtung nach Anspruch 13, wobei der zweite RRAM-Widerstand ferner umfasst: eine erste Deckschicht, die zumindest einen Abschnitt umfasst, der zwischen der ersten Elektrode und dem horizontalen Abschnitt der zweiten Widerstandsmaterialschicht gekoppelt ist; und eine zweite Deckschicht, die zumindest einen Abschnitt umfasst, der zwischen dem vertikalen Abschnitt der zweiten Widerstandsmaterialschicht und der dritten Elektrode gekoppelt ist.
  17. Speichervorrichtung nach einem der vorstehenden Ansprüche 8 bis 15, wobei die erste und zweite Widerstandsmaterialschicht jeweils einen jeweiligen variablen Widerstandswert aufweisen.
  18. Speichervorrichtung, umfassend: eine Vielzahl dielektrischer Strukturen, die lateral voneinander beabstandet sind; und eine Vielzahl von Paaren, die jeweils erste und zweite Widerstandsmaterialschichten umfassen, wobei die erste und die zweite Widerstandsmaterialschicht jeder der Vielzahl von Paaren spiegelsymmetrisch über einer der Vielzahl dielektrischer Strukturen sind, und jeweilige vertikale Abschnitte der ersten und der zweiten Widerstandsmaterialschicht sich jeweils entlang einer Seitenwand der einen der Vielzahl dielektrischer Strukturen erstrecken, und jeweilige horizontale Abschnitte der ersten und der zweiten Widerstandsmaterialschicht sich von dem einen der Vielzahl dielektrischer Strukturen fort erstrecken.
  19. Speichervorrichtung nach Anspruch 17, ferner umfassend: eine untere Elektrode, die mit den jeweiligen horizontalen Abschnitten der ersten und zweiten Widerstandsmaterialschicht jeder der Vielzahl von Paaren gekoppelt ist, wobei die untere Elektrode parallel zu den jeweiligen horizontalen Abschnitten der ersten und zweiten Widerstandsmaterialschicht jeder der Vielzahl von Paaren ist.
  20. Speichervorrichtung nach Anspruch 17 oder 18, wobei die jeweiligen vertikalen Abschnitte der ersten und zweiten Widerstandsmaterialschicht jedes der Vielzahl von Paaren mit jeweiligen unterschiedlichen oberen Elektroden gekoppelt sind, und die jeweiligen unterschiedlichen oberen Elektroden parallel zu den jeweiligen horizontalen Abschnitten der ersten und der zweiten Widerstandsmaterialschicht jedes der Vielzahl von Paaren sind.
  21. Speichervorrichtung nach einem der vorstehenden Ansprüche 17 bis 19, wobei die erste und zweite Widerstandsmaterialschicht jeder der Vielzahl von Paaren jeweils einen jeweiligen variablen Widerstandswert aufweisen.
DE102018127048.8A 2017-11-13 2018-10-30 Neuartiger resistiver Direktzugriffsspeicher Pending DE102018127048A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762585453P 2017-11-13 2017-11-13
US62/585,453 2017-11-13
US16/163,986 2018-10-18
US16/163,986 US10680172B2 (en) 2017-11-13 2018-10-18 Resistive random access memory device

Publications (1)

Publication Number Publication Date
DE102018127048A1 true DE102018127048A1 (de) 2019-05-16

Family

ID=66335434

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018127048.8A Pending DE102018127048A1 (de) 2017-11-13 2018-10-30 Neuartiger resistiver Direktzugriffsspeicher

Country Status (5)

Country Link
US (4) US10680172B2 (de)
KR (1) KR102158807B1 (de)
CN (1) CN109786549B (de)
DE (1) DE102018127048A1 (de)
TW (1) TWI700813B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021114094A1 (de) 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und herstellungsverfahren

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11177436B2 (en) * 2019-04-25 2021-11-16 International Business Machines Corporation Resistive memory with embedded metal oxide fin for gradual switching
TWI720648B (zh) * 2019-10-09 2021-03-01 華邦電子股份有限公司 電橋式隨機存取記憶體及其製造方法
TWI716235B (zh) 2019-12-24 2021-01-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其製造方法
CN113078257B (zh) * 2020-01-03 2023-09-12 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法
KR20220031835A (ko) 2020-09-04 2022-03-14 삼성전자주식회사 메모리 소자 및 그 제조방법
JP2022044399A (ja) * 2020-09-07 2022-03-17 キオクシア株式会社 磁気メモリ
US11683998B2 (en) * 2021-03-22 2023-06-20 International Business Machines Corporation Vertical phase change bridge memory cell
US11588104B2 (en) * 2021-06-14 2023-02-21 International Business Machines Corporation Resistive memory with vertical transport transistor
TW202306108A (zh) * 2021-07-19 2023-02-01 聯華電子股份有限公司 電阻式隨機存取記憶體元件及其製造方法
CN115867123A (zh) * 2022-12-07 2023-03-28 厦门半导体工业技术研发有限公司 一种半导体器件及其制造方法
CN116113313B (zh) * 2023-02-23 2024-02-02 上海积塔半导体有限公司 相变存储器件及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100544050C (zh) * 2003-06-25 2009-09-23 松下电器产业株式会社 磁致电阻效应元件及其制造方法
US7989790B2 (en) * 2007-01-18 2011-08-02 Macronix International Co., Ltd. Resistance random access memory
US7579197B1 (en) * 2008-03-04 2009-08-25 Qualcomm Incorporated Method of forming a magnetic tunnel junction structure
US8481396B2 (en) * 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8729521B2 (en) * 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8541765B2 (en) * 2010-05-25 2013-09-24 Micron Technology, Inc. Resistance variable memory cell structures and methods
US20130058158A1 (en) * 2011-09-01 2013-03-07 Micron Technology, Inc. Method, system, and device for l-shaped memory component
KR101957897B1 (ko) * 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US8988926B2 (en) * 2013-01-11 2015-03-24 Micron Technology, Inc. Method, system and device for phase change memory with shunt
US9040951B2 (en) * 2013-08-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9985203B2 (en) * 2013-11-15 2018-05-29 Taiwan Semiconductor Manufacturing Company Resistive random access memory (RRAM) with improved forming voltage characteristics and method for making
US9728719B2 (en) * 2014-04-25 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage resistant RRAM/MIM structure
US9553265B1 (en) 2016-01-14 2017-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device with data storage layer having increased height

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021114094A1 (de) 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und herstellungsverfahren
US11856876B2 (en) 2021-03-26 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with a double sided word line structure and methods of manufacture

Also Published As

Publication number Publication date
US10680172B2 (en) 2020-06-09
US11038105B2 (en) 2021-06-15
TW201924024A (zh) 2019-06-16
US11968914B2 (en) 2024-04-23
US20200266346A1 (en) 2020-08-20
CN109786549A (zh) 2019-05-21
US11527714B2 (en) 2022-12-13
US20210296584A1 (en) 2021-09-23
US20230090628A1 (en) 2023-03-23
TWI700813B (zh) 2020-08-01
CN109786549B (zh) 2022-11-01
KR20190054990A (ko) 2019-05-22
US20190157554A1 (en) 2019-05-23
KR102158807B1 (ko) 2020-09-24

Similar Documents

Publication Publication Date Title
DE102018127048A1 (de) Neuartiger resistiver Direktzugriffsspeicher
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102017104622B4 (de) Integrierter Chip und Verfahren zu seiner Herstellung
DE102014107416A1 (de) Rram-zelle mit unterer elektrode
DE102016117561A1 (de) Untere elektrode für rram-struktur
DE102019112891A1 (de) Techniken für die Verbindung einer oberen MRAM-MJT-Elektrode
DE102013103503A1 (de) Resistiver Direktzugriffsspeicher (RRAM) und Verfahren zu seiner Herstellung
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102005025209B4 (de) Halbleiterspeicherbauelement, elektronisches System und Verfahren zur Herstellung eines Halbleiterspeicherbauelements
DE102018100023A1 (de) Resistive direktzugriffspeicherzelle (rram-zelle) mit ausgesparten seitenwänden der unteren elektrode
DE102019107906A1 (de) Untere Elektrodenstruktur in Speichervorrichtungen
DE102018124430A1 (de) Neuartiges resistives Random-Access-Memory-Bauelement
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE102014119172A1 (de) Verbesserung der rram-speicherung durch abscheiden einer ti-deckschicht vor einem hk-hfo
DE10131627B4 (de) Verfahren zum Herstellen einer Halbleiterspeichereinrichtung
DE102018122339A1 (de) Verschlussschicht-schema zum verbessern der rram-leistung
DE102013101191B4 (de) Halbleiterstruktur aufweisend widerstandsvariable Speicherstruktur und Verfahren zur Ausbildung Dieser
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE10242033A1 (de) Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben
DE102019100488A1 (de) Rram-struktur
DE102019116719A1 (de) Neuartige restriktive direktzugriffsspeichervorrichtung
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102018124810B4 (de) Resistive Direktzugriffsspeichervorrichtung
DE102021111424A1 (de) Speichervorrichtung und Verfahren zu deren Herstellung
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027240000

Ipc: H10B0063000000