DE102014119172A1

DE102014119172A1 - Verbesserung der rram-speicherung durch abscheiden einer ti-deckschicht vor einem hk-hfo

Info

Publication number: DE102014119172A1
Application number: DE102014119172.2A
Authority: DE
Inventors: Yu-Wen LIAO; Wen-Ting Chu; Tong-Chem Ong
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2014-01-07
Filing date: 2014-12-19
Publication date: 2015-07-09
Also published as: US9385316B2; CN104766925B; TW201539816A; CN104766925A; US20150194602A1; TWI573304B

Abstract

Die vorliegende Offenbarung betrifft eine resistive Arbeitsspeicher-(RRAM)-Vorrichtungsarchitektur, wobei eine Ti-Metall-Deckschicht abgeschieden wird, bevor die HK-HfO-Widerstandsschaltungsschicht abgeschieden wird. Hier liegt die Deckschicht unter der HK-HfO-Schicht und daher treten während dem Ätzen der oberen RRAM-Elektrode keine Schäden auf. Die äußeren Seitenwände der Deckschicht sind im Wesentlichen an den Seitenwänden der HfO-Schicht ausgerichtet und daher treten alle Schäden, die während zukünftiger Ätzschritte auftreten, an den äußeren Seitenwänden der Deckschicht auf, die von den Sauerstofflücken-Fasern (leitenden Fasern) in der HK-HfO-Schicht weg angeordnet sind. Daher verbessert die Architektur in der vorliegenden Offenbarung die Datenspeicherung.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht die Priorität der vorläufigen U.S.-Patentanmeldung 61/924 504, eingereicht am 7. Januar 2014, mit dem Titel „improvement of RRAM retentiqon by depositing Ti capping layer before HK HfO”; ihr Inhalt ist hiermit durch Bezugnahme aufgenommen.
HINTERGRUND
Nichtflüchtiger Speicher wird in einer breiten Vielfalt von kommerziellen und militärischen elektronischen Vorrichtungen und Ausrüstung verwendet. Resistiver Arbeitsspeicher (RRAM; resistance random access memory) ist ein vielversprechender Kandidat für nichtflüchtige Speichertechnologie der nächsten Generation aufgrund seiner einfachen Struktur und CMOS-Logik-kompatiblen Prozesstechnologie, die verwendet wird. Jede RRAM-Zelle umfasst ein Metalloxid-Material, das zwischen einer oberen und einer unteren Elektrode zwischengeschaltet ist. Dieses Metalloxid-Material hat einen variablen Widerstand, dessen Widerstandspegel einem Datenzustand entspricht, der in der RRAM-Zelle gespeichert ist.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert sein.
1 zeigt eine Schnittansicht eines RRAM-Stapels gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
2 zeigt ein Flussdiagramm einiger Ausführungsformen eines Verfahrens zum Ausbilden eines RRAM-Stapels mit einer Ti-Deckschicht, die vor einer HK-(high-k)-HfO(Hafniumoxid)-dielektrischen Schicht ausgebildet wird, gemäß der vorliegenden Offenbarung.
3 zeigt ein Flussdiagramm einiger Ausführungsformen eines Schritt-für-Schritt-Verfahrens zum Ausbilden eines RRAM-Stapels gemäß der vorliegenden Offenbarung.
4–10 zeigen Ausführungsformen von Schnittansichten eines Schritt-für-Schritt-Verfahrens zum Ausbilden eines RRAM-Stapels mit einer Ti-Deckschicht, die unter der HK-HfO-dielektrischen Schicht ausgebildet ist, gemäß der vorliegenden Offenbarung.
11 zeigt eine Schnittansicht einiger Ausführungsformen einer RRAM-Vorrichtung mit einem RRAM-Stapel, der eine Ti-Deckschicht aufweist, die unter dem HK-HfO ausgebildet ist, gemäß der vorliegenden Offenbarung.
DETAILLIERTE BESCHREIBUNG
Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
Eine herkömmliche RRAM-Zelle umfasst eine obere Elektrode (Anode) und eine untere Elektrode (Kathode) mit einer dielektrischen Schicht mit variablem Widerstand, die zwischen den beiden Elektroden angeordnet ist. Die obere Elektrode ist aus einer bipolaren Schaltschicht und einer Metall-Deckschicht hergestellt, die beide eine Breite mit der oberen Elektrode gemeinsam haben, gemessen zwischen äußeren Seitenwänden der oberen Elektrode. Die dielektrische Schicht mit variablem Widerstand und die untere Elektrode haben die Breite der unteren Elektrode, die kleiner als die der oberen Elektrode ist. Während Schreibvorgängen auf die RRAM-Zelle kann eine „Set”-Spannung an die obere und die untere Elektrode angelegt werden, um die dielektrische Schicht mit variablem Widerstand von einem ersten Widerstand zu einem zweiten Widerstand zu ändern. Ähnlich kann eine „Reset”-Spannung an die Elektroden angelegt werden, um die dielektrische Schicht mit variablem Widerstand von dem zweiten Widerstand zurück zu dem ersten Widerstand zu ändern. Daher können in Fällen, in denen der erste und der zweite Widerstandszustand einem logischen „1”- bzw. einem logischen „0”-Zustand (oder umgekehrt) entsprechen, die „Set”- und „Reset”-Spannungen verwendet werden, um digitale Daten in der RRAM-Zelle zu speichern.
Es wird angenommen, dass der Mechanismus, durch den diese Widerstandsschaltung erfolgt, mit selektiv leitenden Fasern verbunden ist, die in der dielektrischen Schicht mit variablem Widerstand angeordnet sind. Diese selektiv leitenden Fasern werden anfänglich am Ende des RRAM-Herstellungsverfahrens ausgebildet, wenn eine Ausbildungsspannung an die Anode und die Kathode angelegt wird. Diese Ausbildungsspannung erzeugt ein starkes elektrisches Feld, das Sauerstoffatome aus dem Gitter der dielektrischen Schicht mit variablem Widerstand herausschlägt, wodurch lokale Sauerstofflücken gebildet werden. Diese lokalen Sauerstofflücken neigen dazu, sich auszurichten, um „Fasern” zu bilden, die relativ dauerhaft sind und die sich zwischen der oberen und der unteren Elektrode erstrecken. Während Schreibvorgängen kann der Widerstand dieser Fasern geändert werden, indem sie mit Sauerstoffatomen „gefüllt” werden oder Sauerstoffatome von ihnen „abgezogen” werden. Wenn beispielsweise eine erste Spannung angelegt wird (z. B. eine „Set”-Spannung), werden Sauerstoffatome von der Metall-Deckschicht verarmt und in die Fasern eingeführt, um einen ersten Widerstand bereitzustellen; wogegen wenn die zweite Spannung angelegt wird (z. B. eine „Reset”-Spannung), werden Sauerstoffatome von den Fasern entfernt und in die Metall-Deckschicht eingeführt, um einen zweiten Widerstand bereitzustellen. Was auch immer der genaue Mechanismus ist, wird angenommen, dass die Bewegung der Sauerstoffmoleküle zwischen der Metall-Deckschicht, die als Sauerstoffreservoir dienen kann, und den Fasern in hohem Maß den „Set”- und den „Reset”-Widerstand der RRAM-Zelle bestimmt.
Leider kann in einem herkömmlichen RRAM-Herstellungsverfahren eine Ätzung, die verwendet wird, um die relativ schmale obere Elektrodenstruktur auszubilden, äußere Seitenwände der Metall-Deckschicht zumindest teilweise oxidieren. Während nachfolgender thermischer Schritte (z. B. Aushärten oder Ausheilen) kann Sauerstoff ungewollt von dieser teilweise oxidierten Metall-Deckschicht diffundieren, um mit den Sauerstofflücken in den Fasern zu rekombinieren. Für einige RRAM-Zellen kann dies einige Fasern in eine der beiden variablen Widerstandszustände „fixieren”, so dass diese RRAM-Zellen Probleme mit der Datenspeicherung haben können.
Somit betrifft die vorliegende Offenbarung eine neue Architektur für RRAM-Zellen, wobei die Anodenstruktur (einschließlich der Metall-Deckschicht) unter der dielektrischen Schicht mit variablem Widerstand angeordnet ist und Teil der relativ breiten unteren Elektrode wird. Auf diese Weise wird die Metall-Deckschicht unter der dielektrischen Schicht mit variablem Widerstand ausgebildet (d. h. die Anode wird nun unter der dielektrischen Schicht mit variablem Widerstand ausgebildet) und wird daher nicht oxidiert, wenn die obere Elektrode geätzt wird. Darüber hinaus tritt, da die Metall-Deckschicht nun Teil der relativ breiten unteren Elektrode ist, jede Oxidation der Seitenwände für die Metall-Deckschicht in einem sicheren Abstand von dem Faserbereich in der dielektrischen Schicht mit variablem Widerstand auf. Daher ist die wirksame Änderung des Widerstands zwischen dem „Set”- und dem „Reset”-Widerstand wohldefiniert, was es erleichtert, zwischen Zuständen hohen und niedrigen Widerstands zu unterscheiden.
1 zeigt eine Schnittansicht eines RRAM-Stapels 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Der RRAM-Stapel 100 umfasst eine obere Elektrode (Kathode) 114 und eine untere Elektrode (Anode) 105 mit einer dielektrischen Schicht mit variablem Widerstand 110 dazwischen. Die dielektrische Schicht mit variablem Widerstand 110 umfasst einen Faserbereich 107, in dem Fasern gebildet werden. In einigen Ausführungsformen umfasst die dielektrische Schicht mit variablem Widerstand 110 HK-(high-k)-HfO (Hafniumoxid).
Der RRAM-Stapel 100 liegt über einem Halbleiterwerkstück 103, das einen leitenden Metallbereich 101 umfasst, der extremely-low-k-dielektrische Bereiche 102 auf beiden Seiten aufweist. Direkt über dem Halbleiterwerkstück 103 liegt eine dielektrische Schutzschicht 104, die einen offenen Bereich über dem Metallbereich 101 aufweist, wobei Seitenwände der dielektrischen Schutzschicht 104 über dem Metallbereich 101 enden. Über der dielektrischen Schutzschicht 104 liegt eine Anode 106, die an den leitenden Metallbereich 101 durch die Öffnung in der dielektrischen Schutzschicht 104 angrenzt. In einigen Ausführungsformen umfasst die Anode 104 eine Übergangs-Nitridschicht. Über der Anode 106 ist eine Metall-Deckschicht 108 angeordnet. In einigen Ausführungsformen umfasst die Metall-Deckschicht 108 Ti, Ta (Tantal) oder Hf (Hafnium) und dient als Sauerstoffreservoir. Eine dielektrische Schicht mit variablem Widerstand 110 grenzt an die gesamte obere Fläche der Metall-Deckschicht 108 an. Die dielektrische Schicht mit variablem Widerstand 110, die Metall-Deckschicht 108 und die Anode 106 haben vertikale Seitenwände, die an einander ausgerichtet sind. Eine Kathode 114 liegt über der dielektrischen Schicht mit variablem Widerstand 110 in einem festgelegten zentralen Bereich der dielektrischen Schicht mit variablem Widerstand. Die Kathode 114 hat eine erste Breite w1, gemessen zwischen ihren äußeren Seitenwänden, und die dielektrische Schicht mit variablem Widerstand 110 und die Metall-Deckschicht 108 haben je eine zweite Breite w2, gemessen zwischen ihren jeweiligen äußeren Seitenwänden. In einigen Ausführungsformen ist die zweite Breite w2 größer als die erste Breite. In einer Ausführungsform umfasst die Kathode 114 eine erste Übergangs-Nitridschicht 112 und eine zweite Übergangs-Nitridschicht 113, die auf der ersten Übergangs-Nitridschicht 112 liegt. Ein Paar von Seitenwand-Abstandhaltern 118a und 118b ist auf je einer Seite der Kathode 114 angeordnet. Die Abstandhalter 118a und 118b liegen auch auf den beiden Randbereichen der dielektrischen Schicht mit variablem Widerstand 110. Die Kathode 114 weist äußere Seitenwände auf, die direkt an zugehörige innere Seitenwände der Seitenwand-Abstandhalter 118a und 118b angrenzen. Eine Antireflexschicht 116 ist über der oberen Elektrode 114 angeordnet. Die Antireflexschicht 116 und die Kathode 114 weisen vertikale Seitenwände auf, die an einander ausgerichtet sind.
Wie unten detaillierter beschrieben ist, wird die Metall-Deckschicht 108, die in einigen Ausführungsformen Ti umfassen kann, vor der dielektrischen Schicht mit variablem Widerstand 110 abgeschieden, abweichend von herkömmlichen Verfahren. Mit anderen Worten wurden die Anode 106 und die Kathode 114 gegenüber herkömmlichen Lösungen vertauscht und die Metall-Deckschicht 108 wird nun Teil der unteren Elektrode 105. Diese Architektur ordnet die äußeren Seitenwände der zu Oxidation neigenden Metall-Deckschicht 108 weg von dem Faserbereich 107 der dielektrischen Schicht mit variablem Widerstand 110 an, während die äußeren Seitenwände der dielektrischen Schicht mit variablem Widerstand 110 und der Metall-Deckschicht 108 im Wesentlichen an einander ausgerichtet sind. Daher beeinflusst jede Oxidation, die an den äußeren Seitenwänden der Metall-Deckschicht 108 auftreten kann, die Fasern der dielektrischen Schicht mit variablem Widerstand 110 nicht negativ und somit wird die Datenspeicherung verbessert.
2 zeigt ein Flussdiagramm 200 von einigen Ausführungsformen eines Verfahrens zum Ausbilden eines RRAM-Stapels mit einer Ti-Deckschicht, die vor dem HK-HfO ausgebildet wird, gemäß der vorliegenden Offenbarung. Während das offenbarte Verfahren 200 unten als eine Abfolge von Vorgängen oder Ereignissen gezeigt und beschrieben ist, wird deutlich, dass die gezeigte Abfolge dieser Vorgänge oder Ereignisse nicht in einem einschränkenden Sinn verstanden werden soll. Einige Vorgänge können beispielsweise in anderen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen ausgeführt werden, abweichend von denen, die hier gezeigt und/oder beschrieben sind. Zusätzlich müssen nicht alle gezeigten Vorgänge notwendig sein, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren. Des Weiteren können ein oder mehrere Vorgänge, die hier gezeigt sind, in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
Bei 202 wird eine Halbleiter-Basisfläche, die eine Metall-Verbindungsstruktur umfasst, die in einer extremely-low-k-dielektrischen Schicht angeordnet ist, bereitgestellt. In einigen Ausführungsformen umfasst die Metall-Verbindungsstruktur Kupfer.
Bei 204 wird eine dielektrische Schutzschicht mit einem offenen Bereich über der Halbleiter-Basisfläche ausgebildet. In einigen Ausführungsformen umfasst die dielektrische Schutzschicht SiC.
Bei 206 wird eine Anodenschicht über der dielektrischen Schutzschicht ausgebildet. In einigen Ausführungsformen umfasst die Anode TaN.
Bei 208 wird eine Metall-Deckschicht über der Anode ausgebildet. In einigen Ausführungsformen umfasst die Metall-Deckschicht Ti.
Bei 210 wird ein dielektrische Schicht mit variablem Widerstand über der Metall-Deckschicht ausgebildet. In einigen Ausführungsformen umfasst die dielektrische Schicht mit variablem Widerstand Hafniumoxid (HfO).
Bei 212 wird eine Kathodenschicht über der dielektrischen Schicht mit variablem Widerstand ausgebildet. In einigen Ausführungsformen umfasst die Kathode eine erste Übergangs-Nitridschicht mit einer zweiten Übergangs-Nitridschicht darüber. In einigen Ausführungsformen umfasst die Übergangs-Nitridschicht TaN und TiN. Die erste Übergangs-Nitridschicht kann beispielsweise aus TaN bestehen und die zweite darüber liegende Übergangs-Nitridschicht kann aus TiN bestehen.
3 zeigt ein Flussdiagramm einiger Ausführungsformen eines Schritt-für-Schritt-Verfahrens 300 zum Ausbilden eines RRAM-Stapels gemäß der vorliegenden Offenbarung. Während das offenbarte Verfahren 300 unten als eine Abfolge von Vorgängen oder Ereignissen gezeigt und beschrieben ist, wird deutlich, dass die gezeigte Abfolge dieser Vorgänge oder Ereignisse nicht in einem einschränkenden Sinn verstanden werden soll. Einige Vorgänge können beispielsweise in anderen Reihenfolgen und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen ausgeführt werden, abweichend von denen, die hier gezeigt und/oder beschrieben sind. Zusätzlich müssen nicht alle gezeigten Vorgänge notwendig sein, um einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung zu implementieren. Des Weiteren können ein oder mehrere Vorgänge, die hier gezeigt sind, in einem oder mehreren getrennten Vorgängen und/oder Phasen ausgeführt werden.
Bei 302 wird ein horizontaler Stapel von Grundmaterialien, der eine Anode, eine Metall-Deckschicht, eine dielektrische Schicht mit variablem Widerstand und eine Kathode umfasst, über einer Halbleiter-Basisfläche ausgebildet, auf der eine dielektrische Schutzschicht liegt.
bei 304 wird eine Maske über der Kathodenschicht ausgebildet. Die Maske bedeckt einige Abschnitte der Kathodenschicht, während sie andere Bereiche der Kathode freiliegend lässt.
Bei 306 wird eine erste Ätzung ausgeführt, um freiliegende Abschnitte der Kathodenschicht zu entfernen und eine Kathodenstruktur auszubilden. In einigen Ausführungsformen umfasst die erste Ätzung eine Trockenätzung, die chlorbasierte (Cl₂/BCl₂) oder fluorbasierte (CF₄/CHF₃/CH₂/SF₆) Ätzmittel umfasst.
Bei 308 werden Seitenwand-Abstandhalter um die äußeren Seitenwände der Kathode ausgebildet. Die Seitenwand-Abstandhalter und die Kathodenstruktur bedecken einigen Abschnitte der dielektrischen Schicht mit variablem Widerstand und belassen andere Abschnitte der dielektrischen Schicht mit variablem Widerstand freiliegend. In einigen Ausführungsformen umfasst die Kathode TaN über TiN und das Seitenwand-Abstandhaltermaterial umfasst SiN (Siliziumnitrid).
Bei 310 wird eine zweite Ätzung ausgeführt, um freiliegende Abschnitte der dielektrischen Schicht mit variablem Widerstand zu entfernen. Mit den Seitenwand-Abstandhaltern und der Kathodenstruktur vor Ort entfernt das Ausführen einer zweiten Ätzung die freiliegenden Abschnitte der dielektrischen Schicht mit variablem Widerstand sowie der darunter liegenden Metall-Deckschicht und der Anode. Die zweite Ätzung stoppt bei der dielektrischen Schutzschicht. In einigen Ausführungsformen umfasst die Anode TaN. In einigen Ausführungsformen umfasst die zweite Ätzung eine Trockenätzung, die chlorbasierte (Cl₂/BCl₂) oder fluorbasierte (CF₄/CHF₃/CH₂/SF₆) Ätzmittel umfasst.
Bei 312 wird eine Metallkontakt über der Kathodenstruktur ausgebildet, die weiter mit einer Quellleitung während Set-Vorgängen und einer Bitleitung während Reset-Vorgängen verbunden ist.
4–10 zeigen Ausführungsformen von Schnittansichten des Schritt-für-Schritt-Verfahrens zum Ausbilden eines RRAM-Stapels mit einer Ti-Deckschicht, die unter einem HK-HfO ausgebildet ist, gemäß der vorliegenden Offenbarung.
4 zeigt eine Schnittansicht 400 eines Halbleiterträgers, der eine dielektrische Schutzschicht 404 über einem Halbleiterwerkstück 403 aufweist. Das Halbleiterwerkstück 403 umfasst eine Metall-Verbindungsstruktur 401, die in extremely-low-k-dielektrischen Bereichen 402 angeordnet ist. In einigen Ausführungsformen umfasst die Metall-Verbindungsstruktur 401 Kupfer (Cu) und der extremely-low-k-dielektrische Bereich 402 umfasst poröses Siliziumdioxid, fluoriertes Kieselglas, Polyimide, Polynorbornene Benzocyclobuten oder PTFE. Die dielektrische Schutzschicht 404 weist eine Öffnung zu der Mitte auf, die mittels eines maskierten Lithographieschritts erzeugt wird. Diese Öffnung belässt einen Abschnitt der Metall-Verbindungsstruktur 401 freiliegend. In einigen Ausführungsformen umfasst die dielektrische Schutzschicht 404 SiC.
5 zeigt eine Schnittansicht 500 eines Halbleiterträgers in einer nachfolgenden Stufe der Herstellung, bei der eine Anode 502 über der Struktur in Abbildung 400 angeordnet ist. Durch die Öffnung in der dielektrischen Schutzschicht 404 berührt die Anode 502 die Metall-Verbindungsstruktur 401, die später den RRAM-Stapel mit dem Rest der Vorrichtung verbindet.
6 zeigt eine Schnittansicht 600 eines Halbleiterträgers in einer nachfolgenden Stufe der Herstellung, bei der ein horizontaler Stapel von Grundmaterialien ausgebildet wird. Der Stapel von Materialien, der eine Anode 502, eine Metall-Deckschicht 602, eine dielektrische Schicht mit variablem Widerstand 604, eine Kathode 608 und eine Antireflexschicht 610 umfasst, wird über einem Halbleiterträger-Bereich 403 ausgebildet. In einigen Ausführungsformen umfasst die Anode 502 TaN, die Metall-Deckschicht 602 umfasst Ti, die dielektrische Schicht mit variablem Widerstand 604 umfasst HfO, die Kathode 608 umfasst eine erste Übergangs-Nitridschicht 606, die TiN umfasst, und eine zweite Übergangs-Nitridschicht 607, die TaN umfasst, darüber und die Antireflexschicht 610 umfasst SiON.
7 zeigt eine Schnittansicht 700 in einer nachfolgenden Stufe der Herstellung, bei der eine Kathodenmaske (nicht gezeigt) über dem horizontalen Stapel 600 ausgebildet wurde und eine erste Ätzung ausgeführt wurde. Nach der erste Ätzung wird eine Kathodenstruktur, die die Kathode 608 und die Antireflexschicht 610 umfasst, in der Mitte der dielektrischen Schicht mit variablem Widerstand 604 ausgebildet, was freiliegende Abschnitte der dielektrischen Schicht mit variablem Widerstand 604 auf beiden Seiten freiliegend lässt.
8A zeigt eine Schnittansicht 800a, nachdem Abstandhalter 802a und 802b auf beiden Seiten der Kathodenstruktur ausgebildet wurden. In einigen Ausführungsformen umfasst das Abstandhaltermaterial Siliziumnitrid (SiN). Üblicherweise werden die Abstandhalter 802a, 802b ausgebildet, indem die Kathodenmaske entfernt wird und dann eine gleichförmige Schicht aus Abstandhaltermaterial über dem Werkstück abgeschieden wird. Die abgeschiedene Schicht wird dann geätzt, um das Abstandhaltermaterial über dem Werkstück mit einer vertikal gleichförmigen Tiefe zu entfernen, wodurch die Abstandhalter 802a, 802b vor Ort belassen werden.
8B zeigt eine Schnittansicht 800b, nachdem eine zweite Ätzung auf den Halbleiterträger in 8A angewendet wurde. Mit den Seitenwand-Abstandhaltern 802a und 802b und der Kathodenstruktur vor Ort würde das Ausführen einer zweiten Ätzung die freiliegenden Abschnitte der dielektrischen Schicht mit variablem Widerstand 604 sowie darunter liegende Abschnitte der Anode 502 und der Deckschicht 602 entfernen, um eine Anodenstruktur auszubilden. Die zweite Ätzung stoppt an der dielektrischen Schutzschicht 404, so dass die Anodenstruktur einige Abschnitte der dielektrischen Schutzschicht 404 bedeckt, während sie andere Abschnitte der dielektrischen Schutzschicht 404 freiliegend belässt. Oxidierte Bereiche 804 sind angrenzend an äußere Seitenwände der Metall-Deckschicht 602 vorgesehen.
9 zeigt eine Schnittansicht 900, nachdem die dielektrische Schutzschicht 902 und eine Isolierschicht 904 abgeschieden wurden, beide über der RRAM-Struktur. In einigen Ausführungsformen umfasst die Isolierschicht 904 SiON. Diese Schichten isolieren und schützen jede der RRAM-Zellen vor Leckstrom und Ladungsdiffusion. Des Weiteren wird eine dielektrische Zwischenschicht 906 über und um die Isolierschicht 904 ausgebildet. Ein geätzter Bereich 908 für eine obere Elektrodenkontakt-Durchkontaktierung (TEVA) wird ausgebildet, die sich in die Kathode hinein erstreckt.
10 zeigt eine Schnittansicht 1000, nachdem die TEVA 908 und ein oberer Metallkontakt 1002 ausgebildet wurden. In einigen Ausführungsformen beträgt die Dicke der Kathodenschicht etwa 220 Angstrom, die Dicke der Metall-Deckschicht beträgt etwa 100 Angstrom, die Dicke der dielektrischen Schicht mit variablem Widerstand beträgt etwa 50 Angstrom, die Dicke der Anoden-TiN-Schicht beträgt etwa 100 Angstrom, die Dicke der Anoden-TaN-Schicht beträgt etwa 250 Angstrom.
11 zeigt eine Schnittansicht 1100 einiger Ausführungsformen einer RRAM-Vorrichtung mit einem RRAM-Stapel, der eine Ti-Deckschicht aufweist, die unter dem HK-HfO ausgebildet ist, gemäß der vorliegenden Offenbarung. Mehrere solche RRAM-Vorrichtungen bilden einen Speicherarray, der so konfiguriert ist, dass er Daten speichert. 11 umfasst einen herkömmlichen planaren MOSFET-Auswahltransistor 1101, um Kriechströme zu unterdrücken (d. h. zu verhindern, dass Ströme, die für eine bestimmte Speicherzelle vorgesehen sind, durch eine benachbarte Speicherzelle gehen), während genug Antriebsstrom für den Betrieb der Speicherzellen bereitgestellt wird. Der Auswahltransistor 1101 umfasst einen Source-Bereich 1104 und einen Drain-Bereich 1106, die in einem Halbleiterträger 1102 vorgesehen sind und die horizontal durch einen Kanalbereich 1105 getrennt sind. Eine Gate-Elektrode 1108 ist auf dem Halbleiterträger 1102 an einer Position angeordnet, die über dem Kanalbereich 1105 liegt. In einigen Ausführungsformen umfasst die Gate-Elektrode 1108 Polysilizium, kann aber auch aus Metall bestehen. Die Gate-Elektrode 1108 ist von der Source 1104 und dem Drain 1106 durch eine Gate-Oxidschicht oder eine dielektrische Gateschicht 1107 getrennt, die sich seitlich über die Oberfläche des Halbleiterträgers 1102 erstreckt. Der Drain 1106 ist mit einem Datenspeicher-Element oder dem RRAM-Stapel 1120 durch eine erste Metallverbindung 1112a verbunden. Die Source 1104 ist durch einen ersten Metallkontakt 1112b verbunden. Die Gate-Elektrode ist mit einer Wortleitung 1114a verbunden, die Source ist mit einer Bitleitung 1114b über den ersten Metallkontakt 1112b verbunden und der RRAM-Stapel 1120 ist weiter mit einer Quellleitung 1114c, die in einer oberen Metallisierungsschicht vorgesehen ist, über einen zweiten Metallkontakt 1112g verbunden. Auf eine angestrebte RRAM-Vorrichtung kann mittels Wortleitungen und Bitleitungen für Lese-, Schreib- und Lösch-Vorgänge zugegriffen werden. Eine oder mehrere Metallkontakte, die 1112c, 1112d, 1112e, 1112f umfassen, und Metallkontakt-Durchkontaktierungen, die 1110a, 1110b, 1110c, 1110d, 1110e, 1110f etc. umfassen, die dazu beitragen, dass die RRAM-Speichervorrichtung mit den externen Schaltungen verbunden wird, können zwischen dem Drain 1106 und dem zweiten Metallkontakt 1112g und zwischen der Source 1104 und dem ersten Metallkontakt 1112b vorhanden sein. In einigen Ausführungsformen umfassen die Metallkontakte Kupfer (Cu).
Die RRAM-Zelle 1120 umfasst eine dielektrische Schicht mit variablem Widerstand 1121, die zwischen einer Kathode 1122 und einer Anode 1123 angeordnet ist. Eine Metall-Deckschicht (nicht gezeigt) ist zwischen der dielektrischen Schicht mit variablem Widerstand 1121 und der Anode 1123 angeordnet. Eine obere Elektroden-Durchkontaktierung (TEVA) 1124 verbindet die Kathode 1122 der Speicherzelle 1120 mit dem zweiten Metallkontakt 1112g und eine untere Elektroden-Durchkontaktierung (BEVA) 1125 verbindet die Anode 1123 der RRAM-Zelle 1120 mit der ersten Metallverbindung 1112a.
Es wird deutlich, dass während in dieser Beschreibung auf beispielhafte Strukturen bei der Beschreibung von Aspekten der hier beschriebenen Verfahren Bezug genommen wird, diese Verfahren nicht auf die angegebenen entsprechenden Strukturen eingeschränkt sind. Stattdessen sollen die Verfahren (und Strukturen) als unabhängig voneinander angesehen werden und allein stehen können, um ohne Rücksicht auf irgendwelche der speziellen Aspekte ausgeführt werden zu können, die in den Figuren gezeigt sind. Zusätzlich können Schichten, die hier beschrieben sind, in jeder geeigneten Weise ausgebildet werden, etwa durch Rotationsbeschichtungs-, Sputter-, Aufwachs- und/oder Abscheidungstechniken etc.
Zudem werden äquivalente Änderungen und/oder Modifikationen dem Fachmann klar werden, gestützt auf ein Lesen und/oder Verstehen der Beschreibung und der beigefügten Zeichnungen. Die vorliegende Offenbarung umfasst alle solche Modifikationen und Änderungen und soll im Allgemeinen nicht durch sie eingeschränkt sein. Beispielsweise wird es offensichtlich sein, dass, obwohl die hier bereitgestellten Figuren so dargestellt und beschrieben sind, dass sie eine bestimmte Dotierungsmittelart aufweisen, andere Dotierungsmittelarten verwendet werden können, wie ein Fachmann erkennen wird.
Zusätzlich können, während eine bestimmte Einrichtung oder ein bestimmter Aspekt mit Bezug auf nur eine von mehreren Implementierungen offenbart wurden, eine solche Einrichtung oder ein solcher Aspekt mit einem oder mehreren Einrichtungen und/oder Aspekten von anderen Implementierungen kombiniert werden, wenn erwünscht. Des Weiteren sollen, insofern als die Begriffe „umfasst”, „weist auf”, „hat”, „mit” und/oder Varianten davon hier verwendet werden, diese Begriffe in ihrer Bedeutung einschließend verstanden werden – wie „umfasst”. Zudem soll „beispielhaft” nur ein Beispiel andeuten, anstatt das bevorzugte. Man beachte auch, dass Einrichtungen, Schichten und/oder Elemente, die hier gezeigt sind, mit bestimmten Abmessungen und/oder Orientierungen relativ zu einander zum Zweck der Einfachheit und Bequemlichkeit des Verständnisses gezeigt sind und dass die tatsächlichen Abmessungen und/oder Orientierungen wesentlich von denen abweichen können, die hier gezeigt sind.
Die vorliegende Offenbarung betrifft eine resistive Arbeitsspeicher-(RRAM)-Vorrichtung, die eine Metall-Deckschicht aufweist, die abgeschieden wird, bevor eine dielektrische Schicht mit variablem Widerstand abgeschieden wird. Diese Architektur sieht vor, dass die äußeren Seitenwände der Metall-Deckschicht im Wesentlichen an den äußeren Seitenwänden der dielektrischen Schicht mit variablem Widerstand ausgerichtet sind, was Schäden an den Seitenwänden oder teilweise Oxidation der Metall-Deckschicht während des Ätzverfahrens der Kathode oder der Elektrodenschicht auf der dielektrischen Schicht mit variablem Widerstand verhindert. Daher sind jedwede Schäden, die auf den Seitenwänden der für Oxidation anfälligen Metall-Deckschicht auftreten können, von dem Faserbereich der dielektrischen Schicht mit variablem Widerstand weg angeordnet und daher wird die Datenspeicherung nicht beeinflusst.
In einigen Ausführungsformen betrifft die vorliegende Offenbarung eine resistive Arbeitsspeicher-(RRAM)-Vorrichtung, die eine dielektrische Schicht mit variablem Widerstand, die eine obere Fläche und eine untere Fläche aufweist, eine Kathode, die über der dielektrischen Schicht mit variablem Widerstand angrenzend zu der oberen Fläche angeordnet ist, eine Metall-Deckschicht, die unter der dielektrischen Schicht mit variablem Widerstand angrenzend an die untere Fläche angeordnet ist, und eine Anode, die unter der Metall-Deckschicht angeordnet ist, umfasst.
In einer weiteren Ausführungsform betrifft die vorliegende Offenbarung einen resistiven Arbeitsspeicher-(RRAM)-Stapel einer RRAM-Vorrichtung, der eine untere Elektrode, die TaN umfasst, eine Ti-(Titan)-Metall-Deckschicht, die über der unteren Elektrode angeordnet ist, eine HK-HfO-(High-k-Hafniumoxid)-dielektrische Schicht mit variablem Widerstand, die über der Ti-Metall-Deckschicht angeordnet ist, und eine obere Elektrode, die eine TaN-(Tantalnitrid)-Schicht über einer TiN-(Titannitrid)-Schicht aufweist, umfasst.
In noch einer weiteren Ausführungsform betrifft die vorliegende Offenbarung ein Verfahren zum Ausbilden eines resistiven Arbeitsspeicher-(RRAM)-Stapels, das das Bereitstellen einer Halbleiterträger-Oberfläche, die eine Metall-Verbindungsstruktur umfasst, die in einer low-k-dielektrischen Schicht angeordnet ist, das Ausbilden einer dielektrischen Schutzschicht, die einen offenen Bereich über der Metall-Verbindungsstruktur aufweist, wobei Seitenwände des offenen Bereichs der dielektrischen Schutzschicht über der Metall-Verbindungsstruktur enden, das Abscheiden einer oberen RRAM-Elektrodenschicht über der dielektrischen Schutzschicht, wobei die obere RRAM-Elektrode die Meta-Verbindungsstruktur durch die Öffnung in der dielektrischen Schutzschicht berührt, das Abscheiden einer Metall-Deckschicht über der oberen RRAM-Elektrodenschicht, das Abscheiden einer dielektrischen Schicht mit variablem Widerstand über der Metall-Deckschicht und das Abscheiden einer unteren RRAM-Elektrodenschicht über der dielektrischen Schicht mit variablem Widerstand umfasst.
Das Vorangegangene beschreibt Merkmale von mehreren Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte anerkennen, dass er die vorliegende Offenbarung leicht als Basis verwenden kann, um andere Verfahren und Strukturen zu entwerfen oder modifizieren, um die gleichen Ziele zu erreichen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu realisieren. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht von dem Geist und Schutzumfang der vorliegenden Offenbarung abweichen und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hier vornehmen kann, ohne von dem Geist und Schutzumfang der vorliegenden Offenbarung abzuweichen.

Claims

Resistive Arbeitsspeicher-(RRAM)-Vorrichtung, die Folgendes umfasst: eine dielektrische Schicht mit variablem Widerstand, die eine obere Fläche und eine untere Fläche aufweist; eine Kathode, die über der dielektrischen Schicht mit variablem Widerstand angrenzend an die obere Fläche angeordnet ist; eine Metall-Deckschicht, die unter der dielektrischen Schicht mit variablem Widerstand angrenzend an die untere Fläche angeordnet ist; und eine Anode, die unter der Metall-Deckschicht angeordnet ist.
RRAM-Vorrichtung nach Anspruch 1, die weiter Folgendes umfasst: ein Paar Seitenwand-Abstandhalter, die seitlich um äußere Seitenwände der Kathode angeordnet sind, wobei die Kathode eine erste Breite hat, gemessen zwischen ihren äußeren Seitenwänden; wobei die dielektrische Schicht mit variablem Widerstand und die Metall-Deckschicht jeweils eine zweite Breite haben, gemessen zwischen ihren jeweiligen äußeren Seitenwänden, wobei die zweite Breite größer als die erste Breite ist.
RRAM-Vorrichtung nach Anspruch 2, wobei die Seitenwand-Abstandhalter SiN (Siliziumnitrid) umfassen.
RRAM-Vorrichtung nach Anspruch 2, wobei äußere Seitenwände der Metall-Deckschicht einen Abstand von einem leitenden Faserbereich haben, der unter der Kathode angeordnet ist und in der dielektrischen Schicht mit variablem Widerstand liegt.
RRAM-Vorrichtung nach Anspruch 2, die weiter Folgendes umfasst: oxidierte Bereiche angrenzend an äußere Seitenwände der Metall-Deckschicht.
RRAM-Vorrichtung nach Anspruch 2, wobei die Kathode äußere Seitenwände aufweist, die direkt an zugehörige innere Seitenwände der Seitenwand-Abstandhalter ohne oxidierte Bereich zwischen der Kathode und den Seitenwand-Abstandhaltern angrenzen und wobei die äußeren Seitenwände der Kathode an Orten in der Nähe eines zentralen Bereichs der dielektrischen Schicht mit variablem Widerstand angeordnet sind.
RRAM-Vorrichtung nach Anspruch 2, wobei äußere Seitenwände der dielektrischen Schicht mit variablem Widerstand, der Metall-Deckschicht und der Anode im Wesentlichen an einander ausgerichtet sind.
RRAM-Vorrichtung nach Anspruch 1, wobei: die Kathode eine TaN-(Tantalnitrid)-Schicht über einer TiN-(Titannitrid)-Schicht umfasst; die Anode eine TaN-Schicht umfasst; die dielektrische Schicht mit variablem Widerstand HfO_x (Hafniumoxid) umfasst; und die Metall-Deckschicht Ti (Titan) oder Ta (Tantal) oder Hf (Hafnium) umfasst.
RRAM-Vorrichtung nach Anspruch 8, wobei eine Dicke der Anode etwa 200 Angstrom beträgt; eine Dicke der Metall-Deckschicht etwa 100 Angstrom beträgt; eine Dicke der dielektrischen Schicht mit variablem Widerstand etwa 50 Angstrom beträgt; eine Dicke der TiN-Schicht der Kathode etwa 100 Angstrom beträgt; und eine Dicke der TaN-Schicht der Kathode etwa 250 Angstrom beträgt.
RRAM-Vorrichtung nach Anspruch 1, die weiter Folgendes umfasst: einen Halbleiterträger-Bereich, der eine Metall-Verbindungsstruktur umfasst, die in einer extremely-low-k-dielektrischen Schicht angeordnet ist, die darüber ausgebildet ist; eine dielektrische Schutzschicht, die einen offenen Bereich über dem Metall aufweist, wobei Seitenwände des offenen Bereichs der dielektrischen Schutzschicht über dem Metall enden.
Resistiver Arbeitsspeicher-(RRAM)-Stapel einer RRAM-Vorrichtung, der Folgendes umfasst: eine untere Elektrode, die TaN umfasst; eine Ti-(Titan)-Metall-Deckschicht, die über der unteren Elektrode angeordnet ist; eine HK-HfO-(High-k-Hafniumoxid)-dielektrische Schicht mit variablem Widerstand, die über der Ti-Metall-Deckschicht angeordnet ist; und eine obere Elektrode, die eine TaN-(Tantalnitrid)-Schicht über einer TiN-(Titannitrid)-Schicht umfasst.
RRAM-Vorrichtung nach Anspruch 11, die weiter Folgendes umfasst: ein Paar Seitenwand-Abstandhalter, die seitlich um die äußeren Seitenwände der oberen Elektrode angeordnet sind, wobei die obere Elektrode eine erste Breite aufweist, gemessen zwischen ihren äußeren Seitenwänden; wobei die HK-HfO-dielektrische Schicht mit variablem Widerstand und die Ti-Metall-Deckschicht jeweils eine zweite Breite haben, gemessen zwischen ihren jeweiligen äußeren Seitenwänden, wobei die zweite Breite größer als die erste Breite ist.
RRAM-Vorrichtung nach Anspruch 11, die weiter Folgendes umfasst: einen Halbleiterträger, der einen Source-Bereich und einen Drain-Bereich aufweist, die horizontal durch einen Kanalbereich getrennt sind; eine Gatestruktur, die mit dem Kanalbereich verbunden ist; einen ersten Kontakt und einen zweiten Kontakt, die über dem Source- bzw. dem Drain-Bereich angeordnet sind; eine erste Metallverbindung, die über dem Drain-Bereich angeordnet ist, unter dem zweiten Kontakt liegt und mit dem zweiten Kontakt elektrisch verbunden ist; und wobei der RRAM-Stapel über der ersten Metallverbindung ausgebildet ist.
RRAM-Vorrichtung nach Anspruch 13, wobei die Gatestruktur eine Polysilizium-Gate-Elektrode umfasst, die über einem Gate-Dielektrikum ausgebildet ist, das die Gate-Elektrode von dem Kanalbereich elektrisch isoliert.
RRAM-Vorrichtung nach Anspruch 14, wobei zwischen dem Source-Bereich und dem ersten Kontakt und zwischen dem Drain-Bereich und dem zweiten Kontakt ein oder mehrere Metallkontakte und eine oder mehrere Metallkontakt-Durchkontaktierungen vorhanden sind.
RRAM-Vorrichtung nach Anspruch 15, wobei der Source-Bereich mit einer Bitleitung verbunden ist, der Drain-Bereich mit einer Quellleitung verbunden ist und die Gate-Elektrode mit einer Wortleitung eines Speicherarrays verbunden ist.
Verfahren zum Ausbilden eines resistiven Arbeitsspeicher-(RRAM)-Stapels, das Folgendes umfasst: Bereitstellen einer Halbleiterträger-Oberfläche, die eine Metall-Verbindungsstruktur umfasst, die in einer low-k-dielektrischen Schicht angeordnet ist; Ausbilden einer dielektrischen Schutzschicht, die einen offenen Bereich über der Metall-Verbindungsstruktur aufweist, wobei Seitenwände des offenen Bereichs über der Metall-Verbindungsstruktur enden; Abscheiden einer Anodenschicht über der dielektrischen Schutzschicht, wobei die Anodenschicht die Metall-Verbindungsstruktur durch die Öffnung in der dielektrischen Schutzschicht berührt; Abscheiden einer Metall-Deckschicht über der Anodenschicht; Abscheiden einer dielektrischen Schicht mit variablem Widerstand über der Metall-Deckschicht; und Abscheiden einer Kathodenschicht über der dielektrischen Schicht mit variablem Widerstand.
Verfahren nach Anspruch 17, das weiter Folgendes umfasst: Ausbilden einer Maske über der Kathodenschicht, wobei die Maske einige Abschnitte der Kathodenschicht bedeckt, während sie andere Bereiche der Kathodenschicht freiliegend lässt; Ausführen einer ersten Ätzung, um die freiliegenden Abschnitte der Kathodenschicht zu entfernen und so eine Kathodenstruktur auszubilden; und Ausbilden von Seitenwand-Abstandhaltern um äußere Seitenwände der Kathodenstruktur, wobei die Seitenwand-Abstandhalter und die Kathodenstruktur einige Abschnitte der dielektrischen Schicht mit variablem Widerstand bedecken und andere Abschnitte der dielektrischen Schicht mit variablem Widerstand freiliegend lassen.
Verfahren nach Anspruch 18, das weiter Folgendes umfasst: mit den Seitenwand-Abstandhaltern und der Kathodenstruktur vor Ort, Ausführen einer zweiten Ätzung, um die freiliegenden Abschnitte der dielektrischen Schicht mit variablem Widerstand sowie darunter liegende Abschnitte der Anode und der Metall-Deckschicht zu entfernen, um dadurch eine Anodenstruktur auszubilden; wobei die zweite Ätzung an der dielektrischen Schutzschicht endet.
Verfahren nach Anspruch 19, das weiter Folgendes umfasst: Ausbilden einer dielektrischen Schutzschicht und einer Isolierschicht, die den RRAM-Stapel bedecken; Ausbilden von Durchkontaktierungen, die mit der Kathode verbunden sind; und Ausbilden von Metallkontakten, die den RRAM-Stapel mit einer Quellleitung verbinden.