DE102021108598A1 - Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung - Google Patents

Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung Download PDF

Info

Publication number
DE102021108598A1
DE102021108598A1 DE102021108598.5A DE102021108598A DE102021108598A1 DE 102021108598 A1 DE102021108598 A1 DE 102021108598A1 DE 102021108598 A DE102021108598 A DE 102021108598A DE 102021108598 A1 DE102021108598 A1 DE 102021108598A1
Authority
DE
Germany
Prior art keywords
channel
transistor
gate
layer
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021108598.5A
Other languages
English (en)
Inventor
Gerben Doornbos
Blandine Duriez
Marcus Johannes Henricus Van Dal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/216,161 external-priority patent/US11672110B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102021108598A1 publication Critical patent/DE102021108598A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L2029/7858—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET having contacts specially adapted to the FinFET geometry, e.g. wrap-around contacts

Abstract

Ein Halbleitertransistor umfasst eine Kanalstruktur, die einen Kanalbereich und zwei Source-/Drain-Bereiche umfasst, die sich auf jeweiligen Seiten des Kanalbereichs befinden, wobei der Kanalbereich und die beiden Source-/Drain-Bereiche entlang einer ersten Richtung nach oben gestapelt sind. Eine Gate-Struktur umgibt den Kanalbereich.

Description

  • VERWANDTE ANMELDUNGEN
  • Diese Anmeldung beansprucht Priorität der am 29. Mai 2020 eingereichten vorläufigen US-Patentanmeldung Nr. 63/031,744 mit dem Titel „Heterstructure Oxide Semiconductor Vertical Gate-All-Around (VGAA) Transistor“, deren gesamter Inhalt hierdurch durch Bezugnahme für alle Zwecke mit aufgenommen wird.
  • HINTERGRUND
  • Fortschritte bei der Fertigung integrierter Schaltungen (IC) und insbesondere der Fertigung von Halbleitervorrichtungen machen viele unterschiedliche Arten von Speichervorrichtungen zur Verwendung in Logikchip-Designs verfügbar. Speichervorrichtungen können beispielsweise magnetoresistive Direktzugriffsspeichervorrichtungen (MRAM), resistive Direktzugriffsspeichervorrichtungen (RRAM), Phasenwechsel-Direktzugriffsspeichervorrichtungen (PCRAM) usw. enthalten. Die Fertigung von Halbleitervorrichtungen lässt sich generell in Front-End-of-the-Line- (FEOL), Middle-of-the-Line- (MOL) und Back-End-of-the-Line (BEOL) Prozesse kategorisieren. Im Allgemeinen werden in der heutigen Halbleiterfertigung bestimmte Elemente, wie etwa Zugangs- (oder Selektor-) Transistoren, in den FEOL-Prozessen gebildet.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten aus der nachfolgenden ausführlichen Beschreibung verstehen, wenn sie mit den beigefügten Figuren gelesen wird. Es wird darauf hingewiesen, dass, in Übereinstimmung mit den Standardpraktiken in der Branche, diverse Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer dielektrischen Zwischenschicht (ILD).
    • 2 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Kontaktmetallschicht über der ILD-Schicht.
    • 3 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung von Oxidhalbleiterschichten über der Kontaktmetallschicht.
    • 4 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Kanalstruktur.
    • 5A-5d sind Draufsichten der beispielhaften Struktur in 4, die unterschiedliche Formen der Kanalstruktur zeigen, die für Verwendung in verschiedenen Ausführungsformen geeignet sind. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 4.
    • 6 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Abstandshalteroxidschicht.
    • 7 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer dielektrischen Schicht.
    • 8 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Gate-Schicht.
    • 9 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Entfernung von Gate-Material und dielektrischem Material.
    • 10 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Gate-Struktur.
    • 11 ist eine Draufsicht der beispielhaften Struktur in 10, die eine erste Ausrichtung der Gate-Struktur zeigt, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 10.
    • 12 ist eine Draufsicht der beispielhaften Struktur in 10, die eine zweite Ausrichtung der Gate-Struktur zeigt, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 10.
    • 13 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung der ILD-Schicht.
    • 14 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Öffnen von Durchkontaktierungen in der ILD-Schicht in einer ersten Ausrichtung, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist.
    • 15 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors.
    • 16 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors, der mit einem Speicherelement in Reihe geschaltet ist.
    • 17 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Öffnen von Durchkontaktierungen in der ILD-Schicht in einer zweiten Ausrichtung, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist.
    • 18 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors.
    • 19 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors, der mit einem Speicherelement in Reihe geschaltet ist.
    • 20 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach selektiver Entfernung von Gate-Material.
    • 21 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Gate-Struktur.
    • 22A ist eine Draufsicht der beispielhaften Struktur in 21, die die erste Ausrichtung der Gate-Struktur zeigt, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 21.
    • 22B ist eine Draufsicht der beispielhaften Struktur in 21, die die zweite Ausrichtung der Gate-Struktur zeigt, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 21.
    • 23 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung der ILD-Schicht.
    • 24 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Öffnen von Durchkontaktierungen in der ILD-Schicht in der ersten Ausrichtung, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist.
    • 25 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors.
    • 26 ist eine vertikale Ansicht der beispielhaften Struktur nach Öffnen von Durchkontaktierungen in der ILD-Schicht in der zweiten Ausrichtung, die zur Verwendung in verschiedenen Ausführungsformen geeignet ist.
    • 27 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors.
    • 28 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors.
    • 29 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors.
    • 30 ist eine vertikale Querschnittsansicht einer beispielhaften Struktur nach Bildung einer Kanalstruktur mit uneinheitlichem Durchmesser.
    • 31 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Abstandshalteroxidschicht.
    • 32 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung eines Kanalbereichs mit engem Durchmesser für eine Kanalstruktur.
    • 33 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Vergrößerung einer Dicke einer Abstandshalteroxidschicht.
    • 34 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Vergrößerung eines Durchmessers eines Source-/Drain-Bereichs einer Kanalstruktur.
    • 35 ist eine vertikale Querschnittsansicht einer beispielhaften Struktur nach Bildung einer Kanalstruktur mit uneinheitlichem Durchmesser.
    • 36 ist ein Prozessablauf, der Schritte eines Verfahrens zur Fertigung von Transistoren gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen bzw. Beispiele für die Implementierung unterschiedlicher Merkmale des vorgestellten Gegenstandes bereit. Nachfolgend werden konkrete Beispiele der Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich lediglich Beispiele und sie sind nicht als einschränkend beabsichtigt. Die Bildung eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung kann zum Beispiel Ausführungsformen beinhalten, in denen das erste und zweite Element in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen beinhalten, in denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element ausgebildet sind, so dass das erste und das zweite Element möglicherweise nicht in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Vereinfachung und Klarheit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen.
  • Ferner können hierin räumlich relative Begriffe, wie etwa „darunter“, „unter“, „tieferer“, „über“, „oberer“ und dergleichen, zur Vereinfachung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en), wie in den Figuren veranschaulicht, zu beschreiben. Es ist vorgesehen, dass die räumlich relativen Begriffe unterschiedliche Orientierungen der Vorrichtung im Gebrauch oder im Betrieb zusätzlich zu der in den Figuren gezeigten Orientierung mit einschließen. Die Vorrichtung kann auch anderweitig orientiert sein (um 90 Grad gedreht oder andere Orientierungen) und die hierin verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden. Sofern nicht ausdrücklich anders angegeben, wird davon ausgegangen, dass jedes Element, das die gleiche Referenzzahl hat, die gleiche Materialkomposition aufweist und eine Dicke innerhalb eines gleichen Dickebereichs.
  • Die vorliegende Offenbarung richtet sich im Allgemeinen an Halbleitervorrichtungen und im Besonderen auf eine Speicherzugriffs- bzw. Selektorvorrichtung mit einem Kanalbereich und Source-/Drain-Bereichen, die entlang einer gleichen Richtung gestapelt sind, Verfahren zu deren Fertigung und Verfahren zum Betreiben derselben.
  • Die Fertigung von Halbleitervorrichtungen lässt sich generell in Front-End-of-the-Line- (FEOL), Middle-of-the-Line- (MOL) und Back-End-of-the-Line-Prozesse (BEOL) kategorisieren. Im Allgemeinen werden in der heutigen Halbleiterfertigung bestimmte Elemente, wie etwa Zugangs- (oder Selektor-) Transistoren, in den FEOL-Prozessen gebildet. Manche Speichervorrichtungen, wie etwa MRAM-Vorrichtungen, RRAM-Vorrichtungen, PCRAM-Vorrichtungen usw., können durch Aufbau eines Speicherarrays in BEOL-Prozessen geschaffen werden. Solche in den BEOL-Prozessen gebauten Speichervorrichtungen benötigen häufig einen Zugriffs- (oder Selektor-) Transistor, um Auswahl einer Zelle in dem Speicherarray für Lese-/Schreibvorgänge zu ermöglichen. Da Zugriffs- (oder Selektor-) Transistoren in der heutigen Halbleiterfertigung jedoch im Allgemeinen in den FEOL-Prozessen gebildet werden, stehen Zugriffs- (oder Selektor-) Transistoren für Speichervorrichtungen, wie etwa MRAM-Vorrichtungen, RRAM-Vorrichtungen, PCRAM-Vorrichten usw., die durch Aufbau eines Speicherarrays in BEOL-Prozessen geschaffen wurden, möglicherweise nicht zur Verfügung. Darüber hinaus werden Zugriffs- (oder Selektor-) Transistoren in der heutigen Halbleiterfertigung im Allgemeinen horizontal gebildet und sind planar (d.h. Strom fließt in der Ebene), während Speichervorrichtungen, wie etwa MRAM-Vorrichtungen, RRAM-Vorrichtungen, PCRAM-Vorrichtungen usw. häufig von ihrer Art her vertikal sind (d.h. Strom fließt außerhalb der Ebene). Daher wird ein vertikaler Transistor, wie etwa ein vertikaler Transistor, der in BEOL-Prozessen gefertigt wird, erforderlich, um Verbesserungen von Logikchips, wie etwa Logikchips, die MRAM-Vorrichtungen, RRAM-Vorrichtungen, PCRAM-Vorrichtungen usw. einsetzen, zu unterstützen.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung kann eine Halbleitervorrichtung eine Kanalstruktur umfassen, die in einer ersten Richtung mit einer Gate-Struktur angeordnet ist, die die Kanalstruktur umgibt. Die Kanalstruktur kann eine gestapelte Nanodrahtstruktur enthalten, wie etwa eine gestapelte Indium-Gallium-Zink-Oxid (IGZO)/Indium-Zinn-Oxid (ITO) Nanodrahtstruktur, oder eine andere geeignete Nanodrahtstruktur aus gestapeltem Material, die entlang der ersten Richtung nach oben gestapelt ist. Die gestapelte Nanodrahtstruktur kann derart ausgelegt sein, dass Strom in die erste Richtung fließen kann. Die Halbleitervorrichtung kann ein Halbleitertransistor sein, der mit einem Speicherelement verbunden sein kann (z.B. in Reihe oder parallel), wie etwa ein magnetischer Tunnelübergang (MTJ), eine Giant-Magnetowiderstandsvorrichtung (GMR-Vorrichtung) oder eine andere geeignete spintronisch-logische Vorrichtung. Die Halbleitervorrichtung verschiedener Ausführungsformen kann ein Halbleitertransistor sein, der während eines BEOL-Prozesses gebildet wurde.
  • Die Halbleitervorrichtung verschiedener Ausführungsformen der vorliegenden Offenbarung enthält einen vertikalen Dünnschichttransistor mit einer vertikal angeordneten Kanalstruktur mit einer Gate-Struktur, die die Kanalstruktur umgibt. Die Kanalstruktur kann eine gestapelte ITO-/IGZO-/ITO-Nanodrahtstruktur enthalten, die derart ausgelegt ist, dass der Strom außerhalb der Ebene (z.B. vertikal) fließt. Der Transistor kann mit einem Speicherelement in Reihe geschaltet sein, wie etwa einem MTJ, was die Speicherdichte verbessern kann.
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung können einen vertikalen Nanodrahttransistor mit Heterostruktur bereitstellen, wie etwa einen Dünnschichttransistor (TFT), wobei ein Source und Drain ein erstes Material sein kann, wie etwa ITO oder ein anderes geeignetes Material, und der Kanal ein zweites Material sein kann, wie etwa IGZO oder ein anderes geeignetes Material. Verschiedene Ausführungsformen der vorliegenden Offenbarung können einen vertikalen Nanodrahttransistor bereitstellen, wobei Source, Drain und Kanal aus dem gleichen Material bestehen können, wie etwa ITO, IGZO oder einem anderen geeigneten Material. Der TFT der verschiedenen Ausführungsformen kann in einem BEOL-Prozess gefertigt werden.
  • Die Halbleitervorrichtung, wie etwa eine Speichervorrichtung, der verschiedenen Ausführungsformen der vorliegenden Offenbarung kann ein Speicherelement und einen Transistor enthalten, die in Reihe geschaltet und entlang einer ersten Richtung nach oben gestapelt sind. Der Transistor kann eine Kanalstruktur enthalten, die einen Kanalbereich und Source-/Drain-Bereiche umfasst, die sich auf zwei Seiten des Kanalbereichs befinden. Der Kanalbereich und die Source-/Drain-Bereiche können entlang der ersten Richtung gestapelt sein. Der Transistor kann eine Gate-Struktur enthalten, die die Kanalstruktur umgibt. Der Transistor kann eine erste Kontaktstruktur enthalten, die auf einer Bodenfläche der Kanalstruktur angeordnet und mit einem der Source-/Drain-Bereiche verbunden ist. Der Transistor kann eine zweite Kontaktstruktur enthalten, die auf einer oberen Fläche der Kanalstruktur angeordnet und mit einem der Source-/Drain-Bereiche verbunden ist. Die Gate-Struktur kann sich zwischen der ersten Kontaktstruktur und der zweiten Kontaktstruktur befinden.
  • 1 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer dielektrischen Zwischenschicht (ILD) 20. Die ILD-Schicht 20 kann aus einem ILD-Material gebildet sein, wie etwa undotiertem Silikatglas, einem dotierten Silikatglas, Organosilikatglas oder einem porösen dielektrischen Material. Andere geeignete Materialien zur Verwendung als die ILD-Schicht 20 liegen in dem angedachten Umfang der Offenbarung. Die ILD-Schicht 20 kann durch jedweden Abscheidungsprozess gebildet werden, wie etwa chemische Gasphasenabscheidung, Spin-Beschichtung, physikalische Gasphasenabscheidung (PVD) (auch als Sputtering bezeichnet), Atomlagenabscheidung (ALD) usw. Die ILD-Schicht 20 kann im Rahmen eines BEOL-Prozesses gebildet werden. Die ILD-Schicht 20 kann beispielsweise im Rahmen eines BEOL-Prozesses gebildet werden, die ILD-Schicht 20 kann sich in einem Interconnect, über einem komplementären Metalloxidhalbleitertransistor (CMOS-Transistor), unter einem CMOS-Transistor usw. befinden.
  • 2 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Kontaktmetallschicht 21 über der ILD-Schicht 20. Die Kontaktmetallschicht 21 kann auf der ILD-Schicht 20 in eine Richtung, wie etwa der in 2 veranschaulichten x-Richtung, gebildet werden. Auf diese Weise kann die Kontaktmetallschicht 21 entlang der x-Richtung mit der ILD-Schicht 20 nach oben gestapelt werden. Die Kontaktmetallschicht 21 kann aus Kupfer (Cu), Kobalt (Co), Ruthenium (Ru), Wolfram (W), Titan (Ti), Tantal (Ta), Titannitrid (TiN), Tantalnitrid (TaN) oder Kombinationen davon gebildet werden. Andere geeignete Materialien zur Verwendung als die Kontaktmetallschicht 21 liegen in dem angedachten Umfang der Offenbarung. Die Kontaktmetallschicht 21 kann durch einen konformen oder nicht konformen Abscheidungsprozess gebildet werden, wie etwa PVD, ALD usw. Die Dicke der Kontaktmetallschicht 21 kann in einem Bereich von 2 nm bis 40 nm, wie etwa 4 nm bis 20 nm, liegen, obwohl auch kleinere und größere Dicken verwendet werden können.
  • 3 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung von Oxidhalbleiterschichten 23L, 25L, 27L über der Kontaktmetallschicht 21. Die Oxidhalbleiterschichten 23L, 25L, 27L können einen Oxidhalbleiterschichtstapel umfassen. Die Oxidhalbleiterschichten 23L, 25L, 27L können in drei Schichten gebildet werden, die, wie in 2 veranschaulicht, derart in der x-Richtung gestapelt sind, dass eine Schicht 23L eine Bodenschicht ist, die auf der Kontaktmetallschicht 21 abgeschieden wird, eine zweite Schicht 25L eine mittlere Schicht ist, die auf der Bodenschicht 23L abgeschieden wird, und die dritte Schicht 27L eine obere Schicht ist, die auf der mittleren Schicht 25L abgeschieden wird. Die zweite Schicht 25L kann die Bodenschicht 23L von der oberen Schicht 27L trennen. Die Oxidhalbleiterschichten 23L, 25L, 27L können sequenziell übereinander in der x-Richtung derart abgeschieden werden, dass Schicht 23L zuerst abgeschieden wird, Schicht 25L als zweites abgeschieden wird und Schicht 27L als drittes abgeschieden wird. Die Oxidhalbleiterschichten 23L, 25L, 27L können durch einen konformen oder nicht konformen Abscheidungsprozess abgeschieden werden, wie etwa PVD, ALD usw. Die Oxidhalbleiterschichten 23L, 25L, 27L können aus Indium-Gallium-Zink-Oxid (IGZO), Indium-Zinn-Oxid (ITO), Galliumoxid (z.B. Ga2O3), oder Indiumoxid (z.B. In2O3), Zinkoxid (z.B. ZnO) gebildet werden. Andere geeignete Materialien zur Verwendung als die Oxidhalbleiterschichten 23L, 25L, 27L liegen in dem angedachten Umfang der Offenbarung. Die Oxidhalbleiterschichten 23L, 25L, 27L können in jeweiligen Dicken T1, T2 und T3 abgeschieden werden. In manchen Ausführungsformen können Dicke T1 der Schicht 23L und Dicke T3 der Schicht 27L gleich sein. In manchen Ausführungsformen können Dicke T1 der Schicht 23L und Dicke T3 der Schicht 27L unterschiedliche sein. In manchen Ausführungsformen kann die Dicke T2 der Schicht 25L größer als die Dicke T1 der Schicht 23L sein und die Dicke T2 der Schicht 25L kann größer sein als die Dicke T3 der Schicht 27L. Die Dicke T1 der-Schicht 23L kann in einem Bereich von 5 nm bis 80 nm liegen, wie etwa von 10 nm bis 40 nm, obwohl auch kleinere und größere Dicken verwendet werden können. Die Dicke T2 der-Schicht 25L kann in einem Bereich von 10 nm bis 80 nm liegen, wie etwa von 20 nm bis 40 nm, obwohl auch kleinere und größere Dicken verwendet werden können. Die Dicke T3 der-Schicht 27L kann in einem Bereich von 5 nm bis 80 nm liegen, wie etwa von 10 nm bis 40 nm, obwohl auch kleinere und größere Dicken verwendet werden können.
  • Als ein konkretes Beispiel für die Zusammensetzungen der Oxidhalbleiterschichten 23L, 25L, 27L kann die Schicht 23L aus ITO gebildet sein, die Schicht 25L kann aus IGZO gebildet sein und die Schicht 27L kann aus ITO gebildet sein. Als weitere konkrete Beispiele für die Zusammensetzungen der Oxidhalbleiterschichten 23L, 25L, 27L können die Schichten 23L und 27L aus einem halbleitendem Oxid gebildet sein, das einen guten Kontakt zu einem Metall herstellt, wie etwa ITO, InZnO, oder sauerstoffarmes (z.B. hochdotiertes) IGZO, und die Schicht 25L kann aus einem Material gebildet sein, das einen guten Transistor mit geringem Leckstrom herstellt, wie etwa stöchiometrisches InGaZnO4, Ga2O3, In2O3 oder ZnO. Als ein weiteres konkretes Beispiel für die Zusammensetzungen der Oxidhalbleiterschichten 23L, 25L, 27L kann jede der Oxidhalbleiterschichten 23L, 25L, 27L aus IGZO gebildet sein, wobei die Zusammensetzung in allen drei Schichten 23L, 25L, 27L unterschiedlich ist. Als ein weiteres konkretes Beispiel für die Zusammensetzungen der Oxidhalbleiterschichten 23L, 25L, 27L kann jede der Oxidhalbleiterschichten 23L, 25L, 27L aus IGZO gebildet sein, wobei sich die Zusammensetzung in den Schichten 23L, 27L von der Zusammensetzung in Schicht 25L unterscheidet.
  • 4 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Kanalstruktur 100. Die Kanalstruktur 100 kann durch Strukturieren oder anderweitigem Entfernen von Abschnitten des Oxidhalbleiterschichtstapels, der von den Oxidhalbleiterschichten 23L, 25L, 27L gebildet wird, gebildet werden, um eine vertikale Struktur in der x-Richtung zu bilden. Das Strukturieren bzw. Entfernen des Materials der Oxidhalbleiterschichten 23L, 25L, 27L kann auf jedwede geeignete Weise durchgeführt werden, wie etwa über einen Maskierungs- und Ätzprozess usw. Die Kanalstruktur 100 kann eine Säule sein, die sich in der nach oben gestapelten Richtung erstreckt (z.B. eine vertikale Säule, die sich in der x-Richtung erstreckt). Die Kanalstruktur 100 kann derart aus den Oxidhalbleiterschichten 23L, 25L, 27L gebildet werden, dass die Kanalstruktur 100 zwei Source-/Drain-Bereiche 23, 27 enthält, die sich an jeweiligen Seiten eines Kanalbereichs 25 befinden. Der Kanalbereich 25 und die beiden Source-/Drain-Bereiche 23, 27 können entlang der gleichen Richtung nach oben gestapelt werden, wie etwa der x-Richtung. Der Kanalbereich 25 kann aus der Schicht 25L gebildet werden und die beiden Source-/Drain-Bereiche 23, 27 können aus den Schichten 23L bzw. 27L gebildet werden.
  • Die Kanalstruktur 100 kann ein Nanodraht sein, der sich in die x-Richtung erstreckt. In manchen Ausführungsformen kann die Kanalstruktur 100 eine Säule sein, die eine zylindrische Struktur ist, die sich in der Stapelrichtung erstreckt. 5A ist beispielsweise eine Draufsicht der beispielhaften Struktur in 4, die die Kanalstruktur 100 als einen zylindrischen Nanodraht mit einem kreisförmigen Querschnitt zeigt. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 4. Zusätzlich kann die Kanalstruktur 100 eine Säule mit anderen Querschnitten, die nicht kreisförmig sind, sein. In manchen Ausführungsformen kann die Kanalstruktur 100 eine Säule sein, die eine kuboide Struktur ist, die sich in der Stapelrichtung erstreckt. 5B ist eine Draufsicht der beispielhaften Struktur in 4, die die Kanalstruktur 100 als einen kuboiden Nanodraht mit einem quadratischen Querschnitt zeigt. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 4. Die Ecken des quadratischen Querschnitts können abgerundet sein oder auch nicht. Als ein anderes Beispiel ist 5C ist eine Draufsicht der beispielhaften Struktur in 4, die die Kanalstruktur 100 als einen kuboiden Nanodraht mit einem rechteckigen Querschnitt zeigt. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 4. Die Ecken des rechteckigen Querschnitts können abgerundet sein oder auch nicht. In manchen Ausführungsformen kann die Kanalstruktur 100 eine Säule sein, die eine Struktur mit ovalem Querschnitt ist, die sich in der Stapelrichtung erstreckt. 5D ist eine Draufsicht der beispielhaften Struktur in 4, die die Kanalstruktur 100 als einen Nanodraht mit einem ovalen Querschnitt zeigt. Die vertikale Ebene A-A ist die Ebene des vertikalen Querschnitts in 4. Andere Querschnittsformen liegen in dem angedachten Umfang der Offenbarung. Dreieckige oder polygonale Querschnitte können beispielsweise in dem angedachten Umfang der Offenbarung liegen.
  • Wieder unter Bezugnahme auf 4, kann die Länge Lch des Kanalbereichs 25 in der Stapelrichtung (z.B. der x-Richtung) die gleiche sein, wie die Dicke T2 der Schicht 25L. Die Länge Lch kann in einem Bereich von 10 nm bis 80 nm liegen, wie etwa von 20 nm bis 40 nm, obwohl auch kleinere oder größere Dicken verwendet werden können. Die Länge (Lt) der Kanalstruktur 100 in der Stapelrichtung (z.B. der x-Richtung) kann der Gesamtlänge der beiden Source-/Drain-Bereiche 23, 27 und des Kanalbereichs 25 entsprechen. Der Durchmesser D1 der Kanalstruktur 100 kann entlang der Gesamthöhe der Kanalstruktur 100 nominell einheitlich sein. Anders ausgedrückt, der Durchmesser D1 kann entlang der Stapelrichtung (z.B. der x-Richtung) einheitlich sein. Die Kanallänge Lch kann ungefähr das Dreifache (3x) des Durchmessers D1 betragen.
  • 6 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Abstandshalteroxidschicht 22. Die Abstandshalteroxidschicht 22 kann auf der Kontaktmetallschicht 21 in einer Richtung gebildet werden, wie etwa die in 6 veranschaulichte x-Richtung. Auf diese Weise kann die Abstandshalteroxidschicht 22 entlang der x-Richtung auf der Kontaktmetallschicht 21 und neben/mit der Kanalstruktur 100 gebildet werden. Die Abstandshalteroxidschicht 22 kann aus Siliziumdioxid (SiO2) gebildet werden. Andere geeignete Materialien zur Verwendung als die Abstandshalteroxidschicht 22 liegen in dem angedachten Umfang der Offenbarung. Die Abstandshalteroxidschicht 22 kann durch einen konformen oder nicht konformen Abscheidungsprozess gebildet werden, wie etwa PVD, ALD usw. Nachdem das Material für die Abstandshalteroxidschicht 22 abgeschieden wurde, kann das Material für die Abstandshalteroxidschicht 22 entfernt werden, wie etwa durch Ätzen, um die Abstandshalteroxidschicht 22 zu bilden. Die Dicke der Abstandshalteroxidschicht 22 kann in einem Bereich von 2 nm bis 20 nm liegen, wie etwa von 5 nm bis 10 nm, obwohl auch kleinere oder größere Dicken verwendet werden können. Die Abstandshalteroxidschicht 22 kann dafür ausgelegt sein, als eine Isolationsschicht zum Isolieren der Kontaktmetallschicht 21 von zusätzlichen Schichten, die auf der Abstandshalteroxidschicht 22 aufgebaut werden, zu wirken.
  • 7 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer dielektrischen Schicht 24. Die dielektrische Schicht 24 kann auf der Kanalstruktur 100 und Abstandshalteroxidschicht 22 in einer Richtung gebildet werden, wie etwa die in 7 veranschaulichte x-Richtung. Auf diese Weise kann die dielektrische Schicht 24 entlang der x-Richtung auf der Kontaktmetallschicht 21 und auf der Kanalstruktur 100 nach oben gestapelt werden. Die dielektrische Schicht 24 kann die Kanalstruktur 100 umgeben. Die dielektrische Schicht 24 kann aus einem dielektrischen Material mit hohem k-Wert gebildet werden, wie etwa HfO2, Al2O3, HZO, HfSiOx, HfLaOx usw. Andere geeignete Materialien zur Verwendung als die dielektrische Schicht 24 liegen in dem angedachtem Umfang der Offenbarung. Die dielektrische Schicht 24 kann durch einen konformen Abscheidungsprozess, wie etwa ALD, gebildet werden. Die Dicke der dielektrischen Schicht 24 kann in einem Bereich von 1 nm bis 16 nm liegen, wie etwa von 2 nm bis 8 nm, obwohl auch kleinere oder größere Dicken verwendet werden können.
  • 8 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Gate-Schicht 26L. Die Gate-Schicht 26L kann auf der dielektrischen Schicht 24 in eine Richtung gebildet werden, wie etwa der in 8 veranschaulichte x-Richtung. Auf diese Weise kann die Gate-Schicht 26L entlang der x-Richtung auf der dielektrischen Schicht 24 nach oben gestapelt werden und die Kanalstruktur 100 umgeben. Auf diese Weise kann die dielektrische Schicht 24 zwischen der Kanalstruktur 100 und der Gate-Schicht 26L liegen und die dielektrische Schicht 24 kann zwischen der Gate-Schicht 26L und der Abstandshalteroxidschicht 22 liegen.
  • Die Gate-Schicht 26L kann aus einem Gate-Metallmaterial gebildet werden, wie etwa TiN, TaN, Ti, Ta, W, Titan-Aluminium (TiAl) usw. Andere geeignete Materialien zur Verwendung als die Gate-Schicht 26L liegen in dem angedachten Umfang der Offenbarung. Die Gate-Schicht 26L kann durch einen konformen oder nicht konformen Abscheidungsprozess gebildet werden, wie etwa PVD, ALD usw.
  • 9 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Entfernung des Gate-Materials und des dielektrischen Materials. 9 veranschaulicht, dass das Material sowohl von der Gate-Schicht 26L als auch der dielektrischen Schicht 24 entfernt werden kann, wie etwa durch chemisch-mechanische Polierprozesse (CMP), um die Gate-Schicht 26L und die dielektrische Schicht 24 koplanar mit einer Höhe H1 zu machen, die sich orthogonal von der Stapelrichtung aus erstreckt (z.B. in der y-Richtung). Nach Entfernung des Gate-Materials von der Gate-Schicht 26L kann die Gate-Schicht 26L eine Länge Lg in der Stapelrichtung (z.B. eine Länge Lg in der x-Richtung) aufweisen, die größer ist als die Länge Lch des Kanalbereichs 25 in der Stapelrichtung (z.B. die Länge Lch in der x-Richtung). Die Länge Lg der Gate-Schicht 26L in der Stapelrichtung (z.B. die Länge Lg in der x-Richtung) der Gate-Schicht 26L kann in einem Bereich von 20 nm bis 160 nm, wie etwa von 40 nm bis 80 nm, liegen, obwohl auch kleinere und größere Längen verwendet werden können.
  • 10 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung der Gate-Struktur 26. 10 veranschaulicht, dass die endgültige Gate-Struktur 26 durch Entfernung des Gate-Materials von der Gate-Schicht 26L außerhalb der dielektrischen Schicht 24 und Kanalstruktur 100 gebildet werden kann, um zumindest einen Abschnitt der dielektrischen Schicht 24 über der Abstandshalteroxidschicht 22 freizulegen. Das Gate-Material kann beispielsweise von der Gate-Schicht 26L durch Ätzen entfernt werden, um die Gate-Struktur 26 zu bilden. Die Ausrichtung der Gate-Struktur 26 kann in jedwede Richtung um die Stapelrichtung sein (z.B. in jedwede Ausrichtung um die x-Achse). Die Ausrichtung der Gate-Struktur 26 kann durch Maskenplatzierung für die Gate-Struktur 26 über der Gate-Schicht 26L, dielektrischen Schicht 24 und Kanalstruktur 100 vor dem Ätzen gesteuert werden. Die Ausrichtung der Gate-Struktur 26 kann basierend auf den gewünschten Ausrichtungskontakten zu der Gate-Struktur 26 ausgewählt werden, die für eine gewünschte Konfiguration des fertiggestellten Transistors ausgewählt werden. 11 ist eine Draufsicht der beispielhaften Struktur in 10, die eine erste Ausrichtung der Gate-Struktur 26, die generell in der y-Richtung ausgerichtet ist, zeigt. Die vertikale Ebene A-A' ist die Ebene des vertikalen Querschnitts in 10. Als ein anderes Beispiel ist 12 ist eine Draufsicht der beispielhaften Struktur in 10, die eine zweite Ausrichtung der Gate-Struktur 26, die generell in der z-Richtung ausgerichtet ist, zeigt. Die vertikale Ebene A-A' ist die Ebene des vertikalen Querschnitts in 10.
  • 13 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung der ILD-Schicht 28. Die ILD-Schicht 28 kann aus einem ILD-Material gebildet sein, wie etwa undotiertem Silikatglas, einem dotierten Silikatglas, Organosilikatglas oder einem porösen dielektrischen Material. Andere geeignete Materialien zur Verwendung als die ILD-Schicht 28 liegen in dem angedachten Umfang der Offenbarung. Die ILD-Schicht 28 kann durch jedweden Abscheidungsprozess gebildet werden, wie etwa chemische Gasphasenabscheidung, Spin-Beschichtung, physikalische Gasphasenabscheidung (PVD) (auch als Sputtering bezeichnet), Atomlagenabscheidung (ALD) usw. Die ILD-Schicht 28 kann nach ihrer Abscheidung planarisiert werden.
  • 14 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nachdem Durchkontaktierungen 40, 41 und 42 in der ILD-Schicht 28 in einer ersten Ausrichtung gebildet wurden. Durchkontaktierungsöffnungen 40, 41, 42 können durch die ILD-Schicht 28, die dielektrische Schicht 24 und Abstandshalteroxidschicht 22 gebildet werden, beispielsweise durch Aufbringen und Strukturieren einer Photoresistschicht (nicht gezeigt) über der ILD-Schicht 28 und durch Übertragen der Struktur in der Photoresistschicht durch die ILD-Schicht 28, die dielektrische Schicht 24 und Abstandshalteroxidschicht 22 durch Durchführung eines anisotropen Ätzprozesses. Insbesondere die Photoresistschicht kann mit diskreten Öffnungen strukturiert werden. Jede diskrete Öffnung in der Photoresistschicht kann mit einem Bereich eines Abschnitts der Gate-Struktur 26, einem Bereich eines Abschnitts des Source-/Drain-Bereichs 27 und einem Bereich eines Abschnitts der Kontaktmetallschicht 21 überlappen und sie kann sich insgesamt darin befinden. Eine obere Fläche der Gate-Struktur 26, eine obere Fläche des Source-/Drain-Bereichs 27 und eine obere Fläche der Kontaktmetallschicht 21 können am Boden jeder Öffnung der Durchkontaktierungen 40, 41, 42 physisch freigelegt sein. Anschließend wird die Photoresistschicht, beispielsweise durch Veraschung, entfernt.
  • 15 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors 10, wie etwa eines Vertical-Gate-All-Around (VGAA) Transistors. Mindestens ein leitfähiges Material, wie etwa ein Metall, kann in den Durchkontaktierungsöffnungen 40, 41, 42 zum Bilden von Kontaktstrukturen 30, 31 und 32 abgeschieden werden und überschüssige Abschnitte des mindestens einen leitfähigen Materials können von über der horizontalen Ebene durch einen Planarisierungsprozess (wie etwa einem chemisch-mechanischem Planarisierungsprozess) entfernt werden, einschließlich der oberen Fläche der ILD-Schicht 28. Das mindestens eine leitfähige Material kann eine leitfähige Metallauskleidung umfassen, die ein leitfähiges Metallnitrid (wie etwa TiN, TaN oder WN) enthält, und ein metallisches Füllmaterial, das ein elementares Metall (wie etwa W, Co, Ru oder Mo) oder eine intermetallische Legierung enthält. Andere geeignete Materialien liegen in dem angedachten Umfang der Offenbarung. Kontaktstruktur 30 kann mit der Gate-Struktur 26 verbinden. Kontaktstruktur 31 kann auf der oberen Fläche der Kanalstruktur 100 angeordnet sein und mit dem Source-/Drain-Bereich 27 verbinden. Kontaktstruktur 32 kann die Kontaktmetallschicht 21 kontaktieren. Die Kontaktmetallschicht 21 kann eine Kontaktstruktur sein, die auf der Bodenfläche der Kanalstruktur 100 angeordnet und mit dem Source-/Drain-Bereich 23 verbunden ist. Die Grenzfläche der Kontaktstruktur 32 mit der Kontaktmetallschicht 21 kann es der Kontaktstruktur 32 und der Kontaktmetallschicht 21 ermöglichen, zusammen als eine Kontaktstruktur für den Source-/Drain-Bereich 23 zu arbeiten. In dem Transistor 10 kann die Länge Lch des Kanalbereichs 25 der Kanalstruktur 100 kleiner sein als die Länge Lg der Gate-Struktur 26.
  • 16 ist eine vertikale Querschnittsansicht des beispielhaften Transistors 10, der mit einem Speicherelement 12 in Reihe geschaltet ist. Der Transistor 10 und das Speicherelement 12 können in der gleichen Richtung (z.B. der x-Richtung) nach oben gestapelt sein. Der Transistor 10 kann unter dem Speicherelement 12 verbunden sein. Das Speicherelement 12 kann ein Speicherelement vom MTJ-Typ, Speicherelement vom GMR-Typ usw. sein. Das Speicherelement 12 kann ein Speicherelement sein, das zur Verwendung in MRAM-Vorrichtungen, RRAM-Vorrichtungen, PCRAM-Vorrichtungen usw. geeignet ist.
  • In einer alternativen Konfiguration kann, anstatt auf die Kontaktmetallschicht 21 von oben durch Ätzen durch die ILD-Schicht 28, dielektrische Schicht 25 und Abstandshalterschicht 22 zuzugreifen, wie bei Transistor 10, auf die Kontaktmetallschicht 21 von unten zugegriffen werden. Der Bildungsprozess für solch einen Transistor kann der gleiche sein, wie vorstehend für 13 diskutiert. Der Prozess kann sich von dem Prozess zum Bilden des Transistors 10 insofern unterscheiden, als dass eine Durchkontaktierungsöffnung 42 von unter der Struktur gebildet werden kann, wie in 17 veranschaulicht. Unter Bezugnahme auf 1- 13, ist 17 eine vertikale Querschnittsansicht der beispielhaften Struktur nach Öffnung der Durchkontaktierungen 40, 41 und 42 in einer zweiten Ausrichtung, wobei Durchkontaktierung 42 durch die ILD-Schicht 20 geöffnet wird, während Durchkontaktierungen 40 und 41 durch die ILD-Schicht 28 geöffnet werden. Eine obere Fläche der Gate-Struktur 26 und eine obere Fläche des Source-/Drain-Bereichs 27 können physisch an dem Boden jeder Durchkontaktierung 40, 41 freigelegt werden, während eine Bodenfläche der Kontaktmetallschicht 21 physisch an der Oberseite der Durchkontaktierung 42 freigelegt werden kann.
  • 18 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors 10a, wie etwa einem VGAA-Transistor. Wie vorstehend erläutert, kann mindestens ein leitfähiges Material, wie etwa ein Metall, in den Durchkontaktierungsöffnungen 40, 41, 42 zum Bilden von Kontaktstrukturen 30, 31 und 32 abgeschieden werden und überschüssige Abschnitte des mindestens einen leitfähigen Materials können von über der horizontalen Ebene, einschließlich der oberen Fläche der ILD-Schicht 28, durch einen Planarisierungsprozess (wie etwa einem chemisch-mechanischem Planarisierungsprozess) und von der horizontalen Ebene, einschließlich der Bodenfläche der ILD-Schicht 20, durch einen Planarisierungsprozess (wie etwa einem chemisch-mechanischem Planarisierungsprozess) entfernt werden. In dem Transistor 10a kann die Länge Lch des Kanalbereichs 25 der Kanalstruktur 100 kleiner sein als die Länge Lg der Gate-Struktur 26. Der Transistor 10a kann sich von dem Transistor 10 insofern unterscheiden, als dass der Transistor 10a Bodenzugang durch Kontaktstruktur 32 durch ILD-Schicht 20 derart bereitgestellt wird, dass der Transistor über einem Speicherelement gespeichert werden kann.
  • 19 ist eine vertikale Querschnittsansicht des beispielhaften Transistors 10a, der mit dem Speicherelement 12a in Reihe geschaltet ist. Der Transistor 10a und das Speicherelement 12a können in der gleichen Richtung (z.B. der x-Richtung) nach oben gestapelt sein. Der Transistor 10a kann über dem Speicherelement 12a verbunden sein. Das Speicherelement 12a kann ein Speicherelement vom MTJ-Typ, Speicherelement vom GMR-Typ usw. sein. Das Speicherelement 12a kann ein Speicherelement sein, das zur Verwendung in MRAM-Vorrichtungen, RRAM-Vorrichtungen, PCRAM-Vorrichtungen usw. geeignet ist.
  • In alternativen Konfigurationen kann die Gate-Schicht 26L, anstatt dass die dielektrische Schicht 24 und die Gate-Schicht 26L auf das gleiche planare Niveau H1 entfernt werden, um den Source-/Drain-Bereich 27 freizulegen, wie in 9 gezeigt, selektiv auf das planare Niveau H1 geätzt werden, während die dielektrische Schicht 24 über dem Source-/Drain-Bereich 27 belassen werden kann, um die Kanalstruktur 100 zu schützen, wie in 20 veranschaulicht. Unter Bezugnahme auf 1- 8, kann in 20 die Gate-Schicht 26L selektiv derart auf das planare Niveau H1 geätzt und die dielektrische Schicht 24 auf einem planaren Niveau H2 belassen wird, so dass sich die dielektrische Schicht 24 auf eine Erhebung E1 jenseits der Ebene H1 erstreckt, wo der Source-/Drain-Bereich 27 und die Gate-Schicht 26L enden.
  • 21 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung einer Gate-Struktur 26. Die Vorgänge zum Bilden der Gate-Struktur 26, wie in 21 gezeigt, können den vorstehend unter Bezugnahme auf 10 diskutierten Vorgängen ähnlich sein. 21 veranschaulicht, dass die endgültige Gate-Struktur 26 durch Entfernung des Gate-Materials von der Gate-Schicht 26L außerhalb der dielektrischen Schicht 24 und Kanalstruktur 100 gebildet werden kann, um zumindest einen Abschnitt der dielektrischen Schicht 24 über der Abstandshalteroxidschicht 22 freizulegen. Das Gate-Material kann beispielsweise von der GateSchicht 26L durch Ätzen entfernt werden, um die Gate-Struktur 26 zu bilden. Die Länge Lg der Gate-Struktur 26 kann kleiner sein als die Gesamtlänge Lt der Kanalstruktur 100, während die Länge Lg der Gate-Struktur 26 größer als die Länge Lch des Kanalbereichs 25 sein kann. Die Ausrichtung der Gate-Struktur 26 kann in jedwede Richtung um die Stapelrichtung sein (z.B. in jedwede Ausrichtung um die x-Achse). Die Ausrichtung der Gate-Struktur 26 kann durch Maskenplatzierung für die Gate-Struktur 26 über der Gate-Schicht 26L, dielektrischen Schicht 24 und Kanalstruktur 100 vor dem Ätzen gesteuert werden. Die Ausrichtung der Gate-Struktur 26 kann basierend auf den gewünschten Ausrichtungskontakten zu der Gate-Struktur 26 ausgewählt werden, die für eine gewünschte Konfiguration des fertiggestellten Transistors ausgewählt werden. 22A ist eine Draufsicht der beispielhaften Struktur in 21, die eine erste Ausrichtung der Gate-Struktur 26, die generell in der y-Richtung ausgerichtet ist, zeigt. Die vertikale Ebene A-A' ist die Ebene des vertikalen Querschnitts in 21. Als ein anderes Beispiel ist 22B ist eine Draufsicht der beispielhaften Struktur in 21, die eine zweite Ausrichtung der Gate-Struktur 26, die generell in der z-Richtung ausgerichtet ist, zeigt. Die vertikale Ebene A-A' ist die Ebene des vertikalen Querschnitts in 21.
  • 23 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Bildung der ILD-Schicht 28. Die Vorgänge zum Bilden der Gate-Struktur 28, wie in 23 gezeigt, können den vorstehend unter Bezugnahme auf 13 diskutierten Vorgängen, ähnlich sein.
  • 24 ist eine vertikale Querschnittsansicht der beispielhaften Struktur nach Öffnen von Durchkontaktierungen 40, 41, 42 in der ILD-Schicht 28 in der ersten Ausrichtung, die zur Verwendung in verschiedenen Ausführungsformen geeignet. Die Vorgänge zum Bilden der Durchkontaktierungen 40, 41, 42, wie in 24 gezeigt, können den vorstehend unter Bezugnahme auf 14 diskutierten Vorgängen, ähnlich sein. Ein Unterschied in der Struktur in 24 und 14 ist, dass sich die Durchkontaktierung 41 durch die dielektrische Schicht 24 erstrecken kann, um die obere Fläche des Source-/Drain-Bereichs 27 freizulegen.
  • 25 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors 10b, wie etwa eines VGAA-Transistors. Der Bildungsprozess für solch einen Transistor 10b kann der gleiche sein, wie vorstehend für 15 zum Bilden der Kontaktstrukturen 30, 31 und 32 beschrieben. Ähnlich wie der Transistor 10 kann der Transistor 10b ausgelegt sein, mit einem Speicherelement, wie etwa Speicherelement 12, vertikal derart in Reihe geschaltet zu werden, dass das Speicherelement über dem Transistor 10b liegt.
  • In einer alternativen Konfiguration kann, anstatt auf die Kontaktmetallschicht 21 von oben durch Ätzen durch die ILD-Schicht 28, dielektrische Schicht 25 und Abstandshalterschicht 22 zuzugreifen, wie bei Transistor 10b, auf die Kontaktmetallschicht 21 von unten zugegriffen werden. Der Bildungsprozess für solch einen Transistor kann der gleiche sein, wie vorstehend für 23 diskutiert. Der Prozess kann sich von dem Prozess zum Bilden des Transistors 10b insofern unterscheiden, als dass eine Durchkontaktierungsöffnung 42 von unter der Struktur gebildet werden kann, wie in 26 veranschaulicht. Unter Bezugnahme auf 1-23, ist 26 eine vertikale Querschnittsansicht der beispielhaften Struktur nach Öffnung der Durchkontaktierungen 40, 41 und 42 in einer zweiten Ausrichtung, wobei Durchkontaktierung 42 durch die ILD-Schicht 20 geöffnet wird, während Durchkontaktierungen 40 und 41 durch die ILD-Schicht 28 und ILD-Schicht 28 bzw. dielektrische Schicht 24 geöffnet werden. Eine obere Fläche der Gate-Struktur 26 und eine obere Fläche des Source-/Drain-Bereichs 27 können physisch an dem Boden jeder Durchkontaktierung 40, 41 freigelegt werden, während eine Bodenfläche der Kontaktmetallschicht 21 physisch an der Oberseite der Durchkontaktierung 42 freigelegt werden kann.
  • 27 ist eine vertikale Querschnittsansicht eines beispielhaften Transistors 10c, wie etwa eines VGAA-Transistors. Wie vorstehend erläutert, kann mindestens ein leitfähiges Material, wie etwa ein Metall, in den Durchkontaktierungsöffnungen 40, 41, 42 zum Bilden von Kontaktstrukturen 30, 31 und 32 abgeschieden werden und überschüssige Abschnitte des mindestens einen leitfähigen Materials können von über der horizontalen Ebene, einschließlich der oberen Fläche der ILD-Schicht 28, durch einen Planarisierungsprozess (wie etwa einem chemisch-mechanischem Planarisierungsprozess) und von der horizontalen Ebene, einschließlich der Bodenfläche der ILD-Schicht 20, durch einen Planarisierungsprozess (wie etwa einem chemisch-mechanischem Planarisierungsprozess) entfernt werden. In dem Transistor 10c kann die Länge Lch des Kanalbereichs 25 der Kanalstruktur 100 kleiner sein als die Länge Lg der Gate-Struktur 26. Der Transistor 10c kann sich von dem Transistor 10b insofern unterscheiden, als dass der Transistor 10c Bodenzugang durch Kontaktstruktur 32 durch ILD-Schicht 20 derart bereitgestellt wird, dass der Transistor über einem Speicherelement gestapelt werden kann. Ähnlich wie der Transistor 10a kann der Transistor 10c ausgelegt sein, mit einem Speicherelement, wie etwa Speicherelement 12a, vertikal derart in Reihe geschaltet zu werden, dass das Speicherelement unter dem Transistor 10c liegt.
  • In einer alternativen Konfiguration weist die Kanalstruktur 100 möglicherweise keinen einheitlichen Durchmesser in der gestapelten Richtung (z.B. der x-Richtung) auf. Wie in 28 und 29 veranschaulicht, kann der Transistor 10d, 10e derart konfiguriert sein, das die Kanalstruktur 100 eine komplexe Struktur aufweist. Die Transistoren 10d, 10e können VGAA-Transistoren sein. Der Kanalbereich 25 der Kanalstruktur 100 kann beispielsweise dafür ausgelegt sein, einen schmaleren Durchmesser W1 aufzuweisen als den Durchmesser W2 der beiden Source-/Drain-Bereiche 23, 27. 28 veranschaulicht solch einen Transistor 10d mit einer Kanalstruktur 100 mit uneinheitlichem Durchmesser in der ersten Konfiguration, bei der die Kontaktstrukturen 30, 31 und 32 von über dem Transistor 10d gebildet werden. 29 veranschaulicht solch einen Transistor 10e mit einer Kanalstruktur 100 mit einem uneinheitlichen Durchmesser in der ersten Konfiguration, bei der die Kontaktstrukturen 30, 31 von über dem Transistor 10e gebildet werden und die Kontaktstruktur 32 von unter dem Transistor 10e gebildet wird. In manchen Ausführungsformen kann die Kanalstruktur 100 insgesamt aus dem gleichen Material gebildet werden, wie etwa insgesamt aus ITO, wenn die Kanalstruktur 100 uneinheitlich ist, wie in 28 und 29 veranschaulicht. In manchen Ausführungsformen kann die Kanalstruktur 100 aus unterschiedlichen Materialien gebildet werden, wie etwa die beiden Source-/Drain-Bereiche 23, 27, die aus ITO gebildet werden, und der Kanalbereich 25, der aus IGZO gebildet wird, wenn die Kanalstruktur 100 nicht einheitlich ist, wie in 28 und 29 veranschaulicht.
  • Eine Kanalstruktur 100 mit uneinheitlichem Durchmesser kann auf verschiedene Weisen unter Verwendung verschiedener Materialabscheidungs- und Entfernungsprozesse gebildet werden, wie etwa unter Verwendung selektiven Ätzens, Trockenätzens, Nassätzens, maskierter Abscheidung usw. Wenn die Kanalstruktur 100 mit uneinheitlichem Durchmesser beispielsweise aus ITO und IGZO gebildet wird, so dass die beiden Source-/Drain-Bereiche 23, 27 aus ITO und der Kanalbereich 25 aus IGZO gebildet werden können, kann die Kanalstruktur 100 beispielsweise selektiv isotrop (z.B. nass) geätzt werden, um einen Abschnitt des IGZO in dem Kanalbereich 25 zu entfernen, ohne das ITO in den Source-/Drain-Bereichen 23, 27 zu entfernen. Unter Bezugnahme auf 1-4 kann eine anfänglich gebildete Kanalstruktur 100 mit einheitlichem Durchmesser, wie die in 4 veranschaulichte, selektiv isotrop geätzt werden, um einen Abschnitt des IGZO in dem Kanalbereich 25 zu entfernen ohne das ITO in den Source-/Drain-Bereichen 23, 27 zu entfernen, was in der Kanalstruktur 100 mit uneinheitlichem Durchmesser resultiert, wie in 30 veranschaulicht. In solch einem Beispiel kann, nach Bilden der Kanalstruktur 100 mit uneinheitlichem Durchmesser, die in 30 veranschaulicht ist, die Bildung der dielektrischen Schicht 24, Gate-Struktur 26, ILD-Schicht 28, Durchkontaktierungen 40, 41, 42 und Kontaktstrukturen 30, 31 und 32 fortfahren, wie vorstehend unter Bezugnahme auf 5A-18, 28 und 29 diskutiert, was in den Transistoren 10d, 10e, einschließlich der Kanalstrukturen 100, die eine komplexe Struktur aufweisen, resultiert.
  • Als ein weiteres Beispiel kann die Kanalstruktur 100 mit uneinheitlichem Durchmesser, wenn die Kanalstruktur 100 mit uneinheitlichem Durchmesser insgesamt aus ITO derart gebildet werden kann, dass die beiden Source-/Drain-Bereiche 23, 27 aus ITO und der Kanalbereich 25 aus ITO gebildet werden können, in einem mehrstufigem Prozess gebildet werden. Unter Bezugnahme auf 1-6 kann, nachdem eine anfänglich gebildete Kanalstruktur 100 mit einheitlichem Durchmesser, wie die in 4 veranschaulichte, gebildet wurde, die Abstandshalteroxidschicht 22, wie unter Bezugnahme auf 6 diskutiert, auf der Kontaktmetallschicht 21 in einer Richtung, wie etwa der x-Richtung, die in 31 veranschaulicht ist, auf die gleiche Höhe oder Dicke (z.B. T1) wie der Source-/Drain-Bereich 23 gebildet werden. Der Kanalbereich 25 und der Source-/Drain-Bereich 27 können dann, etwa durch isotropes Ätzen, auf den gewählten Durchmesser W1 für den Kanalbereich 25 in der endgültigen Kanalstruktur 100 mit uneinheitlichem Durchmesser geätzt werden, wie in 32 veranschaulicht. Nach Ätzen des Kanalbereichs 25 und des Source-/Drain-Bereichs 27 kann zusätzliches Abstandshalteroxidmaterial auf der Abstandshalteroxidschicht 22 abgeschieden werden, wie unter Bezugnahme auf 6 diskutiert, um die Abstandshalteroxidschicht 22 in eine Richtung, wie die in 33 veranschaulichte x-Richtung, auf die gleiche Höhe anzuheben, wie die Oberseite des Kanalbereichs 25, wodurch nur der Source-/Drain-Bereich 27 als freiliegend belassen wird, wie in 33 gezeigt. Während 33 veranschaulicht, dass das gleiche Material der Abstandshalteroxidschicht 22 auf der bestehenden Abstandshalteroxidschicht 22 abgeschieden wird, kann in manchen Ausführungsformen ein anderes dielektrisches Material über der Abstandshalteroxidschicht 22 abgeschieden werden. Zu dem Source-/Drain-Bereich 27 kann zusätzliches Source-/Drain-Bereich-Material hinzugefügt werden, um den Source-/Drain-Bereich 27 auf den ausgewählten Durchmesser W2 der beiden Source-/Drain-Bereiche 23, 27 in der endgültigen Kanalstruktur 100 mit uneinheitlichem Durchmesser zu züchten, wie in 34 veranschaulicht. Nachdem der Source-/Drain-Bereich 27 auf den ausgewählten Durchmesser W2 der beiden Source-/Drain-Bereiche 23, 27 in der endgültigen Kanalstruktur 100 mit uneinheitlichem Durchmesser gezüchtet wurde, kann Abstandshalteroxidschichtmaterial entfernt werden, was in einer Abstandshalteroxidschicht 22 einer endgültig gewählten Dicke resultiert, wie in 35 veranschaulicht. In solch einem Beispiel kann, nach Bilden der Kanalstruktur 100 mit uneinheitlichem Durchmesser und Bilden der Abstandshalteroxidschicht 22 zu ihrer endgültigen gewählten Dicke, wie in 35 veranschaulicht ist, die Bildung der dielektrischen Schicht 24, Gate-Struktur 26, ILD-Schicht 28, Durchkontaktierungen 40, 41, 42 und Kontaktstrukturen 30, 31 und 32 fortfahren, wie vorstehend unter Bezugnahme auf 7-18, 28 und 29 diskutiert, was in den Transistoren 10d, 10e, einschließlich der Kanalstrukturen 100, die eine komplexe Struktur aufweisen, resultiert.
  • Andere Bildungsprozesse als jene, die unter Bezugnahme auf 30-35 diskutiert wurden, liegen in dem angedachten Umfang der Offenbarung für das Bilden einer Kanalstruktur 100 mit uneinheitlichem Durchmesser, einschließlich dreidimensionalem Ätzen sowie jedweder anderer geeigneter Bildungsprozess.
  • 36 ist ein Prozessablauf, der Schritte eines Verfahrens 300 zur Fertigung von Transistoren, wie etwa Transistoren 10, 10a, 10b, 10c, 10d, 10e usw. gemäß verschiedenen Ausführungsformen der vorliegenden Offenbarung veranschaulicht. Unter Bezugnahme auf Schritt 302 und 1 kann eine ILD-Schicht 20 gebildet werden. Unter Bezugnahme auf Schritt 304 und 2 kann eine Kontaktmetallschicht 21 auf der ILD-Schicht 20 abgeschieden werden. Unter Bezugnahme auf Schritt 306 und 3 kann ein Oxidhalbleiterschichtstapel (z.B. aus Halbleiteroxidschichten 23L, 25L, 27L gebildet) auf der Kontaktmetallschicht 21 abgeschieden werden. Unter Bezugnahme auf Schritt 308 und 4-5D kann Halbleiterschichtstapelmaterial entfernt werden, um eine gewählte vertikale Struktur als eine Kanalstruktur 100 zu bilden. Die Kanalstruktur 100 kann einen Kanalbereich 25 enthalten, der zwei Source-/Drain-Bereiche 23 und 25 trennt. In manchen Ausführungsformen kann Bilden der Kanalstruktur 100 Bilden einer Kanalstruktur 100 mit uneinheitlichem Durchmesser umfassen, wie etwa durch selektives Ätzen des Materials, das den Kanalbereich 25 bildet, wie unter Bezugnahme auf 30 diskutiert. Unter Bezugnahme auf Schritt 310 und 6 kann eine Abstandshalteroxidschicht 22 abgeschieden werden. In manchen Ausführungsformen kann die Abstandshalteroxidschicht 22 im Rahmen des Bildens einer Kanalstruktur 100 mit uneinheitlichem Durchmesser abgeschieden werden, wie unter Bezugnahme auf 31-35 diskutiert. Unter Bezugnahme auf Schritt 312 und 7 kann eine dielektrische Schicht 24 abgeschieden werden. Unter Bezugnahme auf Schritt 314 und 8 kann ein Gate-Material 26L abgeschieden werden. Unter Bezugnahme auf Schritt 316 und 9-12 und 20-22B kann Gate-Material 26L entfernt werden, um eine gewählte Gate-Struktur 26 Konfiguration zu bilden. Unter Bezugnahme auf Schritt 318 und 13 und 23 können Füllen und Planarisierung der ILD-Schicht 28 durchgeführt werden. Unter Bezugnahme auf Schritt 320 und 14, 17, 24 und 26 können Durchkontaktierungen 40, 41 und 42 für Gate-, Drain- und Source-Kontakte geöffnet werden. Unter Bezugnahme auf Schritt 322 und 15, 18, 25 und 27 können die Durchkontaktierungen 40, 41, 42 mit Metall gefüllt und planarisiert werden, um Kontaktstrukturen 30, 31, 32 zu bilden und den Transistor (z.B. Transistor 10, 10a, 10b, 10c, 10d, 10e) zu vervollständigen.
  • Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können zur Fertigung und den Betrieb von Halbleitertransistoren, wie etwa Dünnschichttransistoren (TFTs), verwendet werden, die VGAA-Transistoren sind, bei denen Strom außerhalb der Ebene fließt. Die verschiedenen Ausführungsformen der vorliegenden Offenbarung können zur Fertigung und dem Betrieb von Halbleitervorrichtungen verwendet werden, wie etwa Halbleitervorrichtungen, die vertikale Transistoren enthalten, die mit Speicherelementen, wie etwa Speicherelementen vom MTJ-Typ, Speicherelementen vom GMR-Typ usw., in Reihe geschaltet sind. Die verschiedenen Ausführungsformen können zur Fertigung und dem Betrieb von Halbleitervorrichtungen verwendet werden, die ein Speicherelement und vertikale TFT enthalten, wie etwa MRAM-Vorrichtungen, RRAM-Vorrichtungen, PCRAM-Vorrichtungen usw. Die verschiedenen Ausführungsform-Halbleitertransistoren können Speicherdichte verbessern und sie können leichter zu fertigen sein.
  • Verschiedene Ausführungsformen können einen Halbleitertransistor umfassen, wie etwa einen TFT, der ein VGAA-Transistor ist, wobei der Halbleitertransistor eine Kanalstruktur 100 enthält, die sich von einer Kontaktmetallschicht 21 in eine erste Richtung nach oben erstreckt, wobei die Kanalstruktur 100 umfasst: einen Kanalbereich 25; und zwei Source-/Drain-Bereiche 23, 27, die sich auf jeweiligen Seiten des Kanalbereichs 25 befinden, wobei der Kanalbereich 25 und die beiden Source-/Drain-Bereiche 23 entlang der ersten Richtung nach oben gestapelt sind; und eine Gate-Struktur 26, die den Kanalbereich 25 umgibt. In verschiedenen Ausführungsformen kann eine Länge der Gate-Struktur 26 in der ersten Richtung größer sein als eine Länge des Kanalbereichs 25. In verschiedenen Ausführungsformen kann eine Länge der Kanalstruktur 100 in der ersten Richtung größer sein als die Länge des Kanalbereichs 25. In verschiedenen Ausführungsformen kann eine Dicke jeder der beiden Source-/Drain-Bereiche 23, 27 in der ersten Richtung gleich sein. In verschiedenen Ausführungsformen kann eine Dicke jeder der beiden Source-/Drain-Bereiche 23, 27 in der ersten Richtung unterschiedlich sein. In verschiedenen Ausführungsformen kann der Kanalbereich 25 Indium-Gallium-Zink-Oxid (IGZO) enthalten. In verschiedenen Ausführungsformen kann jeder der beiden Source-/Drain-Bereiche 23, 27 Indium-Zinn-Oxid (ITO) enthalten. In verschiedenen Ausführungsformen kann jeder der beiden Source-/Drain-Bereiche 23, 27 IGZO mit einer anderen Zusammensetzung als das IGZO des Kanalbereichs 25 enthalten. In verschiedenen Ausführungsformen kann die Kanalstruktur 100 eine zylindrische Struktur sein, die sich in die erste Richtung erstreckt. In verschiedenen Ausführungsformen kann der Transistor ferner eine dielektrische Schicht 24 enthalten, die die Kanalstruktur 100 zwischen der Kanalstruktur 100 und der Gate-Struktur 25 umgibt. In verschiedenen Ausführungsformen können die dielektrische Schicht 24, die Kanalstruktur 100 und die Gate-Struktur 26 auf einer gleichen Ebene enden, die sich orthogonal zu der ersten Richtung erstreckt. In verschiedenen Ausführungsformen kann sich die dielektrische Schicht 24 in die erste Richtung um eine Entfernung über eine Ebene erstrecken, die sich orthogonal zu der ersten Richtung erstreckt, an der die Kanalstruktur 100 und Gate-Struktur 26 enden. In verschiedenen Ausführungsformen kann ein Durchmesser der Kanalstruktur entlang der ersten Richtung einheitlich sein. In verschiedenen Ausführungsformen kann ein Durchmesser des Kanalbereichs 100 entlang der ersten Richtung kleiner sein als ein Durchmesser jeder der beiden Source-/Drain-Bereiche 23, 27 entlang der zweiten Richtung. In verschiedenen Ausführungsformen können der Kanalbereich 25 und jeder der beiden Source-/Drain-Bereiche 23 Indium-Zinn-Oxid (ITO) enthalten.
  • Verschiedene Ausführungsformen können eine Halbleitervorrichtung umfassen, wie etwa eine MRAM-Vorrichtung, RRAM-Vorrichtung, PCRAM-Vorrichtung usw., die ein Speicherelement 12a, wie etwa ein Element vom MTJ-Typ, ein Element vom GMR-Typ usw. enthalten, und einen Transistor 10, der mit dem Speicherelement 12a in Reihe geschaltet ist, wobei das Speicherelement 12a und Transistor 10 entlang einer ersten Richtung nach oben gestapelt sind, wobei der Transistor 10 eine Kanalstruktur 100 umfasst, die einen Kanalbereich 25 enthält, und zwei Source-/Drain-Bereiche 23, 27, die sich auf jeweiligen Seiten des Kanalbereichs 25 befinden, wobei der Kanalbereich 25 und die beiden Source-/Drain-Bereiche 23, 27 entlang der ersten Richtung gestapelt sind, eine Gate-Struktur 26 den Kanalbereich 25 umgibt, wobei eine Länge der Gate-Struktur 26 in der ersten Richtung größer ist als eine Länge des Kanalbereichs 25, eine erste Kontaktstruktur 32, die auf einer Bodenfläche der Kanalstruktur angeordnet und mit einem der Source-/Drain-Bereiche verbunden ist, und eine zweite Kontaktstruktur 31, die auf einer oberen Fläche der Kanalstruktur angeordnet und mit einem der Source-/Drain-Bereiche verbunden ist. In verschiedenen Ausführungsformen kann der Kanalbereich 25 Indium-Gallium-Zink-Oxid (IGZO) enthalten und jeder der beiden Source-/Drain-Bereiche umfasst Indium-Zinn-Oxid (ITO). In verschiedenen Ausführungsformen kann der Transistor 10 ferner eine dielektrische Schicht 24 enthalten, die die Kanalstruktur 100 zwischen der Kanalstruktur 100 und der Gate-Struktur 26 umgibt, und ein Abstandshalteroxid 22 Material, das die erste Kontaktstruktur 31 von dem dielektrischen Material 24 und der Gate-Struktur 26 trennt. In verschiedenen Ausführungsformen kann sich die Gate-Struktur 26 zwischen der ersten Kontaktstruktur 32 und der zweiten Kontaktstruktur 31 befinden. In verschiedenen Ausführungsformen kann ein Durchmesser der Kanalstruktur 100 entlang der ersten Richtung einheitlich sein. In verschiedenen Ausführungsformen kann ein Durchmesser des Kanalbereichs 25 entlang der ersten Richtung kleiner sein als ein Durchmesser jeder der beiden Source-/Drain-Bereiche 23, 27 entlang der ersten Richtung. In verschiedenen Ausführungsformen kann eine Dicke jeder der beiden Source-/Drain-Bereiche 23, 27 in der ersten Richtung unterschiedlich sein.
  • Verschiedene Ausführungsformen können ein Verfahren zum Bilden eines Halbleitertransistors umfassen, wie etwa eines TFT, der ein VGAA-Transistor ist, einschließlich Bilden einer Kontaktmetallschicht 21 über einer ersten dielektrischen Zwischenschicht (ILD) 20, Abscheiden und Strukturieren von Oxid-Halbleiterschichten 23, 25, 27 zum Bilden einer gewählten vertikalen Struktur als eine Kanalstruktur 100 über der Kontaktmetallschicht 21, wobei sich die Kanalstruktur 100 von der Kontaktmetallschicht 21 in eine erste Richtung nach oben erstreckt und die Kanalstruktur 100 einen Kanalbereich 25 und zwei Source-/Drain-Bereiche 23, 27 umfasst, die sich auf jeweiligen Seiten des Kanalbereichs 25 befinden, wobei der Kanalbereich 25 und die beiden Source-/Drain-Bereiche 23, 27 entlang der ersten Richtung nach oben gestapelt sind, Abscheiden und Strukturieren einer Abstandshalteroxidschicht 22, dielektrischen Schicht 24 und Gate-Struktur 26 sequenziell über der Kanalstruktur 100, wobei die Gate-Struktur 26 dafür ausgelegt ist, den Kanalbereich 25 zu umgeben, Abscheiden einer zweiten ILD-Schicht 28 und Öffnen von Durchkontaktierungen 40, 41, 42 in der zweiten ILD-Schicht 28 zu der Gate-Struktur 26, Kanalstruktur 100 und Kontaktmetallschicht 21, und Füllen der Durchkontaktierungen 40, 41, 42 mit Metall zum Bilden von Kontaktstrukturen 30, 31, 32. In verschiedenen Ausführungsformen kann das Verfahren Entfernen von Gate-Material 26 zum Bilden der gewählten Gate-Struktur 26 derart umfassen, dass eine Länge der Gate-Struktur 26 in der ersten Richtung größer ist als eine Länge des Kanalbereichs 25. In verschiedenen Ausführungsformen kann das Verfahren Abscheiden und Entfernen von Oxid-Halbleiterschichten 23, 25, 27 zum Bilden der gewählten vertikalen Struktur als die Kanalstruktur 100 über der Kontaktmetallschicht 21 derart umfassen, dass eine Länge der Kanalstruktur 100 in der ersten Richtung größer ist als die Länge des Kanalbereichs 25. In verschiedenen Ausführungsformen kann der Kanalbereich 25 IGZO umfassen. In verschiedenen Ausführungsformen kann das Verfahren Abscheiden und Entfernen von Oxid-Halbleiterschichten 23, 25, 27 zum Bilden der gewählten vertikalen Struktur als die Kanalstruktur 100 über der Kontaktmetallschicht 21 derart umfassen, dass ein Durchmesser des Kanalbereichs 25 entlang der ersten Richtung kleiner ist als ein Durchmesser jeder der beiden Source-/Drain-Bereiche 23, 27 entlang der ersten Richtung. In verschiedenen Ausführungsformen kann das Verfahren Entfernen von Gate-Material 26 zum Bilden der gewählten Gate-Struktur 26 derart umfassen, dass die dielektrische Schicht 24, die Kanalstruktur 100 und die Gate-Struktur 26 auf einer gleichen Ebene enden, die sich orthogonal zu der ersten Richtung erstreckt.
  • Die vertikalen Gate-All-Around-Transistoren der verschiedenen Ausführungsformen verbessern Speicherzellendichte in einer Vorrichtung. Die verschiedenen Ausführungsformen profitieren von einem einfachen Fertigungsdesign. Der gesamte Stapel kann in Deckschichten gezüchtet werden. Nanodrähte können geätzt werden. Das einfache Fertigungsdesign macht keine komplexe vertikale Kontakttechnik erforderlich. Die verschiedenen Ausführungsformen nutzen die Beschaffenheit unterschiedlicher Oxidhalbleiter (IGZO und ITO) zum Bilden der Gate-, Kanal- und aktiven Bereiche.
  • Vorstehend wurde ein Überblick über die Merkmale mehrerer Ausführungsformen gegeben, so dass Fachleute besser die Aspekte der vorliegenden Offenbarung verstehen können. Fachleute werden zu würdigen wissen, dass sich die vorliegende Offenbarung ohne weiteres als Grundlage für den Entwurf oder die Modifikation anderer Prozesse und Strukturen zur Ausführung der gleichen Zwecke und/oder dem Erreichen der gleichen Vorteile der hierin vorgestellten Ausführungsformen verwenden lassen. Fachleute sollten auch erkennen, dass solche gleichwertigen Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen, und dass sich diverse Veränderungen, Substitutionen und Änderungen daran vornehmen lassen, ohne dass vom Geist und Umfang der vorliegenden Offenbarung abgewichen werden würde.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63031744 [0001]

Claims (20)

  1. Halbleitertransistor, umfassend: eine Kanalstruktur, die sich von einer Kontaktmetallschicht in eine erste Richtung nach oben erstreckt, umfassend: einen Kanalbereich; und zwei Source-/Drain-Bereiche, die sich auf jeweiligen Seiten des Kanalbereichs befinden, wobei der Kanalbereich und die beiden Source-/Drain-Bereiche entlang der ersten Richtung nach oben gestapelt sind; und eine Gate-Struktur, die den Kanalbereich umgibt.
  2. Transistor nach Anspruch 1, wobei eine Länge der Gate-Struktur in der ersten Richtung größer ist als eine Länge des Kanalbereichs.
  3. Transistor nach Anspruch 1 oder 2, wobei eine Länge der Kanalstruktur in der ersten Richtung größer ist als die Länge des Kanalbereichs.
  4. Transistor nach einem der vorstehenden Ansprüche, wobei der Kanalbereich Indium-Gallium-Zink-Oxid (IGZO) umfasst.
  5. Transistor nach einem der vorstehenden Ansprüche, wobei der Transistor ferner eine dielektrische Schicht umfasst, die die Kanalstruktur zwischen der Kanalstruktur und der Gate-Struktur umgibt.
  6. Transistor nach Anspruch 5, wobei die dielektrische Schicht, die Kanalstruktur und die Gate-Struktur auf einer gleichen Ebene enden, die sich orthogonal zu der ersten Richtung erstreckt.
  7. Transistor nach Anspruch 5, wobei sich die dielektrische Schicht eine Entfernung in die erste Richtung über eine Ebene hinaus erstreckt, die sich orthogonal zu der ersten Richtung erstreckt und an der die Kanalstruktur und die Gate-Struktur enden.
  8. Halbleitervorrichtung, umfassend: ein Speicherelement; und einen Transistor, der mit dem Speicherelement in Reihe geschaltet ist, wobei das Speicherelement und der Transistor entlang einer ersten Richtung nach oben gestapelt sind, wobei der Transistor umfasst: eine Kanalstruktur, umfassend: einen Kanalbereich; und zwei Source-/Drain-Bereiche, die sich auf jeweiligen Seiten des Kanalbereichs befinden, wobei der Kanalbereich und die beiden Source-/Drain-Bereiche entlang der ersten Richtung nach oben gestapelt sind; eine Gate-Struktur, die den Kanalbereich umgibt, wobei eine Länge der Gate-Struktur in der ersten Richtung größer ist als eine Länge des Kanalbereichs; eine erste Kontaktstruktur, die auf einer Bodenfläche der Kanalstruktur angeordnet und mit einem der Source-/Drain-Bereiche verbunden ist; und eine zweite Kontaktstruktur, die auf einer oberen Fläche der Kanalstruktur angeordnet und mit einem der Source-/Drain-Bereiche verbunden ist.
  9. Vorrichtung nach Anspruch 8, wobei der Kanalbereich Indium-Gallium-Zink-Oxid (IGZO) umfasst und jeder der beiden Source-/Drain-Bereiche Indium-Zinn-Oxid (ITO) umfasst.
  10. Vorrichtung nach Anspruch 8 oder 9, wobei der Transistor ferner umfasst: eine dielektrische Schicht, die die Kanalstruktur zwischen der Kanalstruktur und der Gate-Struktur umgibt; und ein Abstandshalteroxidmaterial, das die erste Kontaktstruktur von dem dielektrischen Material und der Gate-Struktur trennt.
  11. Vorrichtung nach einem der Ansprüche 8 bis 10, wobei sich die Gate-Struktur zwischen der ersten Kontaktstruktur und der zweiten Kontaktstruktur befindet.
  12. Vorrichtung nach einem der Ansprüche 8 bis 11, wobei ein Durchmesser der Kanalstruktur entlang der ersten Richtung einheitlich ist.
  13. Vorrichtung nach einem der Ansprüche 8 bis 11, wobei ein Durchmesser des Kanalbereichs entlang der ersten Richtung kleiner ist als ein Durchmesser jeder der beiden Source-/Drain-Bereiche entlang der ersten Richtung.
  14. Vorrichtung nach einem der Ansprüche 8 bis 13, wobei eine Dicke jeder der beiden Source-/Drain-Bereiche in der ersten Richtung unterschiedlich ist.
  15. Verfahren zum Bilden eines Halbleitertransistors, umfassend: Bilden einer Kontaktmetallschicht über einer ersten dielektrischen Zwischenschicht (ILD-Schicht); Abscheiden und Entfernen von Oxidhalbleiterschichten zum Bilden einer gewählten vertikalen Struktur als eine Kanalstruktur über der Kontaktmetallschicht, wobei sich die Kanalstruktur von der Kontaktmetallschicht in eine erste Richtung nach oben erstreckt und die Kanalstruktur umfasst: einen Kanalbereich; und zwei Source-/Drain-Bereiche, die sich auf jeweiligen Seiten des Kanalbereichs befinden, wobei der Kanalbereich und die beiden Source-/Drain-Bereiche entlang der ersten Richtung nach oben gestapelt sind; Abscheiden einer Abstandshalteroxidschicht, einer dielektrischen Schicht und von Gate-Material sequenziell über der Kanalstruktur; Entfernen von Gate-Material zum Bilden einer gewählten Gate-Struktur, wobei die Gate-Struktur dafür ausgelegt ist, den Kanalbereich zu umgeben; Abscheiden einer zweiten ILD-Schicht und Öffnen von Durchkontaktierungen in der zweiten ILD-Schicht zu der Gate-Struktur, Kanalstruktur und Kontaktmetallschicht; und Füllen der Durchkontaktierungen mit Metall zum Bilden von Kontaktstrukturen.
  16. Verfahren nach Anspruch 15, wobei das Entfernen von Gate-Material zum Bilden der gewählten Gate-Struktur ein Entfernen von Gate-Material zum Bilden der gewählten Gate-Struktur derart umfasst, dass eine Länge der Gate-Struktur in der ersten Richtung größer ist als eine Länge des Kanalbereichs.
  17. Verfahren nach Anspruch 15 oder 16, wobei das Abscheiden und Entfernen von Oxidhalbleiterschichten zum Bilden der gewählten vertikalen Struktur als die Kanalstruktur über der Kontaktmetallschicht ein Abscheiden und Entfernen von Oxidhalbleiterschichten zum Bilden der gewählten vertikalen Struktur als die Kanalstruktur über der Kontaktmetallschicht derart umfasst, dass eine Länge der Kanalstruktur in der ersten Richtung größer ist als die Länge des Kanalbereichs.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei der Kanalbereich Indium-Gallium-Zink-Oxid (IGZO) umfasst.
  19. Verfahren nach einem der Ansprüche 15 bis 18, wobei das Abscheiden und Entfernen von Oxidhalbleiterschichten zum Bilden der gewählten vertikalen Struktur als die Kanalstruktur über der Kontaktmetallschicht ein Abscheiden und Entfernen von Oxidhalbleiterschichten zum Bilden der gewählten vertikalen Struktur als die Kanalstruktur über der Kontaktmetallschicht derart umfasst, dass ein Durchmesser des Kanalbereichs entlang der ersten Richtung kleiner ist als ein Durchmesser jeder der beiden Source-/Drain-Bereiche entlang der ersten Richtung.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Entfernen von Gate-Material zum Bilden der gewählten Gate-Struktur ein Entfernen von Gate-Material zum Bilden der gewählten Gate-Struktur derart umfasst, dass die dielektrische Schicht, die Kanalstruktur und die Gate-Struktur an einer gleichen Ebene enden, die sich orthogonal zu der ersten Richtung erstreckt.
DE102021108598.5A 2020-05-29 2021-04-07 Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung Pending DE102021108598A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063031744P 2020-05-29 2020-05-29
US63/031,744 2020-05-29
US17/216,161 2021-03-29
US17/216,161 US11672110B2 (en) 2020-05-29 2021-03-29 Heterostructure oxide semiconductor vertical gate-all-around (VGAA) transistor and methods for making the same

Publications (1)

Publication Number Publication Date
DE102021108598A1 true DE102021108598A1 (de) 2021-12-02

Family

ID=77575106

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021108598.5A Pending DE102021108598A1 (de) 2020-05-29 2021-04-07 Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung

Country Status (5)

Country Link
US (1) US20230262953A1 (de)
KR (1) KR102554141B1 (de)
CN (1) CN113380898B (de)
DE (1) DE102021108598A1 (de)
TW (1) TWI793613B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116033735A (zh) * 2021-10-22 2023-04-28 长鑫存储技术有限公司 半导体结构及其制作方法
JP2023553023A (ja) 2021-10-22 2023-12-20 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及びその製造方法
CN114242780A (zh) * 2021-12-21 2022-03-25 北京超弦存储器研究院 氧化铟锡垂直型环栅场效应晶体管及其制备方法
US11637189B1 (en) 2022-05-07 2023-04-25 Changxin Memory Technologies, Inc. Semiconductor structure and forming method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076717B2 (en) * 2009-05-20 2011-12-13 Micron Technology, Inc. Vertically-oriented semiconductor selection device for cross-point array memory
US8890119B2 (en) * 2012-12-18 2014-11-18 Intel Corporation Vertical nanowire transistor with axially engineered semiconductor and gate metallization
KR101368191B1 (ko) * 2013-01-03 2014-02-28 한국과학기술원 수직 구조를 갖는 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법
US9343507B2 (en) * 2014-03-12 2016-05-17 Sandisk 3D Llc Dual channel vertical field effect transistor including an embedded electrode
US9478636B2 (en) * 2014-05-16 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device including source/drain contact having height below gate stack
US9209305B1 (en) * 2014-06-06 2015-12-08 Stmicroelectronics, Inc. Backside source-drain contact for integrated circuit transistor devices and method of making same
US9698261B2 (en) * 2014-06-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical device architecture
US9385195B1 (en) * 2015-03-31 2016-07-05 Stmicroelectronics, Inc. Vertical gate-all-around TFET
US10163981B2 (en) * 2016-04-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Metal landing method for RRAM technology
US10170575B2 (en) * 2016-05-17 2019-01-01 International Business Machines Corporation Vertical transistors with buried metal silicide bottom contact
US10516030B2 (en) * 2017-01-09 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Contact plugs and methods forming same
US10714400B2 (en) * 2017-08-30 2020-07-14 Micron Technology, Inc. Methods of forming semiconductor structures comprising thin film transistors including oxide semiconductors
CN111095567A (zh) * 2017-08-31 2020-05-01 美光科技公司 半导体装置、混合晶体管和相关方法
KR102333036B1 (ko) * 2017-08-31 2021-12-02 마이크론 테크놀로지, 인크 금속 산화물 반도체 디바이스의 접촉을 위한 반도체 디바이스, 트랜지스터, 및 관련된 방법
KR102316293B1 (ko) * 2017-09-18 2021-10-22 삼성전자주식회사 반도체 장치
US11145763B2 (en) * 2018-01-04 2021-10-12 Intel Corporation Vertical switching device with self-aligned contact
CN109285836B (zh) * 2018-08-28 2023-10-10 中国科学院微电子研究所 半导体存储设备及其制造方法及包括存储设备的电子设备
WO2020177048A1 (en) * 2019-03-04 2020-09-10 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices

Also Published As

Publication number Publication date
CN113380898A (zh) 2021-09-10
CN113380898B (zh) 2024-02-02
KR102554141B1 (ko) 2023-07-12
KR20210148939A (ko) 2021-12-08
US20230262953A1 (en) 2023-08-17
TW202213797A (zh) 2022-04-01
TWI793613B (zh) 2023-02-21

Similar Documents

Publication Publication Date Title
DE102016100272B4 (de) Integrierter Schaltkreis, der zumindest eine Speicherzelle mit einer Datenspeicherschicht enthält, und Verfahren zu dessen Herstellung
DE102021108598A1 (de) Heterostruktur-oxidhalbleitertransistor mit vertikalem gate-all-around (vgaa) und verfahren zu dessen herstellung
DE102021100089B4 (de) Dreidimensionale speichervorrichtung und verfahren
DE102018119672A1 (de) Techniken für mram mtj top elektrode auf metallschicht-interface mit einem abstandhalter
DE102014119172A1 (de) Verbesserung der rram-speicherung durch abscheiden einer ti-deckschicht vor einem hk-hfo
DE102019113416A1 (de) Durchkontaktierungs-Aufsetzverbesserung für Speicherbauelement
DE102019127131A1 (de) 3d-rram-zellenstruktur zur reduzierung von form- und einstellspannungen
DE102020133671A1 (de) Dreidimensionale speichervorrichtung und verfahren
DE102020124212B4 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102020128755A1 (de) Speicherarray-treppenstruktur
DE102021111163A1 (de) Ferroelektrische tunnelübergangsspeichervorrichtung, welche ein magnesiumoxid-tunnelungsdielektrikum verwendet, und verfahren zur bildung derselben
DE102020124219A1 (de) Dreidimensionale Speichervorrichtung und Verfahren
DE102020133183A1 (de) Back-end-of-line-selektor für speichervorrichtung
DE102020112783A1 (de) Nichtflüchtige speicheranordnung und herstellungstechnologie
DE102020126631B4 (de) Speicheranordnungen enthaltend Dummy-Bereiche und Verfahren zu ihrer Herstellung
DE102021110748A1 (de) Transistor, der einen wasserstoffdiffusionsbarrierefilm aufweist undverfahren zu dessen ausbildung
DE102022100084A1 (de) Zugangstransistor mit einer metalloxidsperrschicht und verfahren zu dessen herstellung
DE102021112578A1 (de) Speicherbauelement und verfahren zum bilden davon
DE102021110278A1 (de) Ferroelektrische speichervorrichtung unter verwendung von back-end-of-line(beol)-dünnschicht-zugriffstransistoren und verfahren zu deren herstellung
DE102020133522A1 (de) Speicherarray-source-/drain-elektrodenstrukturen
DE102021110537A1 (de) Stapelbarer 3D-Speicher und Verfahren zum Herstellen
DE102020105102A1 (de) Datenspeicherstruktur zur verbesserung der zuverlässigkeit von speicherzellen
DE102020104126A1 (de) Erzeugung selbstausgerichteter heizelemente für pcram
DE112020003521B4 (de) Verfahren zum bilden einer magnetischer-direktzugriffsspeicher-einheit
DE102021101648A1 (de) Halbleitervorrichtung und Verfahren zum Ausbilden derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed