JP2011199035A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2011199035A JP2011199035A JP2010064735A JP2010064735A JP2011199035A JP 2011199035 A JP2011199035 A JP 2011199035A JP 2010064735 A JP2010064735 A JP 2010064735A JP 2010064735 A JP2010064735 A JP 2010064735A JP 2011199035 A JP2011199035 A JP 2011199035A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- memory
- film
- type semiconductor
- cell unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Patterning of the switching material
- H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Abstract
【課題】整流素子における整流特性を劣化させることなく、メモリ素子へのフッ素や水素等の不純物の拡散を防止できる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第一方向に延びる導電線L2(j)と、第一方向と交差する第二方向に延びる導電線L3(i)と、導電線L2(j)と導電線L3(i)との間に直列接続された、可変抵抗膜または相変化膜17とp型半導体層及びn型半導体層を含むダイオードとから構成されるセルユニットを備える。さらに、可変抵抗膜または相変化膜17の側面に形成されたシリコン窒化膜20と、前記ダイオードの側面に形成され、シリコン窒化膜20より電荷トラップが少ないシリコン酸化膜21とを備える。
【選択図】図13A
【解決手段】半導体記憶装置は、第一方向に延びる導電線L2(j)と、第一方向と交差する第二方向に延びる導電線L3(i)と、導電線L2(j)と導電線L3(i)との間に直列接続された、可変抵抗膜または相変化膜17とp型半導体層及びn型半導体層を含むダイオードとから構成されるセルユニットを備える。さらに、可変抵抗膜または相変化膜17の側面に形成されたシリコン窒化膜20と、前記ダイオードの側面に形成され、シリコン窒化膜20より電荷トラップが少ないシリコン酸化膜21とを備える。
【選択図】図13A
Description
本発明は、可変抵抗素子または相変化素子をメモリ素子として用いる半導体記憶装置に関し、例えば抵抗変化メモリに関する。
近年、電気的に書き換え可能な不揮発性半導体記憶装置として、可変抵抗素子をメモリ素子とするReRAM(Resistive RAM)や、相変化素子をメモリ素子とするPCRAM(Phase change RAM)などの抵抗変化メモリがフラッシュメモリの後継メモリとして注目を集めている。
抵抗変化メモリでは、ビット線とワード線の各クロスポイントに、例えば可変抵抗素子とダイオード等の整流素子を積層することでセルアレイが構成できるため、セルアレイ部分の面積を増大させることなく、メモリ容量を大きくできる三次元積層メモリが形成可能である。
抵抗変化メモリは、最終的に可変抵抗素子とダイオードが積層された多数ピラーの間に酸化膜が埋め込まれた構造となる。可変抵抗素子は、電極/金属酸化物(二元系や三元系)などの可変抵抗材料/電極により構成される。
しかし、前述した構造では、その埋め込み材料となる酸化膜中から可変抵抗材料へ拡散するフッ素や水素等の不純物が可変抵抗材料の特性を劣化させる可能性がある。このため、可変抵抗材料の側面をシリコン窒化膜で覆うことにより、フッ素や水素等の不純物の拡散を抑制する構造が提案されている(例えば、特許文献1参照)。
一方、整流素子としてのシリコンダイオードの側面に接するようにシリコン窒化膜を形成した場合、逆方向電流が増大し整流素子特性の劣化を引き起こす。
本発明は、整流素子における整流特性を劣化させることなく、メモリ素子へのフッ素や水素等の不純物の拡散を防止できる半導体記憶装置を提供する。
本発明の一実施態様の半導体記憶装置は、第一方向に延びる第1導電線と、前記第一方向と交差する第二方向に延びる第2導電線と、前記第1導電線と前記第2導電線との間に直列接続された、相変化膜とp型半導体層及びn型半導体層を含むダイオードとから構成されるセルユニットと、前記相変化膜の側面に形成されたシリコン窒化膜と、前記ダイオードの側面に形成され、前記シリコン窒化膜より電荷トラップが少ない絶縁膜とを具備することを特徴とする。
本発明によれば、整流素子における整流特性を劣化させることなく、メモリ素子へのフッ素や水素等の不純物の拡散を防止できる半導体記憶装置を提供できる。
以下、図面を参照して本発明による実施形態の半導体記憶装置及びその製造方法を説明する。ここでは、半導体記憶装置として、抵抗変化メモリを例に取る。なお、本発明は以下で示される実施形態に限定されず、異なるさまざまな形態で具現される。
[1] 基本構成
本発明は、可変抵抗素子又は相変化素子をメモリ素子とする抵抗変化メモリを含む半導体記憶装置を対象とする。ここで、可変抵抗素子とは、電圧、電流、熱などにより抵抗値が変化する材料からなる素子のことであり、相変化素子とは、相変化により抵抗値やキャパシタンスなどの物性が変化する材料からなる素子のことである。
本発明は、可変抵抗素子又は相変化素子をメモリ素子とする抵抗変化メモリを含む半導体記憶装置を対象とする。ここで、可変抵抗素子とは、電圧、電流、熱などにより抵抗値が変化する材料からなる素子のことであり、相変化素子とは、相変化により抵抗値やキャパシタンスなどの物性が変化する材料からなる素子のことである。
相変化(相転移)とは以下のものを含む。
・ 金属-半導体転移、金属-絶縁体転移、金属-金属転移、絶縁体-絶縁体転移、絶縁体-半導体転移、絶縁体-金属転移、半導体-半導体転移、半導体-金属転移、半導体-絶縁体転移
・ 量子状態の相変化(金属-超伝導体転移など)
・ 常磁性体-強磁性体転移、反強磁性体-強磁性体転移、強磁性体-強磁性体転移、フェリ磁性体-強磁性体転移、これらの転移の組み合わせからなる転移
・ 常誘電体-強誘電体転移、常誘電体-焦電体転移、常誘電体-圧電体転移、強誘電体-強誘電体転移、反強誘電体-強誘電体転移、これらの転移の組み合わせからなる転移
・ 以上の転移の組み合わせからなる転移
例えば、金属、絶縁体、半導体、強誘電体、常誘電体、焦電体、圧電体、強磁性体、フェリ磁性体、螺旋磁性体、常磁性体又は反強磁性体から、強誘電強磁性体への転移、及び、その逆の転移
この定義によれば、可変抵抗素子は、相変化素子を含むことになるが、本明細書では、可変抵抗素子としては、主として、金属酸化物、金属化合物、有機物薄膜、カーボン(Carbon)、カーボンナノチューブなどからなる素子を意味するものとする。
・ 量子状態の相変化(金属-超伝導体転移など)
・ 常磁性体-強磁性体転移、反強磁性体-強磁性体転移、強磁性体-強磁性体転移、フェリ磁性体-強磁性体転移、これらの転移の組み合わせからなる転移
・ 常誘電体-強誘電体転移、常誘電体-焦電体転移、常誘電体-圧電体転移、強誘電体-強誘電体転移、反強誘電体-強誘電体転移、これらの転移の組み合わせからなる転移
・ 以上の転移の組み合わせからなる転移
例えば、金属、絶縁体、半導体、強誘電体、常誘電体、焦電体、圧電体、強磁性体、フェリ磁性体、螺旋磁性体、常磁性体又は反強磁性体から、強誘電強磁性体への転移、及び、その逆の転移
この定義によれば、可変抵抗素子は、相変化素子を含むことになるが、本明細書では、可変抵抗素子としては、主として、金属酸化物、金属化合物、有機物薄膜、カーボン(Carbon)、カーボンナノチューブなどからなる素子を意味するものとする。
また、本発明は、可変抵抗素子をメモリ素子とするReRAMや、相変化素子をメモリ素子とするPCRAMなどの抵抗変化メモリを対象とする。これらの抵抗変化メモリは、メモリセルアレイがクロスポイント型であり、三次元集積化により大きなメモリ容量を実現できると共に、DRAM並みの高速動作が可能であるからである。
クロスポイント型メモリセルアレイでは、選択されたメモリ素子のみに電流を流すために、ワード線とビット線との間にメモリ素子と整流素子とが直列に接続される。
ここで、メモリ素子の抵抗値を変化させる方法として、メモリ素子に印加される電圧の極性を変えることにより、メモリ素子の抵抗値を少なくとも第一値と第二値との間で可逆変化させる方法と、メモリ素子に印加される電圧の極性を変えずに、電圧の大きさと印加時間とを制御することにより、メモリ素子の抵抗値を少なくとも第一値と第二値との間で可逆変化させる方法とがある。
前者は、バイポーラ動作と呼ばれ、後者は、ユニポーラ動作と呼ばれる。
バイポーラ動作は、例えば、磁気ランダムアクセスメモリなどの書き込みに際して双方向電流が必要とされるメモリに採用される。また、本発明の抵抗変化メモリをバイポーラ動作させることも可能である。
なお、本発明の実施形態の抵抗変化メモリは、メモリ素子に印加される電圧の極性を変えずに、電圧の大きさと印加時間とを制御することにより、メモリ素子の抵抗値を少なくとも第一値と第二値との間で可逆変化させるユニポーラ動作を用いて説明する。
クロスポイント型メモリセルアレイを有する抵抗変化メモリ(以下、クロスポイント型抵抗変化メモリ)をユニポーラ動作させる場合、整流素子には、セット/リセット動作及び読み出し動作を正確に行うために、順バイアスが印加されたときの電流が大きく、かつ、逆バイアスが印加されたときの電流が小さく、破壊電圧が大きい、という特性が要求される。
ところで、抵抗変化メモリでは、ビット線とワード線の各クロスポイントに、メモリ素子と整流素子とから構成されるセルユニットが配置され、複数のセルユニット間に酸化膜などの層間絶縁膜が埋め込まれた構造が形成される。
このような構造では、セルユニット間に埋め込まれた酸化膜中からフッ素や水素等の不純物がメモリ素子へ拡散し、メモリ素子の特性を劣化させる可能性がある。
そこで、本発明の実施形態では、メモリ素子の側面にシリコン窒化膜を形成することにより、フッ素や水素等の不純物のメモリ素子への拡散を防止する。
一方、整流素子としてのダイオードの側面にシリコン窒化膜が形成された場合、整流素子における逆方向電流が増大し、整流素子特性の劣化を引き起こす。
そこで、さらに、本発明の実施形態では、整流素子の側面にシリコン酸化膜を形成することにより、整流素子における逆方向電流の増大を抑制する。
以上により、メモリ素子と整流素子から構成されるセルユニットとしての性能を最大限に発揮できる抵抗変化メモリを提供する。
[2] 実施形態
[2−1] 全体図
図1は、実施形態の抵抗変化メモリの主要部を示すブロック図である。
[2−1] 全体図
図1は、実施形態の抵抗変化メモリの主要部を示すブロック図である。
抵抗変化メモリ(例えば、チップ)1は、クロスポイント型メモリセルアレイ2を有する。クロスポイント型メモリセルアレイ2は、複数のメモリセルアレイの積層構造から構成される。
クロスポイント型メモリセルアレイ2の第一方向の一端には、第一制御回路3が配置され、第一方向と交差する第二方向の一端には、第二制御回路4が配置される。
第一及び第二制御回路3,4は、例えば、メモリセルアレイ選択信号に基づいて、積層された複数のメモリセルアレイのうちの一つを選択する。
第一制御回路3は、例えば、ロウアドレス信号に基づいてクロスポイント型メモリセルアレイ2のロウを選択する。また、第二制御回路4は、例えば、カラムアドレス信号に基づいてクロスポイント型メモリセルアレイ2のカラムを選択する。
第一及び第二制御回路3,4は、クロスポイント型メモリセルアレイ2内のメモリ素子に対するデータの書き込み/消去/読み出しを制御する。
第一及び第二制御回路3,4は、積層された複数のメモリセルアレイのうちの一つに対してデータの書き込み/消去/読み出しを行うこともできるし、積層された複数のメモリセルアレイのうちの二つ以上又は全てに対して同時にデータの書き込み/消去/読み出しを行うこともできる。
ここで、抵抗変化メモリ1においては、例えば、書き込みをセット、消去をリセットと称する。セット状態の抵抗値は、リセット状態の抵抗値と異なっていればよく、それより高いか又は低いかは重要ではない。
また、セット動作において、複数の抵抗値のうちの一つを選択的に書き込めるようにすれば、一つのメモリ素子が多値データ(multi-level data)を記憶する多値抵抗変化メモリを実現することもできる。
コントローラ5は、制御信号及びデータを抵抗変化メモリ1に供給する。制御信号は、コマンド・インターフェイス回路6に入力され、データは、データ入出力バッファ7に入力される。また、コントローラ5はチップ1の中に配置されていても良いし、チップ1とは別のホスト(コンピュータ)中に配置されていても良い。
コマンド・インターフェイス回路6は、制御信号に基づいて、ホスト5からのデータがコマンドデータであるか否かを判断し、コマンドデータであれば、それをデータ入出力バッファ7からステートマシーン8に転送する。
ステートマシーン8は、コマンドデータに基づいて、抵抗変化メモリ1の動作を管理する。例えば、ステートマシーン8は、ホスト5からのコマンドデータに基づいて、セット/リセット動作及び読み出し動作を管理する。
コントローラ5は、ステートマシーン8が管理するステータス情報を受け取り、抵抗変化メモリ1での動作結果を判断することも可能である。
セット/リセット動作及び読み出し動作において、コントローラ5は、アドレス信号を抵抗変化メモリ1に供給する。アドレス信号は、例えば、メモリセルアレイ選択信号、ロウアドレス信号及びカラムアドレス信号を含んでいる。
アドレス信号は、アドレスバッファ9を経由して、第一及び第二制御回路3,4に入力される。
パルスジェネレータ10は、ステートマシーン8からの命令に基づき、例えば、セット/リセット動作及び読み出し動作に必要な電圧パルス又は電流パルスを所定のタイミングで出力する。
[2−2] メモリセルアレイ
図2は、実施形態におけるクロスポイント型メモリセルアレイの斜視図である。
図2は、実施形態におけるクロスポイント型メモリセルアレイの斜視図である。
クロスポイント型メモリセルアレイ2は、半導体基板(例えば、シリコン基板)11上に配置される。なお、クロスポイント型メモリセルアレイ2と半導体基板11の間には、MOSトランジスタ等の回路素子や絶縁膜が挟まれていても良い。
図2では、一例として、クロスポイント型メモリセルアレイ2が、第三方向(半導体基板11の主平面に垂直な方向)に積層された4つのメモリセルアレイM1,M2,M3,M4から構成される場合を示しているが、積層されるメモリセルアレイの数は、2つ以上であればよい。
メモリセルアレイM1は、第一及び第二方向にアレイ状に配置された複数のセルユニットCU1から構成される。
同様に、メモリセルアレイM2は、アレイ状に配置された複数のセルユニットCU2から構成され、メモリセルアレイM3は、アレイ状に配置された複数のセルユニットCU3から構成され、メモリセルアレイM4は、アレイ状に配置された複数のセルユニットCU4から構成される。
セルユニットCU1,CU2,CU3,CU4は、それぞれ、直列接続されるメモリ素子と整流素子(非オーミック素子)とから構成される。
また、半導体基板11上には、半導体基板11側から順に、導電線L1(j−1),L1(j),L1(j+1)、導電線L2(i−1),L2(i),L2(i+1)、導電線L3(j−1),L3(j),L3(j+1)、導電線L4(i−1),L4(i),L4(i+1)、導電線L5(j−1),L5(j),L5(j+1)が配置される。
半導体基板11側から奇数番目の導電線、即ち、導電線L1(j−1),L1(j),L1(j+1)、導電線L3(j−1),L3(j),L3(j+1)及び導電線L5(j−1),L5(j),L5(j+1)は、第二方向に延びる。
半導体基板11側から偶数番目の導電線、即ち、導電線L2(i−1),L2(i),L2(i+1)及び導電線L4(i−1),L4(i),L4(i+1)は、第一方向に延びる。
これら導電線は、ワード線又はビット線として機能する。
最も下の第一番目のメモリセルアレイM1は、第一番目の導電線L1(j−1),L1(j),L1(j+1)と第二番目の導電線L2(i−1),L2(i),L2(i+1)との間に配置される。メモリセルアレイM1に対するセット/リセット動作及び読み出し動作では、導電線L1(j−1),L1(j),L1(j+1)及び導電線L2(i−1),L2(i),L2(i+1)の一方をワード線とし、他方をビット線として機能させる。
メモリセルアレイM2は、第二番目の導電線L2(i−1),L2(i),L2(i+1)と第三番目の導電線L3(j−1),L3(j),L3(j+1)との間に配置される。メモリセルアレイM2に対するセット/リセット動作及び読み出し動作では、導電線L2(i−1),L2(i),L2(i+1)及び導電線L3(j−1),L3(j),L3(j+1)の一方をワード線とし、他方をビット線として機能させる。
メモリセルアレイM3は、第三番目の導電線L3(j−1),L3(j),L3(j+1)と第四番目の導電線L4(i−1),L4(i),L4(i+1)との間に配置される。メモリセルアレイM3に対するセット/リセット動作及び読み出し動作では、導電線L3(j−1),L3(j),L3(j+1)及び導電線L4(i−1),L4(i),L4(i+1)の一方をワード線とし、他方をビット線として機能させる。
メモリセルアレイM4は、第四番目の導電線L4(i−1),L4(i),L4(i+1)と第五番目の導電線L5(j−1),L5(j),L5(j+1)との間に配置される。メモリセルアレイM4に対するセット/リセット動作及び読み出し動作では、導電線L4(i−1),L4(i),L4(i+1)及び導電線L5(j−1),L5(j),L5(j+1)の一方をワード線とし、他方をビット線として機能させる。
[2−3] セルユニット
図3は、実施形態における二つのメモリセルアレイ内のセルユニットの斜視図である。
図3は、実施形態における二つのメモリセルアレイ内のセルユニットの斜視図である。
ここでは、例えば、図2における二つのメモリセルアレイM1、M2内のセルユニットCU1,CU2を示す。この場合、図2における二つのメモリセルアレイM3,M4内のセルユニットの構成は、図2における二つのメモリセルアレイM1、M2内のセルユニットの構成と同じになる。
セルユニットCU1,CU2は、それぞれ、直列に接続されるメモリ素子と整流素子とから構成される。
メモリ素子と整流素子の接続関係については、様々なパターンが存在する。
但し、一つのメモリセルアレイ内の全てのセルユニットについては、メモリ素子と整流素子の接続関係が同じであることが必要である。
図4及び図5は、実施形態におけるメモリ素子と整流素子の接続関係を示している。
一つのセルユニットにおいて、メモリ素子と整流素子の接続関係は、メモリ素子と整流素子の位置関係が2通り、整流素子の向きが2通りで、合計4通り存在する。従って、二つのメモリセルアレイ内のセルユニットに関して、メモリ素子と整流素子の接続関係のパターンは、16通り(4通り×4通り)存在する。
図4及び図5のa〜pは、この16通りの接続関係を表している。
セルユニットCU1,CU2において、図面上、下側が半導体基板側である。
本発明の実施形態は、これら16通りの接続関係の全てに対して適用可能であるが、以下の説明では、主としてaの接続関係を例にする。
[2−4] 第一及び第二制御回路のレイアウト
図6及び図7は、実施形態における第一及び第二制御回路のレイアウトの第一例を示している。
図6及び図7は、実施形態における第一及び第二制御回路のレイアウトの第一例を示している。
図2で示した、メモリセルアレイM1,M2,M3,M4のいずれか1層に相当するメモリセルアレイMsは、図6に示すように、アレイ状に配置される複数のセルユニットCUsから構成される。セルユニットCUsの一端は、導電線Ls(j−1),Ls(j),Ls(j+1)に接続され、その他端は、導電線Ls+1(i−1),Ls+1(i),Ls+1(i+1)に接続される。
メモリセルアレイMs+1は、図7に示すように、アレイ状に配置される複数のセルユニットCUs+1から構成される。セルユニットCUs+1の一端は、導電線Ls+1(i−1),Ls+1(i),Ls+1(i+1)に接続され、その他端は、導電線Ls+2(j−1),Ls+2(j),Ls+2(j+1)に接続される。
但し、sは、1,3,5,7,…とする。
導電線Ls+1(i−1),Ls+1(i),Ls+1(i+1)の第一方向の一端には、スイッチ素子SW1を介して第一制御回路3が接続される。スイッチ回路SW1は、例えば、制御信号φs+1(i−1),φs+1(i),φs+1(i+1)により制御されるNチャネルFET(field effect transistor)から構成される。
導電線Ls(j−1),Ls(j),Ls(j+1)の第二方向の一端には、スイッチ素子SW2を介して第二制御回路4が接続される。スイッチ回路SW2は、例えば、制御信号φs(j−1),φs(j),φs(j+1)により制御されるNチャネルFETから構成される。
導電線Ls+2(j−1),Ls+2(j),Ls+2(j+1)の第二方向の一端には、スイッチ素子SW2を介して第二制御回路4が接続される。スイッチ回路SW2は、例えば、制御信号φs+2(j−1),φs+2(j),φs+2(j+1)により制御されるNチャネルFETから構成される。
図8は、実施形態における第一及び第二制御回路のレイアウトの第二例を示している。
第二例のレイアウトが第一例のレイアウトと異なる点は、メモリセルアレイMs,Ms+1,Ms+2,Ms+3の第一方向の両端に、それぞれ第一制御回路3が配置され、かつ、メモリセルアレイMs,Ms+1,Ms+2,Ms+3の第二方向の両端に、それぞれ第二制御回路4が配置されることにある。
但し、sは、1,5,9,13,…とする。
導電線Ls+1(i−1),Ls+1(i),Ls+1(i+1)の第一方向の両端には、それぞれスイッチ素子SW1を介して第一制御回路3が接続される。スイッチ回路SW1は、例えば、制御信号φs+1(i−1),φs+1(i),φs+1(i+1),φs+3(i−1),φs+3(i),φs+3(i+1)により制御されるNチャネルFETから構成される。
導電線Ls(j−1),Ls(j),Ls(j+1)の第二方向の両端には、それぞれスイッチ素子SW2を介して第二制御回路4が接続される。スイッチ回路SW2は、例えば、制御信号φs(j−1),φs(j),φs(j+1),φs+2(j−1),φs+2(j),φs+2(j+1)により制御されるNチャネルFETから構成される。
[2−5] 動作
上述の抵抗変化メモリの動作について説明する。
上述の抵抗変化メモリの動作について説明する。
図9は、実施形態における二つのメモリセルアレイの斜視図である。
メモリセルアレイM1は、図2のメモリセルアレイM1に相当し、メモリセルアレイM2は、図2のメモリセルアレイM2に相当する。
セルユニットCU1,CU2内のメモリ素子及び整流素子の接続関係は、図4のaに相当する。
A. セット動作
まず、メモリセルアレイM1内の選択セルユニットCU1-selに対して書き込み(セット)動作を行う場合について説明する。
まず、メモリセルアレイM1内の選択セルユニットCU1-selに対して書き込み(セット)動作を行う場合について説明する。
選択セルユニットCU1-selの初期状態は、消去(リセット)状態である。
また、リセット状態を高抵抗状態(100kΩ〜1MΩ)とし、セット状態を低抵抗状態(1KΩ〜10kΩ)とする。
選択された導電線L2(i)を高電位側の電源電位Vddに接続し、選択された導電線L1(j)を低電位側の電源電位Vssに接続する。
また、半導体基板側から一番目の導電線のうち、選択された導電線L1(j)以外の残りの非選択の導電線L1(j−1),L1(j+1)を電源電位Vddに接続する。半導体基板側から二番目の導電線のうち、選択された導電線L2(i)以外の残りの非選択の導電線L2(i+1)を電源電位Vssに接続する。
さらに、半導体基板側から三番目の非選択の導電線L3(j−1),L3(j),L3(j+1)を電源電位Vssに接続する。
この時、選択セルユニットCU1-sel内の整流素子(ダイオード)には、順バイアスが印加されるため、定電流源からのセット電流I-setが選択セルユニットCU1-selに流れ、選択セルユニットCU1-sel内のメモリ素子の抵抗値が高抵抗状態から低抵抗状態に変化する。
ここで、セット動作時において、選択セルユニットCU1-sel内のメモリ素子には、1〜2Vの電圧を印加し、そのメモリ素子(高抵抗状態)に流すセット電流I-setの電流密度としては、1×105〜1×107A/cm2の範囲内の値にする。
一方、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、非選択の導電線L1(j−1),L1(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、非選択の導電線L2(i)と非選択の導電線L3(j−1),L3(j),L3(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
従って、セルユニット内の整流素子には、逆バイアスが印加されたときの電流が十分に小さく、かつ、破壊電圧が十分に大きい、という特性が要求される。
B. リセット動作
次に、メモリセルアレイM1内の選択セルユニットCU1-selに対して消去(リセット)動作を行う場合について説明する。
次に、メモリセルアレイM1内の選択セルユニットCU1-selに対して消去(リセット)動作を行う場合について説明する。
選択された導電線L2(i)を高電位側の電源電位Vddに接続し、選択された導電線L1(j)を低電位側の電源電位Vssに接続する。
また、半導体基板側から一番目の導電線のうち、選択された導電線L1(j)以外の残りの非選択の導電線L1(j−1),L1(j+1)を電源電位Vddに接続する。半導体基板側から二番目の導電線のうち、選択された導電線L2(i)以外の残りの非選択の導電線L2(i+1)を電源電位Vssに接続する。
さらに、半導体基板側から三番目の非選択の導電線L3(j−1),L3(j),L3(j+1)を電源電位Vssに接続する。
この時、選択セルユニットCU1-sel内の整流素子(ダイオード)には、順バイアスが印加されるため、定電流源からのリセット電流I-resetが選択セルユニットCU1-selに流れ、選択セルユニットCU1-sel内のメモリ素子の抵抗値が低抵抗状態から高抵抗状態に変化する。
ここで、リセット動作時において、選択セルユニットCU1-sel内のメモリ素子には、1〜3Vの電圧を印加し、そのメモリ素子(低抵抗状態)に流すリセット電流I-resetの電流密度としては、1×103〜1×106A/cm2の範囲内の値にする。
一方、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、非選択の導電線L1(j−1),L1(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
同様に、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、非選択の導電線L2(i)と非選択の導電線L3(j−1),L3(j),L3(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
従って、セルユニット内の整流素子には、逆バイアスが印加されたときの電流が十分に小さく、かつ、破壊電圧が十分に大きい、という特性が要求される。
尚、セット電流I-setとリセット電流I-resetとは互いに異なる。また、それらを生成するために選択セルユニットCU1-sel内のメモリ素子に印加する電圧値は、メモリ素子を構成する材料に依存する。
C. 読み出し動作
次に、メモリセルアレイM1内の選択セルユニットCU1-selに対して読み出し動作を行う場合について説明する。
次に、メモリセルアレイM1内の選択セルユニットCU1-selに対して読み出し動作を行う場合について説明する。
選択された導電線L2(i)を高電位側の電源電位Vddに接続し、選択された導電線L1(j)を低電位側の電源電位Vssに接続する。
また、半導体基板側から一番目の導電線のうち、選択された導電線L1(j)以外の残りの非選択の導電線L1(j−1),L1(j+1)を電源電位Vddに接続する。半導体基板側から二番目の導電線のうち、選択された導電線L2(i)以外の残りの非選択の導電線L2(i+1)を電源電位Vssに接続する。
さらに、半導体基板側から三番目の非選択の導電線L3(j−1),L3(j),L3(j+1)を電源電位Vssに接続する。
この時、選択セルユニットCU1-sel内の整流素子(ダイオード)には、順バイアスが印加されるため、定電流源からの読み出し電流I-readが選択セルユニットCU1-sel内のメモリ素子(高抵抗状態又は低抵抗状態)に流れる。
従って、例えば、メモリ素子に読み出し電流I-readが流れているときのセンスノードの電位変化を検出することにより、そのメモリ素子のデータ(抵抗値)を読み出すことができる。
ここで、読み出し電流I-readの値は、読み出し時にメモリ素子の抵抗値が変化しないように、セット電流I-setの値及びリセット電流I-resetの値よりも十分に小さいことが必要である。
読み出し時にも、セット/リセット時と同様に、メモリセルアレイM1内の非選択セルユニットCU1-unselのうち、非選択の導電線L1(j−1),L1(j+1)と非選択の導電線L2(i+1)との間に接続されるセルユニット内の整流素子(ダイオード)には、逆バイアスが印加される。
また、メモリセルアレイM2内の非選択セルユニットCU2-unselのうち、非選択の導電線L2(i)と非選択の導電線L3(j−1),L3(j),L3(j+1)との間に接続されるセルユニット内の整流素子(ダイオード)にも、逆バイアスが印加される。
従って、セルユニット内の整流素子には、逆バイアスが印加されたときの電流が十分に小さく、かつ、破壊電圧が十分に大きい、という特性が要求される。
[2−6] メモリ素子及び整流素子
本発明の実施形態の抵抗変化メモリに使用されるセルユニット(メモリ素子及び整流素子)について詳細に説明する。セルユニット内のメモリ素子と整流素子との接続関係については、図4のaを例にとる。
本発明の実施形態の抵抗変化メモリに使用されるセルユニット(メモリ素子及び整流素子)について詳細に説明する。セルユニット内のメモリ素子と整流素子との接続関係については、図4のaを例にとる。
図10は、実施形態における1つのセルユニットの構造を示す斜視図である。
第一方向に延びる導電線L2(i)上には、電極層12、n型半導体層13、真性(intrinsic)半導体層14、p型半導体層15、及び電極層16が順に積層されている。
真性半導体層14は、不純物がドープされない半導体層、又は真性キャリア密度に対して無視できる程度の極微量の不純物を含む半導体層のことである。すなわち、真性半導体層とは、伝導電子密度と正孔密度とが等しい半導体、理想的には、不純物を全く含まない半導体として定義されるが、極微量のp型不純物又はn型不純物を含む場合であっても、その濃度が真性キャリア密度に対してはるかに低いとみなされるときは、真性半導体層として取り扱うものとする。
整流素子としてのシリコンp-i-nダイオードD-pinは、n型半導体層13、真性半導体層14、及びp型半導体層15から構成される。
電極層16上には、可変抵抗素子又は相変化素子からなるメモリ素子17、及び電極層18が順に積層されている。記憶素子としてのメモリセルMCは電極層16、メモリ素子17、及び電極層18から構成される。
さらに、電極層18上にはマスク材19が配置され、マスク材19上には第一方向と交差する第二方向に延びる導電線L3(j)が配置される。マスク材19は、これらの層12〜18を形成する工程でマスクとして使用されるものであり、形成されない場合もある。
A. 比較例
図10に示したセルユニットが基板上に複数配置され、セルユニット間に層間絶縁膜、例えばシリコン酸化膜が埋め込まれた構造が形成される。このような構造では、シリコン酸化膜中からフッ素や水素等の不純物がメモリ素子17に拡散し、メモリ素子17の特性を劣化させる可能性がある。
図10に示したセルユニットが基板上に複数配置され、セルユニット間に層間絶縁膜、例えばシリコン酸化膜が埋め込まれた構造が形成される。このような構造では、シリコン酸化膜中からフッ素や水素等の不純物がメモリ素子17に拡散し、メモリ素子17の特性を劣化させる可能性がある。
このため、メモリ素子17の側面をシリコン窒化膜で覆うことにより、フッ素や水素等の不純物がメモリ素子17へ拡散するのを防止する構造が用いられる。
しかし、整流素子、すなわちp-i-nダイオードD-pin(n型半導体層13、真性半導体層14及びp型半導体層15)の側面に接するようにシリコン窒化膜を形成した場合、逆方向電流が増大し、整流素子の整流特性が劣化する。図11に、整流素子側面のシリコン窒化膜の有無による逆方向電流の変化を示す。図11の縦軸はデータの分散値であり、横軸は電流をログスケールで表示している。ここで、整流素子の側面に接するようにシリコン窒化膜を形成した場合、整流素子の側面にシリコン窒化膜を形成しない場合に比べて逆方向電流が増えることが解る。すなわち、整流素子の半導体層とシリコン窒化膜の界面の欠陥を通じて、逆方向電流が増加してしまう。
B. 実施形態
本発明の実施形態では、メモリ素子17の側面のみにシリコン窒化膜を形成し、整流素子の側面に接するようにシリコン窒化膜を形成しない。これにより、フッ素や水素等の不純物がメモリ素子17へ拡散するのを防ぐとともに、整流素子における逆方向電流の増大を抑制する。
本発明の実施形態では、メモリ素子17の側面のみにシリコン窒化膜を形成し、整流素子の側面に接するようにシリコン窒化膜を形成しない。これにより、フッ素や水素等の不純物がメモリ素子17へ拡散するのを防ぐとともに、整流素子における逆方向電流の増大を抑制する。
以下に、実施形態のセルユニットの構造を詳細に説明する。
図12は、実施形態におけるメモリ素子及び整流素子から構成されたセルユニットを上面から見た図である。図13Aは、図12におけるXIII−XIII線に沿ったセルユニットの断面図である。図12に示すように、導電線L2(i)と導電層L3(j)の交点に、セルユニットCU2が配置されている。ここで、セルユニットCU2を囲むようにシリコン窒化膜20が配置されている。正確に言えば、セルユニットCU2のメモリセルMCを囲むようにシリコン窒化膜20が配置されている。
図13Aに示すように、第一方向に延びる導電線L2(i)上には、電極層12、n型半導体層13、真性(intrinsic)半導体層14、及びp型半導体層15が順に積層されている。整流素子としてのシリコンp-i-nダイオードD-pinは、n型半導体層13、真性半導体層14、及びp型半導体層15から構成される。
n型半導体層13内に含まれるn型不純物の濃度は、1×1020atoms/cm3以上に設定される。また、p型半導体層15内に含まれるp型不純物の濃度は、1×1020atoms/cm3以上に設定される。不純物の濃度を1×1020atoms/cm3以上に設定することにより、順方向電流を稼ぎつつ、逆方向バイアス時のリーク電流を減らすことができる。
また、n型半導体層13は膜厚20nm以下、真性半導体層14は膜厚60〜120nm以上、p型半導体層15は膜厚20nm以下である。
p型半導体層15上には、電極層16、可変抵抗素子又は相変化素子からなるメモリ素子(RE)17、及び電極層18が順に積層されている。さらに、電極層18上にはマスク材19が配置され、マスク材19上には第一方向と交差する第二方向に延びる導電線L3(j)が配置される。
メモリ素子17の側面、電極層16,18の側面、及びマスク材19の側面には、側壁膜としてのシリコン窒化膜20が形成されている。シリコン窒化膜20の底面は、p型半導体層15の上面に接触している。シリコン窒化膜20の膜厚は10nm以下である。なお、図13Aに示したように、シリコン窒化膜20は、ダイオードの側面、すなわちn型半導体層13、真性半導体層14、及びp型半導体層15の側面に接するように形成されていない。
言い換えると、シリコン窒化膜20は、電極層16、メモリ素子17、電極層18、及びマスク材19の側面を覆うように形成されている。シリコン窒化膜20はp型半導体層15上に配置され、シリコン窒化膜20の底面はダイオードの上面、すなわちp型半導体層15の上面に接触している。ここで、シリコン窒化膜20の底面は少なくともメモリ素子17の底面以下であれば、塗布系絶縁膜21からフッ素や水素等の不純物がメモリ素子17へ拡散するのを防止できる。
また、n型半導体層13、真性半導体層14、及びp型半導体層15の側面は、シリコン窒化膜20の側面に対してセルフアラインに形成されている。このため、n型半導体層13、真性半導体層14、及びp型半導体層15の側面は、シリコン窒化膜20の側面とほぼ一致している。
第一方向及第二方向に平行な面、すなわちメモリ素子17の膜面に平行な面にてメモリ素子17及びダイオードを切断したとき、メモリ素子17の断面積はダイオードの断面積よりも小さい。
また、第一方向及第二方向に平行な面にて、メモリ素子17及びメモリ素子17の側面上のシリコン窒化膜20とダイオードD−pinの境界で切断したとき、メモリ素子17及びシリコン窒化膜20の断面積はダイオードD-pinの断面積とほぼ同じである。これは、前述したように、メモリ素子17の側面上のシリコン窒化膜(側壁膜)20の側面に対して、n型半導体層13、真性半導体層14、及びp型半導体層15の側面が、セルフアラインに形成されているためである。
セルユニットの周囲、すなわちシリコン窒化膜20の側面、及びダイオードの側面には、層間絶縁膜、例えば塗布系絶縁膜21が形成されている。塗布系絶縁膜21は、複数配置されたセルユニット間を分離している。塗布系絶縁膜21は、例えば、塗布により形成されるシリコン酸化膜系の絶縁膜、ポリシラザンなどからなる。
図13Aに示した構造を有するセルユニットでは、メモリ素子17の側面にシリコン窒化膜20が形成されているため、塗布系絶縁膜21からフッ素や水素等の不純物がメモリ素子17へ拡散するのを防止できる。
一方、整流素子(p-i-nダイオード)の側面にはシリコン窒化膜20が形成されていないため、整流素子の側面にシリコン窒化膜を直接形成した際に起きる逆方向電流の増大を抑制できる。整流素子の側面には、シリコン窒化膜20より電荷トラップが少ない絶縁膜、例えばシリコン酸化膜系の絶縁膜で覆われていることが好ましい。また、塗布系絶縁膜21に電荷トラップが多い材料を用いる場合は、図13Bに示すように塗布系絶縁膜21と整流素子の間に、整流素子の側面に接するように電荷トラップの少ないシリコン酸化膜SOを形成することで得られる。
以上により、セルユニットとしての性能を最大限に発揮することが可能となる。
また、図14Aに実施形態の変形例を示す。
図14Aは、メモリ素子17の側壁膜としてのシリコン窒化膜20の底面が、ダイオードの上面より低く形成された場合を示す。すなわち、メモリ素子17の側面に形成されたシリコン窒化膜20の底面が、p型半導体層15の上面からその内部まで入り込んでいる場合を示す。ここで、シリコン窒化膜20の底面は、p型半導体層15の上面よりも低く、p型半導体層15の下面よりも高い。
図14Aに示した変形例においても、図13Aに示した実施形態と同様の効果を有する。さらに、この変形例では、シリコン窒化膜20のセルユニットCUを覆う面積が増えることにより、効果的に塗布系絶縁膜21からフッ素や水素等の不純物がメモリ素子17へ拡散するのを防止できる。
また、図14Bに示すように、図13Bと同様に、布系酸化膜21と整流素子の間に、整流素子の側面に接するようにシリコン酸化膜SOを形成することも可能である。
[2−7] セルユニットの製造方法
本発明の実施形態のセルユニットの製造方法について説明する。ここでは、半導体基板11上に形成されるセルユニットCU1の製造方法を述べる。
本発明の実施形態のセルユニットの製造方法について説明する。ここでは、半導体基板11上に形成されるセルユニットCU1の製造方法を述べる。
図15は、実施形態のセルユニットの構造を上面からみた図である。図16乃至図22は、それぞれ図15におけるXVI−XVI線に沿った断面図であり、図23乃至図28は、それぞれ図15におけるXXIII−XXIII線に沿った断面図である。なお、図15は完成したセルユニットの平面を示しており、図16乃至図28に示す製造工程の断面図とは必ずしも一致しない。
まず、図16に示すように、例えばCVD(chemical vapor deposition)により、半導体基板11上に第1導電層(例えば、タングステン)L1を形成する。なお、第1導電層L1と半導体基板11の間には、MOSトランジスタ等の回路素子や絶縁膜が形成されていても良い。
次に、図17に示すように、例えばCVDあるいはスパッタにより、第1導電層L1上に電極層(例えば、窒化チタン)12を形成する。
さらに、例えばCVDにより、電極層12上にn型不純物、例えばリン(P)もしくは砒素(As)をドープしたn型半導体層13を形成する。第1導電層L1上に形成された電極層12は、第1導電層L1とn型半導体層13とが反応するのを防止する。
続いて、例えばCVDにより、n型半導体層13上に真性半導体層14を形成する。さらに、例えばCVDにより、真性半導体層14上にp型不純物、例えばホウ素(B)をドープしたp型半導体層15を形成する。
ここで、n型半導体層13内に含まれるn型不純物の濃度は、1×1020atoms/cm3以上に設定される。また、p型半導体層15内に含まれるp型不純物の濃度は、1×1020atoms/cm3以上に設定される。不純物の濃度を1×1020atoms/cm3以上に設定することにより、これらにより形成されるダイオードの順方向電流を稼ぎつつ、逆方向バイアス時のリーク電流を減らすことができる。
n型半導体層13は膜厚20nm以下、真性半導体層14は膜厚60〜120nm以上、p型半導体層15は膜厚20nm以下である。
次に、図18に示すように、例えばCVDあるいはスパッタにより、p型半導体層15上に電極層(例えば、窒化チタン)16を形成する。さらに、例えばCVDにより、電極層16上にメモリ素子(可変抵抗素子または相変化素子)となる可変抵抗膜または相変化膜17を形成する。
さらに、例えばCVDあるいはスパッタにより、可変抵抗膜または相変化膜17上に電極層(例えば、窒化チタン)18を形成する。さらに、例えばCVDにより、電極層18上にマスク材(例えば、タングステン)19を形成する。
その後、リソグラフィ法及び異方性エッチング(例えば、RIE(reactive ion etching))により、レジストパターン及びマスク材19をエッチング時のマスクとして用い、図19に示すように、マスク材19、電極層18、可変抵抗膜または相変化膜17、及び電極層16を順次エッチングする。
これにより、マスク材19、電極層18、可変抵抗膜または相変化膜17、及び電極層16は、第二方向に延びるラインパターンとなる。ここで、図14Aに示す形状を製造する場合は、さらにエッチングを進め、p型半導体層15の上部の一部を取り除く。この場合のエッチングはマスク材19で覆われていない電極層16を完全に除去するためのオーバーエッチングを使用しても良い。その結果、工程を簡略化することができる。
次に、例えばCVDにより、図19に示した構造上、すなわちマスク材19上及びp型半導体層15上にシリコン窒化膜20を形成する。このとき、シリコン窒化膜20の膜厚は10nm以下である。ここで、p型半導体層15の上部の一部を取り除いた場合には、シリコン窒化膜20の底面が、p型半導体層15の上面からその内部まで入り込むことになる。
続いて、異方性エッチング(例えば、RIE)により、シリコン窒化膜20をエッチングして、図20に示すように、可変抵抗膜または相変化膜17の側面、電極層16,18の側面、及びマスク材19の第一方向に露出した側面にシリコン窒化膜20を残す。すなわち、可変抵抗膜または相変化膜17の第一方向の側面に、側壁膜としてのシリコン窒化膜20を形成する。
続いて、図21に示すように、マスク材19及びシリコン窒化膜20をマスクとして用い、異方性エッチング(例えば、RIE)により、p型半導体層15、真性導体層14、n型半導体層13、電極層12、及び第1導電層L1を順次エッチングする。これにより、第1導電層L1は第二方向に延びる導電線L1(j)となり、さらに導電線L1(j)上にはセルユニットCU1の第一方向の側面が形成される。導電線L1(j)は、例えばワード線(もしくはビット線)となる。
ここで、図13Bに示す形状を製造する場合は、シリコン酸化膜をリコン窒化膜20上と、p型半導体層15、真性半導体層14、n型半導体層13、電極層12、及び導電線L1(j)の側面に形成し、異方性エッチングにより、シリコン酸化膜をリコン窒化膜20上と、p型半導体層15、真性半導体層14、n型半導体層13、電極層12、及び導電線L1(j)の側面に残存させる。
次に、例えばスピンコートにより、図22に示すように、セルユニットCU1の第一方向の側面上に、層間絶縁膜、例えば塗布系絶縁膜21を形成する。すなわち、シリコン窒化膜20上と、p型半導体層15、真性半導体層14、n型半導体層13、電極層12、及び導電線L1(j)の側面に塗布系絶縁膜21を形成する。言い換えると、複数の、図21に示した構造間に塗布系絶縁膜21を埋め込む。塗布系絶縁膜21は、例えば塗布により形成されるシリコン酸化膜系の絶縁膜、ポリシラザンなどからなる。
さらに、例えばCMPにより、塗布系絶縁膜21の上面を平坦化し、塗布系絶縁膜21の上面とマスク材19の上面とが、第三方向のほぼ同じ位置に配置されるようにする。このときのXXIII−XXIII線に沿った断面を図23に示す。
次に、マスク材19をさらに堆積させ、マスク材19を第1方向に延びるラインパターンに形成する。このマスク材19をマスクとして、リソグラフィ法及び異方性エッチング(例えば、RIE)により、図24に示すように、塗布系絶縁膜21、電極層18、可変抵抗膜または相変化膜17、及び電極層16を順次エッチングする。その結果、電極層18、可変抵抗膜または相変化膜17、及び電極層16が第二方向において互いに分離される
さらに、例えばCVDにより、図24に示した構造上、すなわちマスク材19上及びp型半導体層15上にシリコン窒化膜20を形成する。このとき、シリコン窒化膜20の膜厚は10nm以下である。
さらに、例えばCVDにより、図24に示した構造上、すなわちマスク材19上及びp型半導体層15上にシリコン窒化膜20を形成する。このとき、シリコン窒化膜20の膜厚は10nm以下である。
続いて、異方性エッチング(例えば、RIE)により、シリコン窒化膜20をエッチングして、図25に示すように、可変抵抗膜または相変化膜17の側面、電極層16,18の側面、及びマスク材19の第二方向に露出した側面にシリコン窒化膜20を残す。すなわち、可変抵抗膜または相変化膜17の第二方向の側面に、側壁膜としてのシリコン窒化膜20を形成する。
続いて、図26に示すように、マスク材19及びシリコン窒化膜20をマスクとして用い、異方性エッチング(例えば、RIE)により、p型半導体層15、真性導体層14、n型半導体層13、及び電極層12を順次エッチングする。
これにより、導電線L1(j)上には、セルユニットCU1の第二方向の側面が形成される。この結果、導電線L1(j)上には、可変抵抗膜または相変化膜17及びダイオードから構成されたピラー形状のセルユニットCU1が形成される。さらに、可変抵抗膜または相変化膜17の全ての側面のみに、シリコン窒化膜20が形成された構造とすることができる。
ここで、図13Bに示すメモリセルを製造する場合は、シリコン酸化膜をリコン窒化膜20上と、p型半導体層15、真性半導体層14、n型半導体層13、電極層12、及び導電線L1(j)の側面に形成し、異方性エッチングにより、シリコン酸化膜をリコン窒化膜20上と、p型半導体層15、真性半導体層14、n型半導体層13、電極層12、及び導電線L1(j)の側面に残存させる。
次に、例えばスピンコートにより、図27に示すように、セルユニットCU1の第二方向の側面上に、層間絶縁膜、例えば塗布系絶縁膜21を形成する。すなわち、シリコン窒化膜20上と、p型半導体層15、真性半導体層14、n型半導体層13、及び電極層12の側面に塗布系絶縁膜21を形成する。言い換えると、複数の、図26に示した構造間に塗布系絶縁膜21を埋め込む。
さらに、例えばCMPにより、塗布系絶縁膜21の上面を平坦化し、塗布系絶縁膜21の上面とマスク材19の上面とが、第三方向のほぼ同じ位置に配置されるようにする。
その後、図28に示すように、マスク材19上に、第一方向に延びる導電線L2(i)を形成する。導電線L2(i)は、例えばビット線(もしくはワード線)となる。
以上の工程により、実施形態のセルユニットCU1が製造される。さらに、以上の工程を繰り返すことにより、三次元クロスポイント型メモリセルアレイを製造することができる。
前述した製造方法によりセルユニットを形成すれば、メモリ素子となる可変抵抗膜または相変化膜17の側面のみにシリコン窒化膜を形成できる。
なお、前述した製造方法において、導電線L2(i)の形成は、セルユニットCU1上に形成されるセルユニットCU2の第二方向の側面を形成する工程を用いて行ってもよい。また、マスク材19を残す例を示したが、このマスク材19はエッチング工程後に除去してもよい。
さらに、セルユニットCU1の側面上に、塗布により塗布系絶縁膜21を形成したが、CVDによりシリコン酸化膜を形成してもよい。
また、前述したn型半導体層13、真性半導体層14及びp型半導体層15は、エピタキシャル成長により、アモルファスシリコンとして形成することも可能である。本実施形態によれば、従来構造よりも逆方向電流を減らすことができるため、エピタキシャルシリコンよりも逆方向電流が多く流れるアモルファスシリコンを用いることが可能となる。一方、シリコンをエピタキシャル成長により形成する場合は、導電線L1(j)及び電極層12などを開口してシリコン基板を露出させておき、このシリコン基板上にアモルファスシリコンを堆積させ、熱を加えることによりエピタキシャル化させるなどの方法が用いられる。ここで、整流素子にアモルファスシリコンを用いることによりエピタキシャルシリコンを成長させるために必要な熱工程が不要となる。その結果、熱によるメモリ素子へのフッ素や水素等の不純物の拡散を減らすことができる。
ダイオードを構成するn型半導体層13、真性半導体層14及びp型半導体層15をエピタキシャル成長により形成すれば、CVDによりダイオードを形成した場合と比べて、ダイオードの整流特性が良好となる。
[2−8] 材料例
以下に、セルユニットに使用される材料例を説明する。
以下に、セルユニットに使用される材料例を説明する。
p-i-nダイオードを構成するp型半導体層、真性半導体層及びn型半導体層は、ぞれぞれ、Si、SiGe、SiC、Ge、C、GaAs、酸化物半導体、窒化物半導体、炭化物半導体及び硫化物半導体のグループから選択される。
p型半導体層(陽極層)は、p型Si、TiO2、ZrO2、InZnOx、ITO、Sbを含むSnO2、Alを含むZnO、AgSbO3、InGaZnO4、ZnO・SnO2のうちの一つであるのが好ましい。
n型半導体層(陰極層)は、n型Si、NiOx、ZnO、Rh2O3、Nを含むZnO、La2CuO4のうちの一つであるのが好ましい。
p型半導体層、真性半導体層及びn型半導体層の結晶状態は、アモルファス状態、単結晶状態、及び多結晶状態のいずれであっても構わない。
ワード線/ビット線として機能する導電線は、W、WSi、NiSi、CoSiなどから構成される。
電極層は、Pt、Au、Ag、TiAlN、SrRuO、Ru、RuN、Ir、Co、Ti、TiN、TaN、LaNiO、Al、PtIrOx、PtRhOx、Rh、TaAlNなどから構成される。電極層は、バリアメタル層又は接着層としての機能を同時に有していてもよい。
メモリ素子は、例えば、二元系又は三元系の金属酸化物から構成される。
[3] 結び
本発明の実施形態によれば、整流素子における整流特性を劣化させることなく、メモリ素子へのフッ素や水素等の不純物の拡散を防止できる。これにより、セルユニットとしての性能を最大限に発揮できる半導体記憶装置を提供できる。
本発明の実施形態によれば、整流素子における整流特性を劣化させることなく、メモリ素子へのフッ素や水素等の不純物の拡散を防止できる。これにより、セルユニットとしての性能を最大限に発揮できる半導体記憶装置を提供できる。
また、図29AのXIII線に沿った断面図である図29B、及び図29AのXXV線に沿った断面図である図29Cに示すように、メモリセルMCの全側面ではなく第一方向における2側面のみにシリコン窒化膜20が配置されていても良い。少なくとも第一方向におけるメモリセルMCの2側面においては塗布系絶縁膜21からフッ素や水素等の不純物がメモリ素子17へ拡散するのを防止できる。さらに、整流素子の側面に接するようにシリコン窒化膜が形成されていないため、整流素子における逆方向電流が増大することはない。
また、前述した実施形態には種々の段階の発明が含まれており、実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
1…抵抗変化メモリ、2…クロスポイント型メモリセルアレイ、3…第一制御回路、4…第二制御回路、5…コントローラ(ホスト)、6…コマンド・インターフェイス回路、7…データ入出力バッファ、8…ステートマシーン、9…アドレスバッファ、10…パルスジェネレータ、11…半導体基板、12…電極層、13…n型半導体層、14…真性半導体層、15…p型半導体層、16…電極層、17…メモリ素子、18…電極層、19…マスク材、20…シリコン窒化膜、21…塗布系酸化膜。
Claims (5)
- 第一方向に延びる第1導電線と、
前記第一方向と交差する第二方向に延びる第2導電線と、
前記第1導電線と前記第2導電線との間に直列接続された、相変化膜とp型半導体層及びn型半導体層を含むダイオードとから構成されるセルユニットと、
前記相変化膜の側面に形成されたシリコン窒化膜と、
前記ダイオードの側面に形成され、前記シリコン窒化膜より電荷トラップが少ない絶縁膜と、
を具備することを特徴とする半導体記憶装置。 - 前記相変化膜の側面に形成された前記シリコン窒化膜の底面は、前記ダイオードの上面以下であることを特徴とする請求項1に記載の半導体記憶装置。
- 前記第一方向及前記第二方向に平行な面にて前記相変化膜及び前記ダイオードを切断したとき、
前記相変化膜の断面積は前記ダイオードの断面積よりも小さいことを特徴とする請求項1または2に記載の半導体記憶装置。 - さらに、前記ダイオードの側面に接するようにシリコン酸化膜が形成されていることを特徴とする請求項1乃至3のいずれかに記載の半導体記憶装置。
- 前記p型半導体層及び前記n型半導体層は、アモルファスシリコンであることを特徴とする請求項1乃至4のいずれかに記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064735A JP2011199035A (ja) | 2010-03-19 | 2010-03-19 | 半導体記憶装置 |
US12/879,424 US8450714B2 (en) | 2010-03-19 | 2010-09-10 | Semiconductor memory device including variable resistance element or phase-change element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010064735A JP2011199035A (ja) | 2010-03-19 | 2010-03-19 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011199035A true JP2011199035A (ja) | 2011-10-06 |
Family
ID=44646510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010064735A Withdrawn JP2011199035A (ja) | 2010-03-19 | 2010-03-19 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8450714B2 (ja) |
JP (1) | JP2011199035A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076609A (ja) * | 2013-10-07 | 2015-04-20 | アイメック・ヴェーゼットウェーImec Vzw | Rram用のセレクタ |
JP2017510983A (ja) * | 2014-02-25 | 2017-04-13 | マイクロン テクノロジー, インク. | クロスポイントメモリおよびその製造方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5439147B2 (ja) | 2009-12-04 | 2014-03-12 | 株式会社東芝 | 抵抗変化メモリ |
US8164092B2 (en) * | 2010-10-18 | 2012-04-24 | The University Of Utah Research Foundation | PIN structures including intrinsic gallium arsenide, devices incorporating the same, and related methods |
US9214628B2 (en) * | 2010-12-03 | 2015-12-15 | Panasonic Intellectual Property Management Co., Ltd. | Nonvolatile memory element, nonvolatile memory device, and manufacturing method for the same |
JP5295465B2 (ja) * | 2011-02-23 | 2013-09-18 | パナソニック株式会社 | 不揮発性記憶素子及びその製造方法 |
JP2012182312A (ja) * | 2011-03-01 | 2012-09-20 | Toshiba Corp | 半導体装置の製造方法 |
US9385316B2 (en) * | 2014-01-07 | 2016-07-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM retention by depositing Ti capping layer before HK HfO |
US9577010B2 (en) * | 2014-02-25 | 2017-02-21 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
US11223014B2 (en) | 2014-02-25 | 2022-01-11 | Micron Technology, Inc. | Semiconductor structures including liners comprising alucone and related methods |
US9484196B2 (en) | 2014-02-25 | 2016-11-01 | Micron Technology, Inc. | Semiconductor structures including liners comprising alucone and related methods |
US10003022B2 (en) | 2014-03-04 | 2018-06-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | RRAM cell structure with conductive etch-stop layer |
US10249819B2 (en) | 2014-04-03 | 2019-04-02 | Micron Technology, Inc. | Methods of forming semiconductor structures including multi-portion liners |
US9679945B2 (en) * | 2015-09-04 | 2017-06-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
US10504961B2 (en) * | 2018-03-16 | 2019-12-10 | Micron Technology, Inc. | Methods of forming integrated circuitry |
US10930705B2 (en) * | 2018-03-28 | 2021-02-23 | International Business Machines Corporation | Crystallized silicon vertical diode on BEOL for access device for confined PCM arrays |
JP2021150453A (ja) | 2020-03-18 | 2021-09-27 | キオクシア株式会社 | 不揮発性半導体記憶装置 |
CN112368771B (zh) * | 2020-10-10 | 2023-06-23 | 长江先进存储产业创新中心有限责任公司 | 用于使用层压间隙填充来减少3d交叉点存储器阵列中的热串扰的方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007019559A (ja) | 2006-10-23 | 2007-01-25 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
KR100780964B1 (ko) * | 2006-11-13 | 2007-12-03 | 삼성전자주식회사 | 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법 |
KR100810617B1 (ko) * | 2007-02-09 | 2008-03-06 | 삼성전자주식회사 | 멀티 비트 상전이 메모리소자 및 그 제조방법 |
KR100819560B1 (ko) * | 2007-03-26 | 2008-04-08 | 삼성전자주식회사 | 상전이 메모리소자 및 그 제조방법 |
KR100883412B1 (ko) * | 2007-05-09 | 2009-02-11 | 삼성전자주식회사 | 자기 정렬된 전극을 갖는 상전이 메모리소자의 제조방법,관련된 소자 및 전자시스템 |
KR100881055B1 (ko) * | 2007-06-20 | 2009-01-30 | 삼성전자주식회사 | 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법 |
US7838860B2 (en) * | 2007-06-21 | 2010-11-23 | Qimonda Ag | Integrated circuit including vertical diode |
JP5175525B2 (ja) | 2007-11-14 | 2013-04-03 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7838341B2 (en) * | 2008-03-14 | 2010-11-23 | Ovonyx, Inc. | Self-aligned memory cells and method for forming |
WO2009128142A1 (ja) | 2008-04-15 | 2009-10-22 | 株式会社 東芝 | 情報記録再生装置 |
US7888665B2 (en) * | 2008-08-21 | 2011-02-15 | Qimonda Ag | Integrated circuit including memory cell having cup-shaped electrode interface |
US8008213B2 (en) * | 2008-09-30 | 2011-08-30 | Sandisk 3D Llc | Self-assembly process for memory array |
KR101588852B1 (ko) * | 2008-10-31 | 2016-01-26 | 삼성전자주식회사 | 반도체 소자 및 그 형성방법 |
KR20100052300A (ko) * | 2008-11-10 | 2010-05-19 | 주식회사 하이닉스반도체 | 상변화 기억 소자 및 그의 제조방법 |
-
2010
- 2010-03-19 JP JP2010064735A patent/JP2011199035A/ja not_active Withdrawn
- 2010-09-10 US US12/879,424 patent/US8450714B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015076609A (ja) * | 2013-10-07 | 2015-04-20 | アイメック・ヴェーゼットウェーImec Vzw | Rram用のセレクタ |
JP2017510983A (ja) * | 2014-02-25 | 2017-04-13 | マイクロン テクノロジー, インク. | クロスポイントメモリおよびその製造方法 |
JP2018198321A (ja) * | 2014-02-25 | 2018-12-13 | マイクロン テクノロジー, インク. | クロスポイントメモリおよびその製造方法 |
US10854674B2 (en) | 2014-02-25 | 2020-12-01 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
US11600665B2 (en) | 2014-02-25 | 2023-03-07 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
Also Published As
Publication number | Publication date |
---|---|
US20110227017A1 (en) | 2011-09-22 |
US8450714B2 (en) | 2013-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5443965B2 (ja) | 半導体記憶装置 | |
US8450714B2 (en) | Semiconductor memory device including variable resistance element or phase-change element | |
US9437658B2 (en) | Fully isolated selector for memory device | |
US9443907B2 (en) | Vertical bit line wide band gap TFT decoder | |
US9812505B2 (en) | Non-volatile memory device containing oxygen-scavenging material portions and method of making thereof | |
US9653617B2 (en) | Multiple junction thin film transistor | |
US9230985B1 (en) | Vertical TFT with tunnel barrier | |
US9165933B2 (en) | Vertical bit line TFT decoder for high voltage operation | |
US8987696B2 (en) | Resistance change memory and method of manufacturing the same | |
USRE45817E1 (en) | Nonvolatile semiconductor memory device comprising memory cell array having multilayer structure | |
US7459715B2 (en) | Resistance change memory device | |
US20130062589A1 (en) | Resistance change memory | |
KR101141835B1 (ko) | 불휘발성 반도체 기억 장치의 제조 방법 | |
WO2013101499A2 (en) | Low forming voltage non-volatile storage device | |
JP5558085B2 (ja) | 抵抗変化メモリ | |
KR20080027932A (ko) | 스위칭 가능한 저항기 및 트랜지스터를 포함하는 비휘발성메모리 셀 | |
US8791448B2 (en) | Semiconductor memory devices having strapping contacts | |
US10741491B1 (en) | Electronic device and method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |