CN110140172B - 减少掩模操作次数的rram工艺整合方案及单元结构 - Google Patents

减少掩模操作次数的rram工艺整合方案及单元结构 Download PDF

Info

Publication number
CN110140172B
CN110140172B CN201780080601.XA CN201780080601A CN110140172B CN 110140172 B CN110140172 B CN 110140172B CN 201780080601 A CN201780080601 A CN 201780080601A CN 110140172 B CN110140172 B CN 110140172B
Authority
CN
China
Prior art keywords
layer
resistive
transition layer
random access
access memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780080601.XA
Other languages
English (en)
Other versions
CN110140172A (zh
Inventor
吕志超
布伦特·史蒂文·豪克内斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Ruike Microelectronics Co ltd
Original Assignee
Hefei Ruike Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Ruike Microelectronics Co ltd filed Critical Hefei Ruike Microelectronics Co ltd
Priority to CN202310810902.0A priority Critical patent/CN116782667A/zh
Publication of CN110140172A publication Critical patent/CN110140172A/zh
Application granted granted Critical
Publication of CN110140172B publication Critical patent/CN110140172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/22—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the metal-insulator-metal type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/52—Structure characterized by the electrode material, shape, etc.
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开一种阻变随机存取存储器(RRAM)。该RRAM包括由钨构成的底电极以及设于该底电极上方的由氧化铪构成的转变层，其中，该转变层包括可转变细丝。所述RRAM还包括设于所述转变层上方的电阻层以及设于该电阻层上方的位线，其中，该电阻层横向延伸，从而沿所述位线连接两个或更多个存储单元。

Description

减少掩模操作次数的RRAM工艺整合方案及单元结构
技术领域
本发明涉及一种减少掩模操作次数的RRAM工艺整合方案及单元结构。
背景技术
非易失性存储器是一种即使在断电后仍可存储信息的存储设备。非易失性存储(NVM)装置可以为只读存储器或随机存取存储器(RAM)，并且可采用各种技术。非易失性RAM当中的一类为阻变RAM，其所含技术包括细丝阻变式存储器(RRAM或ReRAM)单元，界面RRAM单元，磁阻性RAM(MRAM)单元，相变存储(PCM)单元(如包括锗、锑、碲合金在内的硫族化物)，忆阻存储单元以及可编程金属化单元(如导电桥接RAM(CBRAM)单元)。RRAM单元具有快速的操作时间和低功耗性能，因此在嵌入式应用和独立式应用中，成为一种前景广阔的非易失性存储装置。
发明内容
根据一个实施例，本发明公开一种阻变随机存取存储器(RRAM)，包括：由钨构成的一个或多个底电极；一个或多个转变层，由设于所述底电极上方的氧化铪构成，所述转变层包括可转变细丝；设于所述转变层上方的一个或多个电阻层；以及设于所述电阻层上方的一条或多条位线，其中，所述电阻层横向延伸，从而沿所述位线连接两个或更多个RRAM单元。
根据另一个实施例，本发明公开一种阻变式随机存取存储器(RRAM)，包括：转变层；设于所述转变层上方的电阻层，其中，所述电阻层横向延伸，从而沿位线连接两个或更多个存储单元；以及设于所述电阻层上方的顶电极。
根据另一个实施例，本发明公开一种方法，包括：在基底上方设置转变层；在所述转变层上方设置电阻层；在所述电阻层上方设置顶电极层；在所述顶电极层的上表面的第一部分上设置掩模材料，其中，所述第一部分对应于沿位线连接两个或更多个存储单元的区域；刻蚀所述掩模材料暴露出的所述顶电极层的第二部分以及所述电阻层；以及去除所述顶电极的所述上表面的所述第一部分上的所述掩模材料。
附图说明
通过以下给出的详细描述和本发明各实施方式附图，可以更加全面地理解本发明。
图1所示为根据一种实施方式具有转变层的阻变式随机存取存储器(RRAM)结构，该转变层为平面层。
图2所示为根据一种实施方式具有横向延伸转变层的RRAM结构。
图3所示为根据一种实施方式具有非线性器件层的RRAM结构。
图4为根据一种实施方式用于制造RRAM结构的制造工艺流程图。
具体实施方式
下文中，将以本领域技术人员的通用术语，对各说明性实施方式的各个方面进行描述，以将其工作实质传达给本领域的其他技术人员。然而，对于本领域技术人员而言容易理解的是，本发明可仅以以下所描述的各个方面当中的一部分进行实施。为了使这些说明性实施方式能够被彻底理解，文中给出了用于解释目的的具体数字，材料和构造。然而，对于本领域技术人员而言容易理解的是，本发明在没有这些具体细节的情况下仍可实施。此外，为了避免模糊各说明性实施方式的描述焦点，文中省略了对本领域熟知特征的描述，或者仅对其进行简单描述。虽然本申请描述的各实施方式针对RRAM单元，但是在其他实施方式中，这些技术也可用于例如包括CBRAM单元、界面RRAM单元、MRAM单元、PCM单元或其他可编程金属化单元在内的其他细丝RAM技术。
阻变式随机存取存储器(RRAM)为一种非易失性随机存取存储器。RRAM结构包括由导电材料形成的底电极。该RRAM结构还包括设于所述底电极上方的转变层。当该转变层上施加电压时，将在转变层中形成一个或多个氧空位(如可转变细丝)。这些氧空位可形成导通所述转变层的导电路径。因此，当形成氧空位时，所述转变层可处于低电阻状态。相反，当氧空位被破坏(如复位)时，该转变层可处于高电阻状态。所述转变层上方可设置电阻层。
所述RRAM结构的存储单元(以下也称“RRAM单元”)可形成于半导体装置的位线与字线交叉处或过孔上方。这些RRAM单元可通过刻蚀或等离子体工艺形成。所述电阻层上表面的一部分上可施加能够抵抗刻蚀化学物质或等离子体的掩模材料。所述转变层和电阻层可暴露于所述刻蚀化学物质或等离子体中，以形成所述RRAM单元。在所述刻蚀或等离子体工艺之后，所述电阻层上方可设置顶电极层，然后可在该顶电极层上表面的一部分上施加掩模材料。随后，可在所述顶电极层上实施第二次刻蚀或等离子体工艺，以形成所述RRAM结构的顶电极(如位线)。为了形成该RRAM结构的各RRAM单元，可能需要实施多次掩模操作，从而增加了所述RRAM结构的生产和制造成本，并提高了制造工艺的复杂性。此外，所述刻蚀或等离子体工艺可能会在所述RRAM单元周围留下多余材料，从而导致可降低RRAM单元性能和均一性的存储单元边缘效应。
本发明实施方式可通过使所述电阻层横向延伸跨过位线的多个存储单元，将RRAM结构制造所需的掩模和刻蚀操作次数减少至单次掩模和刻蚀操作，从而解决上述及其他问题。其中，所述顶电极层可直接设于所述电阻层上方，无需在该电阻层上实施掩模和刻蚀操作。然后，在所述顶电极层和电阻层上实施单次掩模和刻蚀操作即可，从而降低了所述RRAM结构的生产和制造成本。此外，通过减少可由所述刻蚀或等离子体工艺去除的材料量，还可减少刻蚀操作后存在于RRAM单元周围的多余材料量，从而降低存储单元边缘效应，并提高存储单元性能和均一性。除了上述优点之外，本发明实施方式还具有其他优点。
图1所示为根据一种实施方式具有转变层的RRAM结构100，该转变层为平面层。RRAM结构100可包括半导体结构110。该半导体结构可包括过孔150，这些过孔用作转变层120与下方的半导体装置110部件之间的垂向导电路径。在一种实施方式中，过孔150可由导电材料形成。该导电材料的例子包括，但不限于，铜，金，银，钨或类似材料。由于钨易于在当转变层120在高电阻状态和低电阻状态之间切换(反之亦然)时被氧化(例如，氧被钨捕获而形成氧化钨)，因此钨形成的过孔150可提高RRAM结构100的性能，以下将对此进行进一步的详细描述。在一些实施方式中，可通过优化算法对钨的氧化进行控制，以改善RRAM结构100的耐久性。
所述半导体装置和过孔150上方可设置转变层120。转变层120可通过化学气相沉积法(CVD)，原子层沉积法(ALD)或任何合适方法设置。在一种实施方式中，转变层120可由过渡金属氧化物(TMO)等介电材料形成。TMO的例子包括，但不限于，化学计量氧化铪(HfOx)、化学计量氧化钽(TaOx)或其他类似材料。转变层120可包括一个或多个氧空位160，该氧空位可用作导通转变层120的导电路径。在一种实施方式中，氧空位160可用作过孔150和电阻层130之间的导电路径。在一些实施方式中，可形成金属导电细丝，而非通过在转变层120上施加电压而形成氧空位160。氧空位160可通过在转变层120上施加电压的方式形成。转变层120可具有电阻值，其中，该电阻值可在施加电压时发生变化。举例而言，当施加电压时，转变层120可在高电阻状态和低电阻状态之间切换。在一种实施方式中，所述高电阻状态可介于100～500千欧(含此两值)之间，所述低电阻状态可介于10～30千欧(含此两值)之间。在一些实施方式中，所述高电阻状态与低电阻状态之比可大于1。例如，如果所述高电阻状态下的电阻为100千欧，且所述低电阻状态下的电阻为10千欧，则所述比值可以为10(如100千欧/10千欧)。在一些实施方式中，所述高电阻状态与低电阻状态之比可大于10。在一种实施方式中，转变层120可以为设于半导体装置110和过孔150上方的平面层。
转变层120上方可设置电阻层130。电阻层130可通过CVD，ALD或任何合适方法设置。在一种实施方式中，电阻层130可以为导电材料。在另一实施方式中，电阻层130可以为导电金属氧化物(CMO)。电阻层130可横向延伸，从而通过转变层120与两个或更多个过孔150连接。在一些实施方式中，每一过孔150均可对应于存储单元，而且电阻层130可横向延伸，从而沿顶电极140与两个或更多个存储单元连接。在一种实施方式中，过孔150可与N型金属氧化物半导体(NMOS)晶体管的漏极连接。顶电极140可设于电阻层130上方。顶电极140可以为导电材料。该导电材料的例子包括，但不限于，铝，铜或任何类似材料。顶电极140可通过CVD，ALD或任何合适方法设于电阻层130上方，从而在过孔150和顶电极140的交叉处形成存储单元170，180。顶电极140可沿电阻层130横向延伸。在一些实施方式中，顶电极140可以为位线，电阻层130可沿该位线与两个或更多个存储单元连接。例如，电阻层130和顶电极140可横向延伸，从而将存储单元170连接于存储单元180。在一些实施方式中，顶电极140对应于用于所述半导体器件的其他连接结构的标准金属化层。虽然本发明实施方式将转变层120和电阻层130示为处于过孔150和顶电极140之间，但是在其他实施方式中，转变层120和电阻层130可位于半导体结构的任何过孔和任何金属层之间。
图2所示为根据一种实施方式具有横向延伸转变层的RRAM结构200。RRAM结构200可包括半导体结构210。该半导体结构可包括过孔250，这些过孔用作转变层220与下方的半导体装置210部件之间的垂向导电路径。在一种实施方式中，过孔250可由钨等导电材料形成。所述半导体装置和过孔250上方可设置转变层220。转变层220可通过CVD，ALD或任何合适方法设置。在一种实施方式中，转变层220可以为介电材料。在另一实施方式中，转变层220可以为TMO。在其他实施方式中，转变层220可以为HfOx，TaOx，TiOx或其他类似材料。转变层220可包括一个或多个氧空位260，该氧空位可用作导通转变层220的导电路径。氧空位260可通过在转变层220上施加电压的方式形成。转变层220可具有在施加电压时发生变化的电阻值。举例而言，当施加电压时，转变层220可在高电阻状态和低电阻状态之间切换。在一种实施方式中，转变层220可横向延伸于两个或更多个过孔250的上方。
转变层220上方可设置电阻层230。电阻层230可通过CVD，ALD或其他方法设置。在一种实施方式中，电阻层230可以为导电材料。在另一实施方式中，电阻层230可以为CMO。电阻层230可横向延伸，从而通过转变层220与两个或更多个过孔250连接。在一些实施方式中，每一过孔250均可对应于存储单元，而且电阻层230可横向延伸，从而沿顶电极240与两个或更多个存储单元连接。在一种实施方式中，过孔250可与N型金属氧化物半导体(NMOS)晶体管的漏极连接。顶电极240可设于电阻层230上方。顶电极240可以为导电材料。该导电材料的例子包括，但不限于，铝，铜或任何类似材料。顶电极240可通过CVD，ALD或任何合适方法设于电阻层230上方，从而在过孔250和顶电极240的交叉处形成存储单元270，280。顶电极240可沿电阻层230横向延伸。在一些实施方式中，顶电极240可以为位线，电阻层230可沿该位线与两个或更多个存储单元连接。例如，电阻层230和顶电极240可横向延伸，从而将存储单元270连接于存储单元280。在一些实施方式中，顶电极240对应于用于所述半导体器件的其他连接结构的标准金属化层。虽然本发明实施方式将转变层220和电阻层230示为处于过孔250和顶电极240之间，但是在其他实施方式中，转变层220和电阻层230可位于半导体结构的任何过孔和任何金属层之间。
图3所示为根据一种实施方式具有非线性器件层的RRAM结构300。RRAM结构300可包括字线310。字线310可由导电材料形成，并可连接阵列段晶体管的栅极。所述导电材料的例子包括，但不限于，铜，钨或任何类似材料。字线310可与位线340正交，以下将对此进行进一步的详细描述。底电极310的上方可设置转变层320。转变层320可通过CVD，ALD或任何合适方法设置。在一种实施方式中，转变层320可以为介电材料。在另一实施方式中，转变层320可以为TMO。在其他实施方式中，转变层320可以为HfOx，TaOx，TiOx或其他类似材料。转变层320可包括一个或多个氧空位360，该氧空位可用作导通转变层320的导电路径。氧空位360可通过在转变层320上施加电压的方式形成。转变层320可具有在施加电压时发生变化的电阻值。举例而言，当施加电压时，转变层320可在高电阻状态和低电阻状态之间切换。虽然转变层320图示为平面层，但是在一些实施方式中，转变层320也可如图2所示，沿位线340横向延伸。转变层320上方可设置电阻层330。电阻层330可通过CVD，ALD或任何合适方法设置。在一种实施方式中，电阻层330可以为导电材料。在另一实施方式中，电阻层330可以为CMO。电阻层330可横向延伸，从而沿位线340与两个或更多个存储单元连接。例如，电阻层330和位线340可横向延伸，从而将存储单元370连接于存储单元380。
电阻层330上方可设置非线性器件层350。非线性器件层350可针对特定范围的电压呈现高电阻，并针对所述特定电压范围之上和之下的电压呈现低电阻范围。在一种实施方式中，所述电压范围可低于3伏。非线性器件层350可使得RRAM结构300呈现非线性电阻特性。在一些实施方式中，非线性器件层350可设于转变层320和字线310下方。在一种实施方式中，非线性器件层350可以为两个反向串联二极管。由于反向串联，在所述特定电压范围内，其中一个二极管的正向电流可被另一二极管隔绝。该特定电压范围可对应于此两二极管的击穿电压，其中，该击穿电压可以为致使所述二极管部分导电所需的最低电压。在另一实施方式中，非线性器件层350可以为金属-绝缘体-金属(MIM)隧穿器件。电阻层330上方可设置位线340。位线340可以为导电材料。位线340可通过CVD，ALD或任何合适方法设于电阻层330上方，从而在字线310和位线340的交叉处形成存储单元370，380。位线340可沿电阻层330横向延伸。
图4为根据一种实施方式用于制造RRAM结构的制造工艺流程图。需要注意的是，为了促进方法400的说明，下文描述中可使用图1～图3中的元件。方法400可实施为一项或多项操作。需要注意的是，方法400可以任何顺序实施，而且其操作既可与下文所述相同，也可有所增减。需要注意的是，方法400可由一台或多台半导体制造设备或制造机器实施。
在方法400中，首先如方框410所示，在基底上方形成转变层。在一种实施方式中，该基底可以为含有过孔的半导体装置。在另一实施方式中，所述转变层可设于存储结构的字线上方。该转变层可通过CVD，ALD或任何合适的工艺设置。在一种实施方式中，该转变层可以为介电材料。在另一实施方式中，该转变层可以为TMO。在其他实施方式中，该转变层可以为HfOx。如方框420所示，所述转变层上方可设置电阻层。该电阻层可通过CVD，ALD或任何合适工艺设置。在一种实施方式中，该电阻层可以为导电材料。在另一实施方式中，该电阻层可以为CMO。如方框430所示，所述电阻层上方可设置顶电极层。该顶电极层可通过CVD，ALD或任何合适工艺设置。在一种实施方式中，该顶电极层可以为导电材料。该导电材料的例子包括，但不限于，金，银，铜，钨或任何其他合适材料。
如方框440所示，所述顶电极层上表面上可设置能够抵抗刻蚀化学物质或等离子体的掩模材料。在一种实施方式中，该掩模材料可设置于所述顶电极层上表面的用于在当暴露于所述刻蚀化学物质或等离子体时形成RRAM结构顶电极(如位线)的部分。如方框450所示，可将所述RRAM结构暴露于刻蚀化学物质或等离子体中，以去除所述RRAM结构中暴露于所述掩模材料之外的区域。在一种实施方式中，所述刻蚀或等离子体工艺可仅去除所述顶电极层和所述电阻层的相应部分，而所述转变层仍保留为平面层。所述顶电极和所述电阻层可横向延伸，从而沿位线连接多个存储单元。在另一实施方式中，所述刻蚀或等离子体工艺可去除所述顶电极层、电阻层和转变层的相应部分。该顶电极层、电阻层和转变层可沿位线横向延伸，以连接多个存储单元。如方框460所示，可去除将所述顶电极上表面的所述掩模材料。
以上对本发明图示实施方式的描述(包括摘要中的描述内容)并不旨在穷举，或将本发明确切限制于所公开的各形式。虽然本申请出于说明目的描述了本发明的具体实施方式和实施例，但正如相关领域技术人员可认识到的一样，在本发明的范围内，还可进行各种等同修改。其他实施方式可具有与图示实施方式排列顺序不同的层，或者在图示实施方式的基础上对层数进行增减。
虽然以上为了以最有助于理解本发明的方式描述各项操作而将这些操作描述为多个独立的操作，但是该描述顺序不应被理解为暗示这些操作必然有赖于顺序。具体而言，这些操作无需一定以所述顺序实施。
本申请中，使用“之上”、“上方”、“下”、“之间”以及“上”这些词语指示一个材料层或部件与其他层或部件的相对位置。举例而言，当将一个层描述为沉积于另一层“上方”、“之上”或“下”时，表示该层既可与所述另一层直接接触，也可由一个或多个中间层将两者隔开。此外，当将一个层描述为沉积于两个层“之间”时，表示该层既可与所述两个层直接接触，也可由一个或多个中间层隔开。与此相反，当将第一层描述为处于第二层“上”时，表示其与该第二层直接接触。类似地，除非另有明确说明，当将一个构件描述为沉积于两个层“之间”时，表示该构件既可与所述各相邻构件直接接触，也可由一个或多个中间层隔开。
本申请中，“例”或“例示”两词用于表示作为示例，实例或例证。本申请中，描述为“例”或“例示”的任何方面或设计并不一定应理解为比其他方面或设计优选或更具优势。相反地，使用“例”或“例示”两词的目的在于以具体方式陈述概念。本申请中，“或”一词旨在表示包含意义上的“或”，而非排除意义上的“或”。也就是说，除非另有说明或从上下文中可明确看出，“X包括A或B”旨在表示自然的包容性排列组合方式当中的任何一种。也就是说，如果：“X包括A”；“X包括B”；或X同时包括A和B，则“X包括A或B”在上述任何一种情形下均得到满足。此外，本申请和所附权利要求书中未指定数目的名词可一般理解为其数目为“一个或多个”，除非另外明确指明，或从上下文中可明确看出为单个。另外，文中使用的“实施方式”或“一种实施方式”并不旨在表示同一实施方式，除非本身描述为具有此意。本申请中，“第一”，“第二”，“第三”，“第四”等词旨在用作区分不同元件的标记，并不一定具有其数字部分表示的序数含义。

Claims (20)

1.一种阻变随机存取存储器，其特征在于，包括：
转变层，由多条线形成，每条线沿相应的位线横向延伸；
设于所述转变层上方且与所述转变层直接接触的电阻层，其中，所述电阻层横向延伸，从而沿位线连接两个或更多个存储单元；以及
设于所述电阻层上方且与所述电阻层直接接触的顶电极，
其中，所述转变层、所述电阻层以及所述顶电极均沿相同的方向横向延伸。
2.如权利要求1所述的阻变随机存取存储器，其特征在于，还包括设于所述转变层下方的底电极。
3.如权利要求1所述的阻变随机存取存储器，其特征在于，所述转变层的材料包括过渡金属氧化物。
4.如权利要求1所述的阻变随机存取存储器，其特征在于，所述转变层的材料包括氧化钽。
5.如权利要求1所述的阻变随机存取存储器，其特征在于，所述转变层的材料包括氧化钛。
6.如权利要求1所述的阻变随机存取存储器，其特征在于，所述转变层的材料包括氧化铪。
7.如权利要求1所述的阻变随机存取存储器，其特征在于，所述顶电极对应于用于半导体器件互连的标准金属化层。
8.如权利要求1所述的阻变随机存取存储器，其特征在于，还包括设于所述转变层下方的过孔，其中，所述过孔与所述转变层直接接触。
9.如权利要求8所述的阻变随机存取存储器，其特征在于，所述过孔包括钨。
10.如权利要求1所述的阻变随机存取存储器，其特征在于，所述转变层具有随电压的施加而变化的电阻。
11.如权利要求1所述的阻变随机存取存储器，其特征在于，包括：
由钨构成的一个或多个底电极；
一个或多个转变层，由设于所述底电极上方的氧化铪构成，所述转变层包括可转变细丝；
设于所述转变层上方的一个或多个电阻层；以及
设于所述电阻层上方的一条或多条位线，其中，所述电阻层横向延伸，从而沿所述位线连接两个或更多个阻变随机存取存储器单元。
12.如权利要求11所述的阻变随机存取存储器，其特征在于，所述一个或多个电阻层由导电金属氧化物构成。
13.如权利要求11所述的阻变随机存取存储器，其特征在于，所述一个或多个底电极包括与所述位线正交的字线。
14.如权利要求13所述的阻变随机存取存储器，其特征在于，还包括：
设于所述位线下方和所述电阻层上方的一个或多个非线性器件层。
15.如权利要求13所述的阻变随机存取存储器，其特征在于，还包括：
设于所述字线上方和所述转变层下方的一个或多个非线性器件层。
16.如权利要求15所述的阻变随机存取存储器，其特征在于，所述一个或多个非线性器件层包括金属-绝缘体-金属结构。
17.一种用于制造阻变随机存取存储器的方法，其特征在于，包括：
在基底上方设置转变层；
在所述转变层上方设置电阻层，所述电阻层与所述转变层直接接触；
在所述电阻层上方设置顶电极层，所述顶电极与所述电阻层直接接触；
在所述顶电极层的上表面的第一部分上设置掩模材料，其中，所述第一部分对应于沿位线连接两个或更多个存储单元的区域；
刻蚀所述掩模材料暴露出的所述顶电极层的第二部分以及所述电阻层，使得：
所述转变层由多条线形成，每条线沿相应的位线横向延伸；
所述电阻层横向延伸，从而沿位线连接所述两个或更多个存储单元；
所述转变层、所述电阻层以及所述顶电极均沿相同的方向横向延伸；以及
去除所述顶电极的所述上表面的所述第一部分上的所述掩模材料。
18.如权利要求17所述的方法，其特征在于，还包括刻蚀所述掩模材料暴露出的所述转变层的所述第二部分。
19.如权利要求17所述的方法，其特征在于，还包括：
向所述转变层施加电压，以在所述转变层内形成氧空位。
20.如权利要求17所述的方法，其特征在于，还包括：
向所述转变层施加电压，以形成金属导电细丝。
CN201780080601.XA 2016-11-14 2017-11-13 减少掩模操作次数的rram工艺整合方案及单元结构 Active CN110140172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310810902.0A CN116782667A (zh) 2016-11-14 2017-11-13 阻变式随机存取存储器

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662421779P 2016-11-14 2016-11-14
US62/421,779 2016-11-14
US201762490222P 2017-04-26 2017-04-26
US62/490,222 2017-04-26
PCT/US2017/061393 WO2018089936A1 (en) 2016-11-14 2017-11-13 Rram process intergration scheme and cell structure with reduced masking operations

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310810902.0A Division CN116782667A (zh) 2016-11-14 2017-11-13 阻变式随机存取存储器

Publications (2)

Publication Number Publication Date
CN110140172A CN110140172A (zh) 2019-08-16
CN110140172B true CN110140172B (zh) 2023-07-28

Family

ID=62110790

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310810902.0A Pending CN116782667A (zh) 2016-11-14 2017-11-13 阻变式随机存取存储器
CN201780080601.XA Active CN110140172B (zh) 2016-11-14 2017-11-13 减少掩模操作次数的rram工艺整合方案及单元结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310810902.0A Pending CN116782667A (zh) 2016-11-14 2017-11-13 阻变式随机存取存储器

Country Status (4)

Country Link
US (3) US10777608B2 (zh)
EP (1) EP3539132A4 (zh)
CN (2) CN116782667A (zh)
WO (1) WO2018089936A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018089936A1 (en) * 2016-11-14 2018-05-17 Rambus Inc. Rram process intergration scheme and cell structure with reduced masking operations
CN116847662A (zh) 2016-11-14 2023-10-03 合肥睿科微电子有限公司 存储装置
US11690232B2 (en) * 2020-05-28 2023-06-27 Taiwan Semiconductor Manufacturing Company Limited High density memory devices with low cell leakage and methods for forming the same

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6965137B2 (en) * 2002-08-02 2005-11-15 Unity Semiconductor Corporation Multi-layer conductive memory device
KR100697282B1 (ko) * 2005-03-28 2007-03-20 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
CN101395716B (zh) * 2006-03-08 2011-11-02 松下电器产业株式会社 非易失性存储元件、非易失性存储装置、以及它们的制造方法
US7919766B2 (en) * 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
JP5305711B2 (ja) * 2008-03-31 2013-10-02 株式会社東芝 不揮発性記憶装置及びその製造方法
KR20110072920A (ko) * 2009-12-23 2011-06-29 삼성전자주식회사 저항성 메모리 소자
US8634224B2 (en) * 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US20130140515A1 (en) * 2011-02-23 2013-06-06 Yoshio Kawashima Nonvolatile memory element and method of manufacturing the same
US8598562B2 (en) * 2011-07-01 2013-12-03 Micron Technology, Inc. Memory cell structures
KR101564706B1 (ko) * 2011-07-22 2015-10-30 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 어레이에서의 저항성 스위칭 소자를 판독하기 위한 회로 및 그 방법
JP5687978B2 (ja) * 2011-09-14 2015-03-25 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
US8878152B2 (en) * 2012-02-29 2014-11-04 Intermolecular, Inc. Nonvolatile resistive memory element with an integrated oxygen isolation structure
US20140091272A1 (en) * 2012-09-28 2014-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
US9252359B2 (en) 2013-03-03 2016-02-02 Adesto Technologies Corporation Resistive switching devices having a switching layer and an intermediate electrode layer and methods of formation thereof
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US9385316B2 (en) * 2014-01-07 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM retention by depositing Ti capping layer before HK HfO
US10003022B2 (en) * 2014-03-04 2018-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell structure with conductive etch-stop layer
FR3022393B1 (fr) * 2014-06-11 2016-07-01 Commissariat Energie Atomique Dispositif de memoire vive resistive
FR3027444B1 (fr) * 2014-10-15 2017-12-22 Commissariat Energie Atomique Dispositif de memoire vive resistive
US10475998B2 (en) * 2015-01-30 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd Resistive random access memory structure
WO2018089936A1 (en) * 2016-11-14 2018-05-17 Rambus Inc. Rram process intergration scheme and cell structure with reduced masking operations

Also Published As

Publication number Publication date
EP3539132A4 (en) 2019-11-27
US20200381479A1 (en) 2020-12-03
US20190288037A1 (en) 2019-09-19
WO2018089936A9 (en) 2019-01-03
WO2018089936A1 (en) 2018-05-17
US20220406845A1 (en) 2022-12-22
CN116782667A (zh) 2023-09-19
EP3539132A1 (en) 2019-09-18
CN110140172A (zh) 2019-08-16
US10777608B2 (en) 2020-09-15
US11462585B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
US9576660B2 (en) Low forming voltage non-volatile storage device
JP5996324B2 (ja) 不揮発性半導体記憶装置とその製造方法
US8324065B2 (en) Resistive memory and methods of processing resistive memory
JP5687978B2 (ja) 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
US20220406845A1 (en) Rram process integration scheme and cell structure with reduced masking operations
US20140233301A1 (en) Resistive switching for non volatile memory device using an integrated breakdown element
US9147840B2 (en) Memory
JP5783961B2 (ja) 不揮発性記憶装置
US8916847B2 (en) Variable resistance memory device and method for fabricating the same
US8586959B2 (en) Memristive switch device
US20170330916A1 (en) Complementary resistive switching memory device having three-dimensional crossbar-point vertical multi-layer structure
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
CN104303286A (zh) 具有局限细丝形成的电阻性存储器
US9917250B2 (en) Switching device, method of fabricating the same, and resistive random access memory including the switching device as a selection device
WO2019146268A1 (ja) 記憶素子および記憶装置
US9029829B1 (en) Resistive switching memories
CN110114894B (zh) 采用定位掺杂的非易失性存储结构
US10074695B2 (en) Negative differential resistance (NDR) device based on fast diffusive metal atoms
JP2007335869A (ja) Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子
US11683940B2 (en) Method of manufacturing variable resistance memory device
JP7145495B2 (ja) 不揮発性記憶素子
CN115084188A (zh) 可变电阻存储器件
WO2017052526A1 (en) Sidewall anti-cation-diffusion barrier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant