JP7145495B2 - 不揮発性記憶素子 - Google Patents
不揮発性記憶素子 Download PDFInfo
- Publication number
- JP7145495B2 JP7145495B2 JP2018194268A JP2018194268A JP7145495B2 JP 7145495 B2 JP7145495 B2 JP 7145495B2 JP 2018194268 A JP2018194268 A JP 2018194268A JP 2018194268 A JP2018194268 A JP 2018194268A JP 7145495 B2 JP7145495 B2 JP 7145495B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- metal electrode
- insulating film
- memory element
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
を増加させると、減少させた際の電流に比べて小さくなっている。これは、図5(b)に示すように、界面ダイポールの変調によりトンネル障壁の増加および幅が増加したことに対応すると考えられる。以上の結果より、本実施例により、抵抗変化動作と整流作用を実現できたことがわかる。
11 第一金属電極
12 第一絶縁膜
13 界面ダイポール変調層
14 第二絶縁膜
15 第二金属電極
Claims (1)
- 第一金属電極と第二金属電極の間に挟まれた少なくとも二種類の絶縁膜で構成される積層構造において、隣り合う2つの絶縁膜の間に界面ダイポール変調を誘起するための界面ダイポール変調層を含み、
前記第一金属電極と前記第二金属電極は、仕事関数の互いに異なる材料からなり、
前記二種類の絶縁膜は、前記第一金属電極および前記第二金属電極に各々接する第一の絶縁膜が酸化ハフニウム、酸化ジルコニウム、酸化ランタンおよび酸化イットリウムのうちの一つであり、前記第一の絶縁膜と前記界面ダイポール変調層とに挟まれた第二の絶縁膜が酸化シリコン、酸窒化シリコンおよび酸化アルミニウムのうちの一つであり、
前記界面ダイポール変調層は、一分子層程度の酸化マグネシウム、酸化チタン、酸化ストロンチウム、酸化イットリウム、酸化ランタン、酸化タンタル、酸化ガリウムおよび酸化アンチモンのうちの少なくとも一つであり、
前記第一の絶縁膜、前記界面ダイポール変調層および第二の絶縁膜は、アモルファス酸化物の積層構造を有し、
前記第一金属電極および前記第二金属電極に各々接する2つの前記第一の絶縁膜は、膜厚が互いに異なり、
前記第一金属電極と前記第二金属電極の間に印加される電圧に応じて、前記界面ダイポール変調を可変して非対称な絶縁膜のトンネル障壁を変化させることにより、抵抗変化と整流作用の両方を実現する、不揮発性記憶素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018194268A JP7145495B2 (ja) | 2018-10-15 | 2018-10-15 | 不揮発性記憶素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018194268A JP7145495B2 (ja) | 2018-10-15 | 2018-10-15 | 不揮発性記憶素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020064897A JP2020064897A (ja) | 2020-04-23 |
JP7145495B2 true JP7145495B2 (ja) | 2022-10-03 |
Family
ID=70387537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018194268A Active JP7145495B2 (ja) | 2018-10-15 | 2018-10-15 | 不揮発性記憶素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7145495B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11404636B2 (en) | 2020-04-24 | 2022-08-02 | Applied Materials, Inc | Crested barrier device and synaptic element |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011055433A1 (ja) | 2009-11-04 | 2011-05-12 | 株式会社 東芝 | 不揮発性半導体記憶装置 |
JP2015060911A (ja) | 2013-09-18 | 2015-03-30 | 独立行政法人産業技術総合研究所 | 不揮発性記憶素子 |
JP2016025258A (ja) | 2014-07-23 | 2016-02-08 | 国立研究開発法人産業技術総合研究所 | 不揮発性メモリ素子とその製造方法 |
WO2017068859A1 (ja) | 2015-10-20 | 2017-04-27 | 国立研究開発法人産業技術総合研究所 | 不揮発性記憶素子 |
JP2018056460A (ja) | 2016-09-30 | 2018-04-05 | 国立研究開発法人産業技術総合研究所 | トンネル接合素子及び不揮発性メモリ素子 |
-
2018
- 2018-10-15 JP JP2018194268A patent/JP7145495B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011055433A1 (ja) | 2009-11-04 | 2011-05-12 | 株式会社 東芝 | 不揮発性半導体記憶装置 |
JP2015060911A (ja) | 2013-09-18 | 2015-03-30 | 独立行政法人産業技術総合研究所 | 不揮発性記憶素子 |
JP2016025258A (ja) | 2014-07-23 | 2016-02-08 | 国立研究開発法人産業技術総合研究所 | 不揮発性メモリ素子とその製造方法 |
WO2017068859A1 (ja) | 2015-10-20 | 2017-04-27 | 国立研究開発法人産業技術総合研究所 | 不揮発性記憶素子 |
JP2018056460A (ja) | 2016-09-30 | 2018-04-05 | 国立研究開発法人産業技術総合研究所 | トンネル接合素子及び不揮発性メモリ素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2020064897A (ja) | 2020-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9362498B2 (en) | Method of forming a memory and method of forming a memory array | |
US8665631B2 (en) | Resistive random memory cell and memory | |
KR100790861B1 (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
US7897453B2 (en) | Dual insulating layer diode with asymmetric interface state and method of fabrication | |
US9312479B2 (en) | Variable resistance memory device | |
KR20130097139A (ko) | 저항-스위칭 층들을 구비한 메모리 셀의 구성 | |
US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
US20220406845A1 (en) | Rram process integration scheme and cell structure with reduced masking operations | |
KR102631895B1 (ko) | 기억 소자 및 기억 장치 | |
TWI569419B (zh) | 含有金屬硫屬化物之裝置 | |
US9112147B2 (en) | Semiconductor memory device | |
JP7145495B2 (ja) | 不揮発性記憶素子 | |
JP2007335869A (ja) | Cu2Oを含む不揮発性可変抵抗メモリ素子 | |
KR101471971B1 (ko) | 다층 터널 배리어 선택 소자를 이용한 비선형 저항 스위칭 메모리 소자 및 그 제조방법 | |
US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
US20210296399A1 (en) | Method of manufacturing variable resistance memory device | |
KR101445568B1 (ko) | 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법 | |
JP6092696B2 (ja) | 可変抵抗素子を用いたメモリセル | |
US20230301095A1 (en) | Semiconductor device including selector layer | |
KR20200127712A (ko) | 가변 저항 메모리 소자 | |
US20230093157A1 (en) | Storage device | |
KR101787751B1 (ko) | 오믹 접합층을 가지는 저항변화 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220621 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7145495 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |