JP2018056460A - トンネル接合素子及び不揮発性メモリ素子 - Google Patents

トンネル接合素子及び不揮発性メモリ素子 Download PDF

Info

Publication number
JP2018056460A
JP2018056460A JP2016193011A JP2016193011A JP2018056460A JP 2018056460 A JP2018056460 A JP 2018056460A JP 2016193011 A JP2016193011 A JP 2016193011A JP 2016193011 A JP2016193011 A JP 2016193011A JP 2018056460 A JP2018056460 A JP 2018056460A
Authority
JP
Japan
Prior art keywords
electrode
tunnel junction
resistance
oxide
ferroelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016193011A
Other languages
English (en)
Other versions
JP6813844B2 (ja
Inventor
山田 浩之
Hiroyuki Yamada
浩之 山田
彰仁 澤
Akihito Sawa
彰仁 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2016193011A priority Critical patent/JP6813844B2/ja
Publication of JP2018056460A publication Critical patent/JP2018056460A/ja
Application granted granted Critical
Publication of JP6813844B2 publication Critical patent/JP6813844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】電圧印加による抵抗スイッチング動作とその繰返しに対する高い耐性を有し、かつスイッチング毎の特性バラつきが小である、酸化物強誘電体薄膜を用いたトンネル接合素子及び抵抗変化型不揮発性メモリ素子を提供する。
【解決手段】トンネル接合素子において、酸化物強誘電体のバリア層を導電性の金属酸化物の電極で挟んだトンネル接合構造とすることにより、抵抗スイッチング動作とその繰返しに対する高い耐性等を向上させる。電極のうち、基板に近い側の電極を第1の電極とし、基板から遠い側の電極を第2の電極とするとき、第2の電極を、例えば、ルテニウム及びイリジウムのうちのいずれか1以上の金属酸化物で構成し、結晶性薄膜又はアモルファス膜で構成する。
【選択図】図1

Description

本発明は、トンネル接合素子及び不揮発性メモリ素子に関し、特に、酸化物強誘電体のバリア層を有する抵抗変化型のものに関する。
近年、酸化物強誘電体を利用した抵抗変化型の不揮発性メモリ素子の研究開発が進められている。
本発明者らは、既に、導電性を有する酸化物強誘電体の厚膜(膜厚100nm)と金属の界面に形成されるショットキー型の障壁高さが強誘電分極に依存することを利用した不揮発性メモリ素子を提案した(特許文献1参照)。
一方、バリア層に酸化物強誘電体の超薄膜を用いたトンネル接合型素子において、トンネル障壁高さが強誘電分極に依存することを利用した不揮発性メモリ素子が、提案されている(非特許文献1、2参照)。例えば、上部電極にCo、バリア層に膜厚3nmのBaTiO3、下部電極にLa0.67Sr0.33MnO3、基板にNdGaO3単結晶を用いたトンネル接合型素子が報告されている。
本発明者らは、酸化物強誘電体(BiFeO3)と、下部電極(ペロブスカイト型のマンガン酸化物(CCMO(Ca0.96Ce0.04MnO3)))と、上部電極(金属コバルト)とからなるトンネル接合構造を示した(非特許文献3参照)。
図7に、従来技術のトンネル接合素子10を模式的に図示する。トンネル接合素子10は、基板2と、金属酸化物からなる下部電極3と、酸化物強誘電体のバリア層4と、Co等の金属からなる上部電極50と、上部電極上に積層される配線用等の導電層6とを備える。
非特許文献1で報告されている素子では、強誘電の分極と対応した抵抗状態の制御が困難であるため、本発明者らは、一定に制御することが可能なトンネル接合を有する抵抗変化型の不揮発性メモリ素子を開発した(特許文献2参照)。特許文献2では、酸化物強誘電体のバリア層と金属電極との間に、常誘電酸化物であるアルカリ土類金属の酸化物の単原子膜を挿入する構造を提案した。例えば、基板にSrTiO3、下部電極にLa0.6Sr0.4MnO3、バリア層にBaTiO3、単原子膜にBaO膜、上部電極にCo、配線用等の導電層にAuを用いた積層構造が示されている。
また、本発明者らは、トンネル接合を有する抵抗変化型の素子において、強誘電体のバリア層をBaTiO3として、その終端表面をTiO2又はBaOに作り分けた構造を提案した(非特許文献4参照)。例えば、下部電極にLSMO(例、La0.6Sr0.4MnO3)又はSrRuO3、バリア層にBaTiO3(終端表面はTiO2又はBaO)、上部電極にCo、配線用等の導電層にAuを用いた積層構造が示されている。
先行文献調査をしたところ、次の特許文献が公知であった。
特許文献3には、強誘電体の下部電極と上部電極を酸化イリジウム層で構成したキャパシター構造が示されている。なお、特許文献3は、強誘電体のキャパシター構造に、分極電荷を記憶し、記憶された分極電荷の符号と量を、分極反転時に回路を流れる電流の時間積分により検出する不揮発性メモリ素子(FeRAM)に関する技術であり、トンネル接合構造の技術ではない。
特開2013−008884号公報 特開2016−025258号公報 特開2007−194655号公報
A. Chanthbouala, et al. Nature Nanotech. vol 7, 101-104 (2012). S. Boyn et al. Appl. Phys. Lett. vol 104, 052909 (2014). H. Yamada et al., ACS Nano, vol. 7, 5385-5390 (2013). H.Yamada et al., Advanced Functional Materials, vol 25, 2708-2714 (2015).
従来の、絶縁体または半導体の金属酸化物を金属電極で挟んだ接合で発現する、接合抵抗の可逆かつ不揮発なスイッチング現象を利用した抵抗変化型不揮発性メモリ(ReRAM)は、電場による酸素欠陥または酸素イオンの移動が動作原理となっている。そのため.スイッチングの繰返しにともなう材料の劣化が起こり、スイッチングの繰返し耐性やスイッチング毎の抵抗値のばらつきが問題であった。この問題の解決策として、導電性を有する酸化物強誘電体を用いた抵抗変化型メモリ、すなわち、電子的な効果である強誘電電気分極反転を利用して、素子抵抗(リーク電流)をスイッチングさせることを動作原理とした強誘電抵抗変化型不揮発性メモリが知られていた(特許文献1参照)。
しかし、電極材料として白金やコバルトといった金属結合を有する材料を電極として用いた従来技術の強誘電抵抗変化型不揮発性メモリでは、スイッチングを繰返し行うと、電極の金属材料が酸化し、界面のバンド構造が変化してしまうため、実用レベルのスイッチングの繰返し耐性の確保、また繰返しに伴う抵抗値の変動の抑制ができないという問題がある。
従来技術の特許文献1では、文献記載の構造のショットキー型の抵抗変化型不揮発性メモリ素子において、抵抗変化動作の繰返し特性が100万回可能であったことが示されている。また、トンネル接合型の素子である非特許文献2では、400万サイクルという値が示されている。しかし、抵抗スイッチング動作の繰返しに対する耐性としては、100万回や400万回では十分ではないという問題がある。
本発明は、これらの問題を解決しようとするものであり、電圧印加による抵抗スイッチング動作とその繰返しに対する高い耐性を有し、かつスイッチング毎の特性バラつきが小である、酸化物強誘電体薄膜を用いたトンネル接合素子及びこれを用いた抵抗変化型の不揮発性メモリ素子を提供することを目的とする。
本発明は、前記目的を達成するために、以下の特徴を有する。
(1) 酸化物強誘電体のバリア層を導電性の金属酸化物の電極で挟んだトンネル接合を有することを特徴とするトンネル接合素子。
(2) 前記電極のうち、基板に近い側の電極を第1の電極とし、基板から遠い側の電極を第2の電極とするとき、前記第2の電極はアモルファス膜であることを特徴とする(1)記載のトンネル接合素子。
(3) 前記第2の電極は、ルテニウム及びイリジウムのうちのいずれか1以上の金属酸化物であることを特徴とする(2)記載のトンネル接合素子。
(4) 前記第2の電極は、酸化ルテニウム及び酸化イリジウムのうちのいずれか1以上の金属酸化物であることを特徴とする、(3)記載のトンネル接合素子。
(5) 前記第1の電極が結晶性薄膜であり、前記第2の電極が酸化ルテニウムのアモルファス膜であることを特徴とする(2)記載のトンネル接合素子。
(6) 前記第1の電極が導電性のペロブスカイト型金属酸化物の結晶性薄膜であることを特徴とする、(2)乃至(5)のいずれか1項記載のトンネル接合素子。
(7) 前記酸化物強誘電体は、ペロブスカイト型構造を有する強誘電体であることを特徴とする(1)乃至(6)のいずれか1項記載のトンネル接合素子。
(8) (1)乃至(7)のいずれか1項記載のトンネル接合素子を備える抵抗変化型の不揮発性メモリ素子。
本発明のトンネル接合素子は、電圧印加の繰返しに対する耐性が高く、かつスイッチング毎の抵抗値のバラつきが小さいので、安定な抵抗スイッチング動作を実現できる。
本発明のトンネル接合素子では、上部電極にも金属酸化物の電極を用いることにより、トンネル電流の量を強く支配する界面バンド構造の、高度な均一性及び安定性を確保することができたため、安定な抵抗スイッチング動作を実現できる。従来の上部電極に金属電極を用いたトンネル接合素子の場合では、スイッチング動作の繰返しに伴う金属電極の酸化反応の進行によって、意図しない界面バリア層(常誘電性)の生成が上部電極側界面の一部に発生し、接合抵抗も大きく変化することになり、抵抗スイッチング動作は不安定になり、その繰返し耐性も劣化してしまっていた。これに対して、本発明のトンネル接合素子では、従来の金属電極による意図しない界面層の発生がなく、安定な抵抗スイッチング動作が実現できる。このように、本発明のトンネル接合素子は、トンネル接合を構成する構成材料が全て酸化物であるために、スイッチング動作の繰返しに伴う電極の劣化(酸化)等の問題が発生しない。
本発明のトンネル接合素子を備える不揮発性メモリ素子は、電圧印加による抵抗スイッチング動作とその繰返しに対する高い耐性が優れ、メモリ素子として実用レベルの安定な抵抗スイッチング繰返し特性を実現できる。
本発明の実施形態の基本構造を説明する図である。 本発明の第1の実施形態のトンネル接合素子の特性評価を説明する図である。 本発明の第1の実施形態のトンネル接合素子の特性評価を説明する図である。 本発明のトンネル接合素子の特性評価を説明する図である。(a)(b)(c)は、それぞれ実施例1、実施例2、比較例における、スイッチング動作の繰返し耐性についての測定結果を示す図である。 本発明の第1の実施形態のトンネル接合素子の電流−電圧特性を示す図である。 本発明のトンネル接合素子のバンド構造及び抵抗スイッチング動作を説明する図である。(a)は第1の実施形態、(b)は比較例の場合である。 従来のトンネル接合素子の積層構造を説明する図である。
本発明の実施形態について以下説明する。
本発明者は、酸化物強誘電体をバリア層とするトンネル接合素子の技術開発を進める研究過程で、上部電極に着目して、本発明に到った。本発明の実施形態は、酸化物強誘電体のバリア層を導電性の金属酸化物の電極で挟んだトンネル接合を有するものである。
図1を参照して、本発明の実施形態におけるトンネル接合素子の基本構造を説明する。図1のように、本実施形態のトンネル接合素子1は、基板2と、基板に近い方の第1の電極3(下部電極3とも呼ぶ。)と、酸化物強誘電体のバリア層4と、基板から遠い方の第2の電極5(上部電極5とも呼ぶ。)と、上部電極上に積層される配線用等の導電層6とを備える。バリア層4を挟む第1の電極3と第2の電極5は、超薄膜のトンネルバリア層とトンネル接合を形成する金属酸化物である。
本実施形態におけるトンネル接合素子の酸化物強誘電体のバリア層は、第1及び第2の電極とトンネル接合しうる層であれば、材料及び膜厚等は、特に制限されない。例えば、ペロブスカイト構造を有する強誘電体が好ましく、BaTiO3、BiFeO3、PZTを挙げることができる。なお、特許文献1の技術で使用されるBi欠損により導電性を持たせたBi1-xFeO3のような強誘電体では、トンネルバリア層を形成できない。トンネル接合素子は、電荷ドープされていない、高い絶縁性を有する強誘電体と電極とで構成される接合である。また、絶縁体である強誘電体バリア層の膜厚は、トンネル接合にトンネル電流を流すことが可能な超薄膜の薄さ(2nm以上5nm以下程度)である。
本実施形態における上部電極(第2の電極)は、酸化物強誘電体のバリア層とトンネル接合を形成する導電性の金属酸化物であれば、特に制限されない。例えば、ルテニウム及びイリジウムのうちのいずれか1以上の金属酸化物が挙げられる。より具体的には、RuO2、IrO2、又はIrO2とRuO2からなる金属酸化物が挙げられる。
本実施形態における上部電極(第2の電極)は、結晶膜でもアモルファス膜でもよい。上部電極の膜は、化学的・構造的安定性が高いものが望ましい。上部電極の膜として、例えば、RuO2、IrO2、またはIrO2とRuO2の固溶体の、アモルファス膜が挙げられ、これに限らず、アモルファス膜であっても再現性良く高い伝導性を示すものであればよい。
本実施形態における下部電極(第1の電極)は、酸化物強誘電体のバリア層がその上にエピタキシャル成長することが可能で、酸化物強誘電体とトンネル接合を形成する導電性の金属酸化物であれば、特に制限されない。例えば、下部電極の上の強誘電バリア層に、BaTiO3等のペロブスカイト型のエピタキシャル膜を用いる際には、下部電極(第1の電極)としては、BaTiO3等と同じペロブスカイト型構造をもち、電気抵抗率が室温で10mΩcm未満の金属性酸化物、例えば、La1-xSrxMnO3(0.2<x<0.5)、SrRuO3、LaNiO3、La1-xSrxCoO3(0.3<x<0.5)等のエピタキシャル単結晶薄膜等が望ましい。
第1又は第2の電極の電極材料として列挙した材料は、いずれも仕事関数が深い(4.5eV以上)ため、前述した強誘電体バリア層材料とどの組合せでもトンネル接合となる。
本実施形態の素子は、従来の強誘電体のバリア層を備えるトンネル接合素子と同様、該素子への、正負のパルス電圧印加により、抵抗値(リーク電流)の大きさを可逆的に変化させることができるものである。本実施形態の素子では、構成材料が全て酸化物であるため、スイッチング動作の繰返しに伴う電極の劣化(酸化)等、従来技術で用いられる金属膜特有の問題が発生しない。このため電圧印加の繰返しに対する耐性が高く、かつスイッチング毎の抵抗値のバラつきが小さいことを特徴とする、安定な抵抗スイッチング動作が実現できる。
(第1の実施形態)
本実施形態を、図1乃至6を参照して以下説明する。本実施形態のトンネル接合素子は、図1のように酸化物強誘電体の超薄膜をバリア層4として用いたトンネル接合構造を有し、バリア層4を挟む2つの電極は、下部電極3がエピタキシャル(単結晶)のペロブスカイト型酸化物薄膜で、上部電極5が結晶性又はアモルファスの導電性酸化物薄膜である。
本実施形態の素子は、下部電極3層として、例えば、La1-xSrxMnO3(0.2<x<0.5)のようなペロブスカイト型酸化物のエピタキシャル薄膜を堆積し、その上に、膜厚2〜5nmのBaTiO3のようなペロブスカイト型酸化物のエピタキシャル薄膜を強誘電トンネルバリア層として堆積し、その上に、上部電極層として結晶性又はアモルファスの酸化ルテニウム等の金属酸化物薄膜を堆積したものである。トンネル接合素子は、基板上に形成されるので、1例として、基板2としてSrTiO3、下部電極としてLa0.7Sr0.3MnO3、バリア層4としてBaTiO3、上部電極としてRuO2、上部電極上の配線用等の導電層としてAuの積層順で形成された積層構造を備える。
本実施形態の素子の特性を評価するために、実施例1、実施例2、比較例及び実施例3について説明する。
[実施例1]
ペロブスカイト構造の単結晶基板((001)配向したSrTiO3)を準備した。該基板の上に、導電性を有するペロブスカイト構造の酸化物(La0.7Sr0.3MnO3)の薄膜を、基板温度750℃、酸素圧力1mTorrの作製条件で、パルスレーザー堆積法により30nm厚に堆積した。続いてその上に、基板温度630℃、酸素圧力35mTorrの作製条件で、強誘電バリア層となるBaTiO3(以下、BTOともいう。)を4nm厚に形成した。さらに基板温度を室温まで冷却した後、上部電極となるRuO2のアモルファス薄膜を酸素圧力40mTorrの作製条件で10nm厚に形成し試料を作製した。
次に、作製された試料を微細な素子形状に加工し、抵抗スイッチング動作等のメモリ特性の評価が可能な形態にする。まずフォトリソグラフィーにより、3μm×3μmの大きさのフォトレジストパターンを作製し、アルゴンイオンミリングにより、レジストで覆われていないRuO2薄膜を完全に除去し、トンネル接合の上部電極を微細化する。引き続いてスパッタリング法によりSiO2薄膜を250nm厚に堆積し、その後にフォトレジストをリフトオフにより除去する。これにより、微細に加工されたトンネル接合は、SiO2薄膜に囲まれたような形態となる。次に、トンネル接合の電気的特性及びメモリ特性を評価するために、上部電極と下部電極への配線層を作製する。なお、前記SiO2薄膜は、両者のショートを防ぐための層間絶縁膜である。上部電極と下部電極の配線層は、フォトリソグラフィーにより反転レジストパターンを作製し、Au薄膜を400nm厚に堆積した後、リフトオフして作製する。
[実施例2]
実施例2は、上部電極をRuO2の結晶性膜にした以外は、実施例1と同様に作製した。
[比較例]
比較例は、上部電極をCo金属膜で形成した点以外は、実施例1と同様に作製した。
〈トンネル接合の電気的特性及び抵抗変化型メモリ特性の評価〉
微細化された素子の上部・下部電極の間に、配線層を通じてパルス電圧を印加して評価した。具体的には、上部電極に+3V(または+2V)の正の電圧を10μs印加する。このパルス電圧により、トンネル接合におけるBaTiO3の分極の向きは、下向き(下部電極の方向)が安定となる。かつ、強誘電性は不揮発であるので、パルス電圧印加を解除しても分極方向は記憶される。その後、−0.2Vの低電圧を印加し、接合を通過する電流を測定する。測定された電流値の逆数に−0.2Vを乗じた数値を、「分極が下向きの時の接合抵抗」として評価する。次に−3V(または−2V)の負電圧パルスを10μs印加する。これによりBaTiO3の分極は上方向(RuO2の方向)に反転される。パルス電圧印加後、上述と同様に−0.2Vの電圧を印加して電流値を測定し、分極が上向きの時の接合抵抗を評価する。印加パルス電圧が正(分極が下向き)のとき接合抵抗は低くなり、負(分極が上向き)とすると増加するので、それぞれを低抵抗状態(LRS)、高抵抗状態(HRS)と定義する。以上の操作を繰返して抵抗変化型メモリ特性の繰返し耐性を評価した。
図2は、スイッチング動作の繰返し耐性についての測定結果である。図2の横軸は繰返し回数で、縦軸は抵抗値である。(a)は、Vp=±3Vの場合、(b)は、Vp=±2Vの場合の測定結果である。なお、HRSおよびLRSの抵抗値は、それぞれ図の黒塗りおよび白抜きの四角で示されている。
図2(a)に示すように、本実施形態の実施例1の素子では、大きさ±3V、幅10μsのパルス電圧印加による抵抗スイッチング動作を1000万回繰返しても、抵抗値はほぼ一定で、ばらつきは殆ど発生せず、ほぼ一定のスイッチング比(約7、読出し電圧は−0.2V)を維持していることがわかる。
図2(b)に示すように、印加パルスを±2Vに低減した場合、スイッチング比は約3に減少するものの、特性バラつきの小さいスイッチング動作を10億サイクル繰返すことが可能である。
図3は、抵抗スイッチング動作における、特性(抵抗値)のばらつきについての結果を表示したものである。図3の横軸は抵抗値特性であり、縦軸はCumulative Probability(%)を示す。低抵抗状態(LRS)の場合も、高抵抗状態(HRS)の場合も、分布曲線がほぼ垂直に立った直線状であることから、ばらつきが極めて小であることが分かる。各抵抗状態の抵抗値の分布幅は、初期の数十万サイクル以内においては特に小さく、標準偏差は低抵抗状態において約2%、高抵抗状態において約3%である。
図4(a)(b)(c)は、それぞれ実施例1、実施例2、比較例における、スイッチング動作の繰返し耐性についての測定結果をまとめて図示したものである。比較例において、金属コバルト膜を上部電極に用いたトンネル接合型素子で、同一のパルス電圧印加をおこなった場合、約100サイクルから抵抗値のバラつきが発生することがわかる(図4(c)参照)。
また、従来型のトンネル接合型素子の繰返し耐性に関しては、非特許文献2に記載されている400万サイクルという値が、先行技術の最高値として公表されているが、このときの抵抗値の分布幅は、抵抗値の大きさと同程度であり、特性バラつきが非常に大きい。これに比べると、実施例1及び2のばらつきは極めて小さいことが分かる。
〈電流−電圧特性〉
図5は、RuO2(多結晶の場合、アモルファスの場合)の上部電極に対して、0V→+3V→−3V→0Vのように電圧掃引して測定した電流−電圧特性である。トンネル接合特有の非線形な電流−電圧特性が観測されている。アモルファスの場合及び多結晶の場合においては、−3Vから電圧を上昇させた時と+3Vから電圧を降下させた時で特性が一致せず、ヒステリシスが観測されている。数Vのパルス電圧で分極方向を書込んで、微小電圧における電流値として読み出される抵抗値が、パルスの極性に依存して変化するというメモリ特性と対応している。
〈バンド構造による抵抗スイッチング動作説明〉
図6は、バンド構造による抵抗スイッチング動作を説明する図である。(a)は、本実施形態の場合(LSMO/BTO/RuO2の積層構造)のバンド構造であり、(b)は、比較例の場合(LSMO/BTO/Coの積層構造)のバンド構造である。強誘電バリア層を有するトンネル接合で観測される抵抗変化型メモリ特性における、強誘電性と接合抵抗の相関関係は、図6(a)のような界面バンド構造の非対称性により説明される。エピタキシャルのLSMO/BaTiO3界面では、強誘電性が低減することが知られており、その界面層は、常誘電性のバリア層として機能する。その結果、分極電荷を保持する強誘電性のバリア層と、その電荷を遮蔽する上部および下部電極のうち、下部電極側の界面に電位分布の大きな勾配が発生する。強誘電バリア層の分極方向が反転すると、電荷の符号が反転するので、その電位勾配も変化する(図6(a)右参照)。この電位分布の変化によって、電子電気伝導の障壁高さ、すなわち接合抵抗が変化する。このようにして、分極方向に依存した抵抗状態が発現する。比較例のように金属電極を上部電極に用いた場合、スイッチング動作の繰返しに伴う電極の酸化反応の進行によって、意図しない界面バリア層(常誘電性)の生成が、上部電極側界面の一部に発生し得る。その結果、電位分布は図6(b)のように変化すると考えられる。それに伴って電子電気伝導の障壁高さ、接合抵抗も大きく変化するので、抵抗スイッチング動作は不安定になり、その繰返し耐性も劣化する。このような問題は、安定な導電性の金属酸化物を電極に用いれば生じない。
例えば約300℃、40mTorrの条件で堆積したような、多結晶のRuO2膜を上部電極に用いた場合は、金属膜を用いたときのような抵抗値の不安定化は起こらない。しかしながら、多結晶の場合はアモルファスの場合と比べて、抵抗スイッチング比自体が小さく、電流−電圧特性のヒステリシスの大きさも小さい(図4(b)、図5参照)。これは、多結晶膜では、様々な結晶配向性を有する結晶膜やそれらのドメイン境界などが混在しているため、界面状態が一様でなく、異なる電位分布を形成する部分が混在し、抵抗スイッチング比が低減していると考えられる。そこで、結晶性膜であるより、アモルファス膜である方がより好ましい。アモルファス膜のような構造的均一性のある構造であれば、界面バンド構造を一様にして抵抗スイッチング動作をより顕著に発現させる効果を有する。
よって、酸化ルテニウムのような酸化物のアモルファス膜は、構造の均一性・化学的安定性・導電性に優れているため、抵抗変化型の不揮発性メモリ素子の上部電極として最適である。一方、多結晶の酸化物ルテニウム膜では、電圧印加耐性は優れるが、構造の均一性が劣ることから抵抗スイッチング比(電流−電圧特性のヒステリシス)が小さい。
[実施例3]
実施例1、2とは異なる材料の積層構造SrRuO3/BaTiO3/アモルファスRuO2を作製して、トンネル接合素子を作製した。本実施例3のトンネル接合素子においても抵抗スイッチング現象を観測した。本実施例においても、上部電極として用いるRuO2は、多結晶よりアモルファスである方が大きな抵抗スイッチングを示した。上部電極は、多結晶よりアモルファスの導電性酸化物の方が、より好ましい。
上記実施の形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。
本発明のトンネル接合素子は、抵抗変化型の不揮発性メモリ素子として、繰返し耐性等のメモリ特性に優れるので、メモリ装置に広く適用でき、産業上有用である。
1 本発明のトンネル接合素子
2 基板
3 下部電極(第1の電極)
4 酸化物強誘電体のバリア層
5、50 上部電極(第2の電極)
6 配線用等の導電層
10 従来のトンネル接合素子
h 障壁高さ

Claims (8)

  1. 酸化物強誘電体のバリア層を導電性の金属酸化物の電極で挟んだトンネル接合を有することを特徴とするトンネル接合素子。
  2. 前記電極のうち、基板に近い側の電極を第1の電極とし、基板から遠い側の電極を第2の電極とするとき、前記第2の電極はアモルファス膜であることを特徴とする請求項1記載のトンネル接合素子。
  3. 前記第2の電極は、ルテニウム及びイリジウムのうちのいずれか1以上の金属酸化物であることを特徴とする請求項2記載のトンネル接合素子。
  4. 前記第2の電極は、酸化ルテニウム及び酸化イリジウムのうちのいずれか1以上の金属酸化物であることを特徴とする、請求項3記載のトンネル接合素子。
  5. 前記第1の電極が結晶性薄膜であり、前記第2の電極が酸化ルテニウムのアモルファス膜であることを特徴とする請求項2記載のトンネル接合素子。
  6. 前記第1の電極が導電性のペロブスカイト型金属酸化物の結晶性薄膜であることを特徴とする、請求項2乃至5のいずれか1項記載のトンネル接合素子。
  7. 前記酸化物強誘電体は、ペロブスカイト型構造を有する強誘電体であることを特徴とする請求項1乃至6のいずれか1項記載のトンネル接合素子。
  8. 請求項1乃至7のいずれか1項記載のトンネル接合素子を備える抵抗変化型の不揮発性メモリ素子。
JP2016193011A 2016-09-30 2016-09-30 トンネル接合素子及び不揮発性メモリ素子 Active JP6813844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016193011A JP6813844B2 (ja) 2016-09-30 2016-09-30 トンネル接合素子及び不揮発性メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016193011A JP6813844B2 (ja) 2016-09-30 2016-09-30 トンネル接合素子及び不揮発性メモリ素子

Publications (2)

Publication Number Publication Date
JP2018056460A true JP2018056460A (ja) 2018-04-05
JP6813844B2 JP6813844B2 (ja) 2021-01-13

Family

ID=61837064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016193011A Active JP6813844B2 (ja) 2016-09-30 2016-09-30 トンネル接合素子及び不揮発性メモリ素子

Country Status (1)

Country Link
JP (1) JP6813844B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113644079A (zh) * 2020-04-27 2021-11-12 爱思开海力士有限公司 铁电组件和包括该铁电组件的交叉点阵列器件
JP7145495B2 (ja) 2018-10-15 2022-10-03 国立研究開発法人産業技術総合研究所 不揮発性記憶素子

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202227A (ja) * 1993-12-10 1995-08-04 Philips Electron Nv トンネルダイオード
JP2012038820A (ja) * 2010-08-04 2012-02-23 Fujitsu Semiconductor Ltd 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
WO2015141625A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
JP2016025258A (ja) * 2014-07-23 2016-02-08 国立研究開発法人産業技術総合研究所 不揮発性メモリ素子とその製造方法
JP2016127209A (ja) * 2015-01-07 2016-07-11 国立研究開発法人産業技術総合研究所 ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07202227A (ja) * 1993-12-10 1995-08-04 Philips Electron Nv トンネルダイオード
JP2012038820A (ja) * 2010-08-04 2012-02-23 Fujitsu Semiconductor Ltd 強誘電体キャパシタの製造方法及び強誘電体キャパシタ
WO2015141625A1 (ja) * 2014-03-17 2015-09-24 株式会社 東芝 不揮発性記憶装置
JP2016025258A (ja) * 2014-07-23 2016-02-08 国立研究開発法人産業技術総合研究所 不揮発性メモリ素子とその製造方法
JP2016127209A (ja) * 2015-01-07 2016-07-11 国立研究開発法人産業技術総合研究所 ペロブスカイト酸化物薄膜の作製方法およびこれを利用したメモリ素子

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7145495B2 (ja) 2018-10-15 2022-10-03 国立研究開発法人産業技術総合研究所 不揮発性記憶素子
CN113644079A (zh) * 2020-04-27 2021-11-12 爱思开海力士有限公司 铁电组件和包括该铁电组件的交叉点阵列器件
CN113644079B (zh) * 2020-04-27 2024-02-09 爱思开海力士有限公司 铁电组件和包括该铁电组件的交叉点阵列器件

Also Published As

Publication number Publication date
JP6813844B2 (ja) 2021-01-13

Similar Documents

Publication Publication Date Title
JP4822287B2 (ja) 不揮発性メモリ素子
Kubicek et al. Uncovering two competing switching mechanisms for epitaxial and ultrathin strontium titanate-based resistive switching bits
KR100723420B1 (ko) 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자
Panda et al. Perovskite oxides as resistive switching memories: a review
US7872900B2 (en) Correlated electron memory
JP4805865B2 (ja) 可変抵抗素子
KR101206036B1 (ko) 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
US8987699B2 (en) Conductive bridge resistive memory device and method of manufacturing the same
JP6356486B2 (ja) 抵抗変化型メモリ及び抵抗変化型メモリの製造方法
JP6813844B2 (ja) トンネル接合素子及び不揮発性メモリ素子
US7932505B2 (en) Perovskite transition metal oxide nonvolatile memory element
JP6479480B2 (ja) 不揮発性メモリ素子
CN111081870B (zh) 基于铁电隧道结的阻变存储器及其数据写入方法
KR100959755B1 (ko) 저항 변화 메모리 장치용 가변 저항 산화막의 제조방법
US10056394B1 (en) Ferroelectric tunnel junction and method of fabrication thereof
JP5656229B2 (ja) 抵抗変化型不揮発性メモリ素子
KR100647332B1 (ko) 저항 변환 물질을 포함하는 rram
JP6367035B2 (ja) 不揮発性メモリ素子とその製造方法
JP2009295941A (ja) 記憶素子およびその製造方法
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material
JP6296464B2 (ja) 多機能電気伝導素子の使用方法
KR102287188B1 (ko) 비선형성을 나타내는 강유전체 터널 접합 메모리 소자 및 이를 구비하는 크로스포인트 어레이
CA2971782A1 (en) Ferroelectric tunnel junction and method of fabrication thereof
WO2024148515A1 (zh) 多态单元及其制备方法、阵列和忆阻器
KR20100009722A (ko) 저항변화기록소자 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201210

R150 Certificate of patent or registration of utility model

Ref document number: 6813844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250