KR20100009722A - 저항변화기록소자 및 그 제조방법 - Google Patents

저항변화기록소자 및 그 제조방법 Download PDF

Info

Publication number
KR20100009722A
KR20100009722A KR1020080070472A KR20080070472A KR20100009722A KR 20100009722 A KR20100009722 A KR 20100009722A KR 1020080070472 A KR1020080070472 A KR 1020080070472A KR 20080070472 A KR20080070472 A KR 20080070472A KR 20100009722 A KR20100009722 A KR 20100009722A
Authority
KR
South Korea
Prior art keywords
layer
resistance change
resistance
voltage
trap
Prior art date
Application number
KR1020080070472A
Other languages
English (en)
Other versions
KR100989180B1 (ko
Inventor
황철성
김경민
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020080070472A priority Critical patent/KR100989180B1/ko
Publication of KR20100009722A publication Critical patent/KR20100009722A/ko
Application granted granted Critical
Publication of KR100989180B1 publication Critical patent/KR100989180B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

저항변화기록소자 및 그 제조방법이 개시된다. 본 발명에 따른 저항변화기록소자는 하부전극과, 하부전극 상에 형성되고 제1금속의 산화물로 이루어진 제1저항변화층을 구비한다. 그리고 제1저항변화층 상에 형성된 전도층과, 전도층 상에 형성되고 제2금속의 산화물로 이루어진 제2저항변화층과, 제2저항변화층 상에 형성된 상부전극을 구비한다. 본 발명에 따르면, 저항변화층에 존재하는 산소 이온의 이동이 양 방향으로 이동하게 되어 사이클 횟수에 따른 소자의 내구성이 개선된다.
단극 저항 스위칭, 양극 저항 스위칭, 내구성, 트랩

Description

저항변화기록소자 및 그 제조방법{Resistance switching element and method of fabricating the same}
본 발명은 비휘발성 기억소자에 관한 것으로, 보다 상세하게는 저항변화기록소자 및 그 제조방법에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 이러한 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.
이러한 비휘발성 기억소자 중, 상전이 현상을 이용하는 상전이 랜덤 액세스 메모리(phase RAM, PRAM), 자기저항 변화현상을 이용하는 자기 랜덤 액세스 메모 리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM)과 더불어 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항변화기록소자(resistance RAM, ReRAM) 등이 주요 연구의 대상이다. 특히, ReRAM은 다른 비휘발성 기억 소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 최근에 주목을 많이 받고 있다.
ReRAM은 금속-산화물-금속(metal-oxide-metal: MOM)의 기본 소자 구조에서 적당한 전기적 신호를 가하면 고저항 상태(high resistance state, HRS)에서 저저항 상태(low resistance state, LRS)로 바뀌는 특성이 나타나게 된다. 그리고 다른 전기적 신호에서는 저저항 상태가 고저항 상태로 변하게 된다. 이와 같이 산화물이 고저항 상태에서 저저항 상태로 변하는 것을 셋(set)이라고 하며, 반대로 저저항 상태에서 고저항 상태로 변하는 것을 리셋(reset)이라고 한다. 그리고 셋 상태는 저저항 상태를 의미하고 리셋 상태는 고저항 상태를 의미한다. 이러한 저항의 스위칭 현상을 통해 정보를 기록하고 판독하게 된다.
ReRAM은 크게 단극 저항 스위칭(unipolar resistance switching ; URS) 특성을 이용하는 것과 양극 저항 스위칭(bipolar resistance switching ; BRS) 특성을 이용하는 것으로 나뉜다. 단극 저항 스위칭 특성은 인가되는 전압의 극성에 상관없이 하나의 극성만을 인가하여 저저항 상태와 고저항 상태의 스위칭을 나타내는 특성을 의미하고, 양극 저항 스위칭 특성은 극성이 다른 전압을 인가하여 저저항 상태와 고저항 상태의 스위칭을 나타내는 특성을 의미한다.
도 1은 단극 저항 스위칭 특성을 나타내는 전압-전류 도면이다.
갓 형성된 산화물 박막은 고저항 상태이므로 산화물 박막에 전압을 인가하여도 전류가 거의 흐르지 않고 저항 변화도 나타나지 않는다. 따라서 저항변화 특성을 나타내기 위해서는 우선 저항 변화가 가능한 상태를 만들어 주는 것이 필요하다. 이러한 저항 변화를 가능한 상태로 만들어 주는 것을 포밍(forming)이라고 한다. 단극 저항 스위칭 특성을 나타내도록 하는 포밍은 갓 형성된 산화물 박막에 브렉다운(breakdown)이 일어나는 전압(Vf)을 인가하는 것으로서 도 1의 참조번호 110에 해당한다. 이때 컴플라이언스 전류(compliance current)(Ic)를 인가하여, 산화물 박막을 통해 흐르는 전류가 컴플라이언스 전류 이상 흐르지 않도록 제약을 가해주어야 한다. 컴플라이언스 전류(Ic)를 인가하지 않은 상태로 브렉다운이 일어나는 전압(Vf)를 인가하면 지나치게 많은 전류가 흐르게 되어 절연 특성이 파괴되고 회복되지 않게 된다.
이와 같은 포밍을 거치게 되면, 산화물 박막은 저저항 상태가 되어 도 1의 참조번호 120으로 표시된 그래프와 같은 전압-전류 특성을 나타낸다. 그러나 특정 전압 이상을 인가하면 전류가 급속히 작아져서(140), 산화물 박막의 저항이 비약적으로 증가하게 된다. 이 특정 전압을 단극 저항 스위칭 리셋(reset) 전압(VURSreset)이라 한다. 저저항 상태에 있던 산화물 박막에 VURSreset 이상의 전압을 인가하면, 산화물 박막은 고저항 상태가 되어 도 1의 참조번호 130으로 표시된 그래프와 같이 거의 전류가 흐르지 않게 된다.
그리고 고저항 상태에 있는 산화물 박막에 VURSreset보다 큰 다른 특정 전압을 인가하면, 전류 점프(current jump)가 나타난다(150). 이 다른 특정 전압을 단극 저항 스위칭 셋(set) 전압(VURSset)이라고 한다. 고저항 상태에 있던 산화물 박막에 VURSset 이상의 전압을 인가하면, 산화물 박막은 저저항 상태가 되어 도 1의 참조번호 120으로 표시된 그래프와 같이 상대적으로 큰 전류가 흐르게 된다. 이와 같은 과정은 반복적으로 발생할 수 있으며, 저저항 상태를 온(on) 상태로, 고저항 상태를 오프(off) 상태로 하여 정보를 기록하고 판독할 수 있다.
이와 같은 단극 저항 스위칭 특성을 이용해 ReRAM를 구현한 경우 저저항상태와 고저항 상태의 저항차이가 매우 커서 정보가 기록된 소자를 판독하는 데 있어서는 유리하지만, 상대적으로 시동 전압과 재시동 전압이 높아 많은 전력소모가 발생하고 스위칭 시간이 긴 문제점이 있다. 따라서 전력소모가 적고 스위칭 시간이 짧은 양극 저항 스위칭 특성을 이용한 ReRAM에 관해서 연구되고 있다.
양극 저항 스위칭 특성을 나타내기 위해서도 포밍 과정이 필요한데, 상술한 단극 저항 스위칭의 리셋 상태로 만드는 과정이 양극 저항 스위칭에서는 포밍 과정에 해당한다. 양극 저항 스위칭 포밍 과정을 거친 산화물 박막에 VURSset 미만의 전압을 인가하여 전압 스윕(voltage sweep)을 한 결과를 도 2에 나타내었다.
도 1에 도시한 바와 같이 양(+)의 전압을 인가하여 양극 저항 스위칭을 위한 포밍을 마친 산화물 박막에 음(-)의 전압을 인가하면 도 2의 참조번호 210으로 표 시된 그래프와 같은 전압-전류 특성을 나타낸다. 그러다가 특정 전압에 이르면 갑자기 전류가 증가하는 지점이 나타나게 된다(230). 이 특정 전압을 양극 저항 스위칭 셋 전압(VBRSset)이라 한다. 산화물 박막에 VBRSset 전압을 인가한 이후에 전압을 증가시키면, 도 2의 참조번호 220으로 표시된 그래프와 같은 전압-전류 특성을 나타내어 산화물 박막이 저저항 상태에 있게 됨을 알 수 있다. 계속해서, 산화물 박막에 양(+)의 전압을 인가하면, 도 2의 참조번호 240으로 표시된 그래프와 같은 전압-전류 특성을 나타낸다. 그러다가 다른 특정 전압에 도달하면 전류가 증가하지 않게 되거나 전류의 증가 속도가 변하게 된다(260). 이 다른 특정 전압을 양극 저항 스위칭 리셋 전압(VBRSreset)이라 한다. 산화물 박막에 VBRSreset 전압을 인가한 이후에 전압을 감소시키면, 도 2의 참조번호 250으로 표시된 그래프와 같은 전압-전류 특성을 나타내어 산화물 박막이 고저항 상태에 있게 됨을 알 수 있다.
상기와 같은 특성을 통해 저항변화기록소자에 정보를 기록하고 판독하면, 구동 전압을 낮춰 전력소모를 줄일 수 있고, 스위칭 시간을 짧게 하여 소자의 속도를 향상시킬 수 있게 된다. 그러나 양극 저항 스위칭 특성을 이용한 저항변화기록소자는 소자의 내구성(endurance)에 문제점이 있다. 이를 도 3에 나타내었다.
도 3의 참조번호 310으로 표시된 그래프는 양극 저항 스위칭 셋 상태일 때 사이클 횟수에 따른 전류(IBRSset)의 크기를 나타낸 것이고, 참조번호 320으로 표시된 그래프는 양극 저항 스위칭 리셋 상태일 때 사이클 횟수에 따른 전류(IBRSreset)의 크기를 나타낸 것이다. 도 3에 도시된 바와 같이 초기에는 100 사이클 정도가 지나면 IBRSset/IBRSset 값이 10에서 2 정도로 감소하게 된다. 이와 같이 양극 저항 스위칭 특성을 이용한 저항변화기록소자는 소자의 내구성에 문제점이 있어 이의 개선이 필요한 상태이다.
본 발명이 해결하고자 하는 기술적 과제는 내구성이 우수한 저항변화기록소자 및 그 제조방법을 제공하는 데 있다.
본 발명이 해결하고자 하는 다른 기술적 과제는 내구성이 우수하게 되도록 저항변화기록소자에 정보를 기록하는 방법을 제공하는 데 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화기록소자는 하부전극; 상기 하부전극 상에 형성되고, 제1금속의 산화물로 이루어진 제1저항변화층; 상기 제1저항변화층 상에 형성된 전도층; 상기 전도층 상에 형성되고, 제2금속의 산화물로 이루어진 제2저항변화층; 및 상기 제2저항변화층 상에 형성된 상부전극;을 구비한다.
본 발명에 따른 저항변화기록소자에 있어서, 상기 제1저항변화층은 산소 공공(vacancy)이 형성되어 있는 제1트랩층을 구비하고, 상기 제2저항변화층은 산소 공공이 형성되어 있는 제2트랩층을 구비할 수 있다. 그리고 상기 제1트랩층은 상기 하부전극과 상기 제1저항변화층 사이의 계면에 인접하게 형성되고, 상기 제2트랩층은 상기 상부전극과 상기 제2저항변화층 사이의 계면에 인접하게 형성되는 것이 바람직하다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화기록소자 제조방법은 하부전극 상에 제1금속의 산화물로 이루어진 제1저항변화층을 형성하는 단계; 상기 제1저항변화층 상에 전도층을 형성하는 단계; 상기 전도층 상에 제2금속의 산화물로 이루어진 제2저항변화층을 형성하는 단계; 및 상기 제2저항변화층 상에 상부전극을 형성하는 단계;를 갖는다.
본 발명에 따른 저항변화기록소자 제조방법에 있어서, 상기 상부전극을 형성하는 단계 이후에, 상기 제1저항변화층에 단극 저항 스위칭(unipolar resistance switching) 특성이 나타나도록, 상기 제1저항변화층에 제1컴플라이언스(compliance) 전류를 인가한 상태에서 상기 전도층을 기준으로 상기 하부전극에 양(+)의 부호를 갖는 제1포밍(forming) 전압을 인가하는 단계; 상기 포밍된 제1저항변화층이 단극 저항 스위칭의 리셋(reset) 상태가 되도록, 상기 전도층을 기준으로 상기 하부전극에 양(+)의 부호를 가지며, 단극 저항 스위칭의 리셋 전압 크기 이상이고 단극 저항 스위칭의 셋(set) 전압 크기 미만인 전압을 인가하는 단계; 상기 제2저항변화층에 단극 저항 스위칭 특성이 나타나도록, 상기 제2저항변화층에 제2컴플라이언스 전류를 인가한 상태에서 상기 전도층을 기준으로 상기 상부전극에 양(+)의 부호를 갖는 제2포밍 전압을 인가하는 단계; 및 상기 포밍된 제2저항변화층이 단극 저항 스위칭의 리셋 상태가 되도록 상기 전도층을 기준으로 상기 상부전극에 양(+)의 부호를 가지며, 단극 저항 스위칭의 리셋 전압 크기 이상이고 단극 저항 스위칭의 셋 전압 크기 미만인 전압을 인가하는 단계;를 더 구비할 수 있다.
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 저항변화기록소자의 정보기록방법은 하부전극과, 상기 하부전극 상에 형성되고 전기적 신호에 저항이 변화하는 저항변화물질을 포함하여 이루어진 저항변화막과, 상기 저항변화층 막 상에 형성된 상부전극을 구비한 저항변화기록소자를 준비하는 단계; 상기 저항변화기록소자에 구비된 저항변화막을 양극 저항 스위칭(bipolar resistance switching) 셋 상태로 변경시키기 위해 상기 하부전극과 상기 상부전극 사이에 제1전압을 인가하거나, 상기 저항변화기록소자에 구비된 저항변화막을 양극 저항 스위칭 리셋 상태로 변경시키기 위해 상기 하부전극과 상기 상부전극 사이에 제2전압을 인가하여, 상기 저항변화막의 상태를 전환시키는 단계; 및 상기 저항변화기록소자에 구비된 저항변화막이 셋 상태일 때를 "1"로, 리셋 상태일 때를 "0"으로 할당하는 단계;를 가지며, 상기 제1전압의 크기가 상기 제2전압의 크기보다 크다.
본 발명에 따른 저항변화기록소자 및 그 제조방법에 의하면, 저항변화층에 존재하는 산소 이온의 이동이 양 방향으로 이동하게 되어 사이클 횟수에 따른 소자의 내구성(cyclic endurance)이 우수하다. 그리고 본 발명에 따른 저항변화기록소자의 온/오프 전류 비율이 현저히 증가되므로 판독시 오독의 우려가 감소하게 된다.
본 발명에 따른 저항변화기록소자의 정보기록방법에 의하면, 저항변화기록소자를 오프 상태로 변경시키기 위해 인가되는 전압의 크기를 상대적으로 작게 하여 사이클 횟수에 따라 오프 전류가 커지는 것을 방지할 수 있어 소자의 내구성이 우수하게 된다.
본 발명에 대해 설명하기에 앞서 종래의 양극 저항 스위칭 특성을 이용한 저 항변화기록소자가 사이클 횟수에 따른 온/오프 전류 비율이 감소하는 이유에 대해서 먼저 살펴보기로 한다.
도 4는 종래의 양극 저항 스위칭 특성을 이용한 저항변화기록소자의 오프(off) 상태를 나타내는 모식도이고, 도 5는 종래의 양극 저항 스위칭 특성을 이용한 저항변화기록소자의 온(on) 상태를 나타내는 모식도이다.
도 4 및 도 5를 참조하면, 종래의 양극 저항 스위칭 특성을 이용한 저항변화기록소자(400)는 하부전극(410), 저항변화층(420) 및 상부전극(430)이 차례로 적층되어 있는 구조를 가진다. 하부전극(410) 및 상부전극(430)은 Pt가 이용되며, 저항변화층(420)은 TiO2가 이용된다. 양극 저항 스위치 특성을 이용하기 위해서는 상술한 바와 같이 먼저 양극 저항 스위칭(bipolar resistance switching ; BRS) 포밍(forming) 과정을 거쳐야 한다. 양극 저항 스위칭 포밍과정은 저항변화층(420)을 단극 저항 스위칭(unipolar resistance switching ; URS) 포밍한 후, 저항변화층(420)을 단극 저항 스위칭 리셋 상태로 만드는 과정이다. 저항변화층(420)을 단극 저항 스위칭 포밍하면, 저항변화층(420) 내부에 필라멘트(filament)가 형성된다. 필라멘트는 전자 이동의 통로가 된다. 단극 저항 스위칭 포밍된 저항변화층(420)에 단극 저항 스위칭 리셋 전압을 인가하면 저항변화층(420)에 형성된 필라멘트의 일부가 끊어져서 오프 상태가 되며, 양극 저항 스위칭 포밍이 완료된다.
하부전극(410)을 접지하고, 상부전극(430)에 양(+)의 브렉다운(breakdown) 전압을 인가하면, 도 4에 도시된 바와 같이 하부전극(410)과 저항변화층(420)의 계 면으로부터 필라멘트가 형성되어 저항변화층(420)은 단극 저항 스위칭 포밍된다. 그리고 하부전극(410)을 접지하고 상부전극(420)에 양(+)의 단극 저항 스위칭 리셋 전압을 인가하면, 도 4에 도시된 바와 같이 상부전극(430)과 인접한 부분에 형성된 필라멘트가 끊어져서 양극 저항 스위칭 포밍된다. 이때 상부전극(430)과 저항변화층(420)의 계면 부근에 트랩(trap)층(423)이 형성되고, 트랩이 형성된 부분과 필라멘트가 잔존하는 부분 사이에 트랩프리(trap-free)층(424)이 형성된다. 트랩층(423)은 산소 공공(vacancy)가 형성되어 있는 영역이다. 필라멘트가 잔존하는 영역을 필라멘트 영역(filament region)(422)이라 하고, 트랩층(423)과 트랩프리층(424)이 형성된 영역을 스위칭 영역(switching region)(421)이라 한다.
즉 저항변화층(420)을 양극 저항 스위칭 포밍하면, 저항변화층(420)은 스위칭 영역(421)과 필라멘트 영역(422)으로 구분된다. 그리고 스위칭 영역(421)은 트랩층(423)과 트랩프리층(424)으로 구분된다. 트랩층(423)과 트랩프리층(424) 사이에는 도 4의 하단부에 도시한 바와 같이 에너지 장벽(potential barrier)(Φasym)이 존재하게 된다. 스위칭 영역(421)은 상부전극(430) 부근에만 형성되므로 저항변화층(420) 내부의 에너지 밴드 프로파일은 비대칭적으로 된다.
도 4에 도시한 바와 같이 양극 저항 스위칭 포밍된 저항변화기록소자(400)에 하부전극(410)을 접지하고 상부전극(430)에 음(-)의 전압을 인가하면 상부전극(430)으로부터 저항변화층(420) 내부로 전자가 주입되고 주입된 전자는 트랩층(423)에 포획된다. 트랩층(423)에 존재하는 모든 트랩에 전자가 포획되면, 도 5 에 도시된 바와 같이 스위칭 영역(421)은 트랩프리 영역이 되고, 온 상태가 된다. 이때 도 2의 참조번호 230으로 표시된 바와 같이 전류의 흐름이 갑자기 증가하게 된다. 이와 같이 전류의 흐름이 갑자기 증가할 때 산소 이온의 이동이 활발하게 되고, 산소 이온은 필라멘트와 결합되어 트랜지션 영역(transition region)(428)을 형성하게 된다.
그러나 온 상태에서 오프 상태로 변경될 때는 도 2에 도시된 바와 같이 갑작스러운 전류의 증가는 발생하지 않게 되어 활발한 산소 이온의 이동이 발생하지 않는다. 이는 비대칭적인 에너지 밴드 프로파일에 기인하는 것으로서 결과적으로 전체적인 산소 이온의 이동은 스위칭 영역(421)에서 필라멘트 영역(422)으로 방향성을 띠게 된다.
산소 이온이 스위칭 영역(421)에서 필라멘트 영역(422)으로 일정한 방향성을 가지고 이동하면, 온 상태에서 오프 상태로 다시 오프 상태에서 온 상태로 변경되는 사이클이 반복됨에 따라 필라멘트가 산소 이온들로 채워져서 필라멘트 영역(422)이 감소하게 된다. 결국 사이클 횟수가 증가함에 따라 스위칭 영역(421)의 두께가 증가하게 된다. 이를 도 6에 나타내었다.
도 6의 참조번호 610으로 표시된 그래프는 사이클 횟수에 따른 트랩층(423)의 두께(d1) 변화를 나타낸 것이고, 참조번호 620으로 표시된 그래프는 사이클 횟수에 따른 트랩프리층(424)의 두께(d2) 변화를 나타낸 것이다. 그리고 참조번호 630으로 표시된 그래프는 사이클 횟수에 따른 스위칭 영역(421)의 두께(ds=d1+d2) 변화를 나타낸 것이다. 도 6에 도시된 바와 같이 사이클 횟수가 증가함에 따라 스위칭 영역(421)의 두께(ds)가 증가함을 알 수 있고, 스위칭 영역(421) 중 특히 트랩층(423)의 두께(d1)가 많이 증가함을 알 수 있다. 이와 같이 트랩층(423)의 두께(d1)가 증가하면 도 7에 도시된 바와 같이 트랩 밀도가 감소하게 된다. 결국 사이클의 횟수가 증가함에 따라 트랩 밀도가 급속도로 감소하므로 도 3에 도시한 바와 같이 종래의 저항변화기록소자는 사이클의 횟수가 조금만 증가하더라도 온/오프 전류 비율이 작아지게 된다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 저항변화기록소자 및 그 제조방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 8은 본 발명에 따른 저항변화기록소자에 대한 바람직한 일 실시예의 개략적인 구성을 나타내는 도면이다.
도 8을 참조하면, 본 발명에 따른 저항변화기록소자(800)는 하부전극(810), 제1저항변화층(820), 전도층(830), 제2저항변화층(840) 및 상부전극(850)을 구비한다.
하부전극(810)은 Pt, Ru, Ir, Ag, Al, Au, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어 느 하나 또는 이들의 조합으로 형성될 수 있다.
제1저항변화층(820)은 하부전극(810) 상에 형성되며, 제1금속의 산화물로 이루어져 전기적 신호에 의해 전기 저항이 변화된다. 제1저항변화층(820)은 페로브스카이트(perovskite) 또는 전이금속 산화물이 이용된다. 제1저항변화층(820)은 TiO2, NiO, HfO2, Al2O3, ZrO2, ZnO, Ta2O5 및 Nb2O5와 같은 이성분계 물질과 SrTiO3, HfAlO, HfSiO 및 HfTiO와 같은 삼성분계 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
전도층(830)은 제1저항변화층(820) 상에 형성되며, 하부전극(810)과 마찬가지로 Pt, Ru, Ir, Ag, Al, Au, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
제2저항변화층(840)은 전도층(830) 상에 형성되며, 제2금속의 산화물로 이루어져 전기적 신호에 의해 전기 저항이 변화된다. 제2저항변화층(840)은 제1저항변화층(820)과 마찬가지로 페로브스카이트(perovskite) 또는 전이금속 산화물이 이용된다. 제2저항변화층(840)은 TiO2, NiO, HfO2, Al2O3, ZrO2, ZnO, Ta2O5 및 Nb2O5와 같은 이성분계 물질과 SrTiO3, HfAlO, HfSiO 및 HfTiO와 같은 삼성분계 물질 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
상부전극(850)은 제2저항변화층(840) 상에 형성되며, 하부전극(810)과 마찬 가지로 Pt, Ru, Ir, Ag, Al, Au, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
제1저항변화층(820)은 산소 공공이 형성되어 있는 제1트랩층을 구비할 수 있으며, 제2저항변화층(840)은 산소 공공이 형성되어 있는 제2트랩층을 구비할 수 있다. 제1트랩층과 제2트랩층이 형성되어 있는 위치에 따라 본 발명에 따른 저항변화기록소자(800)은 두 가지 형태로 나뉘어진다.
도 9는 본 발명에 따른 제1형태의 저항변화기록소자의 개략적인 구성을 나타내는 도면이고, 도 10은 본 발명에 따른 제2형태의 저항변화기록소자의 개략적인 구성을 나타내는 도면이다.
도 9를 참조하면, 제1형태의 저항변화기록소자(900)는 하부전극(910), 제1저항변화층(920), 전도층(930), 제2저항변화층(940) 및 상부전극(950)이 순차적으로 적층된 구조를 가진다. 제1저항변화층(920)은 하부전극(910) 상에 제1필라멘트 영역(922)과 제1스위칭 영역(921)이 순차적으로 형성되어 있는 구조를 가지며, 제1스위칭 영역(921)은 제1필라멘트 영역(921) 상에 제1트랩프리층(924)과 제1트랩층(923)이 순차적으로 형성되어 있는 구조이다. 그리고 제2저항변화층(940)은 전도층(930) 상에 제2필라멘트 영역(942)과 제2스위칭 영역(941)이 순차적으로 형성되어 있는 구조를 가지며, 제2스위칭 영역(941)은 제2필라멘트 영역(942) 상에 제2트랩프리층(944)과 제2트랩층(943)이 순차적으로 형성되어 있는 구조이다. 즉 제1형 태의 저항변화기록소자(900)의 제1저항변화층(920)에 구비된 제1트랩층(923)은 제1저항변화층(920)과 전도층(930)의 계면에 인접하게 형성된다. 그리고 제2저항변화층(940)에 구비된 제2트랩층(943)은 제2저항변화층(940)과 상부전극(950)의 계면에 인접하게 형성된다.
도 10을 참조하면, 제2형태의 저항변화기록소자(1000)는 하부전극(1010), 제1저항변화층(1020), 전도층(1030), 제2저항변화층(1040) 및 상부전극(1050)이 순차적으로 적층된 구조를 가진다. 제1저항변화층(1020)은 하부전극(1010) 상에 제1스위칭 영역(1021)과 제1필라멘트 영역(1022)이 순차적으로 형성되어 있는 구조를 가지며, 제1스위칭 영역(1021)은 하부전극(1010) 상에 제1트랩층(1023)과 제1트랩프리층(1024)이 순차적으로 형성되어 있는 구조이다. 그리고 제2저항변화층(1040)은 전도층(1030) 상에 제2필라멘트 영역(1042)과 제2스위칭 영역(1041)이 순차적으로 형성되어 있는 구조를 가지며, 제2스위칭 영역(1041)은 제2필라멘트 영역(1042) 상에 제2트랩프리층(1044)과 제2트랩층(1043)이 순차적으로 형성되어 있는 구조이다. 즉 제2형태의 저항변화기록소자(1000)의 제1저항변화층(1020)에 구비된 제1트랩층(1023)은 제1저항변화층(1020)과 하부전극(1010)의 계면에 인접하게 형성된다. 그리고 제2저항변화층(1040)에 구비된 제2트랩층(1043)은 제2저항변화층(1040)과 상부전극(1050)의 계면에 인접하게 형성된다.
제1트랩층(923, 1023)과 제2트랩층(943, 1043)이 형성되는 위치는 제1저항변화층(920, 1020)과 제2저항변화층(940, 1040)을 양극 스위칭 특성을 나타내도록 포밍하는 과정에서 인가되는 전압의 극성을 조절하는 것으로 가능하다. 즉 상술한 바 와 같이 양극 스위칭 특성을 나타내도록 포밍하는 과정에서 양(+)의 전압이 인가되는 부분에 트랩이 형성되므로, 전도층(930, 1030)을 접지시키고 상부전극(950, 1050)과 하부전극(910, 1010)에 인가되는 전압을 통해 제1트랩층(923, 1023)과 제2트랩층(943, 1043)이 형성되는 위치를 결정할 수 있다.
제1형태의 저항변화기록소자(900)를 제조하기 위해서는, 전도층(930)을 접지하고, 상부전극(950)에는 양(+)의 전압을 인가하여 제2저항변화층(940)이 양극 스위칭 특성이 나타나도록 포밍하고, 하부전극(910)에는 음(-)의 전압을 인가하여 제1저항변화층(920)이 양극 스위칭 특성이 나타나도록 포밍하면 된다. 제2형태의 저항변화기록소자(1000)를 제조하기 위해서는, 전도층(1030)을 접지하고, 하부전극(1010)과 상부전극(1050) 모두에 양(+)의 전압을 인가하여 제1저항변화층(1020)과 제2저항변화층(1040)이 양극 스위칭 특성이 나타나도록 포밍하면 된다.
한편, 제2형태의 저항변화기록소자(1000)는 하부전극(1010), 제1저항변화층(1020), 전도층(1030), 제2저항변화층(1040) 및 상부전극(1050)의 구성물질을 적절히 선택하면 포밍과정을 거치지 않더라도 제1트랩층(1023)과 제2트랩층(1043)이 형성되는 위치를 결정할 수 있다. 제1트랩층(1023)과 제2트랩층(1043)에 형성되어 있는 트랩은 상술한 바와 같이 산소 공공이므로, 제1저항변화층(1020)과 제2저항변화층(1040)에 존재하는 산소를 제거하면 제1트랩층(1023)과 제2트랩층(1043)이 형성된다. 제2형태의 저항변화기록소자(1000)는 하부전극(1010) 부근에 제1트랩층(1023)이 형성되고, 상부전극(1050) 부근에 제2트랩층(1043)이 형성되며, 전도층(1030) 부근에는 트랩이 형성되지 않도록 하면 된다. 이를 위해 전도층(1030)은 제1저항변화층(1020)과 제2저항변화층(1040)의 구성원소인 제1금속 및 제2금속보다 산소 친화도가 작은 물질, 바람직하게는 백금(Pt)과 같은 귀금속(noble metal)으로 이루어질 수 있다. 그리고 하부전극(1010)은 제1저항변화층(1020)의 구성원소인 제1금속보다 산소 친화도가 동일하거나 큰 물질, 바람직하게는 제1금속으로 이루어질 수 있고, 상부전극(1050)은 제2저항변화층(1040)의 구성원소인 제2금속보다 산소친화도가 동일하거나 큰 물질, 바람직하게는 제2금속으로 이루어질 수 있다.
도 11은 제1형태의 저항변화기록소자(900)의 전압-전류 도면이다.
도 11을 참조하면, 제1형태의 저항변화기록소자(900)의 전압-전류 그래프는 종래의 저항변화기록소자(400)의 전압-전류 그래프인 도 2와 유사하다. 다만 전류가 급속하게 증가하는 부분(1110, 1120)이 두 번 나타나는 차이점이 있다. 이는 저항변화층(920, 940)이 두 층이 있기 때문이다. 그리고 제1형태의 저항변화기록소자(900)의 내구성(endurance)을 도 12에 나타내었다.
도 12의 참조번호 1210으로 표시된 그래프는 제1형태의 저항변화기록소자(900)가 온 상태인 경우에 사이클 횟수에 따른 전류를 나타낸 것이고, 참조번호 1220으로 표시된 그래프는 제1형태의 저항변화기록소자(900)가 오프 상태인 경우에 사이클 횟수에 따른 전류를 나타낸 것이다.
도 12를 참조하면, 제1형태의 저항변화기록소자(900)의 초기의 온/오프 전류 비율은 50 정도이고, 100 사이클까지 이 비율이 유지됨을 알 수 있다. 그리고 300 사이클이 지나면 온/오프 전류 비율이 2 정도가 됨을 알 수 있다. 즉 종래의 저항변화기록소자(400)와 비교하면(도 3과 도 12 비교), 초기의 온/오프 전류 비율은 5 배 정도 증가되었고, 초기 온/오프 전류 비율이 유지되는 사이클 횟수가 5배 정도 증가되었음을 알 수 있다. 제1형태의 저항변화기록소자(900)는 종래의 저항변화기록소자(400)와 마찬가지로 음(-)의 전압을 인가한 경우에만 전류가 급속하게 증가하는 부분(1110, 1120)이 나타난다. 즉 제1형태의 저항변화기록소자(900)는 종래의 저항변화기록소자(400)와 마찬가지로 전체적인 산소 이온의 이동이 일 방향의 방향성을 띠게 된다. 따라서 사이클 횟수가 증가함에 따라 상술한 바와 같이 제1트랩층(923)과 제2트랩층(943)의 두께가 증가할 것이며, 트랩의 밀도도 감소하게 될 것이다. 그럼에도 불구하고 제1형태의 저항변화기록소자(900)는 종래의 저항변화기록소자(400)에 비해 온/오프 전류 비율과 내구성 측면에서 상당부분 개선되는 효과가 있다.
도 13 및 도 14는 제2형태의 저항변화기록소자(1000)의 전압-전류 도면이다. 도 13은 제1트랩층(1023)과 제2트랩층(1043)의 전기저항(resistance)가 동일한 경우이고, 도 14는 제1트랩층(1023)과 제2트랩층(1043)의 전기저항이 서로 다른 경우이다.
도 13 및 도 14를 참조하면, 제2형태의 저항변화기록소자(1000)는 음(-)의 전압을 인가한 경우에 전류가 급격하게 증가하는 부분(1310, 1430)이 존재하고, 양(+)의 전압을 인가한 경우에도 전류가 급격하게 증가하는 부분(1320, 1460)이 존재한다. 이는 종래의 저항변화기록소자(400)의 전압-전류 그래프와 다른 점이다. 제2형태의 저항변화기록소자(1000)와 같이 두 개의 극성에서 모두 전류가 급격하게 증가하는 부분이 나타나면 산소 이온의 이동이 일 방향성 아닌 양 방향성을 띠게 된다. 따라서 사이클 횟수가 증가하여도 종래의 저항변화기록소자(400)와 달리 제1트랩층(1023)과 제2트랩층(1043)의 두께가 증가하지 않게 되며, 트랩의 밀도도 감소하지 않게 된다. 따라서 소자의 내구성이 우수하게 된다.
그러나 제1트랩층(1023)과 제2트랩층(1043)의 전기저항이 동일한 경우에는 도 13에 도시된 바와 같이, 온 상태와 오프 상태의 전류가 동일하여 메모리 특성이 나타나지 않게 된다. 따라서 제1트랩층(1023)과 제2트랩층(1043)의 전기저항을 서로 다르게 하는 것이 바람직하다. 제1트랩층(1023)과 제2트랩층(1043)의 전기저항을 서로 다르게 하려면, 제1트랩층(1023)에 형성되어 있는 산소 공공의 밀도와 제2트랩층(1043)에 형성되어 있는 산소 공공의 밀도를 서로 다르게 하거나 제1트랩층(1023)의 두께와 제2트랩층(1043)의 두께를 서로 다르게 하면 된다. 이와 같이 제1트랩층(1023)에 형성되어 있는 산소 공공의 밀도와 제2트랩층(1043)에 형성되어 있는 산소 공공의 밀도를 서로 다르게 하거나 제1트랩층(1023)의 두께와 제2트랩층(1043)의 두께를 서로 다르게 하려면 아래와 같은 방법을 이용할 수 있다.
제1트랩층(1023)과 제2트랩층(1043)에 형성된 산소 공공은 제1저항변화층(1020)과 제2저항변화층(1040)을 양극 저항 스위칭 특성이 나타나도록 포밍하는 과정에서 발생한다. 특히, 제1저항변화층(1020)과 제2저항변화층(1040)을 양극 저항 스위칭 특성이 나타나도록 포밍하는 과정 중 하나인 제1저항변화층(1020)과 제2저항변화층(1040)을 단극 저항 스위칭 특성이 나타나도록 포밍하는 과정과 밀접한 관계가 있다. 단극 저항 스위칭 특성이 나타나도록 포밍하는 과정은 도 1에서 설명한 바와 같이 컴플라이언스(compliance) 전류를 인가한 상태에서 브렉다 운(breakdown) 이상의 전압을 인가하는 방식으로 수행된다.
제1저항변화층(1020)을 단극 저항 스위칭 포밍하기 위해서는 제1저항변화층(1020)에 제1컴플라이언스 전류를 인가한 상태에서, 전도층(1030)을 기준으로 하부전극(1010)에 양(+)의 부호를 갖는 제1포밍 전압을 인가한다. 그리고 제2저항변화층(1040)을 단극 저항 스위칭 포밍하기 위해서는 제2저항변화층(1040)에 제2컴플라이언스 전류를 인가한 상태에서, 전도층(1030)을 기준으로 상부전극(1050)에 양(+)의 부호를 갖는 제2포밍 전압을 인가한다. 이때 제1컴플라이언스 전류의 크기와 제2컴플라이언스 전류의 크기를 다르게 하거나 제1포밍 전압과 제2포밍 전압을 다르게 하면, 제1트랩층(1023)과 제2트랩층(1043)의 전기저항이 서로 다르게 된다. 그리고 제1컴플라이언스 전류의 크기와 제2전류의 컴플라이언스 전류의 크기를 동일하게 하고 제1포밍 전압과 제2포밍 전압을 동일하게 하더라도, 제1저항변화층(1020)과 제2저항변화층(1040)의 두께를 서로 다르게 하거나 구성 물질을 서로 다른 물질로 형성한다면 제1트랩층(1023)과 제2트랩층(1043)의 전기저항이 서로 다르게 된다.
즉 상기와 같은 방법으로 제1트랩층(1023)과 제2트랩층(1043)의 전기저항을 서로 다르게 한 경우, 제2형태의 저항변화기록소자(1000)의 전압-전류 그래프는 도 14와 같이 메모리 특성이 나타난다. 도 14는 제1트랩층(1023)이 제2트랩층(1043)보다 전기저항이 큰 경우에 하부전극(1010)을 접지하고 상부전극(1050)에 전압을 인가하여 얻은 전압-전류 그래프이다. 초기 상태를 제2트랩층(1043)에 형성되어 있는 트랩이 전자로 완전히 채워져 있는 상태이고 제1트랩층(1023)에 형성되어 있는 트 랩이 비어 있는 상태라고 상정한다.
이 상태에서 상부전극(1050)에 음(-)의 전압을 인가하면, 제1트랩층(1023)에 형성되어 있는 트랩에 전자가 채워지게 되므로 제1트랩층(1023)의 전기저항에 따라 도 14의 참조번호 1410으로 표시된 그래프와 같이 전압-전류 그래프가 도시된다. 그러다가 제1트랩층(1023)에 형성되어 있는 트랩에 전자가 완전히 채워지면 전류가 갑자기 증가하게 된다(1430). 이 상태에서 상부전극(1050)에 인가되는 전압의 크기를 감소시키면, 제2트랩층(1043)에 형성되어 있는 트랩에 채워져 있던 전자가 방출된다. 따라서 도 14의 참조번호 1420으로 표시된 그래프와 같이 제2트랩층(1043)의 전기저항에 따라 전압-전류 그래프가 도시된다. 제1트랩층(1023)의 전기저항이 제2트랩층(1043)의 전기저항보다 크므로 참조번호 1410으로 표시된 그래프가 참조번호 1420으로 표시된 그래프보다 전류의 크기가 작다. 참조번호 1440으로 표시된 그래프와 참조번호 1450으로 표시된 그래프는 상부전극(1050)에 양(+)의 전압을 인가한 경우로 음(-)의 전압을 인가한 경우와 유사하다. 결국 제1트랩층(1023)과 제2트랩층(1043)의 전기저항의 차이로 인해 메모리 특성이 나타나게 된다.
도 15는 제2형태의 저항변화기록소자(1000)에서 제1트랩층(1023)과 제2트랩층(1043)의 전기저항이 다른 경우, 사이클 횟수에 따른 온/오프 전류 비율을 나타낸 도면이다. 이때 저항변화기록소자(1000)를 온 상태(양극 저항 스위칭 셋 상태)로 변경시키기 위해 인가되는 전압의 크기와 저항변화기록소자(1000)를 오프 상태(양극 저항 스위칭 리셋 상태)로 변경시키기 위해 인가되는 전압의 크기를 동일하게 하여 정보를 기록하였다.
도 15의 참조번호 1510으로 표시된 그래프는 제2형태의 저항변화기록소자(1000)가 온 상태인 경우를 나타낸 것으로서, 저항변화기록소자(1000)를 온 상태로 변경시키기 위해 -1.8V의 전압을 50ns 동안 인가하였다. 그리고 참조번호 1520으로 표시된 그래프는 제2형태의 저항변화기록소자(1000)가 오프 상태를 나타낸 것으로서, 저항변화기록소자(1000)를 오프 상태로 변경시키기 위해 1.8V의 전압을 50ns 동안 인가하였다.
도 15를 참조하면, 제2형태의 저항변화기록소자(1000)의 초기의 온/오프 전류 비율은 400 정도이고, 2000 사이클까지 이 비율이 유지됨을 알 수 있다. 그리고 4000 사이클까지 온/오프 전류 비율이 50 정도임을 알 수 있다. 즉 종래의 저항변화기록소자(400)와 비교하면(도 3과 도 15 비교), 초기의 온/오프 전류 비율은 40배 정도 증가되었고, 초기 온/오프 전류 비율이 유지되는 사이클 횟수가 100배 증가하였음을 알 수 있다. 그리고 제1형태의 저항변화기록소자(900)와 비교하면(도 12와 도 15 비교), 초기의 온/오프 전류 비율은 8배 정도 증가되었고, 초기의 온/오프 전류 비율이 유지되는 사이클 횟수가 20배 정도 증가되었음을 알 수 있다. 즉 제2형태의 저항변화기록소자(1000)는 종래의 저항변화기록소자(400) 뿐만 아니라 제1형태의 저항변화기록소자(900)에 비해서도 초기 온/오프 전류 비율이 현저히 커서 판독시 오독의 우려가 적고, 소자의 내구성도 월등히 우수하다.
도 16은 제2형태의 저항변화기록소자(1000)에서 제1트랩층(1023)과 제2트랩층(1043)의 전기저항이 다른 경우, 사이클 횟수에 따른 온/오프 전류 비율을 나타낸 도면이다. 이때 저항변화기록소자(1000)를 온 상태(양극 저항 스위칭 셋 상태) 로 변경시키기 위해 인가되는 전압의 크기보다 저항변화기록소자(1000)를 오프 상태(양극 저항 스위칭 리셋 상태)로 변경시키기 위해 인가되는 전압의 크기를 작게 하여 정보를 기록하였다.
도 16의 참조번호 1610으로 표시된 그래프는 제2형태의 저항변화기록소자(1000)가 온 상태인 경우를 나타낸 것으로서, 저항변화기록소자(1000)를 온 상태로 변경시키기 위해 -1.3V의 전압을 50ns 동안 인가하였다. 그리고 참조번호 1620으로 표시된 그래프는 제2형태의 저항변화기록소자(1000)가 오프 상태를 나타낸 것으로서, 저항변화기록소자(1000)를 오프 상태로 변경시키기 위해 1.1V의 전압을 100ns 동안 인가하였다.
도 16을 참조하면, 제2형태의 저항변화기록소자(1000)의 사이클 횟수에 따른 온/오프 전류 비율은 45000 사이클까지 신뢰할 만한 수준을 나타내었다. 이는 저항변화기록소자(1000)를 온 상태로 변경시키기 위해 인가되는 전압의 크기보다 오프 상태로 변경시키기 위해 인가되는 전압의 크기를 작게 했기 때문이다. 상술한 바와 같이 저항변화기록소자의 내구성의 감소는 산소 이온의 이동에 기인하므로 이를 억제하여야 내구성이 증가하게 된다. 특히, 도 15에 도시된 바와 같이 저항변화기록소자를 오프 상태로 변경시키는 경우가 급속도로 전류 증가가 나타나는 현상을 나타낸다. 따라서 저항변화기록소자를 오프 상태로 변경시키기 위해 인가되는 전압의 크기를 상대적으로 작게 하면 도 16에 도시된 바와 같이 저항변화기록소자의 내구성이 현저하게 증가하게 된다.
도 16에서는 제2형태의 저항변화기록소자(1000)의 경우에 오프 상태로 변경 시키기 위해 인가되는 전압의 크기를 상대적으로 작게 하였을 때 내구성이 현저히 증가하는 것을 나타내었다. 그러나 제1형태의 저항변화기록소자(900)의 경우나 두 개의 전극 사이에 하나의 저항변화층이 배치된 종래의 저항변화기록소자(400)의 경우도 오프 상태로 변경시키기 위해 인가되는 전압의 크기를 온 상태로 변경시키기 위해 인가되는 전압의 크기보다 작게 한 경우에도 유사한 효과를 보인다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 저항변화기록소자의 단극 저항 스위칭 특성을 나타내는 전압-전류 도면이다.
도 2는 저항변화기록소자의 양극 저항 스위칭 특성을 나타내는 전압-전류 도면이다.
도 3은 종래의 저항변화기록소자의 사이클 횟수에 따른 온/오프(on/off) 전류를 나타낸 도면이다.
도 4는 종래의 양극 저항 스위칭 특성을 이용하는 저항변화기록소자의 온 상태의 개략적인 모식도이다.
도 5는 종래의 양극 저항 스위칭 특성을 이용하는 저항변화기록소자의 오프 상태의 개략적인 모식도이다.
도 6은 종래의 양극 저항 스위칭 특성을 이용하는 저항변화기록소자의 사이클 횟수에 따른 트랩층, 트랩프리층 및 스위칭 영역의 두께를 나타낸 도면이다.
도 7은 종래의 양극 저항 스위칭 특성을 이용하는 저항변화기록소자의 사이클 횟수에 따른 트랩 밀도를 나타낸 도면이다.
도 8은 본 발명에 따른 저항변화기록소자에 대한 바람직한 일 실시예의 개략적인 구성을 나타낸 도면이다.
도 9는 본 발명에 따른 제1형태의 저항변화기록소자의 개략적인 구성을 나타내는 도면이다.
도 10은 본 발명에 따른 제2형태의 저항변화기록소자의 개략적인 구성을 나 타내는 도면이다.
도 11은 본 발명에 따른 제1형태의 저항변화기록소자의 전압-전류 도면이다.
도 12는 본 발명에 따른 제1형태의 저항변화기록소자의 사이클 횟수에 따른 온/오프 전류 비율을 나타낸 도면이다.
도 13은 본 발명에 따른 제2형태의 저항변화기록소자에 있어서, 제1트랩층과 제2트랩층의 전기저항이 동일한 경우의 전압-전류 도면이다.
도 14는 본 발명에 따른 제2형태의 저항변화기록소자에 있어서, 제1트랩층과 제2트랩층의 전기저항이 서로 다른 경우의 전압-전류 도면이다.
도 15는 본 발명에 따른 제2형태의 저항변화기록소자의 사이클 횟수에 따른 온/오프 전류 비율을 나타낸 도면이다.
도 16은 본 발명에 따른 제2형태의 저항변화기록소자를 온 상태로 변경시키기 위해 인가되는 전압이 오프 상태로 변경시키기 위해 인가되는 전압보다 큰 경우, 사이클 횟수에 따른 온/오프 전류 비율을 나타낸 도면이다.

Claims (20)

  1. 하부전극;
    상기 하부전극 상에 형성되고, 제1금속의 산화물로 이루어진 제1저항변화층;
    상기 제1저항변화층 상에 형성된 전도층;
    상기 전도층 상에 형성되고, 제2금속의 산화물로 이루어진 제2저항변화층; 및
    상기 제2저항변화층 상에 형성된 상부전극;을 포함하는 것을 특징으로 하는 저항변화기록소자.
  2. 제1항에 있어서,
    상기 제1저항변화층은 산소 공공(vacancy)이 형성되어 있는 제1트랩층을 구비하고, 상기 제2저항변화층은 산소 공공이 형성되어 있는 제2트랩층을 구비하는 것을 특징으로 하는 저항변화기록소자.
  3. 제2항에 있어서,
    상기 제1트랩층은 상기 하부전극과 상기 제1저항변화층 사이의 계면에 인접하게 형성되고, 상기 제2트랩층은 상기 상부전극과 상기 제2저항변화층 사이의 계면에 인접하게 형성되는 것을 특징으로 하는 저항변화기록소자.
  4. 제3항에 있어서,
    상기 제1트랩층의 전기저항(resistance)과 상기 제2트랩층의 전기저항이 서로 다른 것을 특징으로 하는 저항변화기록소자.
  5. 제4항에 있어서,
    상기 제1트랩층에 형성되어 있는 산소 공공의 밀도와 상기 제2트랩층에 형성된 산소 공공의 밀도가 서로 다른 것을 특징으로 하는 저항변화기록소자.
  6. 제4항에 있어서,
    상기 제1트랩층의 두께와 상기 제2트랩층의 두께가 서로 다른 것을 특징으로 하는 저항변화기록소자.
  7. 제1항에 있어서,
    상기 하부전극은 상기 제1금속보다 산소 친화도가 동일하거나 큰 물질로 이루어지고, 상기 상부전극은 상기 제2금속보다 산소 친화도가 동일하거나 큰 물질로 이루어지며, 상기 전도층은 상기 제1금속 및 상기 제2금속보다 산소 친화도가 작은 물질로 이루어지는 것을 특징으로 하는 저항변화기록소자.
  8. 제7항에 있어서,
    상기 하부전극은 상기 제1금속으로 이루어지고, 상기 상부전극은 상기 제2금 속으로 이루어지며, 상기 전도층은 귀금속(noble metal)으로 이루어지는 것을 특징으로 하는 저항변화기록소자.
  9. 제7항에 있어서,
    상기 제1저항변화층 및 상기 제2저항변화층은 TiO2, NiO, HfO2, Al2O3, ZrO2 및 ZnO 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 저항변화기록소자.
  10. 하부전극 상에 제1금속의 산화물로 이루어진 제1저항변화층을 형성하는 단계;
    상기 제1저항변화층 상에 전도층을 형성하는 단계;
    상기 전도층 상에 제2금속의 산화물로 이루어진 제2저항변화층을 형성하는 단계; 및
    상기 제2저항변화층 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 저항변화기록소자 제조방법.
  11. 제10항에 있어서,
    상기 상부전극을 형성하는 단계 이후에,
    상기 제1저항변화층에 단극 저항 스위칭(unipolar resistance switching) 특 성이 나타나도록, 상기 제1저항변화층에 제1컴플라이언스(compliance) 전류를 인가한 상태에서 상기 전도층을 기준으로 상기 하부전극에 양(+)의 부호를 갖는 제1포밍(forming) 전압을 인가하는 단계;
    상기 포밍된 제1저항변화층이 단극 저항 스위칭의 리셋(reset) 상태가 되도록, 상기 전도층을 기준으로 상기 하부전극에 양(+)의 부호를 가지며, 단극 저항 스위칭의 리셋 전압 크기 이상이고 단극 저항 스위칭의 셋(set) 전압 크기 미만인 전압을 인가하는 단계;
    상기 제2저항변화층에 단극 저항 스위칭 특성이 나타나도록, 상기 제2저항변화층에 제2컴플라이언스 전류를 인가한 상태에서 상기 전도층을 기준으로 상기 상부전극에 양(+)의 부호를 갖는 제2포밍 전압을 인가하는 단계; 및
    상기 포밍된 제2저항변화층이 단극 저항 스위칭의 리셋 상태가 되도록 상기 전도층을 기준으로 상기 상부전극에 양(+)의 부호를 가지며, 단극 저항 스위칭의 리셋 전압 크기 이상이고 단극 저항 스위칭의 셋 전압 크기 미만인 전압을 인가하는 단계;를 더 포함하는 것을 특징으로 하는 저항변화기록소자 제조방법.
  12. 제11항에 있어서,
    상기 제2저항변화층은 상기 제1저항변화층의 두께와 서로 다르게 형성하는 것을 특징으로 하는 저항변화기록소자 제조방법.
  13. 제11항에 있어서,
    상기 제2저항변화층은 상기 제1저항변화층을 이루는 물질과 서로 다른 물질로 형성하는 것을 특징으로 하는 저항변화기록소자 제조방법.
  14. 제11항에 있어서,
    상기 제1컴플라이언스 전류의 크기는 상기 제2컴플라이언스 전류의 크기와 서로 다른 것을 특징으로 하는 저항변화기록소자 제조방법.
  15. 제11항에 있어서,
    상기 제1포밍 전압의 크기는 상기 제2포밍 전압의 크기와 서로 다른 것을 특징으로 하는 저항변화기록소자 제조방법.
  16. 하부전극과, 상기 하부전극 상에 형성되고 전기적 신호에 저항이 변화하는 저항변화물질을 포함하여 이루어진 저항변화막과, 상기 저항변화층막 상에 형성된 상부전극을 구비한 저항변화기록소자를 준비하는 단계;
    상기 저항변화기록소자에 구비된 저항변화막을 양극 저항 스위칭(bipolar resistance switching) 셋 상태로 변경시키기 위해 상기 하부전극과 상기 상부전극 사이에 제1전압을 인가하거나, 상기 저항변화기록소자에 구비된 저항변화막을 양극 저항 스위칭 리셋 상태로 변경시키기 위해 상기 하부전극과 상기 상부전극 사이에 제2전압을 인가하여, 상기 저항변화막의 상태를 전환시키는 단계; 및
    상기 저항변화기록소자에 구비된 저항변화막이 셋 상태일 때를 "1"로, 리셋 상태일 때를 "0"으로 할당하는 단계;를 포함하며,
    상기 제1전압의 크기가 상기 제2전압의 크기보다 큰 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  17. 제16항에 있어서,
    상기 저항변화막은,
    금속 산화물로 이루어진 제1저항변화층, 금속 산화물로 이루어진 제2저항변화층 및 상기 제1저항변화층과 제2저항변화층 사이에 형성된 전도층을 구비하는 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  18. 제16항에 있어서,
    상기 제1저항변화층은 산소 공공이 형성되어 있는 제1트랩층을 구비하고, 상기 제2저항변화층은 산소 공공이 형성되어 있는 제2트랩층을 구비하는 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  19. 제18항에 있어서,
    상기 제1트랩층은 상기 하부전극과 상기 제1저항변화층 사이의 계면에 인접하게 형성되고, 상기 제2트랩층은 상기 상부전극과 상기 제2저항변화층 사이의 계면에 인접하게 형성되는 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  20. 제19항에 있어서,
    상기 제1트랩층의 전기저항(resistance)과 상기 제2트랩층의 전기저항이 서로 다른 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
KR1020080070472A 2008-07-21 2008-07-21 저항변화기록소자 및 그 제조방법 KR100989180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080070472A KR100989180B1 (ko) 2008-07-21 2008-07-21 저항변화기록소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080070472A KR100989180B1 (ko) 2008-07-21 2008-07-21 저항변화기록소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100009722A true KR20100009722A (ko) 2010-01-29
KR100989180B1 KR100989180B1 (ko) 2010-10-20

Family

ID=41817994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080070472A KR100989180B1 (ko) 2008-07-21 2008-07-21 저항변화기록소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100989180B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362457B2 (en) 2010-04-08 2013-01-29 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR20220148640A (ko) * 2021-04-29 2022-11-07 한국과학기술원 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638774B2 (en) 2002-01-15 2003-10-28 Infineon Technologies, Ag Method of making resistive memory elements with reduced roughness
KR100657956B1 (ko) 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
KR100647332B1 (ko) * 2005-08-04 2006-11-23 삼성전자주식회사 저항 변환 물질을 포함하는 ｒｒａｍ
KR100769547B1 (ko) * 2005-12-05 2007-10-23 한국전자통신연구원 유전체 박막을 포함하는 메모리 소자 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362457B2 (en) 2010-04-08 2013-01-29 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
KR20220148640A (ko) * 2021-04-29 2022-11-07 한국과학기술원 비휘발성 메모리 소자 및 이를 포함하는 크로스 포인트 어레이 장치
US11729992B2 (en) 2021-04-29 2023-08-15 Korea Advanced Institute Of Science And Technology Nonvolatile memory device and cross point array device including the same

Also Published As

Publication number Publication date
KR100989180B1 (ko) 2010-10-20

Similar Documents

Publication Publication Date Title
KR101239962B1 (ko) 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
JP5230955B2 (ja) 抵抗性メモリ素子
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
US7569459B2 (en) Nonvolatile programmable resistor memory cell
JP5213370B2 (ja) 可変抵抗物質を含む不揮発性メモリ素子
JP4822287B2 (ja) 不揮発性メモリ素子
CN101192648B (zh) 电阻随机存取存储器及制造该电阻随机存取存储器的方法
CN1953230B (zh) 包括纳米点的非易失性存储器件及其制造方法
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
KR20090126530A (ko) 저항성 메모리 소자
EP2560171A2 (en) Nonvolatile resistive memory elements and memory devices including the same
JP2005317976A (ja) 段階的な抵抗値を有する多層構造を利用したメモリ素子
JP2012033649A (ja) 不揮発性半導体記憶装置
JP2012528419A5 (ko)
RU2468471C1 (ru) Способ получения энергонезависимого элемента памяти
KR102464065B1 (ko) 스위칭 소자, 이의 제조 방법, 스위칭 소자를 선택 소자로서 포함하는 저항 변화 메모리 장치
KR101307253B1 (ko) 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법
JP2007067402A (ja) Ｒｒａｍメモリ材料及び電極材料の選択方法
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ
JP6092696B2 (ja) 可変抵抗素子を用いたメモリセル
JP6296464B2 (ja) 多機能電気伝導素子の使用方法
TWI492371B (zh) 電阻式隨存記憶體之製作方法
KR101179133B1 (ko) 전하 충전층을 구비하는 비휘발성 저항 변화 메모리 소자 및 그 제조 방법
KR101034838B1 (ko) 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 10