KR101307253B1 - 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 - Google Patents

저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 Download PDF

Info

Publication number
KR101307253B1
KR101307253B1 KR1020070065754A KR20070065754A KR101307253B1 KR 101307253 B1 KR101307253 B1 KR 101307253B1 KR 1020070065754 A KR1020070065754 A KR 1020070065754A KR 20070065754 A KR20070065754 A KR 20070065754A KR 101307253 B1 KR101307253 B1 KR 101307253B1
Authority
KR
South Korea
Prior art keywords
voltage
resistance
thin film
metal oxide
transition metal
Prior art date
Application number
KR1020070065754A
Other languages
English (en)
Other versions
KR20090001397A (ko
Inventor
황철성
김경민
Original Assignee
재단법인서울대학교산학협력재단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인서울대학교산학협력재단 filed Critical 재단법인서울대학교산학협력재단
Priority to KR1020070065754A priority Critical patent/KR101307253B1/ko
Publication of KR20090001397A publication Critical patent/KR20090001397A/ko
Application granted granted Critical
Publication of KR101307253B1 publication Critical patent/KR101307253B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods

Abstract

저항변화기록소자의 정보기록방법, 저항변화기록소자 제조방법 및 이를 이용한 저항변화기록소자가 개시된다. 본 발명에 따른 저항변화기록소자의 정보기록방법은 하부전극, 하부전극 상에 형성된 전이금속 산화물 박막, 전이금속 산화물 박막 상에 형성된 상부전극의 구조를 포함하는 저항변화기록소자의 정보기록방법에 있어서, 전이금속 산화물 박막에 전압을 인가하여 전이금속 산화물 박막을 양극 저항 스위칭(bipolar resistance switching, BRS) 특성이 나타나도록 포밍(forming)한다. 그리고, 포밍된 전이금속 산화물 박막에 전이금속 산화물 박막의 단극 저항 스위칭(unipolar reseistance swtching, URS)의 셋(set) 전압의 크기보다 작고, 소프트셋(soft set)의 전압의 크기보다 큰 상호 반대되는 극성을 가지는 전압을 각각 인가하여, 전이금속 산화물 박막의 저항을 변화시킨다. 그리고, 전이금속 산화물 박막의 저항 크기에 따라 "0" 또는 "1"을 할당한다. 본 발명에 따르면, 양극 저항 스위칭 특성을 이용하여 저항변화기록소자의 전력소모를 줄일 수 있고, 저항 스위칭 시간을 짧게 하여 소자의 속도를 향상시킬 수 있다. 그리고 컴플라이언스 전류를 인가하여 "0", "1"의 두 개의 상태뿐만 아니라 복수의 상태를 갖는 자기변화기록소자를 구현할 수 있다.

Description

저항변화기록소자의 정보기록방법, 저항변화기록소자의 제조방법 및 이를 이용한 저항변화기록소자{Method for recording resistance switching element, method for manufacturing resistance switching element and resistance switching element having the same}
도 1은 단극 저항 스위칭(unipolar resistance switching, URS) 특성을 나타내는 전압-전류 도면,
도 2는 본 발명에 따른 저항변화기록소자 제조방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도,
도 3은 본 발명에 따른 저항변화기록소자에 대한 바람직한 일 실시예의 개략적인 구조를 나타내는 도면,
도 4는 본 발명에 따른 저항변화기록소자의 정보기록방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도,
도 5는 양극 저항 스위칭(bipolar resistance switching, BRS)의 소프트셋(soft set)을 나타내는 전압-전류 도면,
도 6은 양극 저항 스위칭 특성을 나타내는 전압-전류 도면,
도 7은 도 6의 전압과 전류를 로그(log) 스케일로 나타내는 전압-전류 도면,
도 8은 본 발명에 따른 저항변화기록소자의 정보기록방법에 대한 바람직한 다른 실시예의 수행과정을 나타내는 흐름도,
도 9는 제2 양극 저항 스위칭 특성을 나타내는 전압-전류 도면,
도 10은 제1 양극 저항 스위칭 특성과 제2 양극 저항 스위칭 특성을 함께 나타내는 전압-전류 도면, 그리고,
도 11은 도 10의 전압과 전류를 로그 스케일로 나타내는 전압-전류 도면이다.
본 발명은 저항변화기록소자에 관한 것으로, 보다 상세하게는 양극 저항 스위칭(bipolar resistance switching, BRS) 특성을 이용한 저항변화기록소자의 정보기록방법, 저항변화기록소자 제조방법 및 이 제조방법을 이용한 저항변화기록소자에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 이러한 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃 어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.
이러한 비휘발성 기억소자 중, 상전이 현상을 이용하는 상전이 랜덤 액세스 메모리(phase RAM, PRAM), 자기저항 변화현상을 이용하는 자기 랜덤 액세스 메모리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM)과 더불어 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항변화기록소자(resistance RAM, ReRAM) 등이 주요 연구의 대상이다. 특히, ReRAM은 다른 비휘발성 기억 소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 최근에 주목을 많이 받고 있다.
ReRAM은 금속-산화물-금속(metal-oxide-metal: MOM)의 기본 소자 구조에서 적당한 전기적 신호를 가하면 고저항 상태(high resistance state, HRS)에서 저저항 상태(low resistance state, LRS)로 바뀌는 특성이 나타나게 된다. 그리고 다른 전기적 신호에서는 저저항 상태가 고저항 상태로 변하게 된다. 이와 같은 저항의 스위칭 현상 통해 정보를 기록, 판독하게 된다.
우수한 ReRAM을 구현하기 위해서는 저저항 상태의 저항값에 대한 고저항 상태의 저항값의 비가 커야하고, 전체 메모리의 전력소모를 낮추기 위해 구동 전압이 작아야 한다. 그리고 기록된 정보를 오래 보관하기 위한 데이터 유지 기능(retention) 특성도 우수해야 하고, 반복적인 기록을 위해서 많은 스위칭에도 일정한 저항값을 유지하는 능력(endurance)도 우수해야 한다. 또한, 빠른 작동을 위 해 스위칭 시간이 짧아야 한다. 즉 우수한 저항 스위치 특성을 나타내야 한다. 이를 위해, 저항 스위치 특성 중 단극 저항 스위칭(unipolar resistance switching, URS) 특성에 대한 연구가 이루어지고 있다.
도 1은 단극 저항 스위칭 특성을 나타내는 전압-전류 도면이다.
도 1을 도시하기 위해 산화물은 TiO2 박막을 이용하고, 상하부전극은 Pt 전극을 이용하여 저항변화기록소자를 구성하였다. 갓 형성된 TiO2 박막은 절연막으로서 고저항 상태에 있다. 이러한 TiO2 박막은 전압을 증가시켜도 전류가 거의 흐르지 않고 저항 변화도 나타나지 않는다. 따라서 저항변화 특성을 나타내기 위해서는 우선 저항 변화가 가능한 상태를 만들어 주는 것이 필요하다. 이러한 저항 변화를 가능한 상태로 만들어 주는 것을 포밍(forming)이라고 한다. 단극 저항 스위칭 특성을 나타내도록 하는 포밍은 갓 형성된 TiO2 박막에 브렉다운(breakdown)이 일어나는 전압(Vf)을 인가하는 것으로서 도 1의 참조번호 10에 해당한다. 이때 컴플라이언스 전류(compliance current)(Ic)를 인가하여, TiO2 박막을 통해 흐르는 전류가 컴플라이얹스 전류 이상 흐르지 않도록 제약을 걸어주는 과정이 필요하다. 이는 브렉다운이 일어나는 전압(Vf)을 인가하면서 컴플라이언스 전류(Ic)를 인가하지 않으면 지나치게 많은 전류가 흐르게 되어 다시 절연 특성이 파괴되고 회복되지 않는다.
이와 같은 포밍을 거친 후, 전압을 0V부터 양의 방향으로 전압 스윕(voltage sweep)하면 도 1의 참조번호 20의 실선과 같이 전류가 증가하게 되어, TiO2 박막은 저저항 상태가 되었음을 알 수 있다. 전압 스윕을 수행 중에, 특정 전압 이상을 인가하게 되면 전류가 급속히 작아져서(40), TiO2 박막의 저항이 비약적으로 증가하게 됨을 알 수 있다. 이 특정 전압을 단극 저항 스위칭 리셋(reset) 전압(VURSreset)이라 한다. 이후에 전압을 0V부터 다시 전압 스윕하면 도 1의 참조번호 30의 실선과 같이 거의 전류가 흐르지 않게 된다. 즉, TiO2 박막이 고저항 상태로 변화된 것이다.
그리고 고저항 상태에 있는 TiO2 박막에 인가된 전압을 계속하여 증가시키게 되면, 단극 저항 스위칭 리셋(reset) 전압(VURSreset)보다 큰 다른 특정 전압에서 전류 점프(current jump)가 나타나게 된다(50). 이 다른 특정 전압을 단극 저항 스위칭 셋(set) 전압(VURSset)이라고 한다. 이와 같은 전류 점프 이후에 다시 전압을 0V부터 점차 증가시키면, 다시 도 1의 참조번호 20의 실선과 같이 전류가 흐르게 되어, TiO2 박막은 다시 저저항 상태로 변화된다.
즉, 셋 전압은 고저항 상태에 있는 산화물을 저저항 상태로 변화시키는 전압을 의미하며, 이와는 반대로 리셋 전압은 저저항 상태에 있는 산화물을 고저항 상태로 변화시키는 전압을 의미하는 것으로 정의하고, 명세서 상의 셋 전압과 리셋 전압은 이 정의를 따른다.
결국 이처럼 포밍 이후 전압 스윕을 통해 저저항 상태와 고저항 상태의 스위칭을 재현성있게 구현할 수 있다. 도 1에 나타낸 저항 스위칭 특성은 전압의 극성과 관계없이 양의 전압을 인가할 경우와 음의 전압을 인가할 경우 모두에서 발생한 다. 그래서 이와 같은 저항 스위칭을 단극 저항 스위칭이라고 한다. 즉, 단극 저항 스위칭 특성은 인가되는 전압의 극성에 상관없이 하나의 극성만을 인가하여 저저항 상태와 고저항 상태의 스위칭을 나타내는 특성을 가진다.
이와 같은 단극 저항 스위칭 특성을 이용해 ReRAM를 구현한 경우 저저항상태와 고저항 상태의 저항차이가 매우 커서 정보가 기록된 소자를 판독하는 데 있어서는 유리하지만, 상대적으로 시동 전압과 재시동 전압이 높아 많은 전력소모가 발생한다는 문제점이 있다. 또한 저저항 상태에서 고저항 상태로, 또는 고저항 상태에서 저저항 상태로 스위칭을 하기 위해서는 펄스(pulse) 전압을 인가하는 것이 바람직한데, 단극 저항 스위칭의 경우에는 스위칭 시간이 긴 문제점이 있다. 특히 리셋을 위해 펄스 전압을 인가할 경우, 고저항 상태에서 저저항 상태로 스위칭하는 시간이 오래 걸리는 문제점이 있다. 또한 스위칭을 반복함에 따라 시동 전압과 재시동 전압이 일정치 않고 변동(fluctuation)하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 구동 전압이 낮아서 전력소모가 낮고 짧은 스위칭 시간을 갖는 저항변화기록소자의 정보기록방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 구동 전압이 낮아서 전력소모가 낮고 짧은 스위칭 시간을 갖는 저항변화기록소자 제조방법 및 이 제조방법을 이용한 저항기록소자를 제공하는 데 있다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 저항변화기록소자의 정보기록방법은 하부전극, 상기 하부전극 상에 형성된 전이금속 산화물 박막, 상기 전이금속 산화물 박막 상에 형성된 상부전극의 구조를 포함하는 저항변화기록소자의 정보기록방법에 있어서, 상기 전이금속 산화물 박막에 전압을 인가하여 상기 전이금속 산화물 박막을 양극 저항 스위칭(bipolar resistance switching, BRS) 특성이 나타나도록 양극 저항 스위칭 포밍(forming)하는 단계; 상기 포밍된 전이금속 산화물 박막에 별도의 전류 인가 없이, 상기 전이금속 산화물 박막의 단극 저항 스위칭(unipolar reseistance swtching, URS)의 셋(set) 전압의 크기보다 작고, 소프트셋(soft set) 전압의 크기보다 큰 상호 반대되는 극성을 가지는 전압을 각각 인가하여, 상기 전이금속 산화물 박막의 저항을 변화시키는 단계; 및 상기 전이금속 산화물 박막의 저항 크기에 따라 "0" 또는 "1"을 할당하는 단계;를 구비하며, 상기 소프트셋 전압은 상기 전이금속 산화물 박막에 전압을 인가하여 전압 스윕(voltage sweep)할 때, 단극 저항 스위칭의 셋 전압의 크기보다 작은 크기의 전압에서 전류가 불연속적으로 증가하는 전압인 것을 특징으로 한다.
상기의 기술적 과제를 달성하기 위한, 본 발명에 따른 다른 저항변화기록소자의 정보기록방법은 하부전극, 상기 하부전극 상에 형성된 전이금속 산화물 박막, 상기 전이금속 산화물 박막 상에 형성된 상부전극의 구조를 포함하는 저항변화기록소자의 정보기록방법에 있어서, 상기 전이금속 산화물 박막에 전압을 인가하여 상기 전이금속 산화물 박막을 양극 저항 스위칭 특성이 나타나도록 포밍하는 단계; 상기 포밍된 전이금속 산화물 박막에 제1 양극 저항 스위칭의 리셋(reset) 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압을 인가하거나, 제1 양극 저항 스위칭의 리셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압을 인가한 후, 제1 양극 저항 스위칭의 셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압을 인가하거나, 제2 양극 저항 스위칭의 셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압과 전류 크기 증가를 제한하는 컴플라이언스 전류(compliance current)를 인가하여 상기 전이금속 산화물 박막의 저항을 변화시키는 단계; 및 상기 전이금속 산화물 박막의 저항 크기에 따라 "0", "1" 또는 "2"를 할당하는 단계;를 구비하며, 상기 제1 양극 저항 스위칭은 별도의 전류 인가 없는 상태에서 나타내는 양극 저항 스위칭이고, 상기 제2 양극 저항 스위칭은 전류의 크기 증가를 제한하는 컴플라이언스 전류가 인가된 상태에서 나타내는 양극 저항 스위칭인 것을 특징으로 한다.
본 발명에 따른 저항변화기록소자의 정보기록방법에 있어서, 상기 양극 저항 스위칭 포밍하는 단계는, 상기 전이금속 산화물 박막에 단극 저항 스위칭 특성이 나타나도록 단극 저항 스위칭 포밍하는 단계; 및 상기 단극 저항 스위칭 특성이 나타나도록 포밍된 전이금속 산화물 박막에 단극 저항 스위칭의 리셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압을 인가하는 단계;를 가질 수 있다.
본 발명에 따른 저항변화기록소자의 정보기록방법에 있어서, 상기 저항을 변화시키는 단계에 인가되는 전압은 펄스 형태의 전압일 수 있다.
상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 저항변화기록소 자 제조방법은 하부전극을 형성하는 단계; 상기 하부전극 상에 전이금속 산화물 박막을 형성하는 단계; 상기 전이금속 산화물 박막 상에 상부전극을 형성하는 단계; 상기 전이금속 산화물 박막에 단극 저항 스위칭 특성이 나타나도록 단극 저항 스위칭 포밍하는 단계; 및 상기 단극 저항 스위칭 특성이 나타나도록 포밍된 전이금속 산화물 박막에 단극 저항 스위칭 리셋 전압의 크기보다 크고 단극 저항 스위칭 셋 전압의 크기보다 작은 전압을 인가하는 단계;를 갖는다.
상기의 다른 기술적 과제를 달성하기 위한, 본 발명에 따른 저항병화기록소자는 상기의 방법으로 제조된다.
본 발명에 의하면, 저항변화기록소자의 구동 전압을 낮춰 전력소모를 줄일 수 있고, 스위칭 시간을 짧게 하여 저항변화기록소자의 기록 속도를 향상시킬 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 저항변화기록소자의 정보기록방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2는 본 발명에 따른 저항변화기록소자 제조방법에 대한 바람직한 일 실시예를 수행과정을 나타내는 흐름도이고, 도 3은 도 2의 방법으로 제조된 본 발명에 따른 저항변화기록소자의 개략적인 구조를 나타내는 도면이다.
도 2 및 도 3을 참조하면, 우선 기판(110) 상에 하부전극(120)을 형성한 다(S210). 하부전극(120)은 Pt, Ru, Ir, Ag, Al 또는 TiN 중에서 선택된 1종 이상을 포함하는 박막으로 이루어지며, 바람직하게는 Pt 박막으로 이루어진다. Pt 박막은 전자빔 증착(e-beam evaporation) 방법을 이용하여 형성하며, 약 500Å 정도의 두께의 박막으로 형성한다.
다음으로, 하부전극(120) 상에 전이금속 산화물 박막(130)을 형성한다(S220). 전이금속 산화물 박막(130)은 TiO2, NiO, HfO2, Al2O3, ZrO2 및 ZnO 중에서 선택된 1종 이상으로 이루어진 단일층(single layer) 또는 복합층(multi layer)으로 이루어지며, 바람직하게는 TiO2 박막으로 이루어진다. TiO2 박막은 플라즈마 강화 원자층 증착(plasma enhanced atomic layer deposition, PEALD) 방법을 이용하여 형성하며, 약 100 내지 600Å 정도의 두께의 박막으로 형성한다.
다음으로, 전이금속 산화물 박막(130) 상에 상부전극(140)을 형성한다(S230). 상부전극(120)은 하부전극(120)과 마찬가지로 Pt, Ru, Ir, Ag, Al 또는 TiN 중에서 선택된 1종 이상을 포함하는 박막으로 이루어지며, 바람직하게는 약 100Å 정도의 두께의 Pt 박막을 형성한다. 리프트 오프(lift-off) 방법을 이용하여 상부전극(140)을 패터닝한다.
다음으로, 전이금속 산화물 박막(130)을 단극 저항 스위칭 특성이 나타나도록 포밍한다(S240). 이는 상술한 바와 같이, 도 1의 Ic와 같은 컴플라이언스 전류를 인가한 상태에서 상부전극(140)과 하부전극(120) 사이에 도 1의 Vf에 해당하는 전압을 인가하는 것이다. 양극 저항 스위칭은 단극 저항 스위칭과 달리, 고저항 상태에 서 저저항 상태로 변화시킬 때 이용되는 극성과 저저항 상태에서 고저항 상태로 변화시킬 때 이용되는 극성이 다른 전압을 인가하여 스위칭을 하는 것을 의미한다. 이와 같은 양극 저항 스위칭 특성이 나타나도록 포밍을 하기 위해서는 먼저 전이금속 산화물 박막(130)을 단극 저항 스위칭 특성이 나타나도록 포밍하여 고저항 상태에서 저저항 상태로 변화시킨다.
다음으로, 전이금속 산화물 박막(130)에 단극 저항 스위칭의 리셋 전압보다 크고 단극 저항 스위칭의 셋 전압보다 작은 전압을 인가한다(S250). 이는 도 1의 VURSreset에 해당하는 전압보다 크고 도 1의 VURSset에 해당하는 전압보다 작은 전압을 상부전극(140)과 하부전극(130) 사이에 인가하는 것이다. 이와 같은 과정을 거치면 전이금속 산화물 박막(130)은 저저항 상태에서 고저항 상태로 변화되고, 전이금속 산화물 박막(130)이 양극 저항 스위칭을 할 수 있는 상태가 된다.
상기의 방법으로 본 발명에 따른 저항변화기록소자를 제조할 수 있다.
도 4는 본 발명에 따른 저항변화기록소자의 정보기록방법에 대한 바람직한 일 실시예의 수행과정을 나타내는 흐름도이다.
도 3 및 도 4를 참조하면, 우선, 도 3에 도시된 바와 같이 기판(110) 상에 하부전극(120), 전이금속 산화물 박막(130) 및 상부전극(140)이 형성된 저항변화기록소자(100)를 준비한다(S310).
다음으로, 전이금속 산화물 박막(130)을 양극 저항 스위칭 특성이 나타나도록 포밍한다(S320). 전이금속 산화물 박막(130)을 양극 저항 스위칭 특성이 나타나 도록 포밍하는 방법은 상술한 도 2의 S240 단계와 S250 단계를 통해서 할 수 있다.
S320 단계에서 양의 전압을 인가하여 포밍한 전이금속 산화물 박막(130)의 저항 스위칭 특성에 대해서 살펴본다. 음의 전압을 인가하여 포밍한 경우도 극성만 반대일 뿐 나머지 구성은 동일하다.
이를 위해, S320 단계에서 양의 전압을 인가하여 포밍한 전이금속 산화물 박막(130)에 전압을 인가하여 0V 에서 음의 방향으로 전압 스윕을 수행하면, 도 5와 같은 형태의 전압-전류 도면을 얻을 수 있다. 양극 저항 스위칭을 위한 포밍을 마치면 전이금속 산화물 박막(130)은 고저항 상태에 있게 되므로, 참조번호 410에 나타낸 것과 같이 작은 전압에서는 거의 전류가 흐르지 않는다. 그러다가 특정 전압에 도달하게 되면 갑자기 전류가 불연속적으로 크게 증가하는 전류 점프 현상이 나타난다(420). 이러한 현상은 단극 저항 스위칭의 셋과는 다른 현상으로 이를 소프트셋(soft set)이라 하며, 특정 전압은 소프트셋 전압(Vsoftset)에 해당한다. 이 소프트셋 전압(Vsoftset) 이후로는 전압을 증가시켜도 참조번호 430에 나타낸 것과 같이 전류의 변화가 미미한 상태가 된다. 더 전압을 증가시켜 단극 저항 스위칭의 셋 전압(VURSset)에 도달하게 되면, 비로소 단극 저항 스위칭 셋이 나타나게 된다(440).
그러나 단극 저항 스위칭의 셋 전압(VURSset)까지 전압을 증가시키지 않고 소프트셋 전압(Vsoftset) 도달 이후에 전압의 증가를 중지하고, 반대 극성을 갖는 전압을 인가하게 되면 양극 저항 스위칭 특성이 나타나게 된다.
도 6은 양극 저항 스위칭 특성을 나타내는 전압-전류 도면이고, 도 7은 도 6의 전압과 전류를 로그 스케일로 나타낸 전압-전류 도면이다.
도 6 및 도 7을 도시하기 위해 전이금속 산화물 박막(130)은 TiO2 박막을 이용하고, 상부전극(140)과 하부전극(130)은 Pt 전극을 이용하여 저항변화기록소자(100)를 구성하였다. 도 6 및 도 7을 참조하면, TiO2 박막을 양극 저항 스위칭을 위한 포밍한 후, 음의 방향으로 전압 스윕을 수행하면, 참조번호 530에 나타낸 것과 같이 작은 전압에서는 전류의 변화가 거의 없다가 특정 전압에 도달하게 되면, 전류 점프가 나타난다(510). 이것이 상술한 소프트셋에 해당한다. 이 특정 전압 이후에도 계속하여 스윕하면, 전류가 조금씩 감소하게 된다.
단극 저항 스위칭 셋이 나타나기 전에 전압 스윕을 중지하고, 다시 0V에서 양의 방향으로 전압 스윕을 수행하면, 참조번호 550에 나타낸 것과 같이 작은 전압에서는 전류의 변화가 거의 없는 영역이 나타난다. 그러나 계속 전압을 증가시켜서, 다른 특정 전압에 도달하면 전류 점프가 나타난다(520). 이것 또한 상술한 소프트셋에 해당한다. 양극 저항 스위칭은 인가되는 전압의 극성에 대칭적인 특성을 나타내므로 소프트셋도 극성에 따라 하나씩 나타난다. 그리고 이 경우에도 단극 저항 스위칭 셋이 나타나는 전압까지 전압을 증가시키지 않고 전압 스윕을 중단한다. 그리고 0V까지 반대로 전압 스윕을 수행하면, 전압에 따른 전류의 변화가 참조번호 570에 나타낸 것과 같이 된다. 이와 같은 방식으로 계속 전압 스윕을 수행하면 상기의 과정이 반복된다.
참조번호 570에 나타낸 전류(-■-)와 참조번호 550에 나타낸 전류(-●-)의 차이를 명확하게 나타내는 것이 도 7이다. 도 7을 살펴보면, 0.1 내지 0.2V에서 참조번호 550에 나타낸 전류(-●-)는 약 6×10-5A이고, 참조번호 570에 나타낸 전류(-■-)는 약 2×10-4A이다. 이를 저항으로 바꾸면 참조번호 570에 해당하는 상태가 저저항 상태에 해당하고, 참조번호 550에 해당하는 상태가 고저항 상태에 해당한다.그리고, 고저항 상태의 저항값이 저저항 상태의 저항값에 비해 2 내지 10배 정도 크다.
즉, 음의 전압 영역에서 소프트셋(510)이 나타난 이후, 그려지는 곡선(550)이 고저항 상태에 해당하며, 양의 전압 영역에서 소프트셋(520)이 나타난 이후 그려지는 곡선(570)이 저저항 상태에 해당한다. 즉, 양의 전압 영역에서 나타나는 소프트셋(520)은 고저항 상태(550)를 저저항 상태(570)로 변경시키는 것이므로 셋에 해당하고, 고저항 상태(550)를 저저항 상태(570)로 변경시키는 전압을 양극 저항 스위칭의 셋 전압(VBRSset)이라 한다. 그리고, 음의 전압 영역에서 나타나는 소프트셋(510)은 저저항 상태(570)를 고저항 상태(550)로 변경시키는 것이므로 리셋에 해당하고, 저저항 상태(570)를 고저항 상태(550)로 변경시키는 전압을 양극 저항 ㅅ스위칭 리셋 전압(VBRSreset)이라 한다. 즉, 양극 저항 스위칭 특성은 극성이 다른 전압을 인가하여, 전이금속 산화물 박막(130)을 저저항 상태(570)에서 고저항 상태(550)로 변경하거나, 고저항 상태(550) 상태에서 저저항 상태(570) 상태로 변경 하는 것이다.
다음으로, 포밍된 전이금속 산화물 박막(130)에 전압을 인가하여 전이금속 산화물 박막(130)을 저저항 상태 또는 고저항 상태로 스위칭한다(S330). 실제 소자의 구동에 있어서는 도 6 및 도 7에 나타난 것과 같이 전압 스윕을 수행하는 것이 아니라 제어가 용이한 전압의 펄스를 인가하여 소자를 구동하는 것이 바람직하다. 전이금속 산화물 박막(130)이 고저항 상태(550)에 있을 때, 양극 저항 스위칭의 셋 전압(VBRSset)의 크기보다 큰 전압을 인가하여(520) 전이금속 산화물 박막(130)을 저저항 상태(570)로 변화시킬 수 있다. 반대로 전이금속 산화물 박막이 저저항 상태(570)에 있을 때, 양극 저항 스위칭의 리셋 전압(VBRSreset)의 크기보다 작은 전압을 인가하여(510) 전이금속 산화물 박막(130)의 상태를 고저항 상태(550)로 변화시킬 수 있다.
즉, 전이금속 산화물 박막(130)을 저저항 상태(570)로 스위칭하기 위해서는 전이금속 산화물 박막(130)에 양극 저항 스위칭 셋 전압(VBRSset)의 크기보다 큰 전압을 인가한다. 그리고 전이금속 산화물 박막(130)을 고저항 상태(550)로 스위칭하기 위해서는 양극 저항 스위칭의 리셋 전압(VBRSreset)의 크기보다 큰 전압을 인가한다.
다만, 상기의 경우 모두 도 5의 VURSset에 해당하는 단극 저항 스위칭의 셋 전압 크기 이상의 범위를 갖는 전압을 인가하면 안 된다. 단극 저항 스위칭의 셋 전압(VURSset) 크기 이상의 범위를 갖는 전압을 인가하게 되면, 그 후에는 양극 저항 스 위칭 특성을 나타내지 않고, 단극 저항 스위칭 특성을 나타내게 되므로 단극 저항 스위칭의 셋 전압(VURSset) 크기 이상의 전압을 인가해서는 안 된다. 만일 단극 저항 스위칭 셋 전압(VURSset) 크기 이상의 범위를 갖는 전압을 인가하게 되면 다시 도 1의 VURSreset에 해당하는 단극 저항 스위칭 리셋 전압 이상을 인가하여, 양극 저항 스위칭 특성을 나타내도록 포밍하여야 한다.
다시 도 4로 돌아가서, 전이금속 산화물 박막(130)의 저항 상태에 따라 "0"과 "1"을 할당한다(S340). 보통의 경우 전류가 큰 저저항 상태를 "1"로, 전류가 작은 고저항 상태를 "0"으로 할당하여 정보를 기록한다.
이상에서는 저항변화기록소자(100)를 이용하여 2가지 형태로 정보를 기록하는 경우에 대해서 설명하였는데, 정보를 3가지 형태로 기록하는 것이 더 많은 양의 정보를 다양하게 기록하는 데 도움이 되므로 이하에서는 3가지 형태로 정보를 기록하는 경우에 대해서 살펴본다.
도 8은 본 발명에 따른 저항변화기록소자의 정보기록방법에 대한 바람직한 다른 실시예를 나타내는 흐름도이다.
도 3 및 도 8을 참조하면, 우선, 도 3에 도시된 바와 같이 기판(110) 상에 하부전극(120), 전이금속 산화물 박막(130) 및 상부전극(140)이 형성된 저항변화기록소자(100)를 준비한다(S710).
다음으로, 전이금속 산화물 박막(130)을 양극 저항 스위칭 특성이 나타나도록 포밍한다(S720). 전이금속 산화물 박막(130)을 양극 저항 스위칭 특성이 나타나 도록 포밍하는 방법은 상술한 도 2의 S240 단계와 S250 단계를 통해서 할 수 있다.
3가지 형태로 정보를 기록하기 위해서는, 전이금속 산화물 박막(130)을 3가지 상태의 저항값을 갖도록 하기 위해서는 상술한 스위칭 방식 외에 다른 방식을 추가로 이용해야 한다. 일단, 상술한 스위칭 방식으로 중간저항 상태와 고저항 상태로 전이금속 산화물 박막(130)을 변화시킬 수 있다. 여기서 중간저항 상태는 도 6의 저저항 상태(570)에 해당하고, 고저항 상태는 도 6의 고저항 상태(550)에 해당한다. 그러므로 도 6의 저저항 상태(570)보다 더 저항이 낮은 상태를 얻기 위해서 다른 형태의 스위칭 방식을 택해야 한다. 이를 위해, 전이금속 산화물 박막(130)에 도 5의 Vsoftset에 해당하는 소프트셋 전압을 인가하면서, 전류의 크기 증가를 제약하는 컴플라이언스 전류를 함께 인가하여 전류 점프가 일어나는 정도를 제한하는 형태의 스위칭 방법이 사용된다.
도 9는 컴플라이언스 전류를 이용한 다른 형태의 특성을 지닌 양극 저항 스위칭 특성을 나타내는 전압-전류 도면이다.
도 9를 도시하기 위해, 전이금속 산화물 박막(130)은 TiO2 박막을 이용하고, 상부전극(140)과 하부전극(130)은 Pt 전극을 이용하여 저항변화기록소자(100)를 구성하였다. 도 9를 참조하면, 우선 양의 전압을 인가하여 단극 저항 스위칭의 리셋 상태로 변화(이것은 상술한 바와 같이 양극 저항 스위칭의 포밍에 해당)시킨 후, 0V에서 음의 방향으로 전압을 스윕을 할 때 컴플라이언스 전류(Ic)를 인가한다. 그리고 전압 스윕을 수행하면, 참조번호 820에 나타낸 선을 따라 진행하다가, 도 5에 서 설명한 것과 같이 도 5의 Vsoftset에 해당하는 소프트셋 전압에서 전류 점프가 일어나게 된다(810). 다만 이 경우는 컴플라이언스 전류(Ic)에 의해 그 점프되는 전류의 크기가 제한되어 점프되는 전류의 크기가 컴플라이언스 전류(Ic) 이상이 되지 못한다.
그 후 다시 전압을 0V에서 양의 방향으로 전압 스윕을 하게 되면, 참조번호 830에 나타낸 것과 같이 상대적으로 큰 전류가 흐르게 됨을 알 수 있다. 따라서, 전이금속 산화물 박막(130)은 저저항 상태가 되고 이러한 저저항 상태는 도 5에서 설명한 저저항 상태(570)보다 더 저항이 낮은 상태에 해당한다. 저항의 크기는 컴플라이언스 전류(Ic)의 크기에 따라 달라진다. 그리고 계속 전압을 증가시켜, 특정전압에 도달하게 되면(860), 전류가 증가하지 않게 되거나 전류의 증가 속도가 변하게 된다. 이 특정 전압은 컴플라이언스 전류(Ic)의 크기에 따라 달라진다. 그리고 이 특정 전압보다 큰 전압으로 전압을 계속 전압을 증가시키게 되면, 참조번호 840에 나타낸 것과 같이 전류의 변화가 크지 않은 영역이 나타난다.
이후 다시 0V에서 양의 방향으로 전압 스윕을 하면 참조번호 850에 나타낸 것과 같이 전류의 크기가 감소하게 되어 전이금속 산화물 박막(130)이 고저항 상태가 되었음을 알 수 있다.
이러한 양극 저항 스위칭을 도 6에서 설명한 양극 저항 스위칭과 구분하기 위하여, 도 6에서 설명한 양극 저항 스위칭을 제1 양극 저항 스위칭이라 하고, 도 9에서 설명한 양극 저항 스위칭을 제2 양극 저항 스위칭이라 한다. 제1 양극 저항 스위칭과 제2 양극 저항 스위칭을 동시에 이용하게 되면, 저항의 상태를 3가지 상태로 변경시킬 수 있다. 제2 양극 저항 스위칭의 경우에는 음의 전압 영역에서 나타나는 소프트셋에 해당하는 전압을 인가하게 되면, 전이금속 산화물 박막(130)이 고저항 상태(850) 상태에서 저저항 상태(830)으로 변하게 되므로 제2 양극 저항 스위칭의 셋에 해당하고, 이 전압은 제2 양극 저항 스위칭의 셋 전압(VBRS Ⅱ set)이다. 그리고, 도 9의 참조번호 860에 해당하는 전압을 인가하게 되면, 전이금속 산화물 박막(130)이 저저항 상태(830)에서 고저항 상태(850)으로 변하게 되므로 제2 양극 저항 스위칭의 리셋에 해당하고, 이 전압을 제2 양극 저항 스위칭의 리셋 전압(VBRS Ⅱreset)이라 할 수 있다.
이러한 스위칭 특성을 도 10 및 도 11에 나타내었다. 도 10 및 도 11을 도시하기 위해 전이금속 산화물 박막(130)은 TiO2 박막을 이용하고, 상부전극(140)과 하부전극(120)은 Pt 전극을 이용하여 저항변화기록소자(100)를 구성하였다. 도 10은 제1 양극 저항 스위칭 특성과 제2 양극 저항 스위칭 특성을 함께 나타내는 전압-전류 도면이고, 도 11은 도 10의 전압과 전류를 로그 스케일로 나타내는 전압-전류 도면이다.
제1 양극 저항 스위칭과 제2 양극 저항 스위칭 모두 양의 전압을 인가하여 포밍한 다음, 음의 전압을 인가하여 전압 스윕을 수행할 때, 컴플라이언스 전류(Ic) 를 인가하지 않으면 제1 양극 저항 스위칭 특성과 동일하게 된다. 제1 양극 저항 스위칭은 양의 전압쪽에서 전류 점프가 일어날 때가 전이금속 산화물 박막(130)이 고저항 상태에서 저저항 상태로 변화되므로 제1 양극 저항 스위칭의 셋이 되고, 음의 전압 쪽에서 전류 점프가 일어나게 되면, 전이금속 산화물 박막(130)이 저저항 상태에서 고저항 상태로 변하게 되므로 제1 양극 저항 스위칭의 리셋이 된다.
그러나 이와 대비되게 제2 양극 저항 스위칭은 컴플라이언스 전류를 인가한 상태에서 음의 전압을 인가하여 전압 스윕을 할 때, 상술한 바와 같이 고저항 상태가 된다. 그리고 양의 전압을 인가하여 전압 스윕을 할 때, 전류의 증가변화가 변하게 되는 일정 전압 이상을 인가하게 되면 저저항 상태가 된다. 즉, 이 경우는 음의 전압 쪽에서 전류 점프가 일어날 때가 고저항 상태에서 저저항 상태로 변화되므로 제2 양극 저항 스위칭의 셋이 되고, 양의 전압쪽에서 전류의 증가변화율이 변할 때 저저항 상태에서 고저항 상태로 변화되므로 제2 양극 저항 스위칭의 리셋이 되어 제1 양극 저항 스위칭과 반대가 된다.
제1 양극 저항 스위칭의 고저항 상태(950, -▲-)나 제2 양극 저항 스위칭의 고저항 상태(960, -●-)의 저항 차이는 도 9와 도 10에 나타낸 바와 같이 거의 없다. 그리고 제1 양극 저항 스위칭에서의 저저항 상태(970, -▶-)가 제2 양극 저항 스위칭에서의 저저항 상태(980, -■-)보다 저항값이 항상 더 커서 제1 양극 저항 스위칭의 저저항 상태(970)를 중간저항 상태, 제2 양극 저항 스위칭에서의 저저항 상태(980)를 저저항 상태라고 할 수 있다. 이와 같이 컴플라이언스 전류의 인가 여부에 따라 3가지의 저항 상태를 만들 수 있게 된다.
다음으로, 전이금속 산화물 박막(130)에 전압을 인가하여 전이금속 산화물 박막(130)을 고저항상태, 중간저항 상태 및 저저항 상태로 변화시킨다(S730). 상술한 바와 같이, 실제 소자의 구동에 있어서는 전압 스윕을 통해 전이금속 산화물 박막(130)의 저항 상태를 변화시키는 것은 적절치 않으므로 펄스 전압을 인가하여 전이금속 산화물 박막(130)의 저항 상태를 변화시키게 된다.
먼저 전이금속 산화물 박막(130)을 고저항 상태(950, 960)에서 중간저항 상태(970)로 저항 상태를 변화시키는 경우에 대해 살펴본다. 제1 양극 저항 스위칭의 고저항 상태(950)에서 중간저항 상태(970)로 변화시키기 위해서는, 제1 양극 저항 스위칭 셋 전압(VBRS Ⅰ set) 이상을 인가한다(920). 제2 양극 저항 스위칭의 고저항 상태(960)에서 중간저항 상태(970)로 변화시키기 위해서는, 제1 양극 저항 스위칭 리셋 전압(VBRS Ⅰ reset) 이하를 인가한(920) 후, 제1 양극 저항 스위칭 셋 전압(VBRS Ⅰ set) 이상을 인가한다(910).
그리고, 전이금속 산화물 박막(130)을 고저항 상태(950, 960)에서 저저항 상태(980)로 저항 상태를 변화시키는 경우에 대해 살펴본다. 제1 양극 저항 스위칭의 고저항 상태(950)에서 저저항 상태(980)로 변화시키기 위해서는, 제2 양극 저항 스위칭 셋 전압(VBRS Ⅱ set) 이하를 인가하고, 컴플라이언스 전류(Ic)를 인가한다(930). 제2 양극 저항 스위칭의 고저항 상태(960)에서 저저항 상태(980)로 변화시키기 위해서도 마찬가지로, 제2 양극 저항 스위칭 셋 전압(VBRS Ⅱ set) 이하인 -0.6V 이하를 인가하고, 컴플라이언스 전류(Ic)를 인가한다(930).
다음으로, 전이금속 산화물 박막(130)을 중간저항 상태(970)에서 고저항 상태(950, 960)로 저항 상태를 변화시키는 경우에 대해 살펴본다. 중간저항 상태(970)에서 제1 양극 저항 스위칭의 고저항 상태(950)로 변화시키기 위해서는, 제1 양극 저항 스위칭 리셋 전압(VBRS Ⅰreset) 이하를 인가한다(910). 중간저항 상태(970)에서 제2 양극 저항 스위칭의 고저항 상태(960)로 변화시키기 위해서는, 제2 양극 저항 스위칭 셋 전압(VBRS Ⅱ set) 이하를 인가하고, 컴플라이언스 전류(Ic)를 인가한(930) 후, 제2 양극 저항 스위칭 리셋 전압(VBRS Ⅱ reset) 이상을 인가한다(940).
그리고, 전이금속 산화물 박막(130)을 중간저항 상태(970)에서 저저항 상태(980)로 저항 상태를 변화시키기 위해서는, 제2 양극 저항 스위칭 셋 전압(VBRS Ⅱset) 이하를 인가하고, 컴플라이언스 전류(Ic)를 인가한다(930).
다음으로, 전이금속 산화물 박막(130)을 저저항 상태(980)에서 고저항 상태(950, 960)로 저항 상태를 변화시키는 경우에 대해 살펴본다. 저저항 상태(980)에서 제1 양극 저항 스위칭의 고저항 상태(950)로 변화시키기 위해서는, 제1 양극 저항 스위칭 리셋 전압(VBRSⅠreset) 이하를 인가한다(910). 저저항 상태(980)에서 제2 양극 저항 스위칭의 고저항 상태(960)로 변화시키기 위해서는, 제2 양극 저항 스위칭 리셋 전압(VBRS Ⅱ reset) 이상을 인가한다(940).
그리고 전이금속 산화물 박막(130)을 저저항 상태(980)에서 중간저항 상 태(970)로 변화시키기 위해서는, 제1 양극 저항 스위칭 리셋 전압(VBRS Ⅰ reset) 이하를 인가한(920) 후, 제1 양극 저항 스위칭 셋 전압(VBRS Ⅰ set) 이상을 인가한다(910).
상기의 결과를 모두 종합해보면, 전이금속 산화물 박막(130)을 고저항 상태(950, 960)로 변화시키기 위해서는, 현재의 저항 상태와 상관없이 제1 양극 저항 스위칭 리셋 전압(VBRS Ⅰ reset) 이하를 인가하면 된다(920). 고저항 상태(950, 960)가 제1 양극 저항 스위칭의 고저항 상태(950)와 제2 양극 저항 스위칭의 고저항 상태(960)가 있으나, 두 고저항 상태(950, 960)의 저항 크기가 거의 동일하므로, 어떠한 상태로 변화시켜도 상관없다. 다만 제1 양극 저항 스위칭의 고저항 상태(950)를 만드는 것이 용이하므로 제1 양극 저항 스위칭 리셋 전압(VBRS Ⅰ reset) 이하를 인가하는(920) 것이다. 그리고 전이금속 산화물 박막(130)을 중간저항 상태(970)로 변화시키기 위해서는, 현재의 저항 상태와 상관없이 제1 양극 저항 스위칭 리셋 전압(VBRS Ⅰ reset) 이하를 인가한(920) 후, 제1 양극 저항 스위칭 셋 전압(VBRS Ⅰ set) 이상을 인가한다(910). 그리고 전이금속 산화물 박막(130)을 저저항 상태(980)로 변화시키기 위해서도, 현재의 저항 상태와 상관없이 제2 양극 저항 스위칭 셋 전압(VBRS Ⅱset) 이하를 인가하고, 컴플라이언스 전류(Ic)를 인가한다(930).
다만, 상기의 경우 모두 상술한 바와 같이 도 5의 VURSset에 해당하는 전압인 단극 저항 스위칭의 셋 전압 크기 이상의 범위를 갖는 전압을 인가하면 안 된다. 단극 저항 스위칭의 셋 전압(VURSset) 크기 이상의 범위를 갖는 전압을 인가하게 되면, 그 후에는 단극 저항 스위칭 특성을 나타내게 되고, 양극 저항 스위칭 특성을 나타내지 않게 되므로 이 이상의 전압을 인가해서는 안 된다. 만일 단극 저항 스위칭 셋 전압(VURSset) 크기 이상의 범위를 갖는 전압을 인가하게 되면, 다시 도 1의 VURSreset에 해당하는 단극 저항 스위칭 리셋 전압 이상을 인가하여, 양극 저항 스위칭 특성을 나타내도록 포밍하여야 한다.
다시 도 8로 돌아가서, 전이금속 산화물 박막(130)의 저항 상태에 따라, 고저항 상태를 "0", 중간저항 상태를 "1", 저저항 상태를 "2"로 할당하여 정보를 기록한다(S740).
이상의 설명에서 양의 전압을 인가하여 양극 저항 스위칭을 나타내도록 포밍하고 음의 전압을 인가하여, 양극 저항 스위칭 특성을 나타내도록 만드는 경우에 대해서 설명하였으나, 이에 한정되지 않으며, 음의 전압을 인가하는 경우도 극성만 반대로 될 뿐 나머지 과정은 동일하다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
본 발명에 따른 저항변화기록소자의 정보기록방법에 의하면, 양극 저항 스위칭 특성을 이용하여 저항변화기록소자의 구동 전압을 낮춰 전력소모를 줄일 수 있고, 저항 스위칭 시간을 짧게 하여 소자의 속도를 향상시킬 수 있게 된다. 또한, 데이터 보유 기능 특성이나 많은 스위칭을 할 수 있는 능력도 향상시킬 수 있다. 그리고 컴플라이언스 전류를 인가하여 "0", "1"의 두 개의 상태뿐만 아니라 복수의 상태를 갖는 자기변화기록소자를 구현할 수 있다.

Claims (8)

  1. 하부전극, 상기 하부전극 상에 형성된 전이금속 산화물 박막, 상기 전이금속 산화물 박막 상에 형성된 상부전극의 구조를 포함하는 저항변화기록소자의 정보기록방법에 있어서,
    상기 전이금속 산화물 박막에 전압을 인가하여 상기 전이금속 산화물 박막을 양극 저항 스위칭(bipolar resistance switching, BRS) 특성이 나타나도록 양극 저항 스위칭 포밍(forming)하는 단계;
    상기 포밍된 전이금속 산화물 박막에 별도의 전류 인가 없이, 상기 전이금속 산화물 박막의 단극 저항 스위칭(unipolar resistance switching, URS)의 셋(set) 전압의 크기보다 작고, 소프트셋(soft set) 전압의 크기보다 큰 상호 반대되는 극성을 가지는 전압을 각각 인가하여, 상기 전이금속 산화물 박막의 저항을 변화시키는 단계; 및
    상기 전이금속 산화물 박막의 저항 크기에 따라 "0" 또는 "1"을 할당하는 단계;를 포함하며,
    상기 소프트셋 전압은 상기 전이금속 산화물 박막에 전압을 인가하여 전압 스윕(voltage sweep)할 때, 단극 저항 스위칭의 셋 전압의 크기보다 작은 크기의 전압에서 전류의 크기가 불연속적으로 증가하는 전압인 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  2. 하부전극, 상기 하부전극 상에 형성된 전이금속 산화물 박막, 상기 전이금속 산화물 박막 상에 형성된 상부전극의 구조를 포함하는 저항변화기록소자의 정보기록방법에 있어서,
    상기 전이금속 산화물 박막에 전압을 인가하여 상기 전이금속 산화물 박막을 양극 저항 스위칭 특성이 나타나도록 포밍하는 단계;
    상기 포밍된 전이금속 산화물 박막에 제1 양극 저항 스위칭의 리셋(reset) 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압을 인가하거나,
    제1 양극 저항 스위칭의 리셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압을 인가한 후, 제1 양극 저항 스위칭의 셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압을 인가하거나,
    제2 양극 저항 스위칭의 셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압의 크기보다 작은 전압과 전류 크기 증가를 제한하는 컴플라이언스 전류(compliance current)를 인가하여 상기 전이금속 산화물 박막의 저항을 변화시키는 단계; 및
    상기 전이금속 산화물 박막의 저항 크기에 따라 "0", "1" 또는 "2"를 할당하는 단계;를 포함하며,
    상기 제1 양극 저항 스위칭은 별도의 전류 인가 없는 상태에서 나타내는 양극 저항 스위칭이고, 상기 제2 양극 저항 스위칭은 전류의 크기 증가를 제한하는 컴플라이언스 전류가 인가된 상태에서 나타내는 양극 저항 스위칭인 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  3. 제1항 또는 제2항에 있어서,
    상기 양극 저항 스위칭 포밍하는 단계는,
    상기 전이금속 산화물 박막에 단극 저항 스위칭 특성이 나타나도록 단극 저항 스위칭 포밍하는 단계; 및
    상기 단극 저항 스위칭 특성이 나타나도록 포밍된 전이금속 산화물 박막에 단극 저항 스위칭 리셋 전압의 크기보다 크고 단극 저항 스위칭의 셋 전압 크기보다 작은 전압을 인가하는 단계;를 포함하는 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  4. 제1항 또는 제2항에 있어서,
    상기 저항을 변화시키는 단계에 인가되는 전압은 펄스 형태의 전압인 것을 특징으로 하는 저항변화기록소자의 정보기록방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020070065754A 2007-06-29 2007-06-29 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자 KR101307253B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065754A KR101307253B1 (ko) 2007-06-29 2007-06-29 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065754A KR101307253B1 (ko) 2007-06-29 2007-06-29 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자

Publications (2)

Publication Number Publication Date
KR20090001397A KR20090001397A (ko) 2009-01-08
KR101307253B1 true KR101307253B1 (ko) 2013-09-11

Family

ID=40484481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065754A KR101307253B1 (ko) 2007-06-29 2007-06-29 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자

Country Status (1)

Country Link
KR (1) KR101307253B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101034838B1 (ko) * 2009-12-08 2011-05-17 서울대학교산학협력단 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법
JP5001464B2 (ja) * 2010-03-19 2012-08-15 パナソニック株式会社 不揮発性記憶素子、その製造方法、その設計支援方法および不揮発性記憶装置
KR101120475B1 (ko) * 2010-06-11 2012-02-24 연세대학교 산학협력단 ＨｆＯ2 을 삽입한 저항변화 메모리 소자 및 그 제조방법
KR101145373B1 (ko) * 2010-07-06 2012-05-15 에스케이하이닉스 주식회사 저항성 메모리 장치 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092912A (ja) 2003-09-12 2005-04-07 Sharp Corp 不揮発性半導体記憶装置
KR20060134563A (ko) * 2005-06-23 2006-12-28 한양대학교 산학협력단 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법
KR100723420B1 (ko) 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005092912A (ja) 2003-09-12 2005-04-07 Sharp Corp 不揮発性半導体記憶装置
KR20060134563A (ko) * 2005-06-23 2006-12-28 한양대학교 산학협력단 절연막의 적층증착에 의한 저항 메모리 소자의 제조방법
KR100723420B1 (ko) 2006-02-20 2007-05-30 삼성전자주식회사 비정질 합금 산화층을 포함하는 비휘발성 메모리 소자

Also Published As

Publication number Publication date
KR20090001397A (ko) 2009-01-08

Similar Documents

Publication Publication Date Title
US11672189B2 (en) Two-terminal reversibly switchable memory device
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
US8599600B2 (en) Write verify method for resistive random access memory
KR101239962B1 (ko) 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
Lin et al. Effect of top electrode material on resistive switching properties of $\hbox {ZrO} _ {2} $ film memory devices
Chien et al. A forming-free WO x resistive memory using a novel self-aligned field enhancement feature with excellent reliability and scalability
KR100657911B1 (ko) 한 개의 저항체와 한 개의 다이오드를 지닌 비휘발성메모리 소자
JP5222380B2 (ja) 可変抵抗素子のフォーミング処理方法および不揮発性半導体記憶装置
KR100682895B1 (ko) 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
JPWO2006137111A1 (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2012528419A5 (ko)
US20150137062A1 (en) Mimcaps with quantum wells as selector elements for crossbar memory arrays
US20130286714A1 (en) Data write method for writing data to nonvolatile memory element, and nonvolatile memory device
KR101307253B1 (ko) 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
KR100989180B1 (ko) 저항변화기록소자 및 그 제조방법
JP2009212245A (ja) 可変抵抗素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 7