KR101034838B1 - 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법 - Google Patents

고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법 Download PDF

Info

Publication number
KR101034838B1
KR101034838B1 KR1020090121205A KR20090121205A KR101034838B1 KR 101034838 B1 KR101034838 B1 KR 101034838B1 KR 1020090121205 A KR1020090121205 A KR 1020090121205A KR 20090121205 A KR20090121205 A KR 20090121205A KR 101034838 B1 KR101034838 B1 KR 101034838B1
Authority
KR
South Korea
Prior art keywords
resistance change
change layer
switching
reset
type
Prior art date
Application number
KR1020090121205A
Other languages
English (en)
Inventor
황철성
김경민
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020090121205A priority Critical patent/KR101034838B1/ko
Application granted granted Critical
Publication of KR101034838B1 publication Critical patent/KR101034838B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고속 스위칭할 수 있는 저항 변화 기록소자 및 이 저항 변화 기록소자를 이용한 스위칭 방법에 관한 것이다. 본 발명에 따른 저항 변화 기록소자는 본 발명에 따른 저항 변화 기록소자는 하부 전극과, 하부 전극 상에 순차적으로 적층되어 있는 p형 저항 변화층과 n형 저항 변화층을 포함하여 이루어진 저항 변화층과, 저항 변화층 상에 형성되어 있는 상부 전극을 구비한다. 이 저항 변화 기록소자는 리셋 스위칭 과정에 소요되는 시간을 감소시키기 위해, 저항 변화층 내의 필라멘트가 끊어지는 부분이 p형 저항 변화층과 n형 저항 변화층 사이의 계면과 인접한 부분이 되도록 구동될 수 있다.

Description

고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법{High-speed switching resistance switching element and method of switching resistance switching element}
본 발명은 비휘발성 기억소자에 관한 것으로, 보다 상세하게는 고속 스위칭할 수 있는 저항 변화 기록소자 및 이 저항 변화 기록소자를 스위칭하는 방법에 관한 것이다.
최근 정보통신 산업의 눈부신 발전으로 인하여 각종 기억소자의 수요가 증가하고 있다. 특히 휴대용 단말기, MP3 플레이어 등에 필요한 기억소자는 전원이 꺼지더라도 기록된 데이터가 지워지지 않는 비휘발성(nonvolatile)이 요구되고 있다. 이러한 비휘발성 기억소자는 전기적으로 데이터의 저장과 소거가 가능하고 전원이 공급되지 않아도 데이터의 보존이 가능하기 때문에, 다양한 분야에서 그 응용이 증가하고 있다. 그러나 종래에 반도체를 이용하여 구성된 다이나믹 랜덤 액세스 메모리(dynamic RAM, DRAM)는 전원이 공급되지 않는 상황에서는 저장된 정보를 모두 잃어버리는 휘발성(volatile)의 특징을 가지므로 이를 대체할 비휘발성 기억소자의 연구가 수행되고 있다.
이러한 비휘발성 기억소자 중, 상전이 현상을 이용하는 상전이 랜덤 액세스 메모리(phase RAM, PRAM), 자기저항 변화현상을 이용하는 자기 랜덤 액세스 메모리(magnetic RAM, MRAM), 강유전체의 자발분극현상을 이용한 강유전체 랜덤 액세스 메모리(ferroelectric RAM, FRAM)과 더불어 금속 산화물 박막의 저항 스위칭(resistance switching) 또는 전도도 스위칭(conductivity switching) 현상을 이용하는 저항 변화 랜덤 액세스 메모리(resistance RAM, ReRAM) 등이 주요 연구의 대상이다. 특히, ReRAM은 다른 비휘발성 기억 소자에 비하여 소자 구조가 아주 간단하고 제조 공정이 비교적 단순하여 최근에 주목을 많이 받고 있다.
ReRAM은 금속-산화물-금속(metal-oxide-metal: MOM)의 기본 저항 변화 기록소자 구조에서 적당한 전기적 신호를 가하면 산화물이 고저항 상태(high resistance state, HRS)에서 저저항 상태(low resistance state, LRS)로 바뀌는 특성이 나타나게 된다. 그리고 다른 전기적 신호에서는 산화물이 저저항 상태가 고저항 상태로 변하게 된다. 이와 같이 산화물이 고저항 상태에서 저저항 상태로 변하는 것을 셋(set)이라고 하며, 반대로 저저항 상태에서 고저항 상태로 변하는 것을 리셋(reset)이라고 한다. 그리고 셋 상태는 저저항 상태를 의미하고 리셋 상태는 고저항 상태를 의미한다. 이러한 저항의 스위칭 현상을 통해 ReRAM은 정보를 기록하고 판독하게 된다.
이러한 ReRAM은 스위칭 시간, 특히 산화물을 셋 상태에서 리셋 상태로 전환시키는 소요되는 스위칭 시간이 길다는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 스위칭 과정이 일어나는 영역을 전극과 저항 변화층의 계면 부분이 아니라, 저항 변화층 내에 형성하도록 하여, 스위칭 시간을 감소시킬 수 있는 저항 변화 기록소자 및 이 저항 변화 기록소자를 이용한 스위칭 방법을 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항 변화 기록소자는 하부 전극; 상기 하부 전극 상에 순차적으로 적층되어 있는 p형 저항 변화층과 n형 저항 변화층을 포함하여 이루어진 저항 변화층; 및 상기 저항 변화층 상에 형성되어 있는 상부 전극;을 구비한다.
본 발명에 따른 저항 변화 기록소자에 있어서, 상기 저항 변화층은, 상기 하부 전극을 기준으로 상기 상부 전극에 음(-)의 전압을 인가함으로써 상기 저항 변화층 내에 전도 경로(conducting path)가 되는 필라멘트(filament)가 형성되도록 포밍(forming)되어 있을 수 있다.
그리고 상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 전환시키는 리셋 스위칭 과정은 상기 필라멘트 중 일부가 끊어짐(rupture)으로써 발생하고, 상기 저항 변화층을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정은 상기 끊어진 필라멘트가 연결됨(recovery)으로써 발생하며, 상기 리셋 스위칭 과정에 소요되는 시간을 감소시키기 위해, 상기 저항 변화층 내의 필라멘트가 끊어지는 부분 이 상기 p형 저항 변화층과 n형 저항 변화층 사이의 계면과 인접한 부분이 되도록 구동될 수 있다.
또한, 상기 p형 저항 변화층은 NiO로 이루어지고, 상기 n형 저항 변화층은 TiO2로 이루어질 수 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 저항 변화 기록소자 스위칭 방법은 하부 전극과, 상기 하부 전극 상에 순차적으로 적층되어 있는 p형 저항 변화층과 n형 저항 변화층을 포함하여 이루어진 저항 변화층과, 상기 저항 변화층 상에 형성되어 있는 상부 전극을 구비하되, 상기 저항 변화층은 상기 저항 변화층 내에 전도 경로(conducting path)가 되는 필라멘트(filament)가 형성되도록 포밍(forming)되어 있는 저항 변화 기록소자를 준비하는 단계; 및 상기 하부 전극을 기준으로 상기 상부 전극에 음(-)의 리셋 전압을 인가하여 상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 전환시키는 리셋 스위칭 과정과 상기 저항 변화층을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정을 순차적으로 수행하는 스위칭을 네거티브 스위칭(negative switching)이라 하고, 상기 하부 전극을 기준으로 상기 상부 전극에 양(+)의 리셋 전압을 인가하여 상기 저항 변화층을 셋 상태에서 리셋 상태로 전환시키는 리셋 스위칭 과정과 상기 저항 변화층을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정을 순차적으로 수행하는 스위칭을 포지티브 스위칭(positive switching)이라 할 때, 적어도 1회의 네거티브 스위칭과 적어도 1회의 포지티브 스위칭을 교번적으로 수행하여, 상기 저항 변화 기록소자를 스위칭하는 단계;를 갖는다.
본 발명에 따른 저항 변화 기록소자 스위칭 방법에 있어서, 상기 저항 변화층의 포밍은, 상기 하부 전극을 기준으로 상기 상부 전극에 음(-)의 전압을 인가함으로써 수행될 수 있다.
그리고 상기 리셋 스위칭 과정은 상기 필라멘트 중 일부를 끊는(rupture) 과정이고, 상기 셋 스위칭 과정은 상기 끊어진 필라멘트를 연결(recovery)하는 과정이며, 상기 저항 변화 기록소자를 스위칭하는 단계는, 상기 리셋 스위칭 과정에 소요되는 시간을 감소시키기 위해, 상기 저항 변화층 내의 필라멘트가 끊어지는 부분이 상기 p형 저항 변화층과 n형 저항 변화층 사이의 계면과 인접한 부분이 되도록, 상기 네거티브 스위칭과 포지티브 스위칭을 교번적으로 수행하는 것일 수 있다.
또한, 상기 p형 저항 변화층은 NiO로 이루어지고, 상기 n형 저항 변화층은 TiO2로 이루어질 수 있다.
본 발명에 따르면, 저항 변화층의 스위칭 과정이 p형 저항 변화층과 n형 저항 변화층 사이의 계면과 인접한 부분에서 일어나므로, 전극으로의 열 손실을 감소시킬 수 있어, 스위칭 시간을 감소시킬 수 있다. 특히, 리셋(reset) 과정에서의 스위칭 시간을 감소시킬 수 있는데, 단일 저항 변화층을 이용한 경우에는 리셋 과정에서의 스위칭 시간이 500 μs으로 상당히 길었으나, 본 발명과 같이 p형 저항 변화층과 n형 저항 변화층이 적층된 저항 변화층을 이용한 경우에는 150 ns로 리셋 과정에서의 스위칭 시간을 현격히 감소시킬 수 있다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
본 발명을 설명하기에 앞서, 우선, 저항 변화 기록소자의 일반적인 거동에 대해 먼저 살펴보기로 한다. 일반적인 저항 변화 기록소자는 도 1에 도시된 바와 같이, 하부 전극(30) 상에 저항 변화층(40) 및 상부 전극(50)이 순차적으로 적층된 구조를 가진다.
저항 변화 기록소자(10)에 구비된 저항 변화층(40)은 갓 형성된(as-dep.) 상태에서는 고저항 상태(high resistance state, HRS)이므로 저항 변화층(40)에 전압을 인가하여도 전류가 거의 흐르지 않고 저항 변화도 나타나지 않는다. 따라서 저항 변화 특성을 나타내기 위해서는 우선 저항 변화가 가능한 상태를 만들어 주는 것이 필요하다. 저항 변화층(40)에 전압을 인가하여 저항 변화층(40)의 저항이 변화 가능한 상태로 만들어 주는 것을 포밍(forming)이라고 한다. 저항 변화층(40)에 인가되는 전압에 따른 전류 그래프를 도 2에 나타내었다.
포밍은 갓 형성된 저항 변화층(40)에 브렉다운(breakdown)이 일어나는 전 압(Vf)을 인가하는 것으로서 도 2의 참조번호 110에 해당한다. 이때 컴플라이언스 전류(compliance current)(Ic)를 인가하여, 저항 변화층(40)을 통해 흐르는 전류가 컴플라이언스 전류 이상 흐르지 않도록 제약을 가해주어야 한다. 컴플라이언스 전류(Ic)를 인가하지 않은 상태로 브렉다운이 일어나는 전압(Vf)를 인가하면 지나치게 많은 전류가 흐르게 되어 저항 변화층(40)의 절연 특성이 파괴되고 회복되지 않게 된다.
이와 같은 포밍을 거치게 되면, 저항 변화층(40)은 저저항 상태(low resistance state, LRS)가 되어 도 2의 참조번호 120으로 표시된 그래프와 같은 전압-전류 특성을 나타낸다. 그러나 특정 전압 이상을 인가하면 전류가 급속히 작아져서(140), 저항 변화층(40)의 저항이 비약적으로 증가하게 된다. 이 특정 전압을 리셋(reset) 전압(Vreset)이라 한다. 저저항 상태에 있던 저항 변화층(40)에 Vreset 이상의 전압을 인가하면, 저항 변화층(40)은 고저항 상태가 되어 도 1의 참조번호 130으로 표시된 그래프와 같이 거의 전류가 흐르지 않게 된다.
그리고 고저항 상태에 있는 저항 변화층(40)에 Vreset보다 큰 다른 특정 전압을 인가하면, 전류 점프(current jump)가 나타난다(150). 이 다른 특정 전압을 셋(set) 전압(Vset)이라고 한다. 고저항 상태에 있던 저항 변화층(40)에 Vset 이상의 전압을 인가하면, 저항 변화층(40)은 저저항 상태가 되어 도 1의 참조번호 120으로 표시된 그래프와 같이 상대적으로 큰 전류가 흐르게 된다. 이와 같은 과정은 반복 적으로 발생할 수 있으며, 저항 변화 기록소자(10)는 저저항 상태를 온(on) 상태로, 고저항 상태를 오프(off) 상태로 하여 정보를 기록하고 판독할 수 있게 된다.
저항 변화층(40)이 이와 같이 저항이 변화하는 거동을 보이는 이유는 결함(defect)에 의해 형성되는 필라멘트(filament) 때문이다. 이 필라멘트는 전도성을 가지고 있어, 전하의 이동 경로가 된다. 포밍(forming)은 전도 경로(conducting path)가 되는 필라멘트를 저항 변화층(40)에 형성하는 과정이라고 할 수 있다. 포밍 과정이 완료되면, 저항 변화층(40) 셋 상태(저저항 상태)에 있게 된다.
이때, 저항 변화층(40)에 Vreset 전압을 인가하면 연결되어 있던 필라멘트의 일부가 끊어지게(rupture) 되므로, 저항 변화층(40)이 리셋 상태(고저항 상태)가 된다. 그리고 리셋 상태의 저항 변화층(40)에 Vset 전압을 인가하면 끊어진 필라멘트가 연결되어(recovery) 전하의 이동 경로가 확보되므로, 저항 변화층(40)이 셋 상태(저저항 상태)가 된다. 이러한 필라멘트의 연결(recovery)과 끊어짐(rupture)은 반복적으로 발생할 수 있는 것이어서, 저항 변화 기록소자(10)는 기록과 소거를 반복할 수 있게 된다.
저항 변화 기록소자(10)에 이용되는 저항 변화층(40)은 이동되는 전하의 종류에 따라 크게 두 가지로 구분된다. 즉, NiO와 같이 정공(hole)이 이동하는 형태의 p형 저항 변화층과 TiO2와 같이 전자(electron)가 이동하는 형태의 n형 저항 변화층으로 저항 변화층(40)은 구분될 수 있다. NiO와 같은 p형 저항 변화층과 TiO2와 같은 n형 저항 변화층은 상술한 필라멘트가 형성되는 부분과 끊어지는 부분이 서로 상이하다. 이를 구체적으로 도 3 및 도 4에 나타내었다.
도 3은 n형 저항 변화층의 경우를 나타낸 도면으로서, 도 3a는 n형 저항 변화층이 셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이고, 도 3b는 n형 저항변화층이 리셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이다. 도 3에서는 하부 전극(310)은 항상 접지(ground)시키고, 상부 전극(350)에 소정의 음(-)의 전압을 인가하여 n형 저항 변화층(330)의 상태를 변화시키는 것에 대해 설명하였다.
하부 전극(310)을 접지시킨 상태에서 상부 전극(350)에 n형 저항 변화층(330)을 포밍(forming)할 수 있는 음(-)의 전압을 인가하면, n형 저항 변화층(330)에는 상부 전극(350)에서부터 하부 전극(310) 방향으로 필라멘트가 형성된다. 이때의 n형 저항 변화층(330)의 상태는 셋 상태이며, 이를 도 3a에 나타내었다. 그리고 셋 상태에서 하부 전극(310)을 접지시킨 상태에서 상부 전극(350)에 음(-)의 리셋 전압을 인가하면, 하부 전극(310)과 인접한 부분의 필라멘트가 끊어지게 되어, n형 저항 변화층(330)은 리셋 상태로 전환된다. 이를 도 3b에 나타내었다. 그리고 리셋 상태에서 하부 전극(310)을 접지시킨 상태에서 상부 전극(350)에 음(-)의 셋 전압을 인가하면, 끊어진 필라멘트가 연결되어 n형 저항 변화층(330)은 셋 상태로 전환되어 도 3a와 같은 형태가 된다. 이러한 과정은 반복될 수 있다.
도 3a 및 도 3b에 도시된 바와 같이, n형 저항 변화층(330)이 셋 상태에서 리셋 상태로 전환하게 될 때는, 하부 전극(310) 부분의 필라멘트가 끊어지게 된다. 그리고 n형 저항 변화층(330)이 리셋 상태에서 셋 상태로 전환하게 될 때는, 끊어진 필라멘트가 다시 연결된다. 결국 스위칭 과정(셋 상태와 리셋 상태 사이의 전 환)은 하부 전극(310)과 인접한 부분에서 발생하게 된다.
도 4는 p형 저항 변화층의 경우를 나타낸 도면으로서, 도 4a는 p형 저항 변화층이 셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이고, 도 4b는 p형 저항변화층이 리셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이다. 도 4에서는 하부 전극(410)은 항상 접지(ground)시키고, 상부 전극(450)에 소정의 음(-)의 전압을 인가하여 p형 저항 변화층(430)의 상태를 변화시키는 것에 대해 설명하였다.
하부 전극(410)을 접지시킨 상태에서 상부 전극(350)에 p형 저항 변화층(430)을 포밍(forming)할 수 있는 음(-)의 전압을 인가하면, p형 저항 변화층(430)에는 하부 전극(410)에서부터 상부 전극(450) 방향으로 필라멘트가 형성된다. 이때의 p형 저항 변화층(430)의 상태는 셋 상태이며, 이를 도 4a에 나타내었다. 그리고 셋 상태에서 하부 전극(410)을 접지시킨 상태에서 상부 전극(450)에 음(-)의 리셋 전압을 인가하면, 상부 전극(450)과 인접한 부분의 필라멘트가 끊어지게 되어, p형 저항 변화층(430)은 리셋 상태로 전환된다. 이를 도 4b에 나타내었다. 그리고 리셋 상태에서 하부 전극(410)을 접지시킨 상태에서 상부 전극(450)에 음(-)의 셋 전압을 인가하면, 끊어진 필라멘트가 연결되어 p형 저항 변화층(430)은 셋 상태로 전환되어 도 4a와 같은 형태가 된다. 이러한 과정은 반복될 수 있다.
도 4a 및 도 4b에 도시된 바와 같이, p형 저항 변화층(430)이 셋 상태에서 리셋 상태로 전환하게 될 때는, 상부 전극(450)과 인접한 부분의 필라멘트가 끊어지게 된다. 그리고 p형 저항 변화층(430)이 리셋 상태에서 셋 상태로 전환하게 될 때는, 끊어진 필라멘트가 다시 연결된다. 결국 스위칭 과정(셋 상태와 리셋 상태 사이의 전환)은 상부 전극(450)과 인접한 부분에서 발생하게 된다.
결과적으로, n형 저항 변화층은 하부 전극과 인접한 부분에서 스위칭이 발생하고, p형 저항 변화층은 상부 전극과 인접한 부분에서 스위칭이 일어나게 된다. 즉, 어떤 형태의 저항 변화층을 이용하더라도 하나의 저항 변화층을 이용하게 되면, 전극과 인접한 부분에서 스위칭이 일어나게 된다.
이러한 저항 변화층을 이용한 저항 변화 기록소자를 고속으로 동작시키기 위해서는 저항 변화층의 스위칭(셋 상태와 리셋 상태 사이의 전환) 속도가 빨라야 한다. 그러나 종래의 저항 변화 기록소자는 스위칭 과정 중 특히 셋 상태에서 리셋 상태로 저항 변화층을 전환시키는 스위칭 과정이 500 μs 정도로 빠르지 않다. 셋 상태에서 리셋 상태로 저항 변화층을 전환시키는 스위칭 과정은 열에 의한 필라멘트 산화에 의해 필라멘트를 끊는 과정이라고 할 수 있다. 그런데 상술한 바와 같이, 스위칭 과정은 전극과 인접한 부분에서 발생한다. 따라서 열이 발생하는 부분이 전극과 인접하게 되어 많은 열이 전극을 통해 방출되므로, 필라멘트를 끊는 과정에 많은 시간과 에너지가 소요된다. 이 결과로 셋 상태에서 리셋 상태로 저항 변화층을 전환시키는 스위칭 과정이 빠르지 않게 되는 것이다.
본 발명은 상기의 문제점을 해결하기 위해 안출된 것으로, 저항 변화층의 스위칭(셋 상태와 리셋 상태 사이의 전환) 과정을 전극과 인접하지 않은 부분에서 발생되도록 하여, 스위칭 속도를 증가시키는 것을 목적으로 한다.
도 5는 본 발명에 따른 저항 변화 기록소자의 개략적인 구성을 나타낸 도면이다.
도 5를 참조하면, 본 발명에 따른 저항 변화 기록소자(500)는 하부 전극(510), p형 저항 변화층(520), n형 저항 변화층(530) 및 상부 전극(550)을 구비한다.
하부 전극(510)은 Pt, Ru, Ir, Ag, Al, Au, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
p형 저항 변화층(520)은 하부 전극(510) 상에 형성되며, 소정의 전기적 신호에 의해 저항 상태가 저저항 상태에서 고저항 상태로, 고저항 상태에서 저저항 상태로 변화하는 물질 중, 정공이 이동하는 형태의 물질(p형)로 이루어지며, 바람직하게는 NiO로 이루어진다. n형 저항 변화층(530)은 p형 저항 변화층(520) 상에 형성되며, 소정의 전기적 신호에 의해 저항 상태가 저저항 상태에서 고저항 상태로, 고저항 상태에서 저저항 상태로 변화하는 물질 중, 전자가 이동하는 형태의 물질(n형)로 이루어지며, 바람직하게는 TiO2로 이루어진다. p형 저항 변화층(520)과 n형 저항 변화층(530)이 적층된 구조가 하나의 저항 변화층(540)을 이룬다.
상부 전극(550)은 n형 저항 변화층(530) 상에 형성되며, 하부 전극(510)과 마찬가지로 Pt, Ru, Ir, Ag, Al, Au, W, TiN과 같은 금속재료와 IrO2, RuO2, SrRuO3, CaRuO3, LaSrCoO3, LaNiO3 및 InSnOx(ITO)와 같은 산화물 도전체 중 어느 하나 또는 이들의 조합으로 형성될 수 있다.
상기와 같은 구조를 갖는 저항 변화 기록소자(500)가 스위칭 특성을 나타내기 위해서는 우선, 저항 변화층(540)이 포밍(forming)되어야 한다. 하나의 저항 변화층으로 이루어진 저항 변화층을 포밍하는 경우에는 하부 전극을 기준으로, 상부 전극에 음(-)의 포밍 전압을 인가하거나, 양(+)의 포밍 전압을 인가하여 저항 변화층을 포밍할 수 있으나, 본 발명에 따른 저항 변화 기록소자(500)의 경우에는, 하부 전극(510)을 기준으로, 상부 전극(550)에 음(-)의 포밍 전압을 인가하는 방식으로 저항 변화층(540)을 포밍하여야 한다. 즉, 하부 전극(510)을 기준으로, 상부 전극(550)에 음(-)의 포밍 전압을 인가하는 방식으로 저항 변화층(540) 내에 전도 경로(conducting path)가 되는 필라멘트(filament)를 형성하여야 한다. 이러한 이유를 도 6a 및 도 6b에 나타내었다.
도 6a는 하부 전극(510)을 기준으로, 상부 전극(550)에 음(-)의 포밍 전압을 인가하여 저항 변화층(540)을 포밍하는 경우를 나타내는 그래프이고, 도 6b는 하부 전극(510)을 기준으로, 상부 전극(550)에 양(+)의 포밍 전압을 인가하여 저항 변화층(540)을 포밍하는 경우를 나타내는 그래프이다.
도 6a에 도시된 바와 같이, 하부 전극(510)을 기준으로, 상부 전극(550)에 약 -7V의 음(-)의 포밍 전압을 인가하여 저항 변화층(540)을 포밍할 수 있다. 이와 같이 저항 변화층(540)을 포밍하게 되면, 저항 변화층(540)은 셋 상태에 있게 된다. 그리고 약 -1V의 음(-)의 리셋 전압을 인가하게 되면, 셋 상태에 있던 저항 변화층(540)을 리셋 상태로 전환시킬 수 있다.
이에 반해, 하부 전극(510)을 기준으로, 상부 전극(550)에 양(+)의 포밍 전 압을 인가하여 저항 변화층(540)을 포밍하는 경우에는 도 6b에 도시된 바와 같이, 상부 전극(550)에 약 9V의 양(+)의 포밍 전압을 인가하여 저항 변화층(540)을 포밍할 수 있다. 이와 같이 저항 변화층(540)을 포밍하게 되면, 저항 변화층(540)은 셋 상태에 있게 된다. 이와 같이 양(+)의 포밍 전압을 인가한 경우에도 저항 변화층(540)를 포밍할 수는 있지만, 포밍된 이후, 셋 상태에 있던 저항 변화층(540)이 리셋 상태로 전환되지 않는다. 양(+)의 포밍 전압을 인가하여 포밍한 후, 다시 전압 스위(voltage sweep)을 하면, 저항 변화층(540)이 리셋 상태로 전환되지 않고, 브렉다운(breakdown)이 일어난다.
즉, 음(-)의 포밍 전압을 인가하여 저항 변화층(540)을 포밍한 경우에는 일정 전압(리셋 전압)을 인가하면, 셋 상태에 있던 저항 변화층(540)을 리셋 상태로 전환시킬 수 있지만, 양(+)의 전압을 인가하여 저항 변화층(540)을 포밍한 경우에는, 셋 상태에 있던 저항 변화층(540)을 리셋 상태로 전환시킬 수 없게 된다. 결국, 양(+)의 전압을 인가하여 포밍한 경우에는 소자의 스위칭 특성을 볼 수 없게 된다. 따라서 본 발명에 따른 저항 변화 기록소자(500)가 스위칭 특성을 나타내도록 하기 위해서는 저항 변화층(540)은 하부 전극(510)을 기준으로, 상부 전극(550)에 음(-)의 포밍 전압을 인가하는 방식으로 포밍되어야 한다.
상술한 바와 같이, 음(-)의 포밍 전압을 인가하여 저항 변화층(540)을 포밍시킨 후, 리셋 전압을 인가하여 셋 상태의 저항 변화층(540)을 리셋 상태로 전환시키고, 셋 전압을 인가하여 리셋 상태의 저항 변화층(540)을 셋 상태로 전환시킬 수 있다. 저항 변화층(540)을 셋 상태에서 리셋 상태로 전환시키는 리셋 스위칭 과정 은 셋 상태의 저항 변화층(540) 내에 형성되어 있던 필라멘트 중 일부가 끊어짐(rupture)으로써 발생한다. 그리고 저항 변화층(540)을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정은 리셋 스위칭 과정에서 끊어진 필라멘트가 연결됨(recovery)으로써 발생한다.
이러한 셋 스위칭 과정과 리셋 스위칭 과정에 소요되는 시간이 감소할수록 전체 소자의 동작이 빨라지게 된다. 특히, 리셋 스위칭 과정이 상대적으로 오랜 시간 소요되므로, 리셋 스위칭 과정에 소요되는 시간을 감소시키는 것이 중요하다. 리셋 스위칭 과정은 상술한 바와 같이, 저항 변화층(540) 내에 형성되어 있던 필라멘트 중 일부가 끊어지는 과정인데, 필라멘트의 끊어짐은 열에 의한 필라멘트 산화에 의해 발생한다. 따라서 열이 발생하는 부분, 즉 필라멘트가 끊어지는 부분이 전극(510, 550)과 인접한 부분이라면, 많은 양의 열이 전극(510, 550)을 통해 방출되므로, 필라멘트를 끊는 과정에 많은 시간과 에너지가 소요된다. 결국 리셋 스위칭 과정에 소요되는 시간을 감소시키기 위해서, 본 발명에 따른 저항 변화 기록소자(500)는 리셋 과정에서 필라멘트가 끊어지는 부분이 전극(510, 550)과 인접 부분이 아닌 p형 저항 변화층(520)과 n형 저항 변화층(530) 사이의 계면과 인접한 부분이 되도록 구동되는 것이 바람직하다.
본 발명에 따른 저항 변화 기록소자가 리셋 과정에서 필라멘트가 끊어지는 부분이 p형 저항 변화층과 n형 저항 변화층 사이의 계면과 인접한 부분이 되도록 구동하는 본 발명에 따른 저항 변화 기록소자의 스위칭 방법은 다음과 같다.
우선, 도 5에 도시된 바와 같은 저항 변화 기록소자(500)를 준비한다. 이때, 저항 변화층(540)은 상술한 바와 같은 이유로 하부 전극(510)을 기준으로 상부 전극(550)에 음(-)의 포밍 전압을 인가하여 포밍한다. 이때의 저항 변화층(540)은 셋 상태에 있게 되며, 이때의 저항 변화층(540) 내에 형성된 필라멘트의 모식도를 도 7에 나타내었다.
음(-)의 포밍 전압을 인가하여 포밍하게 되면, p형 저항 변화층(520)에는 하부 전극(510)으로부터 정공이 주입되어 필라멘트가 형성되고, n형 저항 변화층(530)에는 상부 전극(550)으로부터 전자가 주입되어 필라멘트가 형성된다. 따라서 도 7에 도시된 바와 같이, p형 저항 변화층(520)에는 하부 전극(510)으로부터 n형 저항 변화층(530)의 방향으로 필라멘트가 형성되고, n형 저항 변화층(530)에는 상부 전극(550)으로부터 p형 저항 변화층(520)의 방향으로 필라멘트가 형성된다.
다음으로, 저항 변화층(540)을 스위칭시킨다. 여기서, 스위칭이란 저항 변화층(540)을 셋 상태에서 리셋 상태로의 전환시키거나 리셋 상태에서 셋 상태로의 전환시키는 것을 의미한다. 이러한 스위칭에는 두 가지 형태가 있다.
하부 전극(510)을 기준으로 상부 전극(550)에 음(-)의 리셋 전압을 인가하여 저항 변화층(540)을 셋 상태에서 리셋 상태로 전환시키는 리셋 스위칭 과정과 하부 전극(510)을 기준으로 상부 전극(550)에 음(-)의 셋 전압을 인가하여 저항 변화층(540)을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정을 순차적으로 수행하는 스위칭이 하나의 형태이다. 즉, 이는 음(-)의 리셋 전압과 음(-)의 셋 전압을 인가함으로써, 리셋 스위칭 과정과 셋 스위칭 과정을 순차적으로 수행하는 과정인데, 이를 네거티브 스위칭(negative switching)이라 한다.
다른 하나의 스위칭 형태는, 하부 전극(510)을 기준으로 상부 전극(550)에 양(+)의 리셋 전압을 인가하여 저항 변화층(540)을 셋 상태에서 리셋 상태로 전환시키는 리셋 스위칭 과정과 하부 전극(510)을 기준으로 상부 전극(550)에 양(+)의 셋 전압을 인가하여 저항 변화층(540)을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정을 순차적으로 수행하는 스위칭이다. 즉, 이는 양(+)의 리셋 전압과 양(+)의 셋 전압을 인가함으로써, 리셋 스위칭 과정과 셋 스위칭 과정을 순차적으로 수행하는 과정인데, 이를 포지티브 스위칭(positive switching)이라 한다.
본 발명에 따른 저항 변화 기록소자의 스위칭 방법은 상술한 적어도 1회의 네거티브 스위칭과 적어도 1회의 포지티브 스위칭을 교번적으로 수행하는 것이다. 예컨대, 저항 변화층(540)을 포밍한 후, 네거티브 스위칭을 2회 수행하고, 포지티브 스위칭을 1회 수행하고, 다시 네거티브 스위칭을 2회 수행하고, 포지티브 스위칭을 수행하는 것을 반복적으로 수행하는 방식이다. 상기의 네거티브 스위칭과 포지티브 스위칭의 회수는 일 예를 보인 것이고, p형 저항 변화층(520)과 n형 저항 변화층(530)의 물질, 두께 등에 따라 네거티브 스위칭과 포지티브 스위칭의 회수는 변화될 수 있는 것이다. 그리고 여러 실험 등을 통해 최적의 네거티브 스위칭과 포지티브 스위칭의 회수를 결정할 수 있음은 물론이다.
이와 같이 네거티브 스위칭과 포지티브 스위칭을 교번적으로 수행하는 이유는 다음과 같다. 본 발명에 따른 저항 변화 기록소자를 스위칭하는 방법은 리셋 과정에서 필라멘트가 끊어지는 부분이 p형 저항 변화층(520)과 n형 저항 변화층(530) 사이의 계면과 인접한 부분이 되도록 유지하는 것인데, 스위칭을 수행함에 따라 리 셋 과정에서 필라멘트 끊어지는 부분이 이동하게 된다. 이를 도 8과 함께 설명한다.
도 8은 저항 변화층(540)이 리셋 상태에 있는 경우, 저항 변화층(540) 내에 형성되어 있는 필라멘트를 나타내는 모식도이다. 도 8(a)는 n형 저항 변화층(530) 내에 형성되어 있는 필라멘트만 끊어지고, p형 저항 변화층(520) 내에 형성되어 있는 필라멘트는 끊어지지 않은 경우를 나타낸 도면이다. 그리고 도 8(b)는 n형 저항 변화층(530)과 p형 저항 변화층(520) 내에 형성되어 있는 필라멘트가 모두 끊어진 경우를 나타낸 도면이다. 그리고 도 8(c)는 n형 저항 변화층(530) 내에 형성되어 있는 필라멘트는 끊어지지 않고, p형 저항 변화층(520) 내에 형성되어 있는 필라멘트만이 끊어진 경우를 나타낸 도면이다.
저항 변화층(540)을 포밍한 후, 네거티브 스위칭을 수행하여, 저항 변화층(540)을 리셋 상태로 전환시키면, 도 8(a)에 도시된 바와 같이 n형 저항 변화층(530) 내에 형성되어 있는 필라멘트만 끊어지게 된다. 그리고 네거티브 스위칭을 계속하여 수행하게 되면, 리셋 상태일 때의 저항 변화층(540)은 도 8(b)를 거쳐 도 8(c)에 도시된 형태와 같이 된다. 즉, 네거티브 스위칭을 계속 수행하면, 리셋 과정에서 필라멘트가 끊어지는 부분이 n형 저항 변화층(530)에서 p형 저항 변화층(520) 방향으로 이동하게 된다. 그리고 좀 더 반복하여 네거티브 스위칭을 수행하면, 리셋 과정에서 필라멘트가 끊어지는 부분이 p형 저항 변화층(520)과 하부 전극(510) 사이의 계면과 인접한 부분까지 이동하게 된다. 이와 같이 네거티브 스위칭만을 반복하게 되면, 리셋 과정에서 필라멘트가 끊어지는 부분이 하부 전극(510) 에 인접하는 부분까지 이동하게 되므로, 상술한 바와 같이 리셋 과정에서 발생된 열이 하부 전극(510)을 통해 방출되므로 리셋 스위칭 과정에 많은 시간이 소요된다. 따라서 네거티브 스위칭만을 수행하는 방법으로는 리셋 스위칭 과정에 소요되는 시간을 감소시키기 어렵게 된다.
포지티브 스위칭은 네거티브 스위칭과 반대의 현상을 나타내게 된다. 리셋 상태일 때의 저항 변화층(540)의 필라멘트 형태가 도 8(c)에 도시된 바와 같을 때, 포지티브 스위칭을 수행하게 되면, 리셋 상태일 때의 저항 변화층(540)은 도 8(b)를 거쳐 도 8(a)에 도시된 형태와 같이 된다. 즉, 포지티브 스위칭을 수행하면, 리셋 과정에서 필라멘트가 끊어지는 부분이 p형 저항 변화층(530)에서 n형 저항 변화층(520) 방향으로 이동하게 된다. 그리고 포지티브 스위칭을 일정 회수 이상 반복적으로 수행하게 되면, 더 이상 스위칭 특성이 나타나지 않게 된다. 따라서 포지티브 스위칭만을 수행하는 방법으로는 많은 회수의 스위칭 특성을 나타내기 어렵게 된다. 이러한 네거티브 스위칭과 포지티브 스위칭 특성을 도 9에 나타내었다.
도 9는 스위칭 회수에 따른 리셋 과정에 소요되는 시간(리셋 스위칭 시간)을 나타내는 그래프이다. 이때, p형 저항 변화층(520)은 40 nm 정도의 NiO를 사용하였고, n형 저항 변화층(530)은 20nm 정도의 TiO2를 사용하였다.
도 9에 도시된 바와 같이, 저항 변화층(540)을 포밍한 후, 네거티브 스위칭을 수행하면, 초기(1회)에는 10 μs 정도의 리셋 스위칭 시간이 소요된다. 그러다 점점 네거티브 스위칭을 수행하면, 리셋 과정에서 필라멘트가 끊어지는 부분이 점 점 p형 저항 변화층(520)과 n형 저항 변화층(530)의 계면에 가까워지게 되므로(도 8(b)), 리셋 스위칭 시간이 감소되어, 4회 정도의 네거티브 스위칭을 수행하게 되면, 리셋 스위칭 시간이 약 150 ns 정도가 된다. 그러다가 계속 네거티브 스위칭을 수행하게 되면, 리셋 과정에서 필라멘트가 끊어지는 부분이 점점 p형 저항 변화층(520)과 n형 저항 변화층(530)의 계면에서 멀어져, p형 저항 변화층(520)과 하부 전극(510)의 계면에 인접하게 되므로(도 8(c)), 리셋 스위칭 시간이 증가하게 된다.
10회의 네거티브 스위칭을 수행한 후, 포지티브 스위칭을 수행하게 되면, 리셋 과정에서 필라멘트가 끊어지는 부분이 p형 저항 변화층(520)과 하부 전극(510)의 계면에서 다시 p형 저항 변화층(520)과 n형 저항 변화층(530)의 계면 쪽으로 이동하게 되므로, 리셋 스위칭 시간이 감소하게 된다. 그리고 계속 포지티브 스위칭을 수행하면, 15회 정도에서는 스위칭 특성이 나타나지 않게 된다.
결국, 네거티브 스위칭과 포지티브 스위칭 어느 하나만을 이용하면, 리셋 스위칭 시간을 감소시키지 못한다거나(네거티브 스위칭만을 이용하는 경우), 스위칭 특성을 나타내지 않게(포지티브 스위칭만을 이용하는 경우) 된다. 따라서 본 발명에 따른 저항 변화 기록소자의 스위칭 방법과 같이, 네거티브 스위칭을 소정의 회수 수행한 후, 포지티브 스위칭을 소정의 회수 수행하고, 다시 네거티브 스위칭을 소정의 회수 수행한 후, 포지티브 스위칭을 소정의 회수 수행한다면, 리셋 과정에서 필라멘트가 끊어지는 부분이 항상 n형 저항 변화층(530)과 p형 저항 변화층(520) 사이의 계면 인접 부분이 되도록 할 수 있어, 리셋 스위칭 시간을 150 ns 정도로 현격히 감소시킬 수 있게 된다. 네거티브 스위칭과 포지티브 스위칭을 교번적으로 수행하는 일 예를 도 10에 나타내었다.
도 10은 네거티브 스위칭과 포지티브 스위칭을 번갈아 수행하는 경우, 스위칭 회수에 따라 리셋 시간을 나타낸 그래프로서, 도 10의 N으로 표시된 영역은 네거티브 스위칭을 수행한 것을 의미하고, 도 10의 P로 표시된 영역은 포지티브 스위칭을 수행한 것을 의미한다. 이때, p형 저항 변화층(520)은 40 nm 정도의 NiO를 사용하였고, n형 저항 변화층(530)은 20nm 정도의 TiO2를 사용하였다.
도 10에 도시된 바와 같이, 저항 변화층(540)을 포밍한 후, 네거티브 스위칭을 4회 정도 수행할 때까지는 리셋 과정에서 필라멘트가 끊어지는 부분이 점점 p형 저항 변화층(520)과 n형 저항 변화층(530)의 계면에 가까워지게 되므로(도 8(b)), 리셋 스위칭 시간이 감소된다. 네거티브 스위칭을 4 회 수행한 이후로는, 2 회의 네거티브 스위칭과 1 회의 포지티브 스위칭을 계속하여 번갈아 수행하였을 때, 리셋 스위칭 시간을 나타낸 것이 도 10의 그래프로서, 2 회의 네거티브 스위칭과 1 회의 포지티브 스위칭을 계속하여 번갈아 수행하게 되면, 리셋 스위칭 시간이 수백 ns 정도에서 일정한 값을 유지하게 됨을 알 수 있다. 네거티브 스위칭과 포지티브 스위칭을 이와 같이 번갈아 수행하게 되면, 리셋 과정에서 필라멘트가 끊어지는 부분이 p형 저항 변화층(520)과 n형 저항 변화층(530)의 계면과 인접한 부분에서 크게 벗어나지 않으므로, 리셋 스위칭 시간이 아주 작은 값으로 일정하게 유지되는 것이다.
도 11은 도 10과 같이 네거티브 스위칭과 포지티브 스위칭을 번갈아 수행하는 경우의 저항값을 나타낸 그래프이다. 도 11의 참조번호 910으로 표시된 그래프(-■-)는 저항 변화층(540)이 리셋 상태에 있을 때의 저항값을 나타낸 것이고, 참조번호 920으로 표시된 그래프(-●-)는 저항 변화층(540)이 셋 상태에 있을 때의 저항값을 나타낸 것이다.
도 11에 도시된 바와 같이, 저항 변화층(540)이 셋 상태인 경우는 약 10 Ω 정도의 저항값이 일정하게 유지됨을 알 수 있고, 저항 변화층(540)이 리셋 상태인 경우는 1 MΩ 이상의 저항값이 일정하게 유지됨을 알 수 있다. 따라서 이러한 저항 변화 기록소자(500)의 on/off 전류비는 105 이상이 되어 이와 같은 방법을 통해 저항 변화 기록소자(500)를 스위칭하게 되면, 셋 상태와 리셋 상태를 판독하기가 용이하다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 종래의 저항 변화 기록소자의 개략적인 구조를 나타낸 도면이다.
도 2는 도 1에 도시된 저항 변화 기록소자의 특성을 나타내는 전압-전류 그래프를 나타내는 도면이다.
도 3은 도 1에 도시된 저항 변화 기록소자에 구비된 저항 변화층이 n형 저항 변화층인 경우를 나타낸 도면으로서, 도 3a는 n형 저항 변화층이 셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이고, 도 3b는 n형 저항변화층이 리셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이다.
도 4는 도 1에 도시된 저항 변화 기록소자에 구비된 저항 변화층이 p형 저항 변화층인 경우를 나타낸 도면으로서, 도 4a는 p형 저항 변화층이 셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이고, 도 4b는 p형 저항변화층이 리셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이다.
도 5는 본 발명에 따른 저항 변화 기록소자의 개략적인 구조를 나타낸 도면이다.
도 6a는 하부 전극을 기준으로, 상부 전극에 음(-)의 포밍 전압을 인가하여 저항 변화층을 포밍하는 경우를 나타내는 그래프이다.
도 6b는 하부 전극을 기준으로, 상부 전극에 양(+)의 포밍 전압을 인가하여 저항 변화층을 포밍하는 경우를 나타내는 그래프이다.
도 7은 저항 변화층이 셋 상태에 있는 경우의 필라멘트를 나타낸 모식도이다.
도 8(a)는 저항 변화층이 리셋 상태일 때, n형 저항 변화층 내에 형성되어 있는 필라멘트만 끊어지고, p형 저항 변화층 내에 형성되어 있는 필라멘트는 끊어지지 않은 경우를 나타낸 것이다.
도 8(b)는 저항 변화층이 리셋 상태일 때, n형 저항 변화층과 p형 저항 변화층 내에 형성되어 있는 필라멘트가 모두 끊어진 경우를 나타낸 것이다.
도 8(c)는 저항 변화층이 리셋 상태일 때, n형 저항 변화층 내에 형성되어 있는 필라멘트는 끊어지지 않고, p형 저항 변화층 내에 형성되어 있는 필라멘트만이 끊어진 경우를 나타낸 도면이다.
도 9는 스위칭 회수에 따른 리셋 과정에 소요되는 시간(리셋 스위칭 시간)을 나타내는 그래프이다.
도 10은 네거티브 스위칭과 포지티브 스위칭을 번갈아 수행하는 경우, 스위칭 회수에 따라 리셋 시간을 나타낸 그래프
도 11은 네거티브 스위칭과 포지티브 스위칭을 번갈아 수행하는 경우, 저항값을 나타낸 그래프이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 하부 전극;
    상기 하부 전극 상에 순차적으로 적층되어 있는 p형 저항 변화층과 n형 저항 변화층을 포함하여 이루어진 저항 변화층; 및
    상기 저항 변화층 상에 형성되어 있는 상부 전극;을 포함하고,
    상기 저항 변화층은,
    상기 하부 전극을 기준으로 상기 상부 전극에 음(-)의 전압을 인가함으로써 상기 저항 변화층 내에 전도 경로(conducting path)가 되는 필라멘트(filament)가 형성되도록 포밍(forming)되어 있으며,
    상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 전환시키는 리셋 스위칭 과정은 상기 필라멘트 중 일부가 끊어짐(rupture)으로써 발생하고,
    상기 저항 변화층을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정은 상기 끊어진 필라멘트가 연결됨(recovery)으로써 발생하며,
    상기 리셋 스위칭 과정에 소요되는 시간을 감소시키기 위해, 상기 저항 변화층 내의 필라멘트가 끊어지는 부분이 상기 p형 저항 변화층과 n형 저항 변화층 사이의 계면과 인접한 부분이 되도록 구동되는 것을 특징으로 하는 저항 변화 기록소자.
  4. 제3항에 있어서,
    상기 p형 저항 변화층은 NiO로 이루어지고, 상기 n형 저항 변화층은 TiO2로 이루어지는 것을 특징으로 하는 저항 변화 기록소자.
  5. 하부 전극과, 상기 하부 전극 상에 순차적으로 적층되어 있는 p형 저항 변화층과 n형 저항 변화층을 포함하여 이루어진 저항 변화층과, 상기 저항 변화층 상에 형성되어 있는 상부 전극을 구비하되, 상기 저항 변화층은 상기 저항 변화층 내에 전도 경로(conducting path)가 되는 필라멘트(filament)가 형성되도록 포밍(forming)되어 있는 저항 변화 기록소자를 준비하는 단계; 및
    상기 하부 전극을 기준으로 상기 상부 전극에 음(-)의 리셋 전압을 인가하여 상기 저항 변화층을 셋(set) 상태에서 리셋(reset) 상태로 전환시키는 리셋 스위칭 과정과 상기 저항 변화층을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정을 순차적으로 수행하는 스위칭을 네거티브 스위칭(negative switching)이라 하고, 상기 하부 전극을 기준으로 상기 상부 전극에 양(+)의 리셋 전압을 인가하여 상기 저항 변화층을 셋 상태에서 리셋 상태로 전환시키는 리셋 스위칭 과정과 상기 저항 변화층을 리셋 상태에서 셋 상태로 전환시키는 셋 스위칭 과정을 순차적으로 수행하는 스위칭을 포지티브 스위칭(positive switching)이라 할 때, 적어도 1회의 네거티브 스위칭과 적어도 1회의 포지티브 스위칭을 교번적으로 수행하여, 상기 저항 변화 기록소자를 스위칭하는 단계;를 포함하는 것을 특징으로 하는 저항 변화 기록소자 스위칭 방법.
  6. 제5항에 있어서,
    상기 저항 변화층의 포밍은,
    상기 하부 전극을 기준으로 상기 상부 전극에 음(-)의 전압을 인가함으로써 수행되는 것을 특징으로 하는 저항 변화 기록소자 스위칭 방법.
  7. 제5항에 있어서,
    상기 리셋 스위칭 과정은 상기 필라멘트 중 일부를 끊는(rupture) 과정이고, 상기 셋 스위칭 과정은 상기 끊어진 필라멘트를 연결(recovery)하는 과정이며,
    상기 저항 변화 기록소자를 스위칭하는 단계는,
    상기 리셋 스위칭 과정에 소요되는 시간을 감소시키기 위해, 상기 저항 변화층 내의 필라멘트가 끊어지는 부분이 상기 p형 저항 변화층과 n형 저항 변화층 사이의 계면과 인접한 부분이 되도록, 상기 네거티브 스위칭과 포지티브 스위칭을 교번적으로 수행하는 것을 특징으로 하는 저항 변화 기록소자 스위칭 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 p형 저항 변화층은 NiO로 이루어지고, 상기 n형 저항 변화층은 TiO2로 이루어지는 것을 특징으로 하는 저항 변화기록소자 스위칭 방법.
KR1020090121205A 2009-12-08 2009-12-08 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법 KR101034838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090121205A KR101034838B1 (ko) 2009-12-08 2009-12-08 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090121205A KR101034838B1 (ko) 2009-12-08 2009-12-08 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법

Publications (1)

Publication Number Publication Date
KR101034838B1 true KR101034838B1 (ko) 2011-05-17

Family

ID=44366084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090121205A KR101034838B1 (ko) 2009-12-08 2009-12-08 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법

Country Status (1)

Country Link
KR (1) KR101034838B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083368A (ko) * 2005-01-14 2006-07-20 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR20070106224A (ko) * 2006-04-28 2007-11-01 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR20090001397A (ko) * 2007-06-29 2009-01-08 재단법인서울대학교산학협력재단 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
KR20090045653A (ko) * 2007-11-02 2009-05-08 삼성전자주식회사 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060083368A (ko) * 2005-01-14 2006-07-20 광주과학기술원 산화막의 저항변화를 이용한 비휘발성 기억소자 및 그제조방법
KR20070106224A (ko) * 2006-04-28 2007-11-01 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
KR20090001397A (ko) * 2007-06-29 2009-01-08 재단법인서울대학교산학협력재단 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
KR20090045653A (ko) * 2007-11-02 2009-05-08 삼성전자주식회사 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이

Similar Documents

Publication Publication Date Title
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
JP5230955B2 (ja) 抵抗性メモリ素子
US6473332B1 (en) Electrically variable multi-state resistance computing
CN105431906B (zh) 存储器单元、数据存储装置以及形成存储器单元的方法
US7071008B2 (en) Multi-resistive state material that uses dopants
US8054674B2 (en) Variable resistive element, manufacturing method for same, and non-volatile semiconductor memory device
JP5551769B2 (ja) メモリ素子、積層体、メモリマトリックス及びそれらの動作方法
JP2007311798A (ja) 酸素欠乏金属酸化物を利用した不揮発性メモリ素子及びその製造方法
JP2005167064A (ja) 不揮発性半導体記憶装置
JP2013534723A (ja) 抵抗スイッチング層を備えるメモリセルの組成
JP5309615B2 (ja) 抵抗変化型メモリおよびその作製方法
US9978941B2 (en) Self-rectifying resistive random access memory cell structure
JP2008065953A (ja) 不揮発性半導体記憶装置及びその読み出し方法
KR101301251B1 (ko) 포논-차단 절연층을 갖는 메모리 셀
TW201729192A (zh) 儲存陣列
KR101999342B1 (ko) 저항 변화 소자 및 이를 포함하는 메모리 장치
JP4493008B2 (ja) 非対称メモリセル
US20100034010A1 (en) Memory devices with concentrated electrical fields
CN109891505B (zh) 存储元件中的选择性写入
CN111081870B (zh) 基于铁电隧道结的阻变存储器及其数据写入方法
WO2005106955A1 (ja) 記憶素子
KR101307253B1 (ko) 저항변화기록소자의 정보기록방법, 저항변화기록소자의제조방법 및 이를 이용한 저항변화기록소자
KR101034838B1 (ko) 고속 스위칭 저항 변화 기록소자 및 저항 변화 기록소자 스위칭 방법
CN106169534B (zh) 一种适用于交叉阵列的自选择阻变存储器及其读取方法
JP5680927B2 (ja) 可変抵抗素子、及び、不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140425

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180425

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 9