TWI713585B - 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二） - Google Patents

用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二） Download PDF

Info

Publication number
TWI713585B
TWI713585B TW105130406A TW105130406A TWI713585B TW I713585 B TWI713585 B TW I713585B TW 105130406 A TW105130406 A TW 105130406A TW 105130406 A TW105130406 A TW 105130406A TW I713585 B TWI713585 B TW I713585B
Authority
TW
Taiwan
Prior art keywords
volatile memory
voltage
terminal
signal
memory elements
Prior art date
Application number
TW105130406A
Other languages
English (en)
Other versions
TW201719659A (zh
Inventor
阿茲其 哈瓦那格瓦拉
羅伯特坎貝爾 阿金
Original Assignee
英商Ａｒｍ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英商Ａｒｍ股份有限公司 filed Critical 英商Ａｒｍ股份有限公司
Publication of TW201719659A publication Critical patent/TW201719659A/zh
Application granted granted Critical
Publication of TWI713585B publication Critical patent/TWI713585B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本案揭示用於雙重非揮發性記憶體裝置之操作的方法、系統及裝置。在一個態樣中，一對串聯耦接的非揮發性記憶裝置可在寫入循環中藉由控制施加至非揮發性記憶裝置端子的電流及電壓而置於互補記憶體狀態，或多個記憶體狀態中之任何一者。

Description

用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
本案揭示用於利用記憶裝置之技術。
非揮發性記憶體是一記憶體類別，在該類別中，在供應至裝置的功率被移除之後，記憶體單元或元件不丟失其狀態。例如，最早期的電腦記憶體由可在兩個方向上磁化的鐵氧體環製成，該等記憶體是非揮發性的。隨著半導體技術發展到更高的微型化水準，已棄用鐵氧體體裝置而改用更廣為熟知的揮發性記憶體，該等揮發性記憶體如動態隨機存取記憶體(dynamic random access memories; DRAM)及靜態隨機存取記憶體(static random access memory; SRAM)。
一種類型的非揮發性記憶體，即電可抹除可程式化唯讀記憶體(electrically erasable programmable read-only memory; EEPROM)裝置，具有較大單元面積，且可在電晶體閘極上需要較大電壓（例如從12.0到21.0伏）以寫入或抹除。同樣，抹除或寫入時間通常為數十微秒數量級。EEPROM的一個限制因素是有限數目之抹除/寫入循環，僅僅略高於600,000或105 -106 數量級。半導體工業已藉由對記憶體陣列進行分區，以使得在被稱作快閃記憶體裝置之EEPROM中可一次性抹除「頁」（例如子陣列），而消除了對EEPROM與非揮發性電晶體之間的穿通閘極開關電晶體的需求。在快閃記憶體裝置中，保持隨機存取（抹除/寫入單個位元）的能力為了速度及更高的位元密度而受損。
近年來，鐵電體RAM (Ferroelectric RAM; FeRAM)已提供了低功率、較高寫入/讀取速度，及超過一百億次的讀取/寫入循環耐久度。同樣，磁性記憶體(magnetic memory; MRAM)已提供較高寫入/讀取速度及耐久度，但成本費用高昂，且功耗更高。該等技術無一達到例如快閃記憶體裝置之密度。因而，快閃記憶體仍是首選非揮發性記憶體。然而，普遍認為快閃記憶體技術可能不易於縮小至65奈米以下；因而，目前正積極尋找能夠縮小至更小尺寸的新非揮發性記憶裝置。
考慮用於替換快閃記憶體裝置之技術已包括根據某些材料之記憶體，該等材料展現與材料相變（至少部分地由晶體結構中長程有序之原子而決定）關連之電阻變化。在一種稱為相變記憶體(phase change memory; PCM/PCRAM)裝置之可變電阻記憶體中，隨著記憶體元件短暫熔融及隨後冷卻至導電結晶狀態或非導電非晶狀態而發生電阻變化。典型材料各異且可包括GeSbTe，其中Sb及Te可與元素週期表上具有相同或類似性質的其他元素互換。然而，該等基於電阻之記憶體尚未被證明在商業上有用，因為該等記憶體在導電狀態與絕緣狀態之間的轉變取決於物理結構現象（例如在高達600℃下熔融）及變回固態，此對於諸多應用中之實用記憶體而言是無法充分控制的。
另一可變電阻記憶體類別包括某些材料，該等材料回應於初始較高「形成」電壓及電流以活化可變電阻功能。該等材料可包括例如：Prx Cay Mnz Oε ，其中x、y、z及ε表示變化之化學計量；過渡金屬氧化物，如CuO、CoO、VOx 、NiO、TiO2 、Ta2 O5 ；及一些鈣鈦礦，如Cr；SrTiO3 。該等記憶體類型中數個類型是現有類型，且屬於電阻RAM (resistive RAM; ReRAM)或導電橋RAM (conductive bridge RAM; CBRAM)分類以區別於硫屬化物類型記憶體。假定該等RAM中之電阻切換至少部分地歸因於端子電鑄製程而形成的連接上下導電端子的狹窄導電路徑或纖絲之形成，但該等導電纖絲之存在仍是爭議問題。由於ReRAM/CBRAM之操作隨溫度而大幅變化，因此ReRAM/CBRAM中之電阻開關機構亦可隨溫度而大幅變化。此外，在纖絲之形成及運動是隨機時，該等系統可隨機操作。其他類型之ReRAM/CBRAM亦可展現不穩定的品質。而且，ReRAM/CBRAM中之電阻切換經過許多記憶體循環之後趨於疲勞。亦即，在記憶體狀態變化多次之後，導電狀態與絕緣狀態之間的電阻差異可顯著變化。在商售記憶體裝置中，該種變化可使得記憶體不符規格，從而使其不適合使用。
鑒於形成隨時間經過及隨溫度變化而穩定的薄膜電阻切換材料之固有困難，可工作電阻切換記憶體仍是一個挑戰。此外，由於強電流、電鑄、在合理溫度及電壓範圍內沒有可量測的記憶體讀取或寫入訊窗，及諸如隨機特性等諸多其他問題，迄今開發的全部電阻切換機構已固有地不適合用於記憶體。因而，該項技術中仍需要一種確定具有低功率、高速度、高密度及穩定性之非揮發性記憶體，且特定而言，可縮放至遠小於65奈米之特徵尺寸的記憶體。
在一個態樣中，本發明描述一種裝置，該裝置包含：複數個串聯連接之非揮發性記憶體元件，該複數個非揮發性記憶體元件可操作以：在第一模式下儲存第一符號或值，其中非揮發性記憶體元件中之至少第一者處於第一阻抗狀態，且非揮發性記憶體元件中之至少第二者處於第二阻抗狀態；在第二模式下儲存第二符號或值，其中非揮發性記憶體元件中之至少第二者處於第一阻抗狀態且至少該第一非揮發性記憶體元件處於第二阻抗狀態；該裝置進一步包含：輸入電路，用以至少部分地基於輸入信號資料值而使複數個非揮發性記憶體元件置於第一模式或第二模式；及輸出電路，用以至少部分地基於複數個非揮發性記憶體元件之當前模式並與輸入信號同步而生成輸出信號。
在另一態樣中，本發明描述一種方法，該方法包含：在寫入循環，至少部分地基於輸入信號之資料值而使複數個串聯連接非揮發性記憶體元件置於第一模式或第二模式，其中在第一模式中，非揮發性記憶體元件中至少第一者處於第一阻抗狀態且非揮發性記憶體元件中之第二者處於第二阻抗狀態，且其中在該第二模式中，至少第一非揮發性記憶體元件處於第二阻抗狀態且非揮發性記憶裝置中之第二者處於第一阻抗狀態；及在與寫入循環同步的讀取循環，至少部分地基於複數個非揮發性記憶體元件之當前模式而生成輸出信號。
系統及裝置典型地實施能夠暫時儲存及輸出信號值的電路，如正反器電路或鎖存器電路。該等裝置可用以例如使電路之不同部分同步，該等部分由例如共用時鐘信號來控制。正反器或鎖存器可包含一種記憶體元件（例如RAM元件或電容器，等等），該記憶體元件能夠重複儲存至少部分地基於輸入信號之資料值的狀態，且以交替循環輸出當前狀態。例如，儲存狀態及輸出所儲存狀態之操作可交替，以使得輸出操作可基於先前輸入操作而提供輸出信號。後續輸入操作可立即緊跟輸出操作以儲存新狀態。
正反電路或鎖存電路典型地使用揮發性記憶體元件以儲存狀態。因而，如若從併入有該等正反電路或鎖存電路之裝置中移除電力，則該等電路典型地丟失其狀態。因此，當電力恢復時，經歷電力中斷的裝置典型地使用過長過程以復原裝置狀態，因為電力中斷前之正反電路或鎖存電路之狀態已丟失。在正反電路或鎖存電路中使用非揮發性記憶體元件的嘗試通常不具商業可行性，因為鑒於正反電路或鎖存電路中狀態的重複儲存及擷取，諸多上述非揮發性記憶體技術並不足夠耐用。
在一個特定實施方式中，一種裝置可用以在第一模式下儲存第一符號或值，其中至少一第一非揮發性記憶體元件處於第一阻抗狀態且至少一第二非揮發性記憶體元件處於第二阻抗狀態；及在第二模式下儲存第二符號或值，其中至少非揮發性記憶體元件中之第二者處於第一阻抗狀態且至少該第一非揮發性記憶體元件處於第二阻抗狀態。該裝置可進一步包含：輸入電路，用以至少部分地基於輸入信號之資料值而使複數個非揮發性記憶體元件置於第一模式或第二模式；及輸出電路，用以至少部分地基於複數個非揮發性記憶體元件之當前模式並與輸入信號同步而生成輸出信號。
本揭示案之特定態樣包括相關性電子材料(correlated electron material; CEM)以形成相關性電子開關(correlated electron switch; CES)以用於非揮發性記憶體元件之實施。在此情景中，CES可展現由於電子相關性而非固態結構相變（例如相變記憶體(phase change memory; PCM)裝置中之結晶/非晶形變化或電阻RAM裝置中之纖絲形成及導電變化，如上文所論述）而產生的急劇導體/絕緣體轉變。在特定實施方式中，此可允許CES具有勝於先前非揮發性記憶體技術的耐用性。在一個態樣中，CES中之急劇導體/絕緣體轉變可回應於量子機械現象，與例如熔融/凝固或成絲相反。在CES記憶體裝置中，導電狀態與絕緣狀態之間的該種量子機械轉變可在數個態樣中任一態樣中理解。
在一個態樣中，絕緣狀態與導電狀態之間的CES量子機械轉變可根據莫特轉變而理解。在莫特轉變中，如若發生莫特轉變條件，則材料可從絕緣狀態切換至導電狀態。該準則可由條件(nC )1/3 a=0.26定義，其中nC 是電子濃度及「a」是波爾半徑。如若達到臨限載流子濃度以滿足莫特準則，則可發生莫特轉變，且狀態可從高電阻/電容變化至低電阻/電容。
在一個態樣中，莫特轉變可由電子定域而控制。當載流子定域時，電子之間的強大庫侖相互作用分裂材料能帶，從而產生絕緣體。如若電子不再定域，則微弱的庫侖相互作用可支配能帶分裂，從而保留金屬（導電）能帶。此情況有時被解釋為「擁擠電梯」現象。當電梯中僅有少數人時，人可輕易四處移動，此舉類似於導電狀態。另一方面，在電梯達到某一人員濃度之時，乘客無法再移動，此情況類比於絕緣狀態。然而，應理解，與量子現象之所有典型說明相類似，為達到說明性目的而提供的此典型解釋僅為不完全的類比，且所請求標的物並非限定於此。
在本揭示案之態樣之特定實施方式中，電阻切換積體電路記憶體可包含：電阻切換記憶體單元，包括CES裝置；寫入電路，用於依據提供至記憶體裝置的信號而使電阻切換記憶體單元置於第一電阻狀態或第二電阻狀態，其中CES在第二電阻狀態下的電阻高於在第一電阻狀態下之電阻；及讀取電路，用於感測記憶體單元狀態及提供對應於所感測之記憶體單元狀態的電信號。在一個態樣中，第二記憶體單元狀態中之CES電阻可超過第二記憶體單元狀態中電阻的100倍。在一特定實施方式中，CES裝置可回應於在CES裝置之大多數體積中發生的莫特轉變而切換電阻狀態。在一個態樣中，CES裝置可包含一材料，該材料選自包含以下各者之群組：鋁、鎘、鉻、鈷、銅、金、鐵、錳、汞、鉬、鎳、鈀、錸、釕、銀、錫、鈦、釩及鋅（上述各者可與諸如氧之陽離子或其他種類之配位體連接），或上述各者之組合。
在一特定實施例中，CES裝置可形成為「CEM隨機存取記憶體(CEM random access memory; CeRAM)」裝置。在此情景中，CeRAM裝置包含一材料，該材料可至少部分地基於材料中之至少一部分在利用量子機械莫特轉變進行的導電狀態與絕緣狀態之間的轉變而在複數個預定的可偵測記憶體狀態之間轉變。在此情景中，「記憶體狀態」意謂著記憶體裝置之可偵測狀態，該狀態可指示值、符號、參數及/或條件，僅用以提供幾個實例。在一個特定實施方式中，如下所述，可至少部分地基於在讀取操作中於記憶體裝置端子上偵測到的信號而偵測記憶體裝置之記憶體狀態。在另一特定實施方式中，如下所述，記憶體裝置可藉由在「寫入操作」中橫跨記憶體裝置之端子施加一或更多個信號，而置於特定記憶體狀態以表示或儲存特定值、符號或參數。
在一特定實施方式中，CES元件可包含夾在導電端子之間的材料。藉由在端子之間施加特定電壓及電流，材料可在前述導電狀態與絕緣記憶體狀態之間轉變。如下文之特定示例性實施方式中所論述，夾在導電端子之間的CES元件之材料可藉由橫跨具有電壓V重設 與電流I重設 之端子施加第一程式化信號而置於絕緣或高阻抗記憶體狀態，或藉由橫跨具有電壓V設定 與電流I設定 之端子施加第二程式化信號而置於導電或低阻抗記憶體狀態。在此情景中，應理解，諸如「導電或低阻抗」記憶體狀態及「絕緣或高阻抗」記憶體狀態之術語是相對術語，且並非特定於任何特定阻抗或導電性之量或值。例如，當記憶體裝置處於被稱作絕緣或高阻抗記憶體狀態的第一記憶體狀態時，一個態樣中之記憶體裝置的導電性低於（或絕緣性高於）處於被稱作導電或低阻抗記憶體狀態之第二記憶體狀態中之記憶體裝置的導電性。
在一特定實施方式中，CeRAM記憶體單元可包含形成於半導體上之金屬/CEM/金屬(M/CEM/M)堆疊。該種M/CEM/M堆疊例如可形成於二極體上。在一示例性實施方式中，該種二極體可選自由接面二極體及肖特基二極體組成之群組。在此情景中，應理解，「金屬」意謂著導體，亦即任何特性類似於金屬之材料，包括例如多晶矽或摻雜半導體。
第1A圖圖示根據一實施例的CES裝置之橫跨端子（未圖示）之電流密度對電壓的曲線圖。至少部分地基於施加至CES裝置端子之電壓（例如在寫入操作中），CES可置於導電狀態或絕緣狀態。例如，電壓V設定 及電流密度J設定 之施加可使CES裝置置於導電記憶體狀態，且電壓V重設 及電流密度J重設 之施加可使CES裝置置於絕緣記憶體狀態。使CES置於絕緣狀態或導電狀態之後，可藉由施加電壓V讀取 （例如在讀取操作中）及偵測在CES裝置端子處的電流或電流密度來偵測CES裝置之特定狀態。
根據一實施例，第1A圖之CES裝置可由可變電阻材料形成，該等材料從第一電阻狀態切換至第二電阻狀態，其中第二電阻狀態具有至少比第一電阻狀態高十倍的電阻，且電阻變化主要源於電子定域，如上文所論述。在特定實施方式中，CES裝置之可變電阻材料可包括任何TMO，例如鈣鈦礦、莫特絕緣體、電荷交換絕緣體，及安德森無序絕緣體。在特定實施方式中，CES裝置可由諸如氧化鎳、氧化鈷、氧化鐵、氧化釔之切換材料及諸如鉻摻雜鈦酸鍶、鈦酸鑭之鈣鈦礦，及包括主四錳酸鈣(praesydium calcium manganate)及主四錳酸鑭(praesydium lanthanum manganite)之錳酸鹽族形成，僅舉少數實例。特定而言，包括具有殘缺的d及f軌道殼層之元素的氧化物可展現用於CES裝置中之充足的電阻切換性質。在一實施例中，CES裝置可在無電鑄之情況下得以準備。其他實施方式可在不背離所請求標的物之情況下使用其他過渡金屬化合物。例如，{M(chxn)2 Br}Br2 ，其中M可包括Pt、Pd，或Ni，及chxn包含1R,2R-環己烷二胺，且可在不違背所請求標的物之範疇的情況下使用其他該種金屬錯合物。
在一個態樣中，第1A圖之CES裝置可包含為TMO金屬氧化物可變電阻材料之材料，但應理解，該等材料僅為實例，且並不意欲限制所請求之標的。特定實施方式亦可使用其他可變電阻材料。氧化鎳（NiO）經揭示為一個特定TMO。本案論述之NiO材料可摻雜有外來配位體，該等配位體可穩定可變電阻的性質。特定而言，本案揭示之NiO可變電阻材料可包括含碳配位體，該配位體可藉由NiO(Cx )指示。在此，熟習該項技術者可藉由平衡原子價即可決定任何特定含碳配位體及含碳配位體與NiO之任何特定組合之x值。在另一特定實例中，摻雜外來配位體之NiO可表示為NiO(Lx )，其中Lx 是配位體元素或化合物且x指示用於一個NiO單元之配位體單元數目。熟習該項技術者可藉由平衡原子價即可決定任何特定配位體及配位體與NiO或任何其他過渡金屬之任何特定組合之x值。
如若施加充足的偏壓（例如，超過能帶分裂電位）並滿足前述的莫特條件（切換區域中之注入電洞等於電子），則CES裝置可經由莫特轉變而快速從導電狀態切換至絕緣體狀態。此情況可在第1A圖中之繪圖的點108處發生。在此點處，電子不再被屏蔽，而被定域。此相關性可產生強大的電子間相互作用電位，此電位使能帶分裂以形成絕緣體。在CES裝置仍處於絕緣狀態之時，可藉由電洞傳輸而生成電流。如若橫跨全部CES端子施加充足偏壓，則可越過金屬絕緣體金屬(metal-insulator-metal; MIM)裝置之電位阻障而將電子注入MIM二極體。如若已注入充足電子及對全部端子施加充足電位以使CES裝置置於設定狀態，則電子增多可屏蔽電子且移除電子定域，此舉可使形成金屬之能帶分裂電位崩潰。
根據一實施例，CES裝置之電流可由外部施加的「順應」條件控制，該條件至少部分地基於在寫入操作期間限制以使CES裝置置於絕緣狀態的外部電流而決定。此外部施加之順應電流亦可設定電流密度條件，以用於隨後的重設操作，以使CES置於導電狀態。如第1A圖之特定實施方式所示，於寫入操作期間在點116處施加以使CES裝置置於絕緣狀態之電流密度J順應 可決定在後續寫入操作中使CES裝置置於導電狀態的順應性條件。如圖所示，CES裝置可隨後在點108處在電壓V重設 下藉由施加電流密度J重設 ≧J順應 而置於導電狀態，其中J順應 從外部施加。
因此，順應性可設定在莫特轉變中在CES裝置中將被電洞「捕獲」的電子數目。換言之，在寫入操作中經施加以使CES裝置置於導電記憶體狀態的電流可決定將注入CES裝置之電洞的數目，該等電洞用於隨後將CES裝置轉變至絕緣記憶體狀態。
如上文指出，重設條件可回應於點108處之莫特轉變而出現。如上文指出，該種莫特轉變可在CES裝置中的一條件下發生，在該條件下，電子濃度n等於電洞濃度p。此條件可根據表達式(1)模型化如下：
Figure 02_image001
(1) 其中 λTF 是托馬斯-費米屏蔽長度；及 C是恆定值。
根據一實施例，第1A圖中所示曲線圖之區域104中之電流或電流密度可回應於來自施加橫跨CES裝置之所有端子的電壓信號之電洞注入而存在。在此，當臨界電壓VMI 施加橫跨CES裝置之所有端子時，電洞注入可滿足莫特轉變準則，以進行在電流IMI 下從導電狀態至絕緣狀態的轉變。此可根據表達式(2)模型化如下：
Figure 02_image003
(2)
其中Q(VMI )是充電注入之（電洞或電子）且隨為所施加電壓而變化。
用以賦能莫特轉變之電洞注入可在能帶之間並回應於臨界電壓VMI 及臨界電流IMI 而發生。根據表達式(1)，藉由使電子濃度n與一電荷濃度相等以經由被IMI 注入的電洞（表達式(2)中）而產生莫特轉變，托馬斯費米屏蔽長度λTF 上之該種臨界電壓VMI 的從屬性可根據表達式(3)模型化如下：
Figure 02_image005
(3) 其中： ACeRam 是CES元件之橫剖面面積；及 J重設 (VMI )是整個CES元件之電流密度，該電流密度將在臨界電壓VMI 下被施加於CES元件，使CES元件置於絕緣狀態。
根據一實施例，可藉由注入充足數目之電子以滿足莫特轉變準則，而使CES元件置於導電記憶體狀態（例如，藉由從絕緣記憶體狀態轉變而來）。
在將CES轉變至導電記憶體狀態中，在充足電子已被注入及橫跨CES裝置之端子的電位大於臨界切換電位（例如V設定 ）時，注入電子開始屏蔽及去定域雙重佔據的電子，以逆轉比例失衡的反應及關閉能帶隙。在賦能向導電記憶體狀態之轉變的臨界電壓VMI 下，用於使CES轉變至導電記憶體狀態的電流密度J設定 (VMI )可根據表達式(4)表示如下：
Figure 02_image007
(4) 其中： aB 是波爾半徑。
根據一實施例，用於在讀取操作中偵測CES裝置之記憶體狀態的「讀取訊窗」102可設定為在讀取電壓V讀取 下，當CES裝置處於絕緣狀態時的第1A圖之曲線圖中部分106，與當CES裝置處於導電狀態時的第1A圖之曲線圖中部分104之間的差。在一特定實施方式中，讀取訊窗102可用以決定製成CES裝置的材料之托馬斯費米屏蔽長度λTF 。例如，在電壓V重設 下，電流密度J重設 及J設定 可根據表達式(5)而相關，如下所示：
Figure 02_image009
(5)
在另一實施例中，在寫入操作中用於使CES裝置置於絕緣或導電記憶體狀態的「寫入訊窗」110可設定為V重設 （在J重設 下）與V設定 （在J設定 下）之間的差。確立|V設定 |＞|V重設 |賦能導電與絕緣狀態之間的切換。V重設 可近似處於由相關性產生之能帶分裂電位下，且V設定 可近似為能帶分裂電位之兩倍。在特定實施方式中，可至少部分地藉由CES裝置之材料與摻雜而決定寫入訊窗110之尺寸。
CES裝置中從高電阻/電容到低電阻/電容的轉變可由CES裝置之單一阻抗表示。第1B圖繪示一示例性可變阻抗器裝置（如CES裝置）之等效電路之示意圖，該可變阻抗器裝置如可變阻抗器裝置124。如本案所提及，可變阻抗器裝置124可包含可變電阻與可變電容兩者之特徵。例如，在一實施例中，用於可變阻抗器裝置之等效電路可包含可變電阻器，如與可變電容器並聯之可變電阻器126，諸如可變電容器128。當然，儘管可變電阻器126與可變電容器128在第1B圖中繪示為包含離散組件，但諸如可變阻抗器裝置124之可變阻抗器裝置可包含大體上同質的CEM，其中CEM包含可變電容與可變電阻之特徵。下文中表1繪示示例性可變阻抗器裝置的示例性真值表，該裝置如可變阻抗器裝置100。
Figure 105130406-A0304-0001
 表1
下文論述的特定實施方式係針對一種裝置，該裝置包含一或更多個記憶體元件（例如非揮發性記憶體元件），諸如CES裝置。根據一實施例，記憶體元件可藉由獨立控制於「寫入操作」中橫跨記憶體元件端子施加之電壓及電流，而置於特定的記憶體狀態（例如導電或低阻抗記憶體狀態，或絕緣或高阻抗記憶體狀態）。如下文中所論述，在特定實施方式中，該種寫入操作可藉由施加一信號而執行，該信號經控制以提供橫跨記憶體裝置端子的臨界電流與電壓，以使記憶體裝置置於特定記憶體狀態。在另一態樣中，可在「讀取操作」中偵測或感測記憶體元件之記憶體狀態。在讀取循環之一個態樣中，為偵測記憶體元件之電流記憶體狀態，橫跨記憶體元件端子施加的信號電壓可經控制以便以不可偵測的方式改變記憶體元件之當前記憶體狀態。
如上文第1A圖中指出，CES裝置之記憶體狀態可基於特定電壓及電流而改變或決定。例如，施加具有電壓V重設 與充足的電流I重設 之程式化信號可使CES裝置置於絕緣或高阻抗記憶體狀態。同樣，施加具有電壓V設定 與充足的電流I設定 之程式化信號可使CES裝置置於導電或低阻抗記憶體狀態。如第1A圖中可見，當電壓V設定 之量值大於電壓V重設 之量值時，電流I設定 之量值低於電流I重設 之量值。
特定而言，寫入操作被描述為藉由向記憶體裝置端子施加「程式化信號」，而使諸如CES元件之記憶體裝置置於複數個預定記憶體狀態中之特定記憶體狀態的特定過程。預定記憶體狀態中之特定狀態可對應於將施加於記憶體裝置之特定電壓位準（例如V設定 與V重設 ）。同樣，預定記憶體狀態中之特定狀態可對應於將施加於記憶體裝置之特定電流位準（例如I設定 與I重設 ）。因此，在一特定實施例中，用以在寫入操作中使記憶體裝置置於特定記憶體狀態的程式化信號可經控制以具有對應於特定記憶體狀態之特定電壓位準及電流位準。
如下文之特定實施方式所述，一電壓信號具有使記憶體裝置置於預定記憶體狀態之程式化信號的電壓位準。導電元件可選擇性地在對應於預定記憶體狀態的電流位準下將電壓信號連接至記憶體裝置，或從記憶體裝置斷開電壓信號，該預定記憶體狀態至少部分地基於資料信號。在此情景中，「導電元件」包括能夠允許電流在兩個節點之間通過的電路元件。在一特定實施方式中，導電元件可至少部分地基於特定條件而改變允許在節點之間通過的電流。下述特定實施方式使用FET作為導電元件，以至少部分地基於施加至閘極端子的電壓而允許電流在源極與汲極端子之間通過。然而，應理解，諸如雙極電晶體、二極體、可變電阻器等等的其他類型之裝置可用作導電元件，且所請求標的物並非限定於此。在此情景中，具有第一及第二端子的導電元件可藉由在第一與第二端子之間提供導電通路而「連接」第一及第二端子，該第一及第二端子對於特定信號具有極微小或可忽略的阻抗。在一個特定示例性實施方式中，導電元件可至少部分地基於提供至導電元件的第三端子之信號而改變第一與第二端子之間的阻抗（例如，基於施加至第三端子的電壓或電流）。在一個態樣中，導電元件可回應於提供在第三端子上之信號而「關閉」，從而連接第一端子及第二端子。同樣，導電元件可回應於提供在第三端子上之不同信號而「開啟」，從而將第一及第二端子斷開。在一個態樣中，開啟狀態下之導電元件可藉由移除或中斷電路之第一與第二部分之間的導電通路而使電路之第一部分與電路之第二部分絕緣。在另一態樣中，導電元件可基於提供至第三端子的信號而在第一與第二端子之間在開啟與閉合狀態之間改變阻抗。
第2圖是裝置202之示意圖，該裝置用於儲存至少部分地基於寫入循環中資料信號D之值的狀態，且生成讀取循環輸出信號Q。如下所述，裝置202可包含非揮發性記憶體元件以儲存基於資料信號D之值的符號或值。關於讀取循環提供的輸出信號Q是基於非揮發性記憶體元件之當前狀態，此狀態係藉由先前寫入操作而決定。如下文論述，讀取循環之輸出信號Q之生成與基於電壓信號CLK而將關於寫入循環的符號或值儲存至非揮發性記憶體元件而同步，該電壓信號CLK在讀取操作時的0.0 V與寫入操作期間的VDD之間交替。
根據一實施例，裝置202可以交替方式執行寫入循環及讀取循環，此舉由時序圖204中所示之電壓信號CLK所控制。在此，讀取循環基於非揮發性記憶體元件之當前模式生成輸出信號，其中非揮發性記憶體元件之當前模式在讀取循環前之寫入循環中決定。在讀取循環之後，後續寫入操作可基於輸入信號D之資料值而使非揮發性記憶體元件置於隨後模式。
第3圖是根據特定實施例的裝置之架構之示意圖，該裝置基於寫入循環之輸入信號而將符號或值儲存至非揮發性記憶裝置，且在讀取循環中基於非揮發性記憶裝置的當前狀態生成輸出信號。非揮發性記憶體(non-volatile memory; NVM)元件352及354串聯連接在節點366與368之間的節點374處。NVM元件352與354可置於互補狀態以表示兩個不同符號或值（例如「1」或「0」、真或假，等等）中之一個符號或值。為在第一模式下儲存第一符號或值，NVM元件352可置於導電或低阻抗記憶體狀態，而NVM元件354可置於絕緣或高阻抗記憶體狀態。同樣，為在第二模式下儲存第二符號或值，NVM元件352可置於絕緣或高阻抗記憶體狀態，而NVM元件354可置於導電或低阻抗記憶體狀態。以下特定實例係針對作為CES裝置或CeRAM裝置之NVM元件352與354之實施方式。然而，應理解，該等裝置僅為可使用之裝置之非限定性實例，且所請求標的物並非限定於此。
如上文指出，「非揮發性記憶體」包含一積體電路裝置，該裝置中，記憶體單元或元件在供應至該裝置的電力移除之後仍維持其記憶體狀態（例如，導電或低阻抗記憶體狀態，或絕緣或高阻抗記憶體狀態）。如本案中使用，術語「參考節點」係指電路中一節點，該節點維持在特定電壓位準下或與電路中另一節點的特定電壓差下。在一個實例中，參考節點可包含或經連接至地面節點。在其他特定實施方式中，參考節點可維持在相對於地面節點電壓之一特定電壓。
輸出電路可基於NVM元件352與354之當前狀態而生成輸出信號Q（例如在先前寫入循環中儲存至NVM元件352與354之符號或值），該輸出信號Q在讀取循環與寫入循環交替期間被偵測到。在讀取操作中，施加於FET M2閘極之週期性電壓信號G值較高，以使輸入信號與節點374斷開。亦在讀取操作期間，施加至節點366的週期性電壓信號T在節點366與368之間維持特定電壓（例如0.4 V）。可見，維持在節點366與368之間的設定電壓之間的NVM元件352與354之串聯耦接可作為分壓器使用。包含傳輸閘極386的輸出電路可回應於在讀取循環期間較低的循環信號CLK之電壓而連接。
輸出電路可進一步包含傳輸閘極386及FET M1與M3，從而形成反相器以對讀取循環之節點374處之電壓進行取樣。如若正在儲存第一值或符號（其中NVM元件352處於導電或低阻抗記憶體狀態，且NVM元件354是絕緣或高阻抗記憶體狀態），經由傳輸閘極386連接並施加至FET M1及M3閘極的節點374處之電壓可足夠高，以閉合FET M3且開啟FET M1，從而將位準移相器388之輸入端子連接至參考節點356（例如，地面）。同樣，如若正在儲存第二值或符號（其中NVM元件352處於絕緣或高阻抗記憶體狀態，且NVM元件354是導電或低阻抗記憶體狀態），經由傳輸閘極386連接並施加至FET M1及M3閘極的節點374處之電壓可足夠低，以開啟FET M3且關閉FET M1，從而將位準移相器388之輸入端子連接至0.4 V之電壓源。
在讀取操作期間，位準移相器388可在0.0 V（例如，如若可回應於節點374處之高電壓而使FET M3關閉且FET M1開啟）或VDD（例如，如若可回應於節點374處之低電壓而使FET M3開啟且FET M1關閉）之輸出端子下提供電壓位準。回饋配置的反相器390及392可基於位準移相器388之輸出端子處的電壓信號而維持輸出信號Q之電壓。
應可見，藉由在讀取循環期間在節點366處施加電壓，在節點366與374之間或在節點368與374之間的讀取電流I讀取 之量值可易於控制，以便不影響NVM元件352或354的電流記憶體狀態（且在導電或高阻抗記憶體狀態下避免重設事件）。此可容許高速操作，且有機會針對可變性、耐久度、有效模式期間之待機漏電、密度、易於與CMOS裝置整合而進行進一步最佳化，僅舉數例。
根據一實施例，包含FET M2之輸入電路及位準移相器382及384可在寫入循環中將符號或值儲存至NVM元件352及354，此舉由循環電壓信號G及T控制。在寫入循環期間，循環電壓信號CLK之低電壓可開啟傳輸閘極386以使節點374與輸出電路斷開。位準移相器382及384將輸入信號D之電壓（例如具有VDD或0.0 V之電壓）映射至0.7 V或1.3 V，取決於輸入信號D值而定。在寫入循環期間，施加至FET M2閘極的循環電壓信號G之低電壓位準可根據輸入信號D之值而設定節點374之電壓為1.3 V或0.7 V，同時，節點368與366之間的電壓維持在特定電壓下（例如V設定 + V重設 或4.0 V）。如若寫入循環中將節點374設定為1.3 V（例如輸入信號D具有第一資料值），則橫跨NVM元件354端子而施加的第一程式化信號可提供電壓V設定 與電流I設定 以使NVM元件354置於導電或低阻抗狀態，且橫跨NVM元件352端子而施加的第二程式化信號可提供電壓V重設 與電流I重設 以使NVM元件352置於絕緣或高阻抗狀態。同樣，如若寫入循環中將節點374設定為0.7 V（例如輸入信號D具有第二資料值），則橫跨NVM元件354端子而施加的第三程式化信號可提供電壓V重設 與電流I重設 以使NVM元件354置於絕緣或高阻抗狀態，且橫跨NVM元件352端子而施加的第四程式化信號可提供電壓V設定 與電流I設定 以使NVM元件352置於導電或低阻抗狀態。此外，在第一寫入循環中，來源於節點366及368處之電流可經控制以橫跨NVM元件352提供電流I設定 並橫跨NVM元件354提供電流I重設 ，以使NVM元件352及354置於第一模式；且在互補第二寫入循環中橫跨NVM元件352提供電流I重設 並橫跨NVM元件354提供電流I設定 ，以使NVM元件353及354置於第二模式。
在讀取或寫入循環結束時，施加至節點366的週期性電壓信號T可返回至0.0 V（例如從讀取循環中之0.4 V或寫入循環中之V設定 + V重設 返回）。此可允許儲存在NVM元件352及354內部電容中之電荷經由內電阻放電，以用於準備NVM元件352及354進行後續存取，且用於允許後續讀取或寫入循環的更快存取時間。在其他記憶體單元實施方式中，在節點366處對讀取循環施加單個電壓並對寫入循環施加單個電壓，可避免支援記憶體元件存取所用的多個電壓位準之電壓存取複雜性。
根據一實施例，第3圖中的裝置的特定實施方式可縮放以併入有多個相似裝置，如位元組寬或字寬的串列輸入/輸出裝置。在一個實施方式中，多個裝置之間可共享時鐘電路380以用於儲存寫入循環之輸入值且基於NVM元件狀態而生成讀取循環輸出信號，如上文所論述。此外，輸入信號D之扇出之間可共享位準移相器382及384之態樣。
在一特定實施方式中，NVM元件352及354可包含CES或CeRAM元件，該等元件具有一或更多個上文參考第1A圖所論述的性質，因為當|I重設 |＞|I設定 |時，|V重設 |＜|V設定 |。因此，在前述寫入操作的任一操作中，用以使NVM元件352或354置於導電或低阻抗記憶體狀態的程式化信號中之寫入電壓量值可大於用以使NVM元件352或354置於絕緣或高阻抗記憶體狀態的程式化信號之寫入電壓量值。此外，用以使NVM元件352或354置於導電或低阻抗記憶體狀態的程式化信號中之寫入電流量值可小於用以使NVM元件352或354置於絕緣或高阻抗記憶體狀態的程式化信號之寫入電流量值。
第二寫入電壓，及第一寫入電流之量值可小於第二寫入電流之量值。在NVM元件（例如NVM元件352或354）在寫入循環中置於第二記憶體狀態之後，第三電壓（例如V讀取 ）可在讀取循環中橫跨NVM元件端子而施加，以偵測NVM元件之當前記憶體狀態。儘管於讀取操作期間正在施加第三電壓，但第一與第二端子之間的電流可受限而小於第一電流之量值（例如，|I讀取 |＜|I重設 |）以維持NVM元件之第二記憶體狀態（例如導電或低阻抗記憶體狀態）。
本說明書全文中對一個實施方式、一實施方式、一個實施例、一實施例及/或類似物之引用意謂著結合一特定實施方式及/或實施例描述之特定特徵、結構，及/或特性包含在所請求標的物的至少一個實施方式及/或實施例中。因而，該等片語在例如本說明書全文中多處之出現並非一定意指相同實施方式或所描述的任何一個特定實施方式。此外，將理解，所描述之特定特徵、結構，及/或特性能夠在一或更多個實施方式中以多種方式結合，且因此例如符合意欲的申請專利範圍。當然，一般情況下，該等及其他問題隨情景而變化。因此，描述及/或使用之特定情景就將要得出的推斷而言提供有益的指導。
儘管本案已圖示及描述了目前設想為示例性特徵的事物，但熟習該項技術者將理解，在不脫離所請求標的物的情況下，可進行多種其他修改，且可替代同等物。此外，在不背離本案所述之中心概念的情況下，可進行諸多修改以使特定情況適應於所主張標的之教示。因此，所請求標的物不意欲限定於所揭示的特定實例，而是該所請求標的物亦可包括屬於所附申請專利範圍範疇中之所有態樣，及其同等物。
100‧‧‧可變阻抗器裝置 102‧‧‧讀取訊窗 104‧‧‧部分 106‧‧‧部分 108‧‧‧點 110‧‧‧寫入訊窗 116‧‧‧點 124‧‧‧可變阻抗器裝置 126‧‧‧可變電阻器 128‧‧‧可變電容器 202‧‧‧裝置 204‧‧‧時序圖 352‧‧‧非揮發性記憶體元件 354‧‧‧非揮發性記憶體元件 356‧‧‧節點 366‧‧‧節點 368‧‧‧節點 374‧‧‧節點 380‧‧‧時鐘電路 382‧‧‧位準移相器 384‧‧‧位準移相器 386‧‧‧傳輸閘極 388‧‧‧位準移相器 390‧‧‧反相器 392‧‧‧反相器
第1A圖圖示根據一實施例的CES裝置之電流密度對電壓的曲線圖。
第1B圖是根據一實施例的CES裝置之等效電路之示意圖。
第2圖是根據特定實施例的裝置之示意圖。
第3圖是根據特定實施例的裝置之示意圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
(請換頁單獨記載) 無
352‧‧‧非揮發性記憶體元件
354‧‧‧非揮發性記憶體元件
356‧‧‧節點
366‧‧‧節點
368‧‧‧節點
374‧‧‧節點
380‧‧‧時鐘電路
382‧‧‧位準移相器
384‧‧‧位準移相器
386‧‧‧傳輸閘極
388‧‧‧位準移相器
390‧‧‧反相器
392‧‧‧反相器

Claims (25)

  1. 一種使用記憶體裝置的裝置，包含：複數個串聯連接的非揮發性記憶體元件，該複數個非揮發性記憶體元件可操作以：在一第一模式中儲存一第一符號或值，其中響應於橫跨該等非揮發性記憶體元件中之至少一第一元件的一第一端子和一第二端子施加一第一程式化信號，將該第一元件在一寫入循環中置於一第一阻抗狀態，且響應於橫跨該等非揮發性記憶體元件中之至少一第二元件的一第一端子和一第二端子施加一第二程式化信號，將該第二元件置於一第二阻抗狀態；在一第二模式中儲存一第二符號或值，其中該等非揮發性記憶體元件中之至少該第二元件處於該第一阻抗狀態，且該等非揮發性記憶體元件中之至少該第一元件處於該第二阻抗狀態；該裝置進一步包含：一輸入電路，用以在寫入循環，至少部分地基於一輸入信號之一資料值，而使該複數個非揮發性記憶體元件置於該第一模式或該第二模式；及一輸出電路，用以在讀取循環，至少部分地基於該複數個非揮發性記憶體元件之一當前模式及與該輸入信號同步而生成一輸出信號， 其中該等寫入循環及該等讀取循環交錯且交替。
  2. 如請求項1所述之裝置，其中該輸入電路包括：一導電元件，用以回應於一第一週期性電壓信號，而基於該輸入信號，向該等非揮發性記憶體元件中之該第一元件之該第一端子及該等非揮發性記憶體元件中之該第二元件之一第一端子施加一電壓。
  3. 如請求項2所述之裝置，其中該等非揮發性記憶體元件中之該第一元件之該第二端子經配置以接收一第二週期性電壓信號，且該等非揮發性記憶體元件中之該第二元件之該第二端子連接至一參考節點，其中該第一週期性電壓信號和該第二週期性電壓信號係根據一共同時鐘信號來同步。
  4. 如請求項1所述之裝置，其中該輸出電路進一步包含：一導電元件，用以回應於一第一週期性電壓信號，而對該等非揮發性記憶體元件中之該第一元件之該第一端子及該等非揮發性記憶體元件中之該第二元件之該第一端子處之一電壓進行取樣，其中該輸出信號之一值係至少部分地基於取樣的該電壓。
  5. 如請求項4所述之裝置，其中當來自一第二週期性電壓信號之一讀取電壓被施加於該等非揮發性 記憶元件中之該第一元件之該第二端子時，該等非揮發性記憶體元件中之該第一元件之該第一端子及該等非揮發性記憶體元件中之該第二元件之該第一端子處之該電壓被取樣，其中該第一週期性電壓信號和該第二週期性電壓信號係根據一共同時鐘信號來同步。
  6. 如請求項1所述之裝置，其中該輸入電路包含一導電元件，用以在該等寫入循環期間，至少部分地基於該資料值，向該等非揮發性記憶體元件中之該第一元件之該第一端子及該等非揮發性記憶體元件中之該第二元件之該第一端子施加一電壓，該導電元件進一步用以在該等寫入循環期間，至少部分地橫跨該等非揮發性記憶體元件中之該第一元件的該第一端子及第二端子施加該第一程式化信號，且至少部分地橫跨該等非揮發性記憶體元件中之該第二元件的該第一端子及第二端子施加該第二程式化信號。
  7. 如請求項6所述之裝置，其中該第一程式化信號包含一第一電壓及一第一電流，且其中該第二程式化信號包含一第二電壓及一第二電流，且其中：該第一電壓之一量值超過該第二電壓之一量值，且該第二電流之一量值超過該第一電流之一量值，以使該複數個非揮發性記憶體元件置於該第一模式；及該第二電壓之該量值超過該第一電壓之該量值，且 該第一電流之該量值超過該第二電流之該量值，以使該複數個非揮發性記憶體元件置於該第二模式。
  8. 如請求項1所述之裝置，其中該等非揮發性記憶體元件中之該第一元件包含一第一相關性電子開關(CES)元件，且該等非揮發性記憶體元件中之該第二元件包含一第二CES元件。
  9. 如請求項1所述之裝置，其中該等非揮發性記憶體元件中之該第一元件包含一第一相關性電子隨機存取記憶體(CeRAM)元件且該等非揮發性記憶體元件中之該第二元件包含一第二CeRAM元件。
  10. 如請求項1所述之裝置，其中在一讀取循環產生的該輸出信號的一值包括緊接在該讀取循環之前的一寫入循環中的一輸入信號的一資料值。
  11. 一種使用記憶體裝置的方法，該方法包含以下步驟：在寫入循環，至少部分地基於一輸入信號之一資料值，而使複數個串聯連接的非揮發性記憶體元件置於一第一模式或一第二模式，其中在該第一模式中，該等非揮發性記憶體元件中之至少一第一元件處於一第一阻抗狀態且該等非揮發性記憶體元件中之一第二元件處於一第二阻抗狀態，且其中在該第二模式中，該等非揮發性記憶體元件中之至少該第一元件處於該第 二阻抗狀態且該等非揮發性記憶元件中之該第二元件處於該第一阻抗狀態，並且其中在一寫入循環中將該複數個非揮發性記憶體元件置於該第一模式包含以下步驟：橫跨該等非揮發性記憶體元件中之該第一元件之端子施加一第一程式化信號，以使該等非揮發性記憶體元件中之該第一元件置於該第一阻抗狀態；及橫跨該等非揮發性記憶體元件中之該第二元件之端子施加一第二程式化信號，以使該等非揮發性記憶體元件中之該第二元件置於該第二阻抗狀態；及在與該等寫入循環同步的讀取循環，至少部分地基於該複數個非揮發性記憶體元件之一當前模式生成一輸出信號，其中該等寫入循環及該等讀取循環交替且交錯。
  12. 如請求項11所述之方法，其中該第一程式化信號之一第一寫入電流之一量值大於該第二程式化信號之一第一寫入電流之一量值，且其中該第一程式化信號之一第一寫入電壓之一量值小於該第二程式化信號之一第二寫入電壓之一量值。
  13. 如請求項11所述之方法，其中該等非揮發性記憶體元件中之該第一元件包含一第一相關性電子隨機存取記憶體(CeRAM)元件，且該等非揮發性記憶體元件中之該第二元件包含一第二CeRAM元件。
  14. 如請求項11所述之方法，其中該等非揮發性記憶體元件中之該第一元件包含一第一相關性電子開關(CES)元件，且該等非揮發性記憶體元件中之該第二元件包含一第二CES元件。
  15. 如請求項11所述之方法，其中該等非揮發性記憶體元件之該第一元件之一第一端子及該等非揮發性記憶體元件之該第二元件之一第一端子連接在一節點，且其中生成該輸出信號之步驟進一步包含以下步驟：維持該等非揮發性記憶體元件中之該第一元件之一第二端子與該等非揮發性記憶體元件中之該第二元件之一第二端子之間的一設定電壓。
  16. 如請求項15所述之方法，其中生成該輸出信號之步驟進一步包含以下步驟：對該節點處之一電壓進行取樣；及至少部分地基於取樣的該電壓，而生成該輸出信號。
  17. 如請求項16所述之方法，其中生成該輸出信號之步驟進一步包含以下步驟：至少部分地基於取樣的該電壓，而選擇性地將一位準移相器之一輸入端子連接至一第一電壓或一第二電壓。
  18. 如請求項11所述之方法，其中在一讀取循環產生的該輸出信號的一值係基於緊接在該讀取循環 之前的一寫入循環中的一輸入信號的一資料值。
  19. 一種使用記憶體裝置的裝置，該裝置包含：複數個串聯連接的非揮發性記憶體元件，該複數個非揮發性記憶體元件可操作以：在一第一模式中儲存一第一符號或值，或者在一第二模式中儲存一第二符號或值，該第一模式及該第二模式係至少部分地基於該複數個非揮發性記憶體元件中之至少兩個元件的阻抗狀態；該裝置進一步包含：一輸入電路，用以在寫入循環，至少部分地基於一輸入信號之一資料值，而使該複數個非揮發性記憶體元件置於該第一模式或該第二模式，其中該輸入電路包括一導電元件，用以回應於一第一週期性電壓信號，而基於該輸入信號，向該複數個非揮發性記憶體元件中之一第一非揮發性記憶體元件之一第一端子及該複數個非揮發性記憶體元件中之一第二非揮發性記憶體元件之一第一端子施加一電壓；及一輸出電路，用以在讀取循環，至少部分地基於該複數個非揮發性記憶體元件之一當前模式，生成一輸出信號，該等讀取循環根據一共同時鐘信號而與該等寫入循環同步， 其中該等寫入循環及該等讀取循環交錯且交替。
  20. 如請求項19所述之裝置，其中該輸出電路進一步包含：一導電元件，用以回應於一第二週期性電壓信號，而對該複數個非揮發性記憶體元件中之該第一非揮發性記憶體元件之該第一端子及該複數個非揮發性記憶體元件中之該第二非揮發性記憶體元件之該第一端子處之一電壓進行取樣，其中該輸出信號之一值係至少部分地基於取樣的該電壓，其中該第一週期性電壓信號和該第二週期性電壓信號係根據一週期性時鐘信號來同步。
  21. 如請求項20所述之裝置，其中當來自該第二週期性電壓信號之一讀取電壓被施加於該第一非揮發性記憶體元件之一第二端子時，該第一非揮發性記憶體元件之該第一端子及該第二非揮發性記憶體元件之該第一端子處之該電壓被取樣。
  22. 如請求項19所述之裝置，其中該導電元件，用以在該等寫入循環期間，至少部分地基於該資料值，向該複數個非揮發性記憶體元件中之該第一非揮發性記憶體元件之該第一端子及該複數個非揮發性記憶體元件中之該第二非揮發性記憶體元件之該第一端子施加一電壓，該導電元件進一步用以在該等寫入循環期 間，至少部分地橫跨該第一非揮發性記憶體元件之該第一端子及該第一非揮發性記憶體元件之一第二端子施加一第一程式化信號，且至少部分地橫跨該第二非揮發性記憶體元件之該第一端子及該第二非揮發性記憶體元件之一第二端子施加一第二程式化信號。
  23. 如請求項22所述之裝置，其中該第一程式化信號包含一第一電壓及一第一電流，且其中該第二程式化信號包含一第二電壓及一第二電流，且其中：該第一電壓之一量值超過該第二電壓之一量值，且該第二電流之一量值超過該第一電流之一量值，以使該複數個非揮發性記憶體元件置於該第一模式；及該第二電壓之該量值超過該第一電壓之該量值，且該第一電流之該量值超過該第二電流之該量值，以使該複數個非揮發性記憶體元件置於該第二模式。
  24. 如請求項19所述之裝置，其中該複數個非揮發性記憶體元件中之一第一非揮發性記憶體元件包含一第一相關性電子開關(CES)元件，且該複數個非揮發性記憶體元件中之一第二非揮發性記憶體元件包含一第二CES元件。
  25. 如請求項19所述之裝置，其中在一讀取循環產生的該輸出信號的一值係基於緊接在該讀取循環之前的一寫入循環中的一輸入信號的一資料值。
TW105130406A 2015-09-22 2016-09-21 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二） TWI713585B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/862,023 2015-09-22
US14/862,023 US9548118B1 (en) 2015-09-22 2015-09-22 Method, system and device for complementary non-volatile memory device operation

Publications (2)

Publication Number Publication Date
TW201719659A TW201719659A (zh) 2017-06-01
TWI713585B true TWI713585B (zh) 2020-12-21

Family

ID=57068147

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105130406A TWI713585B (zh) 2015-09-22 2016-09-21 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）

Country Status (4)

Country Link
US (3) US9548118B1 (zh)
CN (1) CN108028065B (zh)
TW (1) TWI713585B (zh)
WO (1) WO2017051175A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9558819B1 (en) 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9755146B2 (en) 2015-09-10 2017-09-05 ARM, Ltd. Asymmetric correlated electron switch operation
US9548118B1 (en) * 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US9747982B1 (en) 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US9990992B2 (en) * 2016-10-25 2018-06-05 Arm Ltd. Method, system and device for non-volatile memory device operation
US9899083B1 (en) 2016-11-01 2018-02-20 Arm Ltd. Method, system and device for non-volatile memory device operation with low power high speed and high density
US9947402B1 (en) * 2017-02-27 2018-04-17 Arm Ltd. Method, system and device for non-volatile memory device operation
US10922608B2 (en) * 2017-03-08 2021-02-16 Arm Ltd Spiking neural network
US10002669B1 (en) * 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10340453B2 (en) * 2017-05-31 2019-07-02 Arm Ltd. Forming and operating memory devices that utilize correlated electron material (CEM)
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
GB2567215B (en) * 2017-10-06 2020-04-01 Advanced Risc Mach Ltd Reconfigurable circuit architecture
US10714175B2 (en) 2017-10-10 2020-07-14 ARM, Ltd. Method, system and device for testing correlated electron switch (CES) devices
US10229731B1 (en) 2017-10-11 2019-03-12 Arm Ltd. Method, system and circuit for staggered boost injection
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US11636316B2 (en) 2018-01-31 2023-04-25 Cerfe Labs, Inc. Correlated electron switch elements for brain-based computing
US10224099B1 (en) * 2018-02-06 2019-03-05 Arm Ltd. Method, system and device for error correction in reading memory devices
US10971229B2 (en) 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
US8531869B2 (en) * 2009-05-14 2013-09-10 Panasonic Corporation Nonvolatile memory device and method of writing data to nonvolatile memory device
WO2014158149A1 (en) * 2013-03-27 2014-10-02 Hewlett-Packard Development Company, L.P. Non-volatile memory based synchronous logic

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
US20080107801A1 (en) * 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7872900B2 (en) 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
KR20080093542A (ko) * 2007-04-17 2008-10-22 주식회사 하이닉스반도체 초기화 신호 발생 회로
JP5100530B2 (ja) 2008-06-23 2012-12-19 株式会社東芝 抵抗変化型メモリ
CN101345527B (zh) * 2008-07-09 2010-06-02 清华大学 一种基于CeRAM单元的数模变换器
US8130538B2 (en) * 2009-01-15 2012-03-06 Altera Corporation Non-volatile memory circuit including voltage divider with phase change memory devices
US8120937B2 (en) * 2009-03-06 2012-02-21 International Business Machines Corporation Ternary content addressable memory using phase change devices
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
JP5092001B2 (ja) 2010-09-29 2012-12-05 株式会社東芝 半導体集積回路
JP2012203944A (ja) 2011-03-24 2012-10-22 Toshiba Corp 抵抗変化型メモリ
US8754671B2 (en) 2011-07-29 2014-06-17 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8816719B2 (en) * 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
JP6191967B2 (ja) * 2012-06-11 2017-09-06 日本電気株式会社 不揮発性論理ゲート素子
JP5908375B2 (ja) * 2012-08-30 2016-04-26 ルネサスエレクトロニクス株式会社 半導体記憶装置
US9230641B2 (en) 2013-03-15 2016-01-05 Rambus Inc. Fast read speed memory device
US9704576B2 (en) 2014-02-28 2017-07-11 Rambus Inc. Complementary RRAM applications for logic and ternary content addressable memory (TCAM)
US9318158B2 (en) 2014-05-27 2016-04-19 Freescale Semiconductor, Inc. Non-volatile memory using bi-directional resistive elements
US20160055906A1 (en) * 2014-08-19 2016-02-25 Winbond Electronics Corp. Operation method of resistive random access memory cell
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
US9548118B1 (en) * 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008058264A2 (en) * 2006-11-08 2008-05-15 Symetrix Corporation Correlated electron memory
US8531869B2 (en) * 2009-05-14 2013-09-10 Panasonic Corporation Nonvolatile memory device and method of writing data to nonvolatile memory device
WO2014158149A1 (en) * 2013-03-27 2014-10-02 Hewlett-Packard Development Company, L.P. Non-volatile memory based synchronous logic

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Shen, Tseng, Chih and Lin, " Memristor Logic Operation Gate With Share Contact RRAM Cell," in IEEE Electon Device Letter., vol. 32, no.12, pp.1650-1652, December 2011 *

Also Published As

Publication number Publication date
TW201719659A (zh) 2017-06-01
US10008263B2 (en) 2018-06-26
US20170103809A1 (en) 2017-04-13
CN108028065A (zh) 2018-05-11
US20180277211A1 (en) 2018-09-27
US9548118B1 (en) 2017-01-17
WO2017051175A1 (en) 2017-03-30
US10276238B2 (en) 2019-04-30
CN108028065B (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置（一）
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
TWI723230B (zh) 用於非揮發性記憶體裝置操作的方法、系統以及裝置
TWI754748B (zh) 關連電子切換器（ces）裝置作業的方法、系統與裝置
TWI736698B (zh) 用於非依電性記憶體元件操作的方法、系統及元件
TWI709136B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(一)
TWI716431B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(二)
TWI728020B (zh) 用於可組態的阻抗陣列的電路、方法和裝置
CN109791789B (zh) 用于非易失性存储器设备操作的方法、系统和设备
US9972388B2 (en) Method, system and device for power-up operation
JP7472041B2 (ja) メモリビットセルの動作のための方法、システムおよびデバイス
TWI772530B (zh) 用於測試關聯電子開關(ces)設備的方法、系統及設備