CN108028065B - 用于互补非易失性存储器设备操作的方法、系统和设备 - Google Patents
用于互补非易失性存储器设备操作的方法、系统和设备 Download PDFInfo
- Publication number
- CN108028065B CN108028065B CN201680054944.4A CN201680054944A CN108028065B CN 108028065 B CN108028065 B CN 108028065B CN 201680054944 A CN201680054944 A CN 201680054944A CN 108028065 B CN108028065 B CN 108028065B
- Authority
- CN
- China
- Prior art keywords
- volatile memory
- memory elements
- voltage
- terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000000295 complement effect Effects 0.000 title abstract description 5
- 230000015654 memory Effects 0.000 claims abstract description 203
- 230000004044 response Effects 0.000 claims description 16
- 230000000737 periodic effect Effects 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000002596 correlated effect Effects 0.000 claims description 5
- 238000005070 sampling Methods 0.000 claims 1
- 230000009977 dual effect Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 description 27
- 230000007704 transition Effects 0.000 description 23
- 230000008859 change Effects 0.000 description 11
- 239000003446 ligand Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000012212 insulator Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000875 corresponding effect Effects 0.000 description 3
- 238000005323 electroforming Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 230000004807 localization Effects 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910000480 nickel oxide Inorganic materials 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005381 potential energy Methods 0.000 description 2
- 238000012216 screening Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- ZGDMLJRSIWVGIF-UHFFFAOYSA-N calcium manganese(2+) oxygen(2-) praseodymium(3+) Chemical compound [O-2].[Mn+2].[Ca+2].[Pr+3] ZGDMLJRSIWVGIF-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000007323 disproportionation reaction Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- LBSANEJBGMCTBH-UHFFFAOYSA-N manganate Chemical compound [O-][Mn]([O-])(=O)=O LBSANEJBGMCTBH-UHFFFAOYSA-N 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- -1 praseodymium lanthanum manganese oxide Chemical compound 0.000 description 1
- 230000005233 quantum mechanics related processes and functions Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003623 transition metal compounds Chemical class 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0097—Erasing, e.g. resetting, circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/75—Array having a NAND structure comprising, for example, memory cells in series or memory elements in series, a memory element being a memory cell in parallel with an access transistor
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
公开了用于双非易失性存储器设备的操作的方法、系统和设备。在一个实施例中，通过控制施加到非易失性存储器设备的端子的电流和电压，可以在写入周期中将串联耦合的一对非易失性存储器设备置于互补存储器状态中。
Description
技术领域
公开了利用存储器设备的技术。
背景技术
非易失性存储器是这样一类存储器：其中存储单元或元件在供应给设备的电力被移除后不会失去其状态。例如，最早的计算机存储器是用可以在两个方向上磁化的铁氧体环制成的、是非易失性的。随着半导体技术发展到更高级别的小型化，铁氧体设备不再被用于更常见的易失性存储器，例如DRAM(动态随机存取存储器)和SRAM(静态RAM)。
一种类型的非易失性存储器，电可擦除可编程只读存储器(EEPROM)设备具有大单元面积并且可能需要晶体管栅极上的大电压(例如从12.0至21.0伏)来写或擦除。而且，擦除或写入时间通常是几十微秒的量级。EEPROM的一个限制因素是擦除/写入周期的有限次数不超过600,000次，或者105-106次。通过扇区化存储器阵列，使得可以在称为EEPROM的闪存设备中一次性擦除“页面”(例如，子阵列)，半导体工业已经消除了在EEPROM和非易失性晶体管之间的通栅开关晶体管的需要。在闪存设备中，保持随机存取(擦除/写入单个位)的能力牺牲了速度和更高的位密度。
最近，FeRAM(铁电RAM)提供了低功耗、相对高的写入/读取速度以及超过100亿次读/写入周期的耐久性。类似地，磁存储器(MRAM)提供了高的写入/读取速度和耐用性，但具有高成本溢价和更高的功耗。例如，这些技术都不能达到闪存设备的密度。因此，闪存仍是一种非易失性存储器。尽管如此，人们普遍认识到闪存技术可能无法在65纳米(nm)以下轻松缩放；因此正在积极寻求能够缩放到更小尺寸的新型非易失性存储器设备。
考虑用于替换闪存设备的技术包括基于某些材料的存储器，这些材料呈现与材料的相变相关联的电阻变化(至少部分通过晶体结构中原子的长程排序来确定)。在称为相变存储器(PCM/PC RAM)设备的一种类型的可变电阻存储器中，当存储器元件短暂熔化然后冷却至导电结晶态或非导电非晶态时，电阻发生变化。典型的材料各不相同，可能包括GeSbTe，其中Sb和Te可以与元素周期表中相同或相似性质的其它元素进行交换。然而，这些基于电阻的存储器尚未证明具有商业价值，因为它们在导电状态和绝缘状态之间的转换取决于物理结构现象(例如，在高达600摄氏度时熔化)，并返回到对于在许多应用中有用的存储器无法充分控制的固态。
另一种可变电阻存储器类别包括响应初始高“成形”电压和电流以激活可变电阻功能的材料。这些材料可以包括例如PrxCayMnzO∈，其中x、y、z和∈是可变的化学计量；诸如CuO、CoO、VOx、NiO、TiO2、Ta2O5之类的过渡金属氧化物(TMO)；以及诸如Cr、SrTiO3之类的一些钙钛矿。这些存储器类型中的几种存在并且落入电阻式RAM(ReRAM)或导电桥式RAM(CBRAM)分类中，以区别于硫属化物类型的存储器。假定这些RAM中的电阻切换至少部分是由于通过电铸过程形成了连接顶部和底部导电端子的狭窄导电路径或细丝(filament)，虽然这种导电细丝的存在仍然是一个问题争议。由于ReRAM/CBRAM的运行对温度的依赖性很强，ReRAM/CBRAM中的电阻切换机制还可能与温度高度地相关。
另外，由于细丝的形成和移动是随机的，这些系统可随机运行。其它类型的ReRAM/CBRAM还可能表现出不稳定的品质。此外，ReRAM/CBRAM中的电阻切换在许多存储器周期中易于疲劳。也就是说，在存储器状态多次被改变之后，导通状态与绝缘状态之间的电阻的差可能显着改变。在商业存储器设备中，这样的改变可能会使存储器超出规格并使其不可用。
鉴于在形成随时间和温度稳定的薄膜电阻切换材料时的固有困难，可工作的电阻切换存储器仍然是一个挑战。此外，由于高电流、电铸、在合理的温度和电压范围内没有可测量的存储器读取或写入窗口、以及诸如随机行为的许多其它问题，迄今为止开发的所有电阻切换机制本质上不适用于存储器。因此，本领域仍然需要确定性的低功耗、高速度、高密度和稳定性的非易失性存储器，并且尤其是可以缩放到远低于65纳米(nm)的特征尺寸的这种存储器。
附图说明
图1A示出了CES设备的电流密度相对于电压的关系曲线；
图1B是到CES设备的等效电路的示意图；
图2是设备的示意图；以及
图3是设备的示意图。
具体实施方式
系统和设备通常实现能够临时存储和输出信号值的电路，例如触发器或锁存器电路。例如，这些设备可以用于例如将由公共时钟信号控制的电路的不同部分进行同步。触发器或锁存器可以包括能够至少部分地基于输入信号的数据值来重复地存储状态，并且以交替的周期输出当前状态的存储器元件(例如RAM元件或电容器等)。例如，存储状态并输出所存储的状态的操作可以交替，使得输出操作可以基于先前的输入操作提供输出信号。随后的输入操作可以紧跟在输出操作之后以存储新的状态。
触发器或锁存器电路通常使用易失性存储器元件来存储状态。如此，如果从包含这些电路的设备移除电力，则触发器或锁存器电路通常会失去其状态。相应地，由于在电力中断之前触发器或锁存器电路的状态丢失，所以经历电力中断的设备通常在电力恢复时采用冗长的过程来恢复设备状态。因为考虑触发器或锁存器电路中重复存储和检索状态，许多先前的非易失性存储器技术不够耐久，所以尝试在触发器或锁存器电路中使用非易失性存储器元件通常在商业上不可行。
在一个特定实施方式中，可以使用设备来以第一模式存储第一符号或值，其中至少第一非易失性存储器元件处于第一阻抗状态并且至少第二非易失性存储器元件处于第一模式第二阻抗状态，并且以第二模式存储第二符号或值，其中至少第二非易失性存储器元件处于第一阻抗状态并且至少第一非易失性存储器元件处于第二阻抗状态。设备还可以包括：输入电路，用于至少部分地基于输入信号的数据值将多个非易失性存储器元件置于第一模式或第二模式中；以及输出电路，用于至少部分地基于所述多个非易失性存储器元件的当前模式来生成输出信号，并且该输出信号的生成与所述输入信号同步。
本公开的特定实施例包含相关电子材料(CEM)以形成用于实现非易失性存储器元件的相关电子开关(CES)。在这种情况下，CES可能表现出由电子相关而不是固态结构相变(例如，如以上讨论的，相变存储器(PCM)设备中的晶体/非晶体或电阻性RAM设备中的细丝形成和导电)而引起的突变导体/绝缘体转变。在特定的实施方式中，这可以允许CES具有超过先前的非易失性存储器技术的耐久性。在一个实施例中，例如，CES中突然的导体/绝缘体转变可以响应于量子力学现象，而不是熔化/固化或细丝形成。
如本文所使用的，术语“导电状态”、“较低阻抗状态”、和/或“金属状态”可以是可互换的，和/或有时可被称为“导电/较低阻抗状态”。类似地，术语“绝缘状态”和“较高阻抗状态”在本文中可以互换使用，和/或有时可以被称为“绝缘/较高阻抗状态”。
可以参考Mott(莫特)转变来理解CES在绝缘状态和导电状态之间的量子力学转变。在Mott转变中，如果发生Mott转变条件，则材料可以从绝缘状态切换到导电状态。标准可由条件(nC)1/3a＝0.26来定义，其中，nC是电子的浓度并且“a”是玻尔(Bohr)半径。可以发生Mott转变并且状态将从高电阻/电容变为低电阻/电容。
Mott转变可由电子的局部化来控制。随着载流子被局部化，电子之间的强库仑相互作用将CEM的能带分离以形成绝缘体。当电子不再局部化时，弱的库仑相互作用可能主导能带分离，导致金属(导电)能带。这有时被解释为“拥挤的电梯”现象。当电梯内只有少数人时，人们可以轻松地移动，这类似于导电状态。另一方面，当电梯达到一定的人群密度时，人们不能再移动，这类似于绝缘状态。然而应理解，如同所有经典的量子现象解释一样，为了说明的目的而提供的这种经典解释，仅仅是一种不完全的类比并且所要求保护的主题在这方面不受限制。
在特定实施方式中，电阻切换集成电路存储器可以包括：包括CES设备的电阻切换存储单元；写入电路，用于根据提供给存储单元的信号将电阻切换存储单元置于第一电阻状态或第二电阻状态，其中在第二电阻状态下CES的电阻高于在第一电阻状态下的电阻；以及读取电路，用于感测存储单元的状态并提供与感测到的存储单元的状态相对应的电信号。处于第二电阻状态的CES的电阻可以是第一电阻状态中的电阻的100倍以上。在特定的实施方式中，CES设备可以切换响应于CES设备的大部分体积中的Mott转变的电阻状态。CES设备可以包括从包括铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌的组中选择的材料(其可以链接到诸如氧之类的阳离子或其它类型的配体)或其组合。
在特定实施例中，CES设备可以形成为“CEM随机存取存储器(CeRAM)”设备。在这种情况下，CeRAM设备包括这样的材料：该材料可以在多个预定的可检测存储器状态之间转换，该预定的可检测存储器状态至少部分地基于利用量子力学Mott转变的导电状态和绝缘状态之间的材料的至少一部分的转变。在这种情况下，“存储器状态”是指存储器设备的可检测状态，其指示值、符号、参数或条件(仅提供一些示例)。在一个特定实施方式中，如下所述，存储器设备的存储器状态可以至少部分地基于在读取操作中存储器设备的端子上检测到的信号来检测。在另一特定实施方式中，如下所述，存储器设备可置于特定存储器状态以通过在“写入操作”中跨存储器设备的端子应用一个或一个以上信号来表示或存储特定值、符号或参数。
在特定实施方式中，CES元件可以包括夹在导电端子之间的材料。通过在端子之间施加特定的电压和电流，材料可以在前述的导电状态和绝缘状态之间转换。如下文在特定示例性实施方式中所讨论的，夹在导电端子之间的CES元件的材料可以通过跨具有电压Vreset和电流Ireset的端子施加第一编程信号而置于绝缘或高阻抗存储器状态，或者通过跨具有电压Vset和电流Iset的端子施加第二编程信号而置于导电或低阻抗存储器状态。在这种情况下，应当理解，诸如“导电或低阻抗”存储器状态和“绝缘或高阻抗”存储器状态之类的术语是相对术语，并且不针对用于阻抗或电导的任何特定量或值。举例而言，当存储器设备处于被称为绝缘或高阻抗存储器状态的第一存储器状态中时，与当存储器设备处于被称为导电或低阻抗存储器状态的第二存储器状态中时相比，存储器设备更不导电(或更绝缘)。
在特定实施方式中，CeRAM存储单元可以包括形成在半导体上的金属/CEM/金属(M/CEM/M)堆叠。例如，这样的M/CEM/M堆叠可以形成在二极管上。在示例中，这样的二极管可以从包括结型二极管和肖特基(Schottky)二极管的中选择。在这种情况下，应当理解“金属”意为导体，即任何起金属作用的材料，包括例如多晶硅或掺杂半导体。
图1A示出了根据实施例的针对CES设备的电流密度相对于跨端子(未示出)的电压的曲线图。至少部分地基于施加到CES设备的端子的电压(例如，在写入操作中)可以将CES设备置于导电状态或绝缘状态。例如，施加电压Vset和电流密度Jset可以将CES设备置于导电存储器状态，并且施加电压Vreset和电流密度Jreset可以将CES设备置于绝缘存储器状态。在将CES设备置于绝缘状态或导电状态之后，CES设备的特定状态可以通过施加电压Vread(例如，在读取操作中)和检测CES设备的端子处的电流或电流密度进行检测。
根据实施例，图1A的CES设备可以由从第一电阻状态切换到第二电阻状态的可变电阻材料而形成，其中第二电阻状态具有比第一电阻状态高至少十倍的电阻，并且电阻的变化主要由如上所述的电子定位而引起。在特定实施方式中，CES设备的可变电阻材料可以包括例如钙钛矿、Mott绝缘体、电荷交换绝缘体、和Anderson无序绝缘体之类的任何TMO。在特定实施方式中，CES设备可以由诸如氧化镍、氧化钴、氧化铁、氧化钇、以及钙钛矿(peroskovites，诸如掺Cr钛酸锶、钛酸镧)、以及包括镨钙锰氧化物(praesydium calciummanganate)和镨镧锰氧化物(praesydium lanthanum manganite)的锰酸盐(manganate)家族之类的切换材料形成(仅提供一些示例)。特别地，包含具有不完全d和f轨道壳的元素的氧化物可以表现出用于CES设备的充足的电阻切换性质用于CES设备。在实施例中，可以在不进行电铸的情况下制备CES设备。其他实施方式可以采用其他过渡金属化合物而不偏离所要求保护的主题。例如，可以使用{M(chxn)2Br}Br2和其他这样的金属络合物而不偏离所要求保护的主题的范围，其中M可以包括Pt、Pd或Ni，并且chxn包括1R、2R-环己烷二胺。
图1A的CES设备可以包括为TMO金属氧化物可变电阻材料的材料，但应当理解这些仅是示例性的并且不旨在限制所要求保护的主题。具体实施方式也可以采用其他可变电阻材料。公开了氧化镍NiO作为一种具体的TMO。本文所讨论的NiO材料可以掺杂有外部配体，其可以稳定可变电阻性质。具体地，本文公开的NiO可变电阻材料可以包括含碳配体，其可以由NiO(Cx)来表示。这里，本领域技术人员可以简单地通过配平化合价确定任何特定含碳配体和含碳配体与NiO的任何特定组合的x值。在另一个特定示例中，掺杂有外部配体的NiO可以表示为NiO(Lx)，其中Lx是配体元素或化合物，并且x指示用于一个单位NiO的配体的单位数目。本领域技术人员可以简单地通过配平化合价来确定任何特定配体和配体与NiO或任何其他过渡金属的任何特定组合的x的值。
如果施加充足的偏压(例如，超过能带分离势能)并且满足上述Mott条件(注入的电子空穴＝切换区域中的电子)，则CES设备可以经由Mott转变从导电状态快速地切换到绝缘体状态。这可能发生在图1A中的曲线的点108处。在该点处，电子不再被屏蔽并且变得局部化。这种相关可能导致强烈的电子-电子相互作用势能，其将能带分离以形成绝缘体。当CES设备仍然处于绝缘状态时，电流可能通过电子空穴的传输而生成。如果跨CES的端子施加充足的偏压，则可以将电子注入到金属-绝缘体-金属(MIM)设备的势垒上方的MIM二极管中。如果注入了充足的电子并跨端子施加了充足的势能以将CES设备置于设置状态，则电子的增加可以屏蔽电子并消除电子的局部化，这可能会破坏形成金属的能带分离势能。
根据实施例，可以通过部分地基于在写入操作中的外部电流限制而确定的外部施加的“符合性”条件，来控制CES设备的CEM中的电流，以将CES设备置于导电状态。这种外部施加的符合性电流还设置了针对随后的重置操作的电流密度的条件。如图1A的特定实施方式中所示，在点116处在写入操作期间施加的用于将CES设备置于导电状态的电流密度Jcomp可以确定在后续写入操作中用于将CES置于绝缘状态的符合性条件。如所示，CES设备可能随后通过在点108处于电压Vreset下施加电流密度Jreset≥Jcomp而被置于绝缘状态，其中Jcomp从外部施加。
因此，符合性可以在CES设备中设置多个电子，这些电子将被空穴“捕获”用于Mott转变。换言之，在写入操作中施加的用于将CES设备置于导电存储器状态的电流可以确定要注入到CES设备的空穴的数量，以用于随后将CES设备转变到绝缘存储器状态。
如上所述，在点108处，重置条件可能响应于Mott转变而发生。如上文指出的，这样的Mott转变可以在CES设备中的下列条件下发生：其中电子浓度n等于电子空穴浓度p。根据表达式(1)可以将该条件建模如下：
其中：
λTF是托马斯费米(Thomas Fermi)屏蔽长度；并且
C是常数。
根据实施例，响应于从跨CES设备的端子施加的电压信号而注入空穴，可存在图1A所示的曲线的区域104中的电流或电流密度。这里，当跨CES设备的端子施加临界电压VMI时，在电流IMI处，空穴的注入可以满足导电状态到绝缘状态转变的Mott转变标准。这可以根据表达式(2)建模如下：
Q(VMI)＝qn(VMI) (2)
其中，Q(VMI)是注入的带电的(空穴或电子)，并且是所施加电压的函数。
用于实现Mott转变的电子空穴的注入可以发生在能带之间并且响应于临界电压VMI和临界电流IMI而发生。通过根据表达式(1)在由表达式(2)中的IMI注入空穴来使电子浓度n等于电荷浓度以得到Mott转变，这种临界电压VMI对托马斯费米屏蔽长度(Thomas Fermiscreening length)λTF的依赖性可以根据表达式(3)建模如下：
其中：
ACeRam是CES元件的横截面面积；以及
Jreset(VMI)是通过CES元件的电流密度，该电流密度将以临界电压VMI施加到CES元件，以将CES元件置于绝缘状态。
根据实施例，通过注入充足数量的电子以满足Mott转变标准，可以将CES元件置于导电存储器状态(例如，通过从绝缘存储器状态的转变)。
在将CES转变为导电存储器状态时，由于已经注入了充足的电子并且跨CES设备的端子的势能克服了临界切换势能(例如，Vset)，所以注入的电子开始屏蔽并且使得双占据的电子不局部化以反转歧化反应和闭合能带间隙。用于在临界电压VMI下将CES转变为导电存储器状态的电流密度Jset(VMI)可以根据如下表达式(4)表达：
Q(VIM)＝qn(VIM)
其中：aB是Bohr半径。
根据实施例，用于在读取操作中检测CES设备的存储器状态的“读取窗口”102可以被设置为在读取电压Vread下当CES设备处于绝缘状态时曲线图1A的106部分和当CES设备处于导电状态时曲线图1A的104部分之间的差。在特定实施方式中，读取窗口102可以用于确定组成CES设备的材料的托马斯费米屏蔽长度λTF。例如，在电压Vreset下，电流密度Jreset和Jset可以根据如下表达式(5)进行相关：
在另一实施例中，用于在写入操作中将CES设备置于绝缘或导电存储器状态的“写入窗口”110可以被设定为Vreset(在Jreset)和Vset(在Jset)之间的差。建立|Vset|>|Vreset|能够在导电状态和绝缘状态之间切换。Vreset可能大约处于由于相关引起的能带分离势能，并且Vset可能大约为频带分离电势的两倍。在特定实施方式中，写入窗口110的大小可以至少部分地由CES设备的材料和掺杂来确定。
CES设备中从高电阻/电容到低电阻/电容的转变可以由CES设备的单一阻抗来表示。图1B描绘了诸如可变阻抗器设备124之类的示例性可变阻抗器设备(诸如CES设备)的等效电路的示意图。如上所述，可变阻抗器设备124可以包括可变电阻和可变电容两者的特性。例如，在实施例中，用于可变阻抗器设备的等效电路可以包括可变电阻器，例如与可变电容器(诸如可变电容器128)并联的可变电阻器126。当然，虽然在图1B中描绘可变电阻器126和可变电容器128包括分立组件，但可变阻抗器设备(诸如可变阻抗器设备124)可以包括大体上均匀的CEM，其中该CEM包括可变电容和可变电阻的特性。下面的表1描绘了示例性可变阻抗器设备(诸如，可变阻抗器设备100)的示例真值表。
| 电阻 | 电容 | 阻抗 |
| R高(V施加) | C高(V施加) | Z高(V施加) |
| R低(V施加) | C低(V施加)～0 | Z低(V施加) |
表1
下面讨论的特定实施方式，针对包括诸如CES设备的一个或多个存储器元件(例如，非易失性存储器元件)的设备。根据实施例，在“写入操作”中通过独立地控制施加在存储器元件的端子上的电压和电流，可以将存储器元件置于特定的存储器状态(例如，导电或低阻抗存储器状态，或绝缘或高阻抗存储器状态)。如以下在具体实施方式中所讨论的，可通过施加被控制以提供跨存储器设备的端子的临界电流和电压的信号来执行此类写入操作，以将存储器设备置于特定存储器状态。在另一实施例中，可以在“读取操作”中检测或感测到存储器元件的存储器状态。在读取周期的一个实施例中，为了检测存储器元件的当前存储器状态，可以控制跨存储器元件的端子施加的信号的电压，从而不可检测地改变存储器元件的当前存储器状态。
如以上在图1A中指出的，可以基于特定的电压和电流来改变或确定CES设备的存储器状态。例如，施加具有电压Vreset和充足电流Ireset的编程信号可以将CES设备置于绝缘或高阻抗存储器状态。类似地，施加具有电压Vset和充足的电流Iset的编程信号可以将CES设备置于导电或低阻抗存储器状态。从图1A可以看出，虽然电压Vset的幅度大于电压Vreset的幅度，但电流Iset的幅度低于电流Ireset的幅度。
具体地，写入操作被描述为如下的特定过程：通过将“编程信号”施加到存储器设备的端子，从而将诸如CES元件的存储器设备置于多个预定存储器状态的特定存储器状态中。特定的一些预定存储器状态可以对应于要施加到存储器设备的特定电压水平(例如，Vset和Vreset)。类似地，特定的一些预定存储器状态可以对应于要被施加到存储器设备的特定电流水平(例如，Iset和Ireset)。因此，在特定实施例中，可以控制要在写入操作中将存储器设备置于特定存储器状态的编程信号，以具有对应于特定存储器状态的特定电压水平和电流水平。
如以下特定实施方式中描述的，具有用于编程信号的电压水平的电压信号将存储器设备置于预定存储器状态。可以至少部分地基于数据信号，在对应于预定存储器状态的电流水平处，导电元件选择性地将电压信号连接到存储器设备或从存储器设备断开电压信号。在这种情况下，“导电元件”包括能够允许电流在两个节点之间通过的电路元件。在特定实施方式中，导电元件可以至少部分基于特定条件来改变允许在节点之间通过的电流。下面描述的具体实施方式采用FET作为导电元件以至少部分地基于施加到栅极端子的电压来允许电流在源极和漏极端子之间通过。然而应理解，诸如双极晶体管、二极管、可变电阻器之类的其它类型的设备可以用作导电元件，并且所要求保护的主题在这方面不受限制。在这种情况下，具有第一和第二端子的导电元件可以通过在第一和第二端子之间提供对于特定信号具有非常小或可忽略的阻抗的导电路径来“连接”第一和第二端子。在一个特定示例性实施方式中，导电元件可以至少部分地基于提供给导电元件的第三端子的信号(例如，基于施加到第三端子的电压或电流)而改变第一和第二端子之间的阻抗。在一个实施例中，响应于在第三端子上提供的信号，导电元件可以“闭合”以连接第一和第二端子。类似地，响应于在第三端子上提供的不同信号，导电元件可以“打开”，从而断开第一和第二端子。在一个实施例中，处于打开状态的导电元件可以通过移除或破坏电路的第一和第二部分之间的导电路径而将电路的第一部分与电路的第二部分隔离。在另一实施例中，导电元件可以基于提供给第三端子的信号将第一端子和第二端子之间的阻抗在打开状态与闭合状态之间改变。
图2是用于至少部分地基于写入周期上的数据信号D的值来存储状态并且在读取周期上生成输出信号Q的设备202的示意图。如下所述，设备202可以包括基于数据信号D的值存储符号或值的非易失性存储器元件。在读取周期上提供的输出信号Q是基于非易失性存储器元件的当前状态，该当前状态是由先前的写入操作确定的。如下面所讨论的，基于例如在读取操作中的0.0V和在写入操作期间的VDD之间交替的电压信号CLK，将读取周期中的输出信号Q的生成与写入周期中将符号或值存储到非易失性存储器元件进行同步。
根据实施例，设备202可以以由时序图204中所示的电压信号CLK控制的交替方式执行写入周期和读取周期。这里，读取周期基于非易失性存储器元件的当前模式而生成输出信号，其中，在读取周期之前的写入周期中确定非易失性存储器元件的当前模式。在读取周期之后，随后的写入操作可以基于输入信号D的数据值将非易失性存储器元件置于后续模式中。
图3是在根据特定实施例的用于设备基于写入周期中的输入信号来存储符号或值，以及基于在读取周期中的非易失性存储器设备的当前状态生成输出信号的架构的示意图。非易失性存储器(NVM)元件352和354在节点366和368之间的节点374处串联连接。NVM元件352和354可以置于互补状态以表示两个不同符号或值中的一个(例如，“1”或“0”、真或假等)。为了以第一模式存储第一符号或值，可以将NVM元件352置于导电或低阻抗存储器状态，同时可以将NVM元件354置于绝缘或高阻抗存储器状态。类似地，为了以第二模式存储第二符号或值，可以将NVM元件352置于绝缘或高阻抗存储器状态，同时可以将NVM元件354置于导电或低阻抗存储器状态。下面的特定示例涉及作为CES设备或CeRAM设备的NVM元件352和354的实施方式。然而应理解，这些仅是可以使用的设备的非限制性示例，并且所要求保护的主题在这方面不受限制。
如上所述，“非易失性存储器”包括集成电路设备，其中存储单元或元件在当提供给设备的电源被移除之后保持其存储器状态(例如，导电或低阻抗存储器状态，或绝缘或高阻抗存储器状态)。如本文所使用的，术语“参考节点”指的是电路中保持在特定的电压水平或保持与电路中另一节点的特定的电压差的节点。在一个示例中，参考节点可以包括或连接到接地节点。在其它特定实施方式中，参考节点可以被维持在相对于接地节点的特定电压处。
输出电路可以基于NVM元件352和354的当前状态(例如，在先前写入周期中存储到NVM元件352和354的符号或值)生成输出信号Q，该当前状态在与写入周期交替的读取周期期间检测。在读取操作中，施加到FET M2的栅极的周期性电压信号G的值是高的，以从节点374断开输入信号。同样在读取操作期间，施加到节点366的周期性电压信号T维持节点366和368之间的特定电压(例如，0.4V)。可以观察到，维持在节点366和368之间的设置电压之间的NVM元件352和354的串联耦合可以表现为分压器。包括传输门386的输出电路可以响应于在读取周期期间周期信号CLK的电压为低而进行连接。
输出电路还可以包括形成反相器以在读取周期中对节点374处的电压进行采样的FET M1和M3。如果正在存储第一值或符号(其中，NVM元件352处于导电或低阻抗存储器状态并且NVM元件354处于绝缘或高阻抗存储器状态)，则节点374处通过传输门386连接并施加到FET M1和M3的栅极的电压，可以足够高以闭合FET M3并且打开FET M1，从而将电平移位器388的输入端子连接到参考节点356(例如接地)。类似地，如果正在存储第二值或符号(其中，NVM元件352处于绝缘或高阻抗存储器状态并且NVM元件354处于导电或低阻抗存储器状态)，则通过传输门386连接并施加到FET M1和M3的栅极的节点374处电压可以足够低以打开FET M3并闭合FET M1，从而将电平移位器388的输入端子连接到0.4V的电压源。
在读取操作期间，电平移位器388可以在0.0V的输出端处提供电压信号(例如，如果响应于节点374处的高电压，FET M3闭合并且FET M1打开)或VDD(例如，如果响应于节点374处的低电压FET M3打开并且FET M1闭合)。反馈配置中的反相器390和392可以基于电平移位器388的输出端处的电压信号来维持输出信号Q的电压。
应当观察到，通过在读取周期期间在节点366处施加电压，可以容易地控制在节点366和374之间或在节点368和374之间的读取电流Iread的幅值，从而不影响NVM元件352或354的当前存储器状态(并且避免处于导电或高阻抗存储器状态时的重置事件)。这可能允许高速运行，并允许优化以下各项的机会：可变性、耐久性、主动模式期间的静态漏电、密度、与CMOS设备集成的难易，仅提供一些示例。
根据实施例，包括FET M2和电平移位器382和384的输入电路可以在由周期性电压信号G和T控制的写入周期中将符号或值存储到NVM元件352和354。在写入周期期间，用于周期性电压信号CLK的低电压可以打开传输门386以将节点374从输出电路断开。取决于输入信号D的值，电平移位器382和384将输入信号D的电压(例如，具有VDD或0.0V的电压)映射到0.7V或1.3V。在写入周期期间施加到FET M2的栅极的周期性电压信号G的低电压水平可以根据输入信号D的值将节点374处的电压设置为1.3V或0.7V，同时节点368和366之间的电压保持在特定电压(例如，Vset+Vreset或4.0V)。如果节点374在写入周期中被设置为1.3V(例如，输入信号D具有第一数据值)，则跨NVM元件354的端子施加的第一编程信号可以提供电压Vset和电流Iset以将NVM元件354置于导电或低阻抗状态，并且跨NVM元件352的端子施加的第二编程信号可以提供电压Vreset和电流Ireset以将NVM元件352置于绝缘或高阻抗状态。类似地，如果在写入周期中节点374被设置为0.7V(例如，输入信号D具有第二数据值)，则跨NVM元件354的端子施加的第三编程信号可以提供电压Vreset和电流Ireset以将NVM元件354置于绝缘或高阻抗状态，并且跨NVM元件352的端子施加的第四编程信号可以提供电压Vset和电流Iset以将NVM元件352置于导电或低阻抗状态。此外，可以控制在节点366和368处发源的电流，以在第一写入周期中提供跨NVM元件352的电流Iset和跨NVM元件354的电流Ireset以将NVM元件352和354置于第一模式，并且在互补的第二写入周期中提供跨NVM元件352的电流Ireset和跨NVM元件354的电流Iset以将NVM元件352和354置于第二模式。
在读取或写入周期结束时，施加到节点366的周期性电压信号T可以(例如，从读取周期中的0.4V或写入周期中的Vset+Vreset)返回到0.0V。这可以允许存储在NVM元件352和354的内部电容中的电荷通过内部电阻放电，以使得NVM元件352和354为后续访问做准备，并且使得允许针对后续读取或写入周期的更快访问时间。在节点366处施加单个电压用于读取周期并且施加单个电压用于写入周期，可以避免在其它存储单元实施方案中支持用于存储器元件存取的多个电压水平的电压存取复杂度。
根据实施例，图3中的设备的特定实施方式可以是可缩放的，以将多个相似设备诸如以字节宽或字宽串行输入/输出设备内进行结合。在一个实施方式中，时钟电路380可以在多个设备之间共享，用于在写入周期中存储输入的值，并且基于如上所述的NVM元件的状态在读取周期中生成输出信号。此外，电平位移器382和384的实施例可以在输入信号D的(两个或多个)扇出(fan-out)之间共享。
在特定实施方式中，NVM元件352和354可以包括具有上面参照图1A讨论的一个或多个特性的CES或CeRAM元件，其中|Vreset|<|Vset|而|Ireset|>|Iset|。因此，在前述写入操作中的任一者中，用以将NVM元件352或354置于导电或低阻抗存储器状态的编程信号中的写入电压的幅度可以大于编程信号的写入电压的幅度，以将NVM元件352或354置于绝缘或高阻抗存储器状态。此外，将NVM元件352或354置于导电或低阻抗存储器状态的编程信号中的写入电流的幅度可以小于编程信号的写入电流的幅度，以将NVM元件352或354置于绝缘或高阻抗存储器状态。
在写入周期中将NVM元件(例如，NVM元件352或354)置于特定存储器状态之后，可以在读取周期中跨NVM元件的端子施加第三电压(例如，Vread)，以检测NVM元件的当前存储器状态。在读取操作期间施加第三电压的同时，可以将第一端子和端子之间的电流限制为小于第一电流的幅度(例如，|Iread|<|Ireset|)以维持NVM元件的当前存储器状态。
贯穿说明书对一个实施方式、实施方式、一个实施例、实施例和类似表述的提及意指结合具体实施方式和/或实施例描述的特定特征、结构和/或特性被包括在要求保护的主题的至少一个实施方式和/或实施例中。因此，例如这种短语在整个说明书中的各个地方的出现不一定意在指示相同的实施方式或所描述的任何一个特定实施方式。此外，应当理解，所描述的特定特征、结构和/或特性能够以各种方式被组合在一个或多个实施方式中，并且因此例如处于意在保护的权利要求范围内。当然，总体上这些和其它问题随环境而变化。因此，描述和/或用例的特定上下文提供了关于将做出的推论的有用指导。
虽然已经说明和描述了目前被认为是示例的特征的内容，但本领域技术人员将理解，在不背离所要求保护的主题的情况下，可以做出各种其它修改，以及可以替换等同物。另外，在不脱离本文所描述的中心概念的情况下，可以做出许多修改以使特定情况适应要求保护的主题的教导。因此，意在：所要求保护的主题不限于所公开的具体示例，并且所要求保护的主题还可以包括落入所附权利要求及其等同物的范围内的所有实施例。
Claims (28)
1.一种设备，包括：
串联连接的多个非易失性存储器元件，所述多个非易失性存储器元件可操作以执行：
以第一模式存储第一符号或值，其中响应于跨第一非易失性存储器元件的第一端子和第二端子施加第一编程信号而在写入周期中将至少所述非易失性存储器元件中的第一非易失性存储器元件置于第一阻抗状态，并且响应于跨第二非易失性存储器元件的第一端子和第二端子施加第二编程信号而将至少所述非易失性存储器元件中的第二非易失性存储器元件置于第二阻抗状态；
以第二模式存储第二符号或值，其中至少所述非易失性存储器元件中的第二非易失性存储器元件处于所述第一阻抗状态，并且至少所述非易失性存储器元件中的第一非易失性存储器元件处于所述第二阻抗状态；
所述设备还包括：
输入电路，用于至少部分地基于输入信号的数据值将所述多个非易失性存储器元件置于所述第一模式或所述第二模式中；以及
输出电路，用于至少部分地基于所述多个非易失性存储器元件的当前模式来生成输出信号，并且所述输出信号的生成与所述输入信号同步。
2.如权利要求1所述的设备，其中所述输入电路包括：
导电元件，用于响应于第一周期性电压信号，将基于所述输入信号的电压施加到所述非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述非易失性存储器元件中的第二非易失性存储器元件的第一端子。
3.如权利要求2所述的设备，其中所述非易失性存储器元件中的第一非易失性存储器元件的第二端子被配置为接收第二周期性电压信号，并且所述非易失性存储器元件中的第二非易失性存储器元件的第二端子被连接到参考节点。
4.如前述权利要求中任一项所述的设备，其中所述输出电路还包括：
导电元件，用于响应于第一周期性电压信号，对所述非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述非易失性存储器元件中的第二非易失性存储器元件的第一端子处的电压进行采样，其中所述输出信号的值至少部分地基于所采样的电压。
5.如权利要求4所述的设备，其中当读取电压根据第二周期性电压信号被施加到所述非易失性存储器元件中的第一非易失性存储器元件的第二端子时，对所述非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述非易失性存储器元件中的第二非易失性存储器元件的第一端子处的电压进行采样。
6.如权利要求1所述的设备，其中所述输入电路包括导电元件，用来至少部分地基于所述数据值，在写入周期期间将电压施加到所述非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述非易失性存储器元件中的第二非易失性存储器元件的第一端子；
所述导电元件还在写入周期期间至少部分地跨所述非易失性存储器元件中的第一非易失性存储器元件的第一端子和第二端子施加所述第一编程信号，并且至少部分地跨所述非易失性存储器元件中的第二非易失性存储器元件的第一端子和第二端子施加所述第二编程信号。
7.如权利要求6所述的设备，其中所述第一编程信号包括第一电压和第一电流，其中所述第二编程信号包括第二电压和第二电流，并且其中：
所述第一电压的幅度超过所述第二电压的幅度，并且所述第二电流的幅度超过所述第一电流的幅度，以将所述设备置于所述第一模式；以及
所述第二电压的幅度超过所述第一电压的幅度，并且所述第一电流的幅度超过所述第二电流的幅度，以将所述设备置于所述第二模式。
8.如权利要求1所述的设备，其中响应于时钟信号将所述输出信号的生成与所述输入信号同步。
9.如权利要求1所述的设备，其中所述非易失性存储器元件中的第一非易失性存储器元件包括第一相关电子开关CES元件，并且所述非易失性存储器元件中的第二非易失性存储器元件包括第二CES元件。
10.如权利要求1所述的设备，其中，所述非易失性存储器元件中的第一非易失性存储器元件包括第一相关电子随机存取存储器CeRAM元件，并且所述非易失性存储器元件中的第二非易失性存储器元件包括第二CeRAM元件。
11.如权利要求1所述的设备，其中在读取周期中生成的所述输出信号的值包括在紧接在所述读取周期之前的写入周期中的输入信号的数据值。
12.一种方法，包括：
至少部分地基于输入信号的数据值，在写入周期中将串联连接的多个非易失性存储器元件置于第一模式或第二模式，其中，在所述第一模式中，至少所述非易失性存储器元件中的第一非易失性存储器元件处于第一阻抗状态，并且所述非易失性存储器元件中的第二非易失性存储器元件处于第二阻抗状态，以及其中，在所述第二模式中，至少所述非易失性存储器元件中的第一非易失性存储器元件处于所述第二阻抗状态并且所述非易失性存储器元件中的第二非易失性存储器元件处于第一阻抗状态；以及
至少部分地基于在读取周期中的所述多个非易失性存储器元件的当前模式来生成输出信号，所述读取周期与所述写入周期同步，并且还包括，在写入周期中通过以下操作将所述多个非易失性存储器元件置于所述第一模式中：
跨所述非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述第一非易失性存储器元件的第二端子施加第一编程信号，以将所述非易失性存储器元件中的第一非易失性存储器元件置于所述第一阻抗状态；以及
跨所述非易失性存储器元件中的第二非易失性存储器元件的第一和第二端子施加第二编程信号，以将所述非易失性存储器元件中的第二非易失性存储器元件置于所述第二阻抗状态。
13.如权利要求12所述的方法，其中所述第一编程信号的第一写入电压的幅度大于所述第二编程信号的第二写入电压的幅度，并且其中所述第一编程信号的第一写入电流的幅度小于所述第二编程信号的第二写入电流的幅度。
14.如权利要求12至13中任一项所述的方法，其中所述非易失性存储器元件中的第一非易失性存储器元件包括第一相关电子随机存取存储器CeRAM元件，并且所述非易失性存储器元件中的第二非易失性存储器元件包括第二CeRAM元件。
15.根据权利要求12至13中任一项所述的方法，其中所述非易失性存储器元件中的第一非易失性存储器元件包括第一相关电子开关CES元件，并且所述非易失性存储器元件中的第二非易失性存储器元件包括第二CES元件。
16.根据权利要求12所述的方法，其中所述非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述非易失性存储器元件中的第二非易失性存储器元件的第一端子在节点处连接，并且其中生成所述输出信号还包括：
维持所述非易失性存储器元件中的第一非易失性存储器元件的第二端子与所述非易失性存储器元件中的第二非易失性存储器元件的第二端子之间的设置电压。
17.如权利要求16所述的方法，其中生成所述输出信号还包括：
对所述节点处的电压进行采样；以及
至少部分地基于所采样的电压生成所述输出信号。
18.如权利要求17所述的方法，其中生成所述输出信号还包括：至少部分地基于所采样的电压来将电平移位器的输入端选择性地连接到第一电压或第二电压。
19.如权利要求12所述的方法，其中所述写入周期和读取周期交错和交替。
20.如权利要求12所述的方法，其中在读取周期中生成的所述输出信号的值是基于紧接在所述读取周期之前的写入周期中的输入信号的数据值的。
21.一种利用存储器设备的设备，所述设备包括：
串联连接的多个非易失性存储器元件，所述多个非易失性存储器元件可操作以执行：
以第一模式存储第一符号或值，或
以第二模式存储第二符号或值，所述第一模式和所述第二模式至少部分地基于所述多个非易失性存储器元件中的至少两个非易失性存储器元件的不同阻抗状态；
所述设备还包括：
输入电路，用于至少部分地基于输入信号的数据值，在写入周期中将所述多个非易失性存储器元件置于所述第一模式或所述第二模式中，其中所述输入电路包括导电元件，所述导电元件用于响应于第一周期性电压信号，将基于所述输入信号的电压施加到所述多个非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述多个非易失性存储器元件中的第二非易失性存储器元件的第一端子，其中，所述多个非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述多个非易失性存储器元件中的第二非易失性存储器元件的第一端子在节点处连接；以及
输出电路，用于至少部分地基于所述多个非易失性存储器元件的当前模式在读取周期中生成输出信号，所述读取周期根据公共时钟信号与所述写入周期同步。
22.如权利要求21所述的设备，其中所述输出电路还包括：
导电元件，用于响应于第一周期性电压信号，对所述节点处的电压进行采样，其中所述输出信号的值至少部分地基于所采样的电压。
23.如权利要求22所述的设备，其中，当读取电压根据第二周期性电压信号被施加到所述第一非易失性存储器元件的第二端子时，对所述节点处的电压进行采样。
24.如权利要求21所述的设备，其中，所述输入电路包括导电元件，用于至少部分地基于所述数据值，在所述写入周期期间将电压施加到所述多个非易失性存储器元件中的第一非易失性存储器元件的第一端子和所述多个非易失性存储器元件中的第二非易失性存储器元件的第一端子，所述导电元件还在所述写入周期期间至少部分地跨所述第一非易失性存储器元件的第一端子和所述第一非易失性存储器元件的第二端子施加第一编程信号，并且至少部分地跨所述第二非易失性存储器元件的第一端子和所述第二非易失性存储器元件的第二端子施加第二编程信号。
25.如权利要求24所述的设备，其中所述第一编程信号包括第一电压和第一电流，并且其中所述第二编程信号包括第二电压和第二电流，并且其中：
所述第一电压的幅度超过所述第二电压的幅度，并且所述第二电流的幅度超过所述第一电流的幅度，以将所述多个非易失性存储器元件置于所述第一模式；以及
所述第二电压的幅度超过所述第一电压的幅度，并且所述第一电流的幅度超过所述第二电流的幅度，以将所述多个非易失性存储器元件置于所述第二模式。
26.如权利要求21所述的设备，其中所述多个非易失性存储器元件中的第一非易失性存储器元件包括第一相关电子开关CES元件，并且所述多个非易失性存储器元件中的第二非易失性存储器元件包括第二CES元件。
27.如权利要求21所述的设备，其中在读取周期中生成的所述输出信号的值是基于紧接在所述读取周期之前的写入周期中的输入信号的数据值的。
28.如权利要求21所述的设备，其中所述写入周期和读取周期交错和交替。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/862,023 | 2015-09-22 | ||
| US14/862,023 US9548118B1 (en) | 2015-09-22 | 2015-09-22 | Method, system and device for complementary non-volatile memory device operation |
| PCT/GB2016/052941 WO2017051175A1 (en) | 2015-09-22 | 2016-09-21 | Method, system and device for complementary non-volatile memory device operation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108028065A CN108028065A (zh) | 2018-05-11 |
| CN108028065B true CN108028065B (zh) | 2022-07-05 |
Family
ID=57068147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680054944.4A Active CN108028065B (zh) | 2015-09-22 | 2016-09-21 | 用于互补非易失性存储器设备操作的方法、系统和设备 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US9548118B1 (zh) |
| CN (1) | CN108028065B (zh) |
| TW (1) | TWI713585B (zh) |
| WO (1) | WO2017051175A1 (zh) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9558819B1 (en) | 2015-08-13 | 2017-01-31 | Arm Ltd. | Method, system and device for non-volatile memory device operation |
| US9755146B2 (en) | 2015-09-10 | 2017-09-05 | ARM, Ltd. | Asymmetric correlated electron switch operation |
| US9548118B1 (en) * | 2015-09-22 | 2017-01-17 | Arm Ltd. | Method, system and device for complementary non-volatile memory device operation |
| US10719236B2 (en) * | 2015-11-20 | 2020-07-21 | Arm Ltd. | Memory controller with non-volatile buffer for persistent memory operations |
| US10797238B2 (en) | 2016-01-26 | 2020-10-06 | Arm Ltd. | Fabricating correlated electron material (CEM) devices |
| US9747982B1 (en) | 2016-02-22 | 2017-08-29 | Arm Ltd. | Device and method for generating random numbers |
| US10276795B2 (en) | 2016-08-15 | 2019-04-30 | Arm Ltd. | Fabrication of correlated electron material film via exposure to ultraviolet energy |
| US9978942B2 (en) | 2016-09-20 | 2018-05-22 | Arm Ltd. | Correlated electron switch structures and applications |
| US9997242B2 (en) | 2016-10-14 | 2018-06-12 | Arm Ltd. | Method, system and device for non-volatile memory device state detection |
| US9990992B2 (en) * | 2016-10-25 | 2018-06-05 | Arm Ltd. | Method, system and device for non-volatile memory device operation |
| US9899083B1 (en) | 2016-11-01 | 2018-02-20 | Arm Ltd. | Method, system and device for non-volatile memory device operation with low power high speed and high density |
| US9947402B1 (en) * | 2017-02-27 | 2018-04-17 | Arm Ltd. | Method, system and device for non-volatile memory device operation |
| US10922608B2 (en) * | 2017-03-08 | 2021-02-16 | Arm Ltd | Spiking neural network |
| US10002669B1 (en) | 2017-05-10 | 2018-06-19 | Arm Ltd. | Method, system and device for correlated electron switch (CES) device operation |
| US10340453B2 (en) * | 2017-05-31 | 2019-07-02 | Arm Ltd. | Forming and operating memory devices that utilize correlated electron material (CEM) |
| US10211398B2 (en) | 2017-07-03 | 2019-02-19 | Arm Ltd. | Method for the manufacture of a correlated electron material device |
| GB2567215B (en) * | 2017-10-06 | 2020-04-01 | Advanced Risc Mach Ltd | Reconfigurable circuit architecture |
| US10714175B2 (en) | 2017-10-10 | 2020-07-14 | ARM, Ltd. | Method, system and device for testing correlated electron switch (CES) devices |
| US10229731B1 (en) | 2017-10-11 | 2019-03-12 | Arm Ltd. | Method, system and circuit for staggered boost injection |
| US11137919B2 (en) | 2017-10-30 | 2021-10-05 | Arm Ltd. | Initialisation of a storage device |
| US11636316B2 (en) | 2018-01-31 | 2023-04-25 | Cerfe Labs, Inc. | Correlated electron switch elements for brain-based computing |
| US10224099B1 (en) * | 2018-02-06 | 2019-03-05 | Arm Ltd. | Method, system and device for error correction in reading memory devices |
| US10580489B2 (en) | 2018-04-23 | 2020-03-03 | Arm Ltd. | Method, system and device for complementary impedance states in memory bitcells |
| US10741246B2 (en) | 2018-04-23 | 2020-08-11 | Arm Limited | Method, system and device for integration of volatile and non-volatile memory bitcells |
| US10971229B2 (en) | 2018-04-23 | 2021-04-06 | Arm Limited | Method, system and device for integration of volatile and non-volatile memory bitcells |
| US10607659B2 (en) | 2018-04-23 | 2020-03-31 | Arm Limited | Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array |
| US11011227B2 (en) | 2018-06-15 | 2021-05-18 | Arm Ltd. | Method, system and device for non-volatile memory device operation |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080093542A (ko) * | 2007-04-17 | 2008-10-22 | 주식회사 하이닉스반도체 | 초기화 신호 발생 회로 |
| CN101345527A (zh) * | 2008-07-09 | 2009-01-14 | 清华大学 | 一种基于CeRAM单元的数模变换器 |
| CN101681911A (zh) * | 2006-11-08 | 2010-03-24 | 思美公司 | 关联电子存储器 |
| CN102282623A (zh) * | 2009-01-15 | 2011-12-14 | 阿尔特拉公司 | 包括具有相变存储器件的分压器的非易失存储器电路 |
| CN102341863A (zh) * | 2009-03-06 | 2012-02-01 | 国际商业机器公司 | 使用相变器件的三元内容可寻址存储器 |
| CN103081020A (zh) * | 2010-08-03 | 2013-05-01 | 高通股份有限公司 | 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 |
| WO2013187193A1 (ja) * | 2012-06-11 | 2013-12-19 | 日本電気株式会社 | 不揮発性論理ゲート素子 |
| US8816719B2 (en) * | 2012-04-26 | 2014-08-26 | Symetrix Corporation | Re-programmable antifuse FPGA utilizing resistive CeRAM elements |
| WO2014158149A1 (en) * | 2013-03-27 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Non-volatile memory based synchronous logic |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298640B2 (en) | 2004-05-03 | 2007-11-20 | Symetrix Corporation | 1T1R resistive memory array with chained structure |
| US7639523B2 (en) | 2006-11-08 | 2009-12-29 | Symetrix Corporation | Stabilized resistive switching memory |
| US7872900B2 (en) | 2006-11-08 | 2011-01-18 | Symetrix Corporation | Correlated electron memory |
| US7778063B2 (en) | 2006-11-08 | 2010-08-17 | Symetrix Corporation | Non-volatile resistance switching memories and methods of making same |
| US20080107801A1 (en) * | 2006-11-08 | 2008-05-08 | Symetrix Corporation | Method of making a variable resistance memory |
| JP5100530B2 (ja) | 2008-06-23 | 2012-12-19 | 株式会社東芝 | 抵抗変化型メモリ |
| CN102077297A (zh) * | 2009-05-14 | 2011-05-25 | 松下电器产业株式会社 | 非易失性存储装置和向非易失性存储装置写入数据的方法 |
| JP5092001B2 (ja) | 2010-09-29 | 2012-12-05 | 株式会社東芝 | 半導体集積回路 |
| JP2012203944A (ja) | 2011-03-24 | 2012-10-22 | Toshiba Corp | 抵抗変化型メモリ |
| US8754671B2 (en) | 2011-07-29 | 2014-06-17 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| US8674724B2 (en) | 2011-07-29 | 2014-03-18 | Crossbar, Inc. | Field programmable gate array utilizing two-terminal non-volatile memory |
| JP5908375B2 (ja) * | 2012-08-30 | 2016-04-26 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US9230641B2 (en) | 2013-03-15 | 2016-01-05 | Rambus Inc. | Fast read speed memory device |
| US9704576B2 (en) | 2014-02-28 | 2017-07-11 | Rambus Inc. | Complementary RRAM applications for logic and ternary content addressable memory (TCAM) |
| US9318158B2 (en) | 2014-05-27 | 2016-04-19 | Freescale Semiconductor, Inc. | Non-volatile memory using bi-directional resistive elements |
| US20160055906A1 (en) * | 2014-08-19 | 2016-02-25 | Winbond Electronics Corp. | Operation method of resistive random access memory cell |
| US9589636B1 (en) | 2015-09-22 | 2017-03-07 | Arm Ltd. | Method, system and device for complementary non-volatile memory device operation |
| US9548118B1 (en) * | 2015-09-22 | 2017-01-17 | Arm Ltd. | Method, system and device for complementary non-volatile memory device operation |
-
2015
- 2015-09-22 US US14/862,023 patent/US9548118B1/en active Active
-
2016
- 2016-09-21 WO PCT/GB2016/052941 patent/WO2017051175A1/en active Application Filing
- 2016-09-21 CN CN201680054944.4A patent/CN108028065B/zh active Active
- 2016-09-21 TW TW105130406A patent/TWI713585B/zh active
- 2016-12-21 US US15/387,061 patent/US10008263B2/en active Active
-
2018
- 2018-05-25 US US15/989,879 patent/US10276238B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101681911A (zh) * | 2006-11-08 | 2010-03-24 | 思美公司 | 关联电子存储器 |
| KR20080093542A (ko) * | 2007-04-17 | 2008-10-22 | 주식회사 하이닉스반도체 | 초기화 신호 발생 회로 |
| CN101345527A (zh) * | 2008-07-09 | 2009-01-14 | 清华大学 | 一种基于CeRAM单元的数模变换器 |
| CN102282623A (zh) * | 2009-01-15 | 2011-12-14 | 阿尔特拉公司 | 包括具有相变存储器件的分压器的非易失存储器电路 |
| CN102341863A (zh) * | 2009-03-06 | 2012-02-01 | 国际商业机器公司 | 使用相变器件的三元内容可寻址存储器 |
| CN103081020A (zh) * | 2010-08-03 | 2013-05-01 | 高通股份有限公司 | 在具有第一磁性隧道结及第二磁性隧道结的位单元处产生不可逆状态 |
| US8816719B2 (en) * | 2012-04-26 | 2014-08-26 | Symetrix Corporation | Re-programmable antifuse FPGA utilizing resistive CeRAM elements |
| WO2013187193A1 (ja) * | 2012-06-11 | 2013-12-19 | 日本電気株式会社 | 不揮発性論理ゲート素子 |
| WO2014158149A1 (en) * | 2013-03-27 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Non-volatile memory based synchronous logic |
Non-Patent Citations (1)
| Title |
|---|
| Memristor Logic Operation Gate With Share Contact RRAM Cell;Wen Chao Shen 等;《IEEE Electron Device Letters》;20111013;1650-1652 * |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2017051175A1 (en) | 2017-03-30 |
| US20170103809A1 (en) | 2017-04-13 |
| US20180277211A1 (en) | 2018-09-27 |
| TWI713585B (zh) | 2020-12-21 |
| CN108028065A (zh) | 2018-05-11 |
| US10008263B2 (en) | 2018-06-26 |
| TW201719659A (zh) | 2017-06-01 |
| US10276238B2 (en) | 2019-04-30 |
| US9548118B1 (en) | 2017-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108028065B (zh) | 用于互补非易失性存储器设备操作的方法、系统和设备 | |
| CN108028064B (zh) | 用于互补非易失性存储器设备操作的方法、系统和设备 | |
| US10504593B2 (en) | Method, system and device for non-volatile memory device operation with low power, high speed and high density | |
| TWI711041B (zh) | 記憶體寫入驅動器、方法及系統 | |
| CN108604459B (zh) | 用于可配置的阻抗阵列的电路和方法 | |
| CN110612573B (zh) | 用于相关电子开关（ces）器件操作的方法、系统和设备 | |
| CN109791789B (zh) | 用于非易失性存储器设备操作的方法、系统和设备 | |
| CN109716437B (zh) | 用于非易失性存储器设备操作的方法、系统和设备 | |
| US9972388B2 (en) | Method, system and device for power-up operation | |
| JP7472041B2 (ja) | メモリビットセルの動作のための方法、システムおよびデバイス | |
| TWI772530B (zh) | 用於測試關聯電子開關(ces)設備的方法、系統及設備 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |