CN109716437B - 用于非易失性存储器设备操作的方法、系统和设备 - Google Patents

用于非易失性存储器设备操作的方法、系统和设备 Download PDF

Info

Publication number
CN109716437B
CN109716437B CN201780057593.7A CN201780057593A CN109716437B CN 109716437 B CN109716437 B CN 109716437B CN 201780057593 A CN201780057593 A CN 201780057593A CN 109716437 B CN109716437 B CN 109716437B
Authority
CN
China
Prior art keywords
volatile memory
memory element
current
bit line
read operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780057593.7A
Other languages
English (en)
Other versions
CN109716437A (zh
Inventor
阿齐兹·詹尼丁·巴夫纳加瓦拉
皮尤什·阿加瓦尔
阿克舍·库马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
ARM Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ARM Ltd filed Critical ARM Ltd
Publication of CN109716437A publication Critical patent/CN109716437A/zh
Application granted granted Critical
Publication of CN109716437B publication Critical patent/CN109716437B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本技术总体涉及用于非易失性存储器设备的操作的方法、系统和设备，由此在一个实施例中，相关电子开关(CES)设备可以在写操作中被置于多个存储器状态中的任何一个中，并且由此在读操作期间限制非易失性存储器设备的端子之间的电流可以使得能够使用更高的电压以获得更高的实现增益。

Description

用于非易失性存储器设备操作的方法、系统和设备
技术领域
本技术总体涉及利用存储器设备。
背景技术
非易失性存储器是一类存储器，其中存储器单元或元件在提供给该器件的电力移除之后不会丢失其状态。例如，最早的计算机存储器(其由可以在两个方向上磁化的铁氧体环制成)是非易失性的。随着半导体技术发展到更高水平的小型化，铁氧体器件被放弃用于更常见的易失性存储器，例如DRAM(动态随机存取存储器)和SRAM(静态RAM)。
一种类型的非易失性存储器(电可擦除可编程只读存储器(EEPROM)设备)具有大单元区域并且可能需要晶体管栅极上的大电压(例如，12.0至21.0伏特)来进行写入或擦除。而且，擦除或写入时间通常为数十微秒的量级。EEPROM的一个限制因素是有限的擦除/写入周期数不能略微超过600,000次-或在大约105-106的量级。半导体工业通过对存储器阵列进行扇区化(通过这种方式使得在被称为闪存设备的“EEPROM”中可以一次擦除“页”(例如，子阵列))来消除了对EEPROM和非易失性晶体管之间的传输门(pass-gate)开关晶体管的需求。在闪存设备中，为了速度和更高的位密度，牺牲了保持随机存取(擦除/写入单个位)的能力。
最近，FeRAM(铁电RAM)已经提供了低功率、相对高的写/读速度、以及超过100亿次的读/写周期的耐久性。类似地，磁存储器(MRAM)提供了高写/读速度和耐久性，但具有高成本和高功耗。这些技术例如都没有达到闪存设备的密度。因此，闪存仍为非易失性存储器的选择。然而，人们普遍认为闪存技术可能不容易在65纳米(nm)以下扩展；因此，正在积极地寻求能够缩放到更小尺寸的新的非易失性存储设备。
考虑用于替换闪存设备的技术包括基于某些材料的存储器，所述材料表现出与材料相位变化(其至少部分地由晶体结构中原子的长程排序确定)相关的电阻变化。在称为相变存储器(PCM/PCRAM)设备的一种类型的可变电阻存储器中，当存储器元件短暂熔化然后冷却到导电结晶状态或非导电非晶态时，发生电阻变化。典型的材料可以变化并且可以包括GeSbTe，其中Sb和Te可以交换为周期表上相同或相似特性的其他元素。然而，这些基于电阻的存储器尚未证明在商业上有用，因为它们在导电和绝缘状态之间的转变取决于物理结构现象(例如，在高达600℃下熔化)并返回到对于许多应用中有用的存储器而言不能充分控制的固态。
另一种可变电阻存储器类别包括响应于初始高“形成”电压和电流以激活可变电阻功能的材料。这些材料可包括，例如，PrxCayMnzOε，其中x、y、z和ε具有不同的化学计量；过渡金属氧化物(TMO)，如CuO、CoO、VOx、NiO、TiO2、Ta2O5；和一些钙钛矿，如Cr；SrTiO3。这些存储器类型中的一些存在并落入电阻性RAM(ReRAM)或导电桥RAMS(CBRAM)分类中，以将它们与硫族化物类存储器进行区分。据推测，这些RAM中的电阻切换至少部分是由于通过电铸工艺形成连接顶部和底部导电端子的窄导电路径或细丝，尽管这种导电细丝的存在仍然是争议。由于ReRAM/CBRAM的操作可能与温度有很大关系，因此ReRAM/CBRAM中的电阻切换机制也可能高度依赖于温度。另外，由于细丝的形成和移动是随机的，这些系统可以随机地操作。其他类型的ReRAM/CBRAM也可能表现出不稳定的特性。此外，ReRAM/CBRAM中的电阻切换往往会在许多存储周期后趋于疲劳。也就是说，在存储器状态多次改变之后，导电状态和绝缘状态之间的电阻差异可能显着改变。在商业存储器设备中，这种改变可能使存储器超出规范并使其不可用。
考虑到形成随时间和温度稳定的薄膜电阻切换材料的固有困难，可行的电阻切换存储器仍然是一个挑战。此外，由于高电流、电铸，在合理的温度和电压范围内没有可测量的存储器读或写窗口，以及诸如随机行为的许多其他问题，迄今为止开发的所有电阻切换机构已经固有地不适合于存储器。因此，本领域仍然需要具有低功率、高速度、高密度和稳定性的确定性的非易失性存储器，并且特别地，这种存储器可扩展到远低于65纳米(nm)的特征尺寸。
附图说明
在说明书的结论部分中特别指出并清楚地要求保护所要求保护的主题。然而，关于操作的组织和/或方法以及其目的、特征和/或优点，如果结合附图阅读，通过参考以下详细描述可以最好地理解，其中：
图1A示出了根据实施例的CES设备的电流密度与电压的曲线图；
图1B是根据实施例的CES设备的等效电路的示意图；
图2A是示出根据实施例的在读操作中施加到CES设备的端子的可能电压的曲线图；
图2B是示出根据实施例的在读操作期间CES设备中的电流的曲线图；
图3是根据实施例的包括感测放大器的电路的示意图；
图4至图7是根据实施例的可以在感测放大器中实现的电路的示意图；以及
图8和图9是示出根据特定实施例在CES设备上执行的读和写操作的曲线图。
具体实施方式
在以下对附图的详细描述中参考了附图，附图形成了本发明的一部分，其中相同的附图标记可以表示相同和/或类似的相同部分。应当理解，例如为了说明的简单和/或清楚，附图不一定按比例绘制。例如，一些实施例的尺寸可能相对于其他实施例被夸大。此外，应该理解，可以使用其他实施例。此外，在不脱离所要求保护的主题的情况下，可以进行结构和/或其他改变。本说明书中对“要求保护的主题”的引用是指旨在由一个或多个权利要求或其任何部分涵盖的主题，并且不一定旨在表示完整的权利要求集、对权利要求集的特定组合(例如，方法权利要求，装置权利要求等)或特定权利要求。还应注意，例如，诸如上、下、顶部、底部等的方向和/或参考可用于促进对附图的讨论，并且不旨在限制所要求保护的主题的应用。因此，以下详细描述不应被视为限制所要求保护的主题和/或等同物。
本公开的特定实施例结合了相关电子材料(CEM)以形成相关电子开关(CES)。在本上下文中，CES可能表现出由电子相关而不是固态结构相变(例如，相变存储器(PCM)设备中的晶体/非晶体或电阻性RAM设备中的细丝形成和传导，如以上所讨论的)引起的突变导体/绝缘体转变。与熔化/凝固或细丝形成相比，CES中的突变导体/绝缘体转变可响应于量子力学现象。在CEM存储器设备中的导电和绝缘状态之间的这种量子力学转变可以在若干方面中的任意方面中得到理解。
可以根据莫特(Mott)转变来理解CES在绝缘状态和导电状态之间的量子力学转变。在莫特转变中，如果发生莫特转变条件，则材料可以从绝缘状态切换到导电状态。标准可以由条件(nC)1/3a＝0.26)定义，其中nC是电子浓度，“a”是玻尔半径。如果达到了临界载流子浓度使得满足莫特标准，则可能发生莫特转变并且状态可以从高电阻/电容变为低电阻/电容。
可以通过电子的局域化(localization)来控制莫特转变。当载流子被局域化时，电子之间强烈的库仑相互作用将材料的能带分裂，形成绝缘体。如果电子不再被局域化，弱的库仑相互作用可能主导频能带分裂，留下金属(导电)带。这有时被解释为“拥挤的电梯”现象。虽然电梯中只有少数人，但人们可以轻松地四处走动，这类似于导电状态。另一方面，当电梯达到一定浓度的人时，乘客不能再移动，这类似于绝缘状态。然而，应该理解，提供用于说明性目的的该经典解释，如量子现象的所有经典解释，仅仅是不完全的类比，并且所要求保护的主题不限于此方面。
在本发明的实施例的特定实现方式中，电阻性切换集成电路存储器可包括：电阻性切换存储器单元，其包括CES设备；写电路，用于根据提供给存储器单元的信号将电阻性切换存储器单元置于第一电阻状态或第二电阻状态，其中，CES在第二电阻状态下的电阻高于CES在第一电阻状态下的电阻；读电路，用于感测存储器单元的状态，并提供与所感测到的存储器单元的状态相对应的电信号。CES在第二存储器单元状态中的电阻可以是在第二存储器单元状态中的电阻的100倍以上。在特定实现方式中，CES设备可响应于CES设备的大部分体积中的Mott转变而切换电阻状态。CES设备可包括选自铝、镉、铬、钴、铜、金、铁、锰、汞、钼、镍、钯、铼、钌、银、锡、钛、钒和锌(其可以与诸如氧或其他类型的配体的阳离子相链)或其组合的群组的材料。
在特定实施例中，CES设备可形成为“CEM随机存取存储器(CeRAM)”设备。在此上下文中，CeRAM设备包括如下材料，其可以至少部分地基于至少一部分材料利用量子力学莫特转变而在导电状态和绝缘状态之间的转变，在多个预定的可检测存储器状态之间转变。在此上下文中，“存储器状态”表示存储器设备的可检测状态，其指示值、符号、参数或条件，仅用于提供一些示例。在一个特定实现方式中，如下所述，可以至少部分地基于在“读操作”中在存储器设备的端子上检测到的信号来检测存储器设备的存储器状态。在另一特定实现方式中，如下文所描述，可通过在“写操作”中在存储器设备的端子间施加一个或多个信号来将存储器设备置于表示或存储特定值、符号或参数的特定存储器状态。
在特定实现方式中，CES元件可包含夹在导电端子之间的材料。通过在端子之间施加特定的电压和电流，该材料可以在上述导电和绝缘存储器状态之间转变。如下面的特定示例实现方式中所讨论的，CES元件的夹在导电端子之间的材料可以通过在具有电压Vreset和电流Ireset的端子间施加第一编程信号而被置于绝缘或高阻抗存储器状态，或者通过在具有电压Vset和电流Iset的端子间施加第二编程信号而被置于导电或低阻抗存储器状态。在这种情况下，应该理解，诸如“导电或低阻抗”存储器状态和“绝缘或高阻抗”存储器状态的术语是相对术语，并不特定于阻抗或电导的任何特定量或值。例如，当存储器设备处于被称为绝缘或高阻抗存储器状态的第一存储器状态时，在一个实施例中该存储器设备比该存储器设备处于被称为导电或低阻抗存储器状态的第二存储器状态中的导电性更低(或更具绝缘性)。
在特定实现方式中，CeRAM存储器单元可包括在半导体上形成的金属/CEM/金属(M/CEM/M)叠层。例如，这种M/CEM/M叠层可以形成在二极管上。在示例实现方式中，这种二极管可以选自结型二极管和肖特基二极管构成的组。在本上下文中，应该理解“金属”是指导体，即任何像金属一样起作用的材料，包括例如多晶硅或掺杂半导体。
图1A示出了根据实施例的电流密度相对于CES设备的端子(未示出)间的电压的曲线图。至少部分地基于施加到CES设备的端子的电压(例如，在写操作中)，可以将CES置于导电状态或绝缘状态。例如，施加电压Vset和电流密度Jset可以将CES设备置于导电存储器状态，并且施加电压Vreset和电流密度Jreset可以将CES设备置于绝缘存储器状态。在将CES设备置于绝缘状态或导电存储器状态之后，可以通过施加电压Vread(例如，在读操作中)并且检测CES设备的端子处的电流或电流密度来检测CES设备的特定状态。
根据实施例，图1A的CES设备可以包括：任何TMO，例如钙钛矿、莫特绝缘体、电荷交换绝缘体和安德森无序绝缘体。在特定实现方式中，CES设备可由切换材料形成，例如氧化镍、氧化钴、氧化铁、氧化钇和钙钛矿(例如Cr掺杂的钛酸锶、钛酸镧)、和锰酸盐族(包括钙锰基团和镧锰基团)，只是提供几个例子。特别地，掺入具有不完全d和f轨道壳的元素的氧化物可以表现出足够的电阻性切换特性以用于CES设备。在实施例中，可以在没有电铸的情况下制备CES设备。其他实现方式可以使用其他过渡金属化合物而不背离所要求保护的主题。例如，{M(chxn)2Br}Br2，其中M可以包含Pt、Pd或Ni，并且chxn包含1R,2R-环己烷二胺，并且可以使用其他这样的金属络合物而不背离所要求保护的主题。
图1A的CES设备可以包括作为TMO金属氧化物可变电阻材料的材料，但是应该理解，这些仅是示例性的，并不旨在限制所要求保护的主题。特定实现方式也可采用其他可变电阻材料。公开了氧化镍NiO作为一种特定的TMO。本文讨论的NiO材料可以掺杂有外在配体，这可以稳定可变电阻特性。特别地，本文公开的NiO可变电阻材料可包括含碳配体，其可由NiO(Cx)表示。这里，本领域技术人员可以简单地通过平衡化合价来确定针对任何特定的含碳配体以及含碳配体与NiO的任何特定组合的x值。在另一个具体示例中，掺杂有外部配体的NiO可以表示为NiO(Lx)，其中Lx是配体元素或化合物，x表示一个NiO单元的配体单元数。本领域技术人员可以简单地通过平衡化合价来确定任何特定配体以及配体与NiO或任何其他过渡金属的任何特定组合的x值。
如果施加足够的偏压(例如，超过能带分裂电势)并且满足上述莫特条件(注入的电子空穴＝切换区域中的电子)，则CES设备可以通过莫特转变快速地从导电状态切换到绝缘体状态。这可以发生在图1A中的曲线的点108处。此时，电子不再被屏蔽并变得局域化。这种相关性可能导致强电子-电子相互作用势，其将能带分裂以形成绝缘体。当CES设备仍处于绝缘状态时，电流可能通过电子空穴的传输产生。如果在CES的端子间施加足够的偏压，则可以在金属-绝缘体-金属(MIM)设备的势垒上方将电子注入到MIM二极管中。如果已注入足够的电子并且在端子间施加足够的电势以将CES设备置于设定状态，则电子的增加可以屏蔽电子并去除电子的局域化，这可能使形成金属的能带分裂电位崩溃。
根据实施例，CES设备中的电流可以通过外部施加的“顺应性(compliance)”条件来控制，该“顺应性”条件是至少部分地基于在写操作期间限制的外部电流确定的，用于将CES设备置于导电状态。该外部施加的顺应电流还可以为随后的用于将CES置于绝缘状态的重置操作设置电流密度的条件。如图1A的特定实现方式中所示，在写操作期间在点116处施加的用于将CES设备置于导电状态的电流密度Jcomp可以确定用于在随后的写操作中将CES设备置于绝缘状态的顺应性条件。如图所示，随后可以通过在点108处的电压Vreset处施加电流密度Jreset≥Jcomp来将CES设备置于绝缘状态，其中Jcomp在外部施加。
因此，顺应性条件可以确定CES设备中将被用于莫特转变的空穴所“捕获”的电子的数量。换句话说，在写操作中施加的用于将CES设备置于导电存储器状态的电流可以确定要注入CES设备的用于随后将CES设备转变为绝缘存储器状态的空穴的数量。
如上所述，重置条件可以响应于点108处的莫特转变而发生。如上所述，这种莫特转变可以在CES设备中的条件(即电子浓度n等于电子空穴浓度p)下发生。这种情况可以根据表达式(1)建模如下：
Figure BDA0001999502890000071
Figure BDA0001999502890000072
Figure BDA0001999502890000081
其中：
λTF是Thomas Fermi(托马斯-费米)屏蔽长度；并且
C是常数。
根据实施例，图1A中所示的曲线图的区域104中的电流或电流密度可以响应于因施加在CES设备的端子间的电压信号所导致的空穴注入而存在。这里，当在CES设备的端子间施加临界电压VMI时，空穴的注入可满足从导电状态到绝缘状态转变的莫特转变标准。这可以根据表达式(2)建模如下：
Figure BDA0001999502890000082
其中Q(VMI)是带电注入(空穴或电子)并且是施加电压的函数。
注入电子空穴以实现莫特转变可以发生在能带之间并且响应于临界电压VMI和临界电流IMI而发生。根据表达式(1)通过将电子浓度n等于电荷浓度来通过在表达式(2)中由IMI注入的空穴引起莫特转变，这种临界电压VMI对托马斯-费米屏蔽长度λTF的依赖性可以根据表达式(3)建模如下：
Figure BDA0001999502890000083
其中：
ACeRam是CES元素的横截面区域；和
Jreset(VMI)是通过CES元件的电流密度，其在临界电压VMI下施加到CES元件以将CES元件置于绝缘状态。
根据实施例，可以通过注入足够数量的电子以满足莫特转变标准来将CES元件置于导电存储器状态(例如，通过从绝缘存储器状态转变)。
在将CES元件转变为导电存储器状态时，由于已经注入了足够的电子并且CES设备的端子间的电势克服了临界切换电势(例如，Vset)，所以注入的电子开始屏蔽并且解除双重占据电子的局域化，从而反转不成比例的反应并关闭带隙。用于在允许转变到导电存储器状态的临界电压VIM下将CES转变到导电存储器状态的电流密度Jset(VIM)可以根据表达式(4)表示如下：
Figure BDA0001999502890000091
Q(VIM)＝qn(VIM)
Figure BDA0001999502890000092
Figure BDA0001999502890000093
其中：
aB是玻尔半径。
根据实施例，用于在读操作中检测CES设备的存储器状态的“读取窗口”102可以被设置为图1A的曲线图的部分106(此时CES设备处于绝缘状态)与图1A的曲线图的部分104(此时CES设备在读电压Vread下处于导通状态)之间的差。在特定实现方式中，读取窗口102可用于确定构成CES设备的材料的托马斯-费米屏蔽长度λTF。例如，在电压Vreset下，电流密度Jreset和Jset可以根据表达式(5)与如下相关：
Figure BDA0001999502890000094
在另一实施例中，用于在写操作中将CES设备置于绝缘或导电存储器状态的“写入窗口”110可被设置为Vreset(在Jreset处)与Vset(在Jset处)之间的差。建立|Vset|>|Vreset|使得能够在导电和绝缘状态之间切换。Vreset可以近似处于由相关引起的能带分裂电势，并且Vset可以是能带分裂电势的大约两倍。在特定实现方式中，写入窗口110的大小可至少部分地由CES设备的材料和掺杂来确定。
在CES设备中从高电阻/电容到低电阻/电容的转变可以由CES设备的单一阻抗表示。图1B描绘了示例可变阻抗器设备(诸如CES设备，例如可变阻抗器设备124)的等效电路的示意图。如上所述，可变阻抗器设备124可包括可变电阻和可变电容两者的特性。例如，在实施例中，用于可变阻抗器设备的等效电路可以在导电端子122/130之间包括可变电阻器，例如与可变电容器(例如可变电容器128)并联的可变电阻器126。当然，尽管图1B中描绘了可变电阻器126和可变电容器128包括分立元件，可变阻抗器设备(例如可变阻抗器设备124)可包括基本上同质的CEM，其中CEM包括可变电容和可变电阻的特性。下面的表1描绘了示例可变阻抗器设备(例如可变阻抗器设备100)的示例真值表。
电阻 电容 阻抗
R高(V施加) C高(V施加) Z高(V施加)
R低(V施加) C低(V施加)～0 Z低(V施加)
表1
图2A是根据实施例可在读操作中在CES设备的端子间施加的可能电压的曲线图。如图所示，重置电压Vreset可以约为0.6V。如果读电压Vread等于或低于0.3V，则感测放大器在读操作中可能不会接收到足以检测CES设备的阻抗状态的电流。另一方面，在读操作中将读电压Vread增加到高于Vreset的值可能引发无意将阻抗状态改变到高阻抗或绝缘状态。
图2B是根据实施例的在读操作期间CES设备中的电流的曲线图。电流Inoise_max中的噪声分量水平可取决于金属氧化物半导体(MOS)工艺可变性。Iread_min(最小读电流)和Iread_max(最大读电流)之间的范围中的读电流可以取决于从相关电子材料形成CES的工艺中的可变性。在下面讨论的特定实现方式中，感测放大器可以基于CES设备中的电流是高于还是低于参考电流Iref来检测CES设备的阻抗。在读操作中CES设备中的一部分电流可归因于噪声。这样，参考电流Iref应该足够高，以便能够在存在噪声的情况下准确检测CES设备的状态。
图3是根据实施例的存储器电路的示意图。位单元电路300可以包括一个或多个存储器元件(例如，非易失性存储器元件)，该一个或多个存储器元件包括CES设备。在此上下文中，这里提到的“位单元”或“位单元电路”包括能够将值、符号或参数表示为状态的电路或电路的一部分。例如，位单元可以包括一个或多个存储器设备，其能够将值、符号或参数表示为存储器设备的存储器状态。在特定实现方式中，位单元可将值、符号或参数表示为单个位或多个位。
根据实施例，图3中的位单元电路300可以包括：具有与上面结合图1A和图1B所讨论的CES设备类似的性能的存储器元件。在此上下文中，“位线”包括在写操作期间可连接到存储器元件的至少一个端子以发送改变存储器元件的存储器状态的编程信号或者在读操作期间发送指示存储器元件的当前存储状态的信号的导体。耦合到CES元件352的第一端子的这种位线354在图3中作为非限制性示例示出。响应于FET M3的栅极上的字线电压，CES元件352的第二端子可以通过FET M3耦合到源电压VS。感测放大器303可以提供外围读电路，以在读操作中基于来自位线BL通过晶体管M2的电流或电压的大小来检测位单元300中的CES元件352的存储状态。写驱动器电路304可以包括CMOS传输门356和357，在写操作中可以根据特定写操作是重置操作(例如，用于将CES元件352置于绝缘或高阻抗状态)还是设置操作(例如，用于将CES元件352置于导电或低阻抗状态)来选择CMOS传输门356或357。例如，传输门356可以在重置操作中将电压源信号VRD连接到位线354(而传输门357断开)，而传输门357可以在设置操作中将电压Vset连接到位线354(而传输门356断开)。在该实施例中，驱动重置操作的电压信号VRD也可以作为外围电路供应电压施加到感测放大器303。
在此上下文中，“电压源”表示在一个或多个节点处产生处于相对于一个或多个参考节点的电压电平的电压供应信号的电路元件。在一个实现方式中，电压源可以包括用于生成预定电压电平的电路。然而，应该理解，这仅仅是电压源的示例，并且所要求保护的主题在这方面不受限制。在此上下文中，“源电压”表示一个或多个节点维持在特定电压电平。在一个特定实现方式中，源电压可包括在一个或多个参考节点(例如接地节点或相对于由电压源维持的电压供应信号处于0.0V的电压节点)处维持的电压。然而，应该理解，这仅仅是源电压的示例，并且所要求保护的主题在这方面不受限制。
图3是根据实施例的用于在读操作中检测CES 352的阻抗状态的感测放大器303的示意图。在特定实现方式中，且如上文所讨论，感测放大器303可在读操作期间限制CES中的电流密度以使得能够施加来自从电压源(未图示出)产生的电压源信号VRD的读电压(例如，Vread)，其中VRD的大小可以等于或大于在写操作中施加的用于将CES 352置于高阻抗或绝缘状态的电压(例如，Vreset)的大小。图3示出了在读操作中将所选位列354连接到感测放大器303的FET M2。然而，应该理解，这些仅仅是CES设备如何在读操作中连接到感测电路的示例，并且所要求保护的主题在这方面不受限制。
根据实施例，FET M2和传输门是可以提供导电性元件的示例结构。在此上下文中，“导电性元件”或“导电元件”包括能够允许电流在两个节点之间通过的电路元件。在特定实现方式中，导电元件可至少部分地基于特定条件来改变允许在节点之间通过的电流。下面描述的特定实现方式采用FET作为导电元件，以允许电流至少部分地基于施加到栅极端子的电压在源极和漏极端子之间通过。然而，应该理解，可以使用诸如双极晶体管、二极管、传输门、反相器、可变电阻器等的其他类型的器件作为导电元件，并且所要求保护的主题不限于此方面。在此上下文中，具有第一和第二端子的导电元件可以通过在第一和第二端子之间提供导电路径来“连接”第一和第二端子，该导电路径对于特定信号具有非常小或可忽略的阻抗。在一个特定示例实现方式中，导电元件可以至少部分地基于提供给导电元件的第三端子的信号来改变第一和第二端子之间的阻抗(例如，基于施加到的第三端子的电压或电流)。在一个实施例中，导电元件可以响应于在第三端子上提供的信号“闭合”，从而连接第一和第二端子。同样地，导电元件可以响应于在第三端子上提供的不同信号而“断开”，从而断连第一和第二端子。在一个实施例中，处于断开状态的导电元件可以通过去除或破坏电路的第一和第二部分之间的导电路径来将该电路的第一部分与该电路的第二部分隔离。在另一个实施例中，导电元件可以基于提供给第三端子的信号在断开和闭合状态之间改变第一和第二端子之间的阻抗。
根据实施例，在读操作中，可以闭合开关FET M2，从而通过将预充电电压信号PC耦合到传输门355来预充电位线BL，同时将电流限制到小于允许的最大值以抑制无意的重置操作。感测放大器303可以在读操作中基于来自位线BL的电流或电压的大小来检测位单元300中的存储器元件的存储器状态。与传输门355中的器件串联的FET M2可以在读操作期间限制CES设备352中的电流密度，如上所述。
根据实施例，感测放大器303可以在电压源信号VRD处接收供电电压，以产生具有通过FET M2的电流的读信号。显而易见的是，来自具有电压源信号VRD的电压的预充电位线的读信号可以在读操作中在CES设备两端施加电压，如Vread＝VRD-Vdrop-VS，其中Vdrop是传输门355和并联耦合的FET M2的两端的电压压降，并且例如，VS＝0.0V，VRD＝0.6V并且Vdrop＝0.4V，则Vread＝0.2V。应当理解，这些仅仅是为了说明所要求的保护的主题的特定实施例而提供的示例工作电压，并且所要求保护的主题不限于此方面。
图4至图7是根据实施例的可以在感测放大器中实现的用于在读操作中检测存储器元件(例如，CES设备、CeRAM设备或其他非易失性存储器设备)的阻抗状态的电路的示意图。例如，如图4所示，响应于施加到FET M3的栅极的信号EN的电压下降，可以通过FET M3和M4产生参考电流。该参考电流可以在FET M5和M6、FET M7和N4以及FET M8和N3中镜像化。响应于施加到FET M9和M10的栅极的信号PC的电压增加，可以将位线BL预充电到电压VRD。
根据实施例，将来自位单元的(例如，在耦合到位单元的位线上的)电流与参考电流进行比较，以确定非易失性存储元件的阻抗状态。在一个实现方式中，来自位单元的电流可以在节点处与参考电流组合。可以至少部分地基于节点处的净电荷是正还是负来检测非易失性存储元件的阻抗状态。例如，来自位单元的电流可以向节点“源供(source)”电荷，而参考电流可以从节点“吸收(sink)”电荷。在此上下文中，设备可以通过向节点提供正电流来向节点“源供”电荷。相应地，设备可以通过向节点提供负电流来“吸收”节点的电荷。在替代示例中，来自位单元的电流可以从节点“吸收”电荷，而参考电流可以向节点“源供”电荷。
随着在预充电阶段之后信号PC的电压降低，如果存储器元件处于高阻抗或绝缘状态，则耦合到存储器设备(例如，CES设备352)的位线BL可以吸收一定量的电荷。然而，如果存储器元件处于高阻抗或绝缘状态，则PFET M7可以源供这种吸收的电荷量，使得位线BL上的电流大于源供的参考电流(在FET M7和N4中镜像的电流)。这可以在反相器402的栅极端子处提供正净电流并且向反相器402的栅极提供正电压，以产生用于Vout的“0”信号值。如果存储器元件处于低阻抗或导电状态，而信号PC的电压在预充电阶段之后降低，则位单元可以吸收比由PFET M7源供的参考电流更多的电流。这可以在反相器402的栅极端子处提供负净电流并且向反相器402的栅极提供负电压，以产生用于Vout的“1”信号值。
根据实施例，FET N3和N4形成锁存电路，该锁存电路具有受位线BL上的电流大小是否大于或小于参考电流的大小影响或确定的状态。这里，如果读操作中来自位线BL的电流大小低于参考电流的大小，则FET M8可以导通或闭合，FET N4可以关断或断开，从而向反相器402的输入端子提供高信号并为Vout提供低信号。如果在读操作中来自位线BL的电流的大小高于参考电流的大小(例如，如果存储器元件处于导电或低阻抗状态)，则FET M8可以被关断或断开并且FET N4可以接通或闭合，从而向反相器402的输入端提供低信号并为Vout提供高信号。
在图5的特定实现方式中，FET M7和M8的栅极端子如图所示交叉连接。这可以允许感测放大器延长或维持输出电压Vout达更长时段或无限时段。在图6的特定实现方式中，在图4的实施例中由NFET N3和N4形成的锁存器被用PFET M16和M17形成的锁存器代替。如果在读操作中来自位线BL的电流的大小低于参考电流(由FET M16和M18镜像的电流)的大小，则FET M16可以被接通或闭合，从而向反相器402的输入端子提供高信号并为Vout提供低信号。如果在读操作中来自位线BL的电流的大小高于参考电流的大小，则FET M16可以被关断或断开，从而向反相器402的输入端子提供低信号并为Vout提供高信号。
根据实施例，为了在读操作中检测CES元件的电流阻抗状态，可以反转在CES元件的端子之间施加的读电压Vread的极性。因此，这可以反转在这种读操作中要感测的位线上的电流的极性。在图7的特定实现方式中，响应于在读操作中在CES元件的端子两端施加反极性读电压Vread的第二预充电信号PC2，可以以公共源电压VSS并以相反极性对位线BL进行预充电。
图8和图9是根据实施例的可以在读操作中施加到CES元件的端子的信号的电压和电流的曲线图。这里，区域804中的信号可以引发将CES元件置于高阻抗或绝缘状态的无意重置操作。因此，在读操作中，可能期望施加具有足够高的电压的读信号Vread，从而允许位线上有足够高的电流以在存在噪声的情况下检测CES元件的电流阻抗状态。然而，在CES元件上的读操作中还可能需要避免区域804中的CES元件中的电流和电压，使得不发生将CES元件置于高阻抗或绝缘状态的无意重置操作。
电流节流(例如，通过使用FET M2实现)可以允许施加更高电压Vread VRD，但保持更低的电流(例如，低于0.100μA)，如图8中的区域806所示以及图9中的区域810所示。在特定实施例中，图8的区域806可以指示位单元正在读操作中吸收电流的情况下的操作。图9的区域810可以指示位单元正在读操作中源供电流的操作。
在另一实施例中，多个CEM设备(例如，CES设备)中的一个或多个可以分别放置在集成电路内的第一金属化层的导电线和第二金属化层的导电线的一个或多个交叉点处。在实施例中，一个或多个存取设备可以放置在第一金属化层的导电线和第二金属化层的导电线的交叉点中的相应一个或多个交叉点处，其中在实施例中，存取设备可以与相应的CEM设备配对。在另一实施例中，CEM设备可以形成在结合有本文所述的通过相同或不同方法形成的导电元件的设备中。在示例实现方式中，CEM设备可以形成在结合有使用不同和/或互补工艺技术(诸如互补金属氧化物半导体(CMOS)技术)的导电元件的设备中。
在前面的描述中，在特定的使用环境中，例如正在讨论有形组件(和/或类似地，有形材料)的情况中，在“上”和“上方”之间存在区别。作为示例，在基板“上”沉积物质是指涉及直接物理和有形接触的沉积而在沉积的物质和基板之间没有中间体，例如中间物质(例如，在介入工艺操作期间形成的中间物质)；然而，在基板“上方”沉积虽然被理解为潜在地包括在基板“上”沉积(因为“在…上”也可以准确地描述为“在...上方”)，但应理解其包括在所沉积的物质和基板之间存在一个或多个中间体的情况，例如，一种或多种中间物质，使得所沉积的物质不一定与基板直接物理和有形接触。
在适当的特定使用环境(例如在其中讨论有形材料和/或有形组件的情况中)中在“下”和“下方”之间进行类似的区分。虽然在这种特定的使用环境中“下”意图必然意味着物理和有形接触(类似于刚刚描述的“上”)，“下方”可能包括直接物理和有形接触的情况，但不一定意味着直接的物理和有形接触，例如如果存在一种或多种中间体，例如一种或多种中间物质。因此，“在…上”应理解为“紧在...上方”，“在...下方”应理解为“紧在…下方”。
同样应理解，诸如“在...之上”和“在......之下”的术语以与前面提到的术语“向上”、“向下”、“顶部”、“底部”等类似的方式理解。这些术语可用于促进讨论，但不旨在必然限制所要求保护的主题的范围。例如，术语“在...之上”作为示例并不意味着声明范围仅限于实施例正面朝上的情况，诸如与例如倒置的实施例相比。作为一个例子，示例包括倒装芯片，其中，例如，在不同时间(例如，在制造期间)的取向可能不一定对应于最终产品的取向。因此，如果作为示例的对象在特定方向(作为一个示例，例如正面朝下)的可应用的权利要求范围内，同样地，后者也被解释为包括在另一方向(作为一个示例，例如正面朝上)的可应用的权利要求范围内，反之亦然，即使所应用的字面声明语言有可能以其他方式被解释。当然，再次，如在专利申请的说明书中一直如此，描述和/或使用的特定上下文提供了关于合理推断的有用指导。
除非另有说明，否则在本公开的上下文中，术语“或”(如果用于关联列表，例如A，B或C)旨在表示A、B和C(这里用于包括性意义)以及A、B或C(这里用于排他性意义)。根据这种理解，“和”用于包括性意义并且意图表示A、B和C；而“和/或”可以充分谨慎地使用，以表明意在所有上述含义，尽管不需要这样的用法。另外，术语“一个或多个”和/或类似术语用于以单数形式描述任何特征、结构、特性等，“和/或”也用于描述多个和/或一些其他组合形式的特征、结构、特性等。此外，术语“第一”、“第二”、“第三”等用于区分不同的实施例，作为一个示例例如区分不同的组件，而不是提供数字限制或揭示特定的顺序，除非明确指出。除此以外。同样地，术语“基于”和/或类似术语被理解为不一定意图传达穷举的因素列表，而是允许存在未必明确描述的其他因素。
此外，对于涉及所要求保护的主题的实现并且受到测试、测量和/或规范程度制约的情况，旨在以下面的方式理解。例如，在给定情况下，假设要测量物理特性的值。如果对于普通技术人员合理地可能发生对于测试、测量和/或规范有关程度(至少针对特性而言)的替代的合理方法，则继续该示例，至少为了实现目的，要求保护的主题旨在涵盖那些替代的合理方法，除非另有明确说明。作为示例，如果产生一个区域上的测量图并且所要求保护的主题的实现涉及采用该区域上的斜率的测量，但是存在用于估计该区域上的斜率的各种合理和替代技术，则要求保护的主题旨在涵盖那些合理的替代技术，即使这些合理的替代技术不提供相同的值、相同的测量或相同的结果，除非另有明确说明。
贯穿本说明书对一个实现方式、实现方式、一个实施例、实施例等的提及意味着结合特定实现方式和/或实施例描述的特定特征、结构和/或特性包括在所要求保护的主题的至少一个实现方式和/或实施例中。因此，例如，在整个说明书中的各个地方出现这样的短语不一定旨在提及相同的实现方式或所描述的任何一个特定实现方式。此外，应当理解，所描述的特定特征、结构和/或特性能够在一个或多个实现方式中以各种方式组合，并且因此例如在预期的权利要求范围内。当然，一般来说，这些和其他问题因环境而异。因此，特定描述和/或用途的上下文提供了关于要作出的推论的有用指导。
虽然已经示出并描述了目前被认为是示例特征的内容，但是本领域技术人员将理解，在不脱离所要求保护的主题的情况下，可以进行各种其他修改，并且可以替换等同物。另外，在不脱离本文描述的中心概念的情况下，可以进行许多修改以使特定情况适应所要求保护的主题的教导。因此，所要求保护的主题旨在不限于所公开的特定示例，而是所要求保护的主题还可以包括落入所附权利要求及其等同物的范围内的所有实施例。

Claims (18)

1.一种用于非易失性存储器操作的设备，包括：
用于产生参考电流的电路；
用于产生将在读操作中施加到非易失性存储器元件的端子的读电压的电路，所述非易失性存储器元件能够响应于编程信号施加到所述非易失性存储器元件的端子而被置于高阻抗状态；
用于将来自耦合到所述非易失性存储器元件的位线的信号电流与节点处的所述参考电流进行组合的电路；
用于至少部分地基于所述节点处的净电荷来在所述读操作期间检测所述非易失性存储器元件的阻抗状态的电路；以及
一个或多个导电元件，被配置为在所述读操作期间限制所述非易失性存储器元件中的电流密度，同时抑制所述非易失性存储器元件从低阻抗状态向所述高阻抗状态的转变。
2.根据权利要求1所述的设备，其中所述非易失性存储器元件包括相关电子开关(CES)元件。
3.根据权利要求1至2中任一项所述的设备，其中，用于产生所述参考电流的电路还包括：用于在预充电阶段中向所述位线源供电荷的电路。
4.根据权利要求1至2中任一项所述的设备，其中，用于产生所述参考电流的电路还包括：用于在预充电阶段中从所述位线吸收电荷的电路。
5.根据权利要求1至2中任一项所述的设备，其中，用于产生所述参考电流的电路还包括：
用于在针对第一读操作的预充电阶段中向所述位线源供电荷的电路；和
用于在针对第二读操作的预充电阶段中从所述位线吸收电荷的电路。
6.根据权利要求5所述的设备，其中，所述第一读操作中的所述非易失性存储器元件中的电流包括第一极性，并且所述第二读操作中的所述非易失性存储器元件中的电流包括与所述第一极性相反的第二极性。
7.根据权利要求1所述的设备，其中所述设备还包括：
第一和第二交叉耦合晶体管，具有响应于所述参考电流和所述位线上的电流之间的差异的状态；以及
输出电路，用于响应于所述第一和第二交叉耦合晶体管的状态而提供输出信号。
8.根据权利要求1至2中任一项所述的设备，还包括一个或多个导电元件，用于在读操作期间限制所述信号电流。
9.根据权利要求1至2中任一项所述的设备，其中用于检测所述非易失性存储器元件的阻抗状态的电路还包括：一个或多个导电元件，用于响应于所述信号电流超过所述参考电流而选择性地将所述位线耦合到源电压并且响应于所述信号电流不超过所述参考电流而选择性地将所述位线与所述源电压断开连接。
10.根据权利要求1至2中任一项所述的设备，其中用于检测所述非易失性存储器元件的阻抗状态的电路还包括：一个或多个导电元件，用于响应于所述信号电流不超过所述参考电流而选择性地将所述位线耦合到电压源并且响应于所述信号电流超过所述参考电流而选择性地将所述位线与所述电压源断开连接。
11.一种操作存储器设备的方法，包括：
产生参考电流；以及
将读电压施加到非易失性存储器元件的端子，所述非易失性存储器元件能够响应于编程信号施加到所述非易失性存储器元件的端子而被置于高阻抗状态；
在将所述读电压施加到所述非易失性存储器元件的端子期间，将来自耦合到所述非易失性存储器元件的位线的信号电流与节点处的所述参考电流进行组合；
在将所述读电压施加到所述非易失性存储器元件的端子期间限制所述非易失性存储器元件中的电流密度，同时抑制所述非易失性存储器元件从低阻抗状态向所述高阻抗状态的转变；以及
至少部分地基于所述节点处的净电荷来检测所述非易失性存储器元件的阻抗状态。
12.根据权利要求11所述的方法，还包括在读操作的预充电阶段中向所述位线源供电荷。
13.根据权利要求11或12所述的方法，还包括在读操作的预充电阶段中从所述位线吸收电荷。
14.根据权利要求11所述的方法，还包括：
在针对第一读操作的预充电阶段中向所述位线源供电荷；以及
在针对第二读操作的预充电阶段中从所述位线吸收电荷。
15.根据权利要求11、12或14所述的方法，其中所述非易失性存储器元件包括相关电子开关(CES)元件。
16.根据权利要求11、12或14所述的方法，其中所述非易失性存储器元件包括相关电子随机存取存储器(CeRAM)元件。
17.根据权利要求11、12或14所述的方法，还包括：
在读操作期间限制所述信号电流。
18.根据权利要求11、12或14所述的方法，其中检测所述非易失性存储器元件的阻抗状态还包括：
检测所述节点处的净正电流或负电流。
CN201780057593.7A 2016-10-27 2017-10-25 用于非易失性存储器设备操作的方法、系统和设备 Active CN109716437B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/335,998 2016-10-27
US15/335,998 US9792984B1 (en) 2016-10-27 2016-10-27 Method, system and device for non-volatile memory device operation
PCT/GB2017/053223 WO2018078368A1 (en) 2016-10-27 2017-10-25 Method, system and device for non-volatile memory device operation

Publications (2)

Publication Number Publication Date
CN109716437A CN109716437A (zh) 2019-05-03
CN109716437B true CN109716437B (zh) 2023-06-30

Family

ID=60021771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780057593.7A Active CN109716437B (zh) 2016-10-27 2017-10-25 用于非易失性存储器设备操作的方法、系统和设备

Country Status (4)

Country Link
US (2) US9792984B1 (zh)
CN (1) CN109716437B (zh)
TW (1) TWI736698B (zh)
WO (1) WO2018078368A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10797238B2 (en) 2016-01-26 2020-10-06 Arm Ltd. Fabricating correlated electron material (CEM) devices
US10276795B2 (en) 2016-08-15 2019-04-30 Arm Ltd. Fabrication of correlated electron material film via exposure to ultraviolet energy
US9978942B2 (en) 2016-09-20 2018-05-22 Arm Ltd. Correlated electron switch structures and applications
US9997242B2 (en) 2016-10-14 2018-06-12 Arm Ltd. Method, system and device for non-volatile memory device state detection
US10002669B1 (en) 2017-05-10 2018-06-19 Arm Ltd. Method, system and device for correlated electron switch (CES) device operation
US10211398B2 (en) 2017-07-03 2019-02-19 Arm Ltd. Method for the manufacture of a correlated electron material device
US11137919B2 (en) 2017-10-30 2021-10-05 Arm Ltd. Initialisation of a storage device
US10741246B2 (en) 2018-04-23 2020-08-11 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10580489B2 (en) 2018-04-23 2020-03-03 Arm Ltd. Method, system and device for complementary impedance states in memory bitcells
US10971229B2 (en) * 2018-04-23 2021-04-06 Arm Limited Method, system and device for integration of volatile and non-volatile memory bitcells
US10607659B2 (en) 2018-04-23 2020-03-31 Arm Limited Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
US11011227B2 (en) 2018-06-15 2021-05-18 Arm Ltd. Method, system and device for non-volatile memory device operation
US11114448B2 (en) 2019-07-09 2021-09-07 Nanya Technology Corporation Semiconductor device and method for fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100193101B1 (ko) * 1994-07-22 1999-06-15 모리시다 요이치 비휘발성 반도체 기억장치 및 그 구동방법
US5995421A (en) * 1998-05-29 1999-11-30 Stmicroelectronics, Inc. Circuit and method for reading a memory cell
KR100331549B1 (ko) * 1999-08-06 2002-04-06 윤종용 더미 비트 라인을 이용한 전류 센스 앰프 회로
US6703524B2 (en) 2001-02-20 2004-03-09 Lkt Laboratories, Inc. Organoselenium compounds for cancer chemoprevention
TW564426B (en) * 2002-07-09 2003-12-01 Macronix Int Co Ltd Circuit and method of sensing amplifier with adjustable reference terminal bit line load
JP4144784B2 (ja) * 2002-07-30 2008-09-03 シャープ株式会社 半導体記憶装置の読み出し回路、そのリファレンス回路および半導体記憶装置
US6999345B1 (en) * 2002-11-06 2006-02-14 Halo Lsi, Inc. Method of sense and program verify without a reference cell for non-volatile semiconductor memory
US6856527B1 (en) * 2003-05-30 2005-02-15 Netlogic Microsystems, Inc. Multi-compare content addressable memory cell
US7298640B2 (en) 2004-05-03 2007-11-20 Symetrix Corporation 1T1R resistive memory array with chained structure
JP4712365B2 (ja) * 2004-08-13 2011-06-29 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置および半導体記憶装置
US7301838B2 (en) * 2004-12-13 2007-11-27 Innovative Silicon S.A. Sense amplifier circuitry and architecture to write data into and/or read from memory cells
US7099219B2 (en) * 2004-12-20 2006-08-29 Intel Corporation Multi read port bit line
US7447094B2 (en) * 2005-12-29 2008-11-04 Sandisk Corporation Method for power-saving multi-pass sensing in non-volatile memory
WO2007122564A2 (en) * 2006-04-24 2007-11-01 Nxp B.V. Memory circuit and method for sensing a memory element
US7639523B2 (en) 2006-11-08 2009-12-29 Symetrix Corporation Stabilized resistive switching memory
US7778063B2 (en) * 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7872900B2 (en) * 2006-11-08 2011-01-18 Symetrix Corporation Correlated electron memory
US20080107801A1 (en) 2006-11-08 2008-05-08 Symetrix Corporation Method of making a variable resistance memory
US9135962B2 (en) * 2007-06-15 2015-09-15 Micron Technology, Inc. Comparators for delta-sigma modulators
US7532513B2 (en) * 2007-08-27 2009-05-12 Macronix International Co., Ltd. Apparatus and method for detecting word line leakage in memory devices
US8254178B2 (en) * 2007-08-27 2012-08-28 Infineon Technologies Ag Self-timed integrating differential current
US7561484B2 (en) * 2007-12-13 2009-07-14 Spansion Llc Reference-free sampled sensing
US7663932B2 (en) * 2007-12-27 2010-02-16 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US7804715B2 (en) * 2008-05-05 2010-09-28 Spansion Llc Bitcell current sense device and method thereof
JP2009289822A (ja) * 2008-05-27 2009-12-10 Toshiba Corp 抵抗変化メモリ
US8111539B2 (en) * 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
KR101043723B1 (ko) * 2009-05-15 2011-06-24 주식회사 하이닉스반도체 비휘발성 메모리 장치
JP5229742B2 (ja) * 2009-12-24 2013-07-03 株式会社東芝 半導体記憶装置
US8149627B2 (en) * 2010-03-02 2012-04-03 Macronix International Co., Ltd. Current sink system based on sample and hold for source side sensing
US8146792B2 (en) * 2010-03-16 2012-04-03 Flextronics Ap, Llc Solder return for wave solder nozzle
KR101656384B1 (ko) * 2010-06-10 2016-09-12 삼성전자주식회사 불휘발성 메모리 장치의 데이터 기입 방법
US8773887B1 (en) 2011-05-25 2014-07-08 Peter K. Naji Resistive memory devices and related methods
JP2013062336A (ja) * 2011-09-13 2013-04-04 Renesas Electronics Corp 半導体装置及び磁気ランダムアクセスメモリ
US8779407B2 (en) 2012-02-07 2014-07-15 Intermolecular, Inc. Multifunctional electrode
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8816719B2 (en) 2012-04-26 2014-08-26 Symetrix Corporation Re-programmable antifuse FPGA utilizing resistive CeRAM elements
US9003270B2 (en) * 2012-06-04 2015-04-07 Marvell World Trade Ltd. Methods and apparatus for temporarily storing parity information for data stored in a storage device
US9070424B2 (en) * 2012-06-29 2015-06-30 Samsung Electronics Co., Ltd. Sense amplifier circuitry for resistive type memory
US9070466B2 (en) * 2012-09-06 2015-06-30 Infineon Technologies Ag Mismatch error reduction method and system for STT MRAM
US8908432B2 (en) * 2012-11-15 2014-12-09 SanDisk Technologies, Inc. Bit line resistance compensation
US9202543B2 (en) * 2012-11-30 2015-12-01 Intel Deutschland Gmbh System and methods using a multiplexed reference for sense amplifiers
US9087578B2 (en) * 2013-09-30 2015-07-21 Micron Technology, Inc. Configurable reference current generation for non volatile memory
US9460759B2 (en) * 2014-01-07 2016-10-04 Infineon Technologies Ag Sense amplifier of a memory cell
US9281032B2 (en) * 2014-04-10 2016-03-08 Infineon Technologies Ag Memory timing circuit
US9576673B2 (en) * 2014-10-07 2017-02-21 Sandisk Technologies Llc Sensing multiple reference levels in non-volatile storage elements
KR102245129B1 (ko) * 2014-11-24 2021-04-28 삼성전자 주식회사 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
US20180005678A1 (en) 2015-01-15 2018-01-04 Agency For Science Technology And Research Memory device and method for operating thereof
US9735766B2 (en) 2015-07-31 2017-08-15 Arm Ltd. Correlated electron switch
US9851738B2 (en) 2015-08-13 2017-12-26 Arm Ltd. Programmable voltage reference
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
US9558819B1 (en) * 2015-08-13 2017-01-31 Arm Ltd. Method, system and device for non-volatile memory device operation
US9514814B1 (en) 2015-08-13 2016-12-06 Arm Ltd. Memory write driver, method and system
US9584118B1 (en) 2015-08-26 2017-02-28 Nxp Usa, Inc. Substrate bias circuit and method for biasing a substrate
US10056143B2 (en) 2015-09-08 2018-08-21 Arm Ltd. Correlated electron switch programmable fabric
US9589636B1 (en) 2015-09-22 2017-03-07 Arm Ltd. Method, system and device for complementary non-volatile memory device operation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8331128B1 (en) * 2008-12-02 2012-12-11 Adesto Technologies Corporation Reconfigurable memory arrays having programmable impedance elements and corresponding methods

Also Published As

Publication number Publication date
US20180122463A1 (en) 2018-05-03
TWI736698B (zh) 2021-08-21
TW201816791A (zh) 2018-05-01
CN109716437A (zh) 2019-05-03
US9792984B1 (en) 2017-10-17
WO2018078368A1 (en) 2018-05-03
US10062435B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
CN109716437B (zh) 用于非易失性存储器设备操作的方法、系统和设备
CN109791789B (zh) 用于非易失性存储器设备操作的方法、系统和设备
US10276238B2 (en) Method, system and device for complementary non-volatile memory device operation
CN108028064B (zh) 用于互补非易失性存储器设备操作的方法、系统和设备
CN109716438B (zh) 用于非易失性存储器设备操作的方法、系统和设备
US9792982B1 (en) Method, system and device for read signal generation
US9972388B2 (en) Method, system and device for power-up operation
CN109844863B (zh) 用于非易失性存储器设备操作的方法、系统和设备
US10580489B2 (en) Method, system and device for complementary impedance states in memory bitcells
CN112074906B (zh) 用于操作存储器位单元的方法、系统和装置
TWI772530B (zh) 用於測試關聯電子開關(ces)設備的方法、系統及設備

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant