CN102077297A - 非易失性存储装置和向非易失性存储装置写入数据的方法 - Google Patents

非易失性存储装置和向非易失性存储装置写入数据的方法 Download PDF

Info

Publication number
CN102077297A
CN102077297A CN201080001994.9A CN201080001994A CN102077297A CN 102077297 A CN102077297 A CN 102077297A CN 201080001994 A CN201080001994 A CN 201080001994A CN 102077297 A CN102077297 A CN 102077297A
Authority
CN
China
Prior art keywords
voltage
electrode
resistance
resistance states
variable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201080001994.9A
Other languages
English (en)
Inventor
加藤佳一
村冈俊作
高木刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102077297A publication Critical patent/CN102077297A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/82—Array having, for accessing a cell, a word line, a bit line and a plate or source line receiving different potentials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

可变电阻层具有下述特性：在向第二电阻状态(RL)变化时，当电极间电压到达作为负电压的第一电压(V1)时，电阻值停止降低，在向第一电阻状态(RH)变化时，当电极间电压到达作为绝对值与第一电压相同的正电压的第二电压(V2)时，电阻值开始上升，在向第一电阻状态变化时，当电极间电压到达比第二电压大的第三电压(V3)时，以保持电极间电压为第三电压的方式流动电极间电流，在向第一电阻状态变化时，当电极间电压处于第二电压以上且不足第三电压的期间，当电极间电流到达第一电流值(Ilim)时，电阻值停止上升；负载电阻具有下述特性：当电脉冲施加装置输出第二施加电压(VP2)的电脉冲时，第二施加电压减去第三施加电压而得的电压被施加到负载电阻上时的电流，在第一电流值以下。

Description

非易失性存储装置和向非易失性存储装置写入数据的方法
技术领域
本发明涉及非易失性存储装置和向非易失性存储装置写入数据的方法。更详细地，涉及具有可变电阻元件的非易失性存储装置和向非易失性存储装置写入数据的方法。
背景技术
非易失性存储装置广泛装载在便携式电话机和数码相机等便携式设备中，利用率急速扩大中。近年来，处理音频数据和图像数据的机会大增，开始强烈希望有比以往更大容量且高速动作的非易失性存储装置。另外，在用于便携设备的非易失性存储装置的领域，对低耗电有着进一步的强烈要求。
当前非易失性存储装置的主流是闪存。闪存通过控制积蓄在浮栅中的电荷来进行数据存储。闪存由于具有在高电场下在浮栅中积蓄电荷的结构，所以被指出存在下述问题，即，小型化有限度，更进一步大容量化所需的精密加工较困难。而且对于闪存来说，为了进行擦写，必须要将规定的数据块一次性擦除。由于这个特性，闪存的擦写需要非常长的时间，高速化也存在限度。
作为解决这些问题的下一代非易失性存储装置，可以使用利用电阻的变化来记录信息的可变电阻型元件。作为当前提出的利用可变电阻型元件的非易失性存储器，提出了MRAM(Magnetic RAM：磁阻式随机存储器)、PRAM(Phase-Change RAM：相变随机存储器)、ReRAM(Resistive RAM：电阻型随机存取器)等。
专利文献1公开了使用钙铁矿结构的氧化物的双极型ReRAM元件控制方法的一例。
双极型是指，通过极性不同的电压脉冲，用一种极性的电压脉冲使ReRAM元件向高电阻状态变化，用另一种极性的电压脉冲使之向低电阻状态变化。ReRAM是指，通过电刺激，至少可以在第一电阻状态(高电阻状态，也称为RH状态或仅用RH表示)和电阻值比上述第一电阻状态低的第二电阻状态(低电阻状态，也称为RL状态或仅用RL表示)之间可逆变化的元件。是指根据电阻值存储信息的非易失性存储器。
以下对这种ReRAM元件的控制方法参照附图进行说明。
图36～图38是表示专利文献1所公开的存储单元的控制方法的图。存储单元9具有可变电阻型元件1和选择晶体管(transistor)2。可变电阻型元件1的一个端子与选择晶体管2的一个主端子(漏极或源极)互相电连接。选择晶体管2的另一个主端子(源极或漏极)通过源极线6与源极线端子3电连接。可变电阻型元件1的另一个端子通过位线8与位线端子5电连接。选择晶体管2的栅极通过字线7与字线端子4电连接。数据写入时(写入“1”时，数据“1”分配给ReRAM元件的RH(高电阻状态))、擦除时(写入“0”时，数据“0”分配给ReRAM元件的RL(低电阻状态))和读取时的任意一种情况下，都对被选择的存储单元的字线端子4施加高电平的阈值电压(用于使晶体管处于导通状态的电压)，使选择晶体管2处于导通状态。
图36是表示专利文献1的存储单元中进行写入动作时的电压脉冲的施加状态的图。将源极线6设定为0V(接地)，对位线8施加规定的写入电压振幅的正极性的写入脉冲，对可变电阻型元件1写入希望的数据。在向可变电阻型元件1写入多值信息时，写入脉冲的电压振幅被设定为与写入数据的值相应的等级。例如将四值数据写入一个可变电阻型元件1时，选择与各个写入数据的值对应地决定的规定的四个电压振幅中的一个进行写入动作。另外，写入脉冲宽度根据元件选择相应的适当的宽度。即，为了使之向规定的电阻状态变化，存在对应于该电阻状态的一个电压振幅等级和脉冲宽度。
图37是表示专利文献1的存储单元中进行擦除动作时的电压脉冲的施加状态的图。将位线设定为0V(接地)，对源极线施加规定的擦除电压振幅的正极性的擦除脉冲。通过施加擦除脉冲，使可变电阻型元件1的电阻变成最小值。专利文献1公开了在多个位线被设定为0V的状态下，通过对特定的源极线施加擦除脉冲，将与该多个位线和源极线连接的多个存储单元同时一次性擦除。
图38是表示专利文献1的存储单元中进行读取动作时的电压脉冲的施加状态的图。当读取可变电阻型元件1中存储的数据时，将源极线6设定为0V(接地)，经由读取电路向所选择的位线8施加规定的读取电压。通过施加读取电压，在比较判定电路中将位线8的电平与读取用的参考电平作比较，读取存储数据。
接着，在专利文献2中记载了能够在同极性的电压Vb下变化到RH(高电阻状态)，在电压Va下变化到RL(低电阻状态)的单极动作的ReRAM。特别记载了，对于具有正负两侧对称的特性的单极性型ReRAM，也可以进行使之在一种极性的Va下变为RL(低电阻状态)，在另一种极性的Vb下变为RH(高电阻状态)的双极驱动。而且，提出了当使可变电阻元件电阻变化时使之与负载电阻串联连接，如图39所示，在使之从RH变化到RL时和从RL变化到RH时使负载电阻特性变化，由此使得电阻变化动作稳定化。另外还记载了，作为各自的负载电阻特性应当满足的条件，与图39(A)所示的从RL变化到RH时相比，将从RH变化到RL时的负载电阻(也包含如晶体管那样的非线性负载)的电压电流特性以电阻变得更大的方式设定。由此，从点Tb变化到达的点T4的电流、电压自动地变得比Ta低，从点Ta变化到达的点T3的电流、电压自动地变得比Tb低，能够实现稳定的动作。
但是，即使进行如上所述的双极性的驱动，单极型ReRAM也要以VB的绝对值比VA的绝对值小为前提。另一方面，完全的双极型ReRAM即使VB比VA大也不会产生动作上的问题。但是，因为需要以能够流通比刚RL化之后的电流量多的电流的驱动能力进行RH化，所以优选用图39的关系进行驱动。
专利文献1：特开2004-185756号公报
专利文献2：特开2007-188603号公报
非专利文献1：堤崇、秋浓俊郎，“基于速度饱和效应的CMOS反相器的解析延迟模式”，信学技报，社团法人电子情报通信学会，TECHNICAL REPORT OF IEICE VLD2003-136 pp1-5，2004
发明内容
本发明的主要目的在于，在使用双极型ReRAM的非易失性存储装置中，取得比现有技术更高的动作的稳定性和可靠性。
本发明者们为了提高使用ReRAM的非易失性存储装置的动作的稳定性和可靠性，进行了深入的研究。在这个过程中，发现现有的驱动方式会出现如下问题：在从RL(低电阻状态)向RH(高电阻状态)变化时，会转移到相同电压下获得比期望的RH(高电阻状态)高得多的电阻值的超高电阻状态，变得无法再次回到RL(低电阻状态)。
容易推测出，在根据变化的电阻值存储信息的情况下，第一电阻状态和第二电阻状态之间的电阻值的差越大，就越容易判定各自的状态。即电阻值的变化幅度越大检测裕度也越大，对于每个存储单元的偏差的余量(margin)和设计裕度也越大，能够提供数据错误等问题得到进一步改善的可靠性高的非易失性存储装置。进一步地，也可以提高工厂的制造工序的成品率，可期待产品的成本下降。
对于这样的要求，本发明者们发现，利用以缺氧型氧化钽用作可变电阻层的可变电阻型元件，有可以解决上述课题的可能性。进一步发现，在使用由含氧率低的第一氧化钽层和形成在第一氧化钽层上的含氧率高的第二氧化钽层的层叠结构构成的可变电阻层的可变电阻型元件中，利用第二氧化钽层的含氧率和厚度能够大幅改善读取电压下的电阻值的变化幅度和RH(高电阻状态)的读取电压下的电阻值的大小。
但是，若采用现有技术的驱动方式，即，若将可变电阻元件与负载电阻串联连接，在负载电阻的负载电阻特性从RL向RH变化时(高电阻化时)，与从RH向RL变化时(低电阻化时)相比放宽电流限制进行驱动，可知会发生RH(高电阻状态)的电阻值迁移到获得比期望的值高得多的电阻值的超高电阻状态，变得无法再次回到RL(低电阻状态)的问题(参照实验例2)。
本发明者们经过进一步研究的结果发现，通过在高电阻化时也进行适当的电流控制，可以抑制相关问题。
即，为解决上述课题，本发明的非易失性存储装置包括：具有可变电阻元件和与上述可变电阻元件串联连接的负载电阻的串联线路；和能够从第一极性的第一施加电压的电脉冲和与第一极性不同的第二极性的第二施加电压的电脉冲中选择一个对上述串联线路进行施加的电脉冲施加装置，其中，上述可变电阻元件具有：第一电极；第二电极；和设置在上述第一电极与上述第二电极之间的可变电阻层，在令上述第一电极与上述第二电极之间产生的电压为电极间电压，上述第一电极与上述第二电极之间流动的电流为电极间电流时，上述可变电阻层，具有下述特性：在从上述电脉冲施加装置对上述串联线路施加上述第一施加电压的电脉冲时，从第一电阻状态向电阻值比上述第一电阻状态低的第二电阻状态变化，在从上述电脉冲施加装置对上述串联线路施加上述第二施加电压的电脉冲时，从上述第二电阻状态向上述第一电阻状态变化，在从上述电脉冲施加装置对上述串联线路施加了上述第一施加电压的情况下，产生第一极性的上述电极间电压，在从上述电脉冲施加装置对上述串联线路施加了上述第二施加电压的情况下，产生第二极性的上述电极间电压，在从上述第一电阻状态向上述第二电阻状态变化时，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压的绝对值减小，从而上述电极间电压到达第一电压时，电阻值停止降低，在从上述第二电阻状态向上述第一电阻状态变化时，当上述电极间电压到达与上述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压的绝对值增大，从而上述电极间电压到达绝对值比上述第二电压的绝对值大且具有与上述第二电压相同的极性的第三电压时，以保持上述电极间电压为上述第三电压的方式流动上述电极间电流，在上述电极间电压处于上述第二电压以上但不足上述第三电压的期间，当上述电极间电流到达第一电流值以下时，电阻值停止上升，上述负载电阻具有如下特性：在上述电脉冲施加装置输出上述第二施加电压的电脉冲时，上述第二施加电压减去上述第三电压而得的电压被施加到上述负载电阻上时流动的电流，在上述第一电流值以下。
该结构在使用双极型ReRAM的非易失性存储装置中能够获得比现有技术更高的动作的稳定性和可靠性。
在上述非易失性储存装置中，上述负载电阻也可以具有如下特性：在上述电脉冲施加装置输出第二施加电压的电脉冲时，第二施加电压减去第二电压而得的电压被施加到上述负载电阻上时流动的电流，在第一电压减去第一施加电压而得的电压被施加到上述负载电阻上时流动的电流的绝对值以上。
上述非易失性存储装置中，还可以具有负载电阻切换装置，上述负载电阻切换装置，可以当上述电脉冲施加装置输出上述第一施加电压的电脉冲时，和当上述电脉冲施加装置输出上述第二施加电压的电脉冲时，对上述负载电阻的特性进行切换。
上述非易失性存储装置中，上述负载电阻可以是具有两个主端子和一个控制端子的晶体管，上述负载电阻切换装置，可以通过切换施加到上述控制端子的电压来对上述负载电阻的特性进行切换。
在上述非易失性存储装置中，上述负载电阻可以具有晶体管与二极管并联连接的结构。
上述非易失性存储装置包括：以在第一平面内沿第一方向相互平行延伸的方式形成的多个第一配线；以在与第一平面平行的第二平面内沿第二方向相互平行延伸且与上述第一配线立体交叉的方式形成的多个第二配线；和设置在上述第一配线与上述第二配线的各个立体交叉点的存储单元，其中，上述存储单元各自具有上述串联线路，上述第一配线与对应的上述存储单元所具有的上述晶体管的上述控制端子连接，上述第二配线与对应的上述存储单元所具有的上述串联线路的一端连接。
另外，本发明的非易失性存储装置，包括：具有可变电阻元件和与上述可变电阻元件串联连接的负载电阻的串联线路；和能够从第一极性的第一施加电压的电脉冲、与上述第一施加电压极性不同的第二极性的第二施加电压的电脉冲和与上述第一施加电压极性不同的第二极性的第三施加电压的电脉冲中选择一个进行输出的电脉冲施加装置，其中，上述可变电阻元件具有：第一电极；第二电极；和设置在上述第一电极与上述第二电极之间的可变电阻层，在令上述第一电极与上述第二电极之间产生的电压为电极间电压，上述第一电极与上述第二电极之间流动的电流为电极间电流时，上述可变电阻层，具有下述特性：在从上述电脉冲施加装置对上述串联线路施加上述第一施加电压的电脉冲时，从第一电阻状态向电阻值比上述第一电阻状态低的第二电阻状态变化，在从上述电脉冲施加装置对上述串联线路施加上述第二施加电压的电脉冲时，从上述第二电阻状态向电阻值比上述第一电阻状态低但比上述第二电阻状态高的第三电阻状态变化，在从上述电脉冲施加装置对上述串联线路施加上述第三施加电压的电脉冲时，从上述第三电阻状态向上述第一电阻状态变化，在从上述电脉冲施加装置对上述串联线路施加了上述第一施加电压的情况下，产生第一极性的上述电极间电压，在从上述电脉冲施加装置对上述串联线路施加了上述第二施加电压的情况下，产生第二极性的上述电极间电压，在从上述第一电阻状态向上述第二电阻状态变化时，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压的绝对值减小，从而上述电极间电压到达第一电压时，电阻值停止降低，在从上述第二电阻状态向上述第三电阻状态变化时，当上述电极间电压到达与上述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，在从上述第三电阻状态向上述第一电阻状态变化时，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压绝对值增大，从而上述电极间电压到达绝对值比上述第二电压的绝对值大且具有与上述第二电压相同的极性的第三电压时，以保持上述电极间电压为上述第三电压的方式流动上述电极间电流，在从上述第二电阻状态向上述第三电阻状态变化时，在上述电极间电压处于上述第二电压以上但不足上述第三电压的期间，当上述电极间电流到达第一电流值以下时，电阻值停止上升，上述负载电阻具有如下特性：在上述电脉冲施加装置输出上述第二施加电压的电脉冲时，上述第二施加电压减去上述第二电压而得的电压被施加到上述负载电阻上时流动的电流，在上述第一施加电压减去上述第一电压而得的电压被施加到上述负载电阻上时流动的电流以上，在上述电脉冲施加装置输出上述第三施加电压的电脉冲时，上述第三施加电压减去上述第三电压而得的电压被施加到上述负载电阻上时流动的电流在上述第一电流值以下。
上述非易失性存储装置，还可以具有负载电阻切换装置，上述负载电阻切换装置，当上述电脉冲施加装置输出上述第一施加电压的电脉冲时、当上述电脉冲施加装置输出上述第二施加电压的电脉冲时和当上述电脉冲施加装置输出上述第三施加电压的电脉冲时，对上述负载电阻的特性进行切换。
上述非易失性存储装置中，上述负载电阻可以是具有两个主端子和一个控制端子的晶体管，上述负载电阻切换装置，可以通过切换施加到上述控制端子的电压来对上述负载电阻的特性进行切换。
上述非易失性存储装置中，上述可变电阻层，是至少具有由以TaOx(其中0＜x＜2.5)表示组成的第一含钽层和以TaOy(其中x＜y＜2.5)表示组成的第二含钽层层叠形成的层叠结构的可变电阻元件。
上述非易失性存储装置中，上述TaOx可以满足0.8≤x≤1.9，上述TaOy可以满足2.1≤y＜2.5，上述第二含钽层的厚度可以为1nm以上8nm以下。
另外，本发明的向非易失性存储装置写入数据的方法中，上述非易失性存储装置包括：具有可变电阻元件和与上述可变电阻元件串联连接的负载电阻的串联线路，其中，上述可变电阻元件具有：第一电极；第二电极；和设置在上述第一电极与上述第二电极之间的可变电阻层，在令上述第一电极与上述第二电极之间产生的电压为电极间电压，上述第一电极与上述第二电极之间流动的电流为电极间电流时，上述可变电阻层，具有下述特性：在上述串联线路被施加第一极性的第一施加电压的电脉冲时，从第一电阻状态向电阻值比上述第一电阻状态低的第二电阻状态变化，在上述串联线路被施加与上述第一施加电压不同的第二极性的第二施加电压的电脉冲时，从上述第二电阻状态向上述第一电阻状态变化，在上述串联线路被施加了上述第一施加电压的情况下，产生上述第一极性的上述电极间电压，在上述串联线路被施加了上述第二施加电压的情况下，产生上述第二极性的上述电极间电压，在从上述第一电阻状态向上述第二电阻状态变化时，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压绝对值减小，从而上述电极间电压到达第一电压时，电阻值停止降低，在从上述第二电阻状态向上述第一电阻状态变化时，当上述电极间电压到达与上述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压绝对值增大，从而上述电极间电压到达绝对值比上述第二电压的绝对值大且具有与上述第二电压相同的极性的第三电压时，以保持上述电极间电压为上述第三电压的方式流动上述电极间电流，在上述电极间电压处于上述第二电压以上但不足上述第三电压的期间，当上述电极间电流到达第一电流值以下时，电阻值停止上升，上述向非易失性存储装置写入数据的方法，在上述第二施加电压的电脉冲被输入到上述串联线路，上述可变电阻元件变化到上述第一电阻状态之后，对上述负载电阻的特性进行控制，以使在由上述可变电阻元件和上述负载电阻构成的上述直接线路中流动的电流限制在上述第一电流值以下。
另外，本发明的向非易失性存储装置写入数据的方法中，上述非易失性存储装置包括：具有可变电阻元件和与上述可变电阻元件串联连接的负载电阻的串联线路，其中，上述可变电阻元件具有：第一电极；第二电极；和设置在上述第一电极与上述第二电极之间的可变电阻层，在令上述第一电极与上述第二电极之间产生的电压为电极间电压，上述第一电极与上述第二电极之间流动的电流为电极间电流时，上述可变电阻层，具有下述特性：在上述串联线路被施加第一极性的第一施加电压的电脉冲时，从第一电阻状态向电阻值比上述第一电阻状态低的第二电阻状态变化，在上述串联线路被施加与上述第一施加电压不同的第二极性的第二施加电压的电脉冲时，从上述第二电阻状态向电阻值比上述第一电阻状态低但比上述第二电阻状态高的第三电阻状态变化，在上述串联线路被施加上述第二极性的第三施加电压的电脉冲时，从上述第三电阻状态向上述第一电阻状态变化，在上述串联线路被施加了上述第一施加电压的情况下，产生上述第一极性的上述电极间电压，在上述串联线路被施加了上述第二施加电压的情况下，产生上述第二极性的上述电极间电压，在从上述第一电阻状态向上述第二电阻状态变化时，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压的绝对值减小，从而上述电极间电压到达第一电压时，电阻值停止降低，在从上述第二电阻状态向上述第三电阻状态变化时，当上述电极间电压到达与上述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，在从上述第三电阻状态向上述第一电阻状态变化时，当由上述串联线路与上述可变电阻元件的电阻比关系引起上述电极间电压的绝对值增大，从而上述电极间电压到达绝对值比上述第二电压的绝对值大且具有与上述第二电压相同的极性的第三电压时，以保持上述电极间电压为上述第三电压的方式流动上述电极间电流，在从上述第二电阻状态向上述第三电阻状态变化时，在上述电极间电压处于上述第二电压以上但不足上述第三电压的期间，当上述电极间电流到达第一电流值以下时，电阻值停止上升，上述向非易失性存储装置写入数据的方法，在上述第二施加电压的电脉冲被输入，上述可变电阻元件处于上述第二电阻状态时，对上述负载电阻的特性进行控制，以至少使在上述串联线路中流动的电流，为在上述第一施加电压减去上述第一电压而得的电压被施加到上述负载电阻上时流动的电流以上，并且，在上述第三施加电压的电脉冲被输入，上述可变电阻元件变化到上述第一电阻状态之后，对上述负载电阻的特性进行控制，以至少通过上述串联线路，使在上述串联线路和上述可变电阻元件中流动的电流限制在第一电流值以下。
上述非易失性存储装置中，上述电脉冲施加装置可以以如下的方式构成：在全部写入处理中，令上述电脉冲施加装置使上述可变电阻元件从第一电阻状态向第二电阻状态变化时对上述串联线路施加的电压的绝对值、上述电脉冲施加装置使上述可变电阻元件从第二电阻状态向第一电阻状态变化时对上述串联线路施加的电压的绝对值和施加到上述控制端子的电压的绝对值全部为VP，令V3为上述第三电压，Ilim为上述第一电流，K为线性区域的上述晶体管的固有的常数，Vth为上述晶体管的阈值电压，则对于满足0.9≤β≤1.1的β，满足VP≤β(V3+Ilim/[2×K×(V3-Vth)])。
上述非易失性存储装置中，上述电脉冲施加装置可以以如下的方式构成：令施加到上述控制端子的电压为VG，上述电脉冲施加装置使上述可变电阻元件从第一电阻状态向第二电阻状态变化时对上述串联线路施加的电压的绝对值为VP1，上述电脉冲施加装置使上述可变电阻元件从第二电阻状态向第一电阻状态变化时对上述串联线路施加的电压的绝对值为VP2，令V3为上述第三电压，Ilim为上述第一电流，K为线性区域的上述晶体管的固有的常数，K2为速度饱和区域的上述晶体管的固有的常数，Vth为上述晶体管的阈值电压，则对于满足0.82≤α≤1.09的α和满足0.9≤β≤1.1的β，满足VG＝VP1＝α(V3+(Ilim/K2))+Vth和VP2＝β(V3+Ilim/{2×K(VG-Vth)})。
上述非易失性存储装置，可以具有对上述可变电阻元件的电阻状态进行检测的检测电路，上述电脉冲施加装置，基于由上述检测电路检测出的上述可变电阻元件的电阻状态对写入进行控制，并且可以以如下的方式构成：令V3为上述第三电压，Ilim为上述第一电流，K为线性区域的上述晶体管的固有的常数，K2为速度饱和区域的上述晶体管的固有的常数，Vth为上述晶体管的阈值电压，上述电脉冲施加装置使上述可变电阻元件从第一电阻状态向第二电阻状态变化时对上述串联线路施加的电压的绝对值为VP1，上述电脉冲施加装置使上述可变电阻元件从第二电阻状态向第一电阻状态变化时对上述串联线路施加的电压的绝对值为VP2，则对于满足VP1a＝V3+Ilim/[2×K×(VP2-Vth)]、0.82≤α≤1.09的α，满足VP1b＝α(V3+(Ilim/K2))+Vth，对于满足0.9≤β≤1.1的β，满足VP2＝β(V3+Ilim/{2×K(VP1b-Vth)})，在上述电脉冲施加装置使上述可变电阻元件从第一电阻状态向第二电阻状态变化时，一面以规定的步伐将VP1从VP1a增大到VP1b，一面反复进行写入处理，直到由上述检测电路检测出的上述可变电阻元件的电阻状态达到规定的电阻状态为止。
本发明的上述目的、其他目的、特征和优点，参照附图，通过以下合适的实施方式的详细说明变得明确。
本发明作为具有如上所述的结构的使用双极型ReRAM的非易失性存储装置，可以提供能够比现有技术更高的动作的稳定性和可靠性的非易失性存储装置和向非易失性存储装置写入数据的方法。
附图说明
图1是表示本发明的第一实施方式的非易失性存储装置的大概结构的一例的框图。
图2是表示本发明的第一实施方式的非易失性存储装置所具有的可变电阻元件的大概结构的一例的元件结构图。
图3是表示本发明的第一实施方式中非易失性存储装置的可变电阻元件和负载电阻的电流电压特性与向串联线路施加的电压的关系的图。
图4是用于说明本发明的第一实施方式中作为非易失性存储装置所具有的可变电阻元件的特性值的第一电流的概念图。
图5是表示实验例1中可变电阻元件的大概结构的概念图。
图6是表示实验例1中经过照射时间15秒的氧等离子体照射后的样品A的电阻变化特性的图。
图7是表示实验例1中经过照射时间40秒的氧等离子体照射后的样品B的电阻变化特性的图。
图8是表示实验例的电路中含有的晶体管的特性的图。
图9是表示实验例2中得到的某可变电阻元件的电阻变化特性的图。
图10是表示实验例3中向串联线路施加的电压和脉冲电流的关系的图。
图11是表示实验例3中向串联线路施加的电压和串联线路的电阻值的关系的图。
图12是表示实验例4中可变电阻元件的电阻变化特性的图。
图13是表示实验例5中向串联线路施加的电压和脉冲电流的关系的图。
图14是表示实验例5中向串联线路施加的电压和串联线路的电阻值的关系的图。
图15是表示实验例6中向串联线路施加的电压和脉冲电流的关系的图。
图16是表示实验例6中向串联线路施加的电压和串联线路的电阻值的关系的图。
图17是表示实验例6中电极间电压和脉冲电流的关系的图。
图18是表示可变电阻元件从第一特性(RL)向第二特性变化的样态的示意图。
图19是表示可变电阻元件从第二特性向第三特性变化的样态的示意图。
图20是表示可变电阻元件从第三特性向第四特性变化的样态的示意图。
图21是表示在可变电阻元件到达第四特性之后进一步使向串联线路施加的电压提高时的样态的示意图。
图22是表示实验例7中向串联线路施加的电压和脉冲电流的关系的图。
图23是表示实验例7中向串联线路施加的电压和串联线路的电阻值的关系的图。
图24是表示实验例7中电极间电压和脉冲电流的关系的图。
图25是表示实验例7中电极间电压和元件消耗脉冲功率(电力)的关系的图。
图26是使用晶体管类型B，对在串联线路施加-2.0V、-2.5V、-3.0V的脉冲电压而使可变电阻元件的电阻从100kΩ变化到1kΩ时因与晶体管之间的分压关系所生成的各参数的变化进行模拟而绘制的图，图26(a)是以电极间电压的绝对值为纵轴的图，图26(b)是以脉冲电流的绝对值为纵轴的图，图26(c)是以元件消耗功率为纵轴的图。
图27是使用晶体管类型A，对在串联线路施加-1.7V、-2.0V、-2.7V的脉冲电压而使可变电阻元件的电阻从100kΩ变化到1kΩ时因与晶体管之间的分压关系所生成的各参数的变化进行模拟而绘制的图，图27(a)是以电极间电压的绝对值为纵轴的图，图27(b)是以脉冲电流的绝对值为纵轴的图，图27(c)是以元件消耗功率为纵轴的图。
图28是用于说明可变电阻元件从RH向RL变化时由电压进行控制的概念图。
图29是仅绘出图3的正电压侧的图。
图30是本发明的第一实施方式的第一变形例中非易失性存储装置的相当于图29的图。
图31是本发明的第一实施方式的第二变形例中非易失性存储装置的相当于图29的图。
图32是本发明的第一实施方式的第二变形例中非易失性存储装置中的负载电阻电路的电路图。
图33是表示本发明的第二实施方式中非易失性存储装置的一个结构的框图。
图34是表示图33的C部的结构(两个位份的结构)的截面图。
图35是表示本发明的非易失性存储装置的动作的一例的时序图。
图36是表示专利文献1的存储单元中进行写入动作时的电压脉冲的施加状态的图。
图37是表示专利文献1的存储单元中进行擦除动作时的电压脉冲的施加状态的图。
图38是表示专利文献1的存储单元中进行读取动作时的电压脉冲的施加状态的图。
图39是说明专利文献2的控制方式的图。
图40是表示实验例8中，使选择晶体管112的栅极电压VG为+3.6V，VP1为-1.8V，并对VP2进行改变时的耐反复擦写性的不同的图。
图41是表示实验例8中，使选择晶体管112的栅极电压VG为+3.6V，VP1为-1.8V，并对VP2进行改变时的耐反复擦写性的不同的图。
图42是表示实验例8中，使选择晶体管112的栅极电压VG为+3.6V，VP2为+2.0V，并对VP1进行改变时的耐反复擦写性的不同的图。
图43是表示实验例8中，使选择晶体管112的栅极电压VG为+3.6V，VP2为+2.0V，并对VP1进行改变时的耐反复擦写性的不同的图。
图44是表示实验例8中进行动作点分析(Operating-Point Analysis)的结果的图。
图45是表示实验例8中进行动作点分析(Operating-Point Analysis)的结果的图。
图46是为了说明第三实施方式的晶体管的驱动条件的导出，表示图45的负载曲线(2)和(7’)的关系的印象图。
图47是将图35的施加状态A所示的电路放大的图。
图48是表示本发明的第四实施方式中非易失性存储装置的一个结构例的框图。
图49是表示本发明的第四实施方式中非易失性存储装置的读放大器(Sense Amplifier)的大概结构的一例的框图。
图50是用于说明本发明的第四实施方式中非易失性存储装置的读放大器的动作的时序图。
图51是表示本发明的第四实施方式中的校验追加写入动作的一例的流程图。
图52是表示实验例9中在不进行校验追加写入的情况下反复进行10万次高电阻化和低电阻化时的擦写次数与单元电流的关系的图。
图53是表示实验例9中对于图52所示反复10万次擦写后的存储单元，在不进行校验追加写入的情况下进行擦写的结果的图。
图54是表示实验例9中对于进行过图53的实验之后的存储单元，边进行校验追加写入边进行擦写的结果的图。
图55是表示实验例8中，使选择晶体管112的栅极电压VG为+3.6V，VP2为+2.0V，并对VP1进行改变时的耐反复擦写性的不同的图。
具体实施方式
以下参照附图对本发明的实施方式进行详细说明。
(第一实施方式)
[装置结构]
图1是表示本发明的第一实施方式中非易失性存储装置的大概结构的一例的框图。图2是表示本发明的第一实施方式的非易失性存储装置所具有的可变电阻元件的大概结构的一例的侧截面图。图3是表示本发明的第一实施方式中非易失性存储装置的可变电阻元件和负载电阻的电流电压特性与向串联线路施加的电压的关系的图。图4是用于说明本发明的第一实施方式中作为非易失性存储装置所具有的可变电阻元件的特性值的第一电流的概念图。下面参照各图，对第一实施方式的非易失性存储装置100进行说明。
如图1所示，第一实施方式的非易失性存储装置100包括：具有可变电阻元件120和与可变电阻元件120串联连接的负载电阻(在图1的例子中，即晶体管110的ON(导通)电阻。以下为了便于说明，称作晶体管110)的串联线路130(即图中的黑圆点间的线路)；和能够对串联线路130施加第一施加电压的电脉冲和与第一施加电压极性不同的第二施加电压的电脉冲的二者之一的电脉冲施加装置102。
负载电阻不仅可以用晶体管，也可以用其他的电阻元件。负载电阻可以是单一的部件，也可以例如由能够切换多个电阻元件的装置或多种特性的电阻元件并联而得元件构成。可变电阻元件120例如可以使用ReRAM元件。电脉冲施加装置102例如可以使用一般的写入电路。
如图2所示，可变电阻元件120具有第一电极(在图1的例子中，即形成在基板122上的下部电极124。以下为了便于说明，称作下部电极124)、第二电极(在图1的例子中，即上部电极128。以下为了便于说明，称作上部电极128)和配置在下部电极124与上部电极128之间的可变电阻层126。
下部电极124和上部电极128的材料可以使用Pt(铂)、W(钨)、Cu(铜)、Al(铝)、TiN(氮化钛)、TaN(氮化钽)和TiAlN(氮化钛铝)等。另外，图2中下部电极采用比上部电极大的形状，但并不限定于此，只要是能够适用于配线接头的一部分等的形状即可，可以为与半导体工艺相应的最适当的形状。
可变电阻层126的材料可以使用例如缺氧型过渡金属氧化物(最好是缺氧型氧化钽(Ta))。缺氧型过渡金属氧化物是指与具有化学计量组成的氧化物相比含氧量(原子比：氧原子数占总原子数的比例)较少的氧化物。例如在过渡金属为钽(Ta)的情况下，化学计量氧化物的组成为Ta2O5，钽(Ta)与氧(O)的原子数的比率(O/Ta)为2.5。因此，缺氧型氧化钽中Ta与O的原子比大于0、小于2.5。过渡金属的种类可以列举诸如钽(Ta)、镍(Ni)、铪(Hf)、铌(Nb)、锆(Zr)、钛(Ti)等。本实施方式中缺氧型过渡金属氧化物优选缺氧型氧化钽(Ta)。更适宜地，可变电阻层126至少具有由用TaOx(其中0＜x＜2.5)表示组成的第一含钽层和用TaOy(其中x＜y＜2.5)表示组成的第二含钽层层叠形成的层叠结构。当然也可以适当配置其他层，例如第三含钽层或其他的过渡金属氧化物的层等。在这里TaOx优选满足0.8≤x≤1.9，TaOy优选满足2.1≤y≤2.5。第二含钽层的厚度优选在1nm以上8nm以下。
如图3所示，当从电脉冲施加装置102对串联线路130施加第一施加电压(在图3的例子中，即VP1。以下为了便于说明称作VP1)的电脉冲时，可变电阻层126从第一电阻状态(在图3的例子中，即RH。以下为了便于说明称作RH)向电阻值比第一电阻状态低的第二电阻状态(在图例中，即RL。以下为了便于说明称作RL)变化。这时图3的R1表示以配线电阻与晶体管110的导通电阻的和作为负载电阻时的负载曲线，在与可变电阻元件为第一电阻状态(RH)时的电压-电流特性即RH的交点的绝对值比V1(点A)的绝对值大时，可变电阻元件开始向低电阻状态变化，在向RL变化时可变电阻元件120的电极间电压推移与R1的交点，到达V1(点B)(虚线箭头(i))。图3中表示从RH向RL变化的虚线箭头(i)在变化的初始阶段不处于R1的线上的原因是，施加脉冲在从0上升到VP1的途中，在超过V1的瞬间开始变化，因此过渡性推移到R1的线上。于是可知，当R1上的可变电阻元件120的电极间电压到达V1时，ΔVP1(＝VP1-V1)的电压是由作为负载电阻的晶体管和配线电阻导致的电压下降。
另外，当同样地从电脉冲施加装置102对串联线路130施加第二施加电压(在图3的例子中，即VP2。以下为了便于说明称作VP2)的电脉冲时，会从RL向RH变化。这时图3的R2表示在与上述情况反向的施加下的以配线电阻与晶体管110的导通电阻的和作为负载电阻时的负载曲线，在可变电阻元件120的电极间电压比V2与第二电阻状态(RL)时的电压-电流特性即RL的交点(点C)的绝对值大时，可变电阻元件就开始向高电阻状态变化，在向RH变化时可变电阻元件120的电极间电压在R2线上推移(虚线箭头(ii))，到达V3(点D)。图3中表示从RL向RH变化的虚线(ii)在变化的初始阶段不处于R2的线上的原因是，施加脉冲在从0上升到VP2的途中，从交点超过V2的瞬间才开始变化，因此过渡性地推移到R2的线上。于是可知，当电极间电压到达V3时，ΔVP3(＝VP2-V3)的电压是由作为负载电阻的晶体管和配线电阻导致的电压下降。
像这样，可变电阻元件120具有通过改变对元件施加电压的极性来改变电阻可变的方向的双极型电阻变化特性。
如图3所示，以下，令第一施加电压的极性为负(第一极性)，第二施加电压的极性为正(第二极性)，下部电极124与上部电极128之间产生的电压为电极间电压，下部电极124与上部电极128之间流动的电流为电极间电流，从电脉冲施加装置102施加VP1到串联线路130时的电极间电压的极性为负(第一极性)，从电脉冲施加装置102施加VP2到串联线路130时的电极间电压的极性为正(第二极性)。
另外，在本说明书的主要例子中以从上部电极向下部电极流动电流的方向为正，反之为负。而且，正侧的施加使电阻从低状态向高状态变化(以下也称为高电阻化变化)，负侧的施加使电阻从高状态向低状态变化(以下也称为低电阻化变化)。但是，并不限定于此，也有在上述正侧的施加(从上部电极向下部电极流动电流的施加状态)下发生低电阻化变化，在负侧的施加(从下部电极向上部电极流动电流的施加状态)下发生高电阻化变化的情况，所以本专利的结构不依赖于极性。例如，通过以使上述第二含钽层与下部电极接触的方式进行层叠来使对于极性的动作反转。另外也可配置电阻容易变化的电极材料和电阻难以变化的电极材料，在上部电极和下部电极替换，实现动作的反转。
如图3所示，可变电阻层126从RH向RL变化时，在电极间电压超过负电压V1时开始电阻变化，在到达第一电压(在图3的例子中，即V1。以下为了便于说明称作V1)时(即由于可变电阻元件120的电阻值降低，根据与负载电阻的电阻比关系，电极间电压的绝对值会降低，到达V1)，电阻值的降低(即电极间电压的降低，电极间电流的上升)就会停止(参照实验例7的第三见解)。
另一方面，从RL向RH变化时，当电极间电压到达与V1绝对值相同且极性相反的正电压即第二电压(在图3的例子中，即V2。以下为了便于说明称作V2)时，电阻值的上升(即电极间电压的上升，电极间电流的降低)就会开始(参照实验例7的第五见解)。
进一步还具有如下特性：从RL向RH变化时，当电极间电压到达作为比V2更大的电压的第三电压(在图3的例子中，即V3。以下为了便于说明称作V3)时，以将电极间电压保持为V3的方式在电极间流动电流(参照虚线箭头(iii)和实验例6、图17)。
如图4所示，可变电阻层126具有以下特性：从RL向RH变化时，若电极间电压在V2以上不到V3的期间内电极间电流降低到第一电流值(在图3的例子中，即Ilim。以下为了便于说明称作Ilim)以下，电阻值的上升(即电极间电压的上升，电极间电流的降低)就会停止(参照实验例6、图15、图17)。
根据图4的例子进行更具体的说明，如果使处于RL的可变电阻层126的电极间电压缓缓上升，当电极间电压到达V2时(电极间电流变为I2时)电阻值开始上升。电极间电流一旦降低到Ilim，电阻值的上升(即电极间电压的上升，电极间电流的降低)就会停止。此状态为第一中间状态(R’)。
如果进一步使电极间电压上升，由于电极间电流超过上述的Ilim，电阻值再次开始上升。图4表示了在将电压上升的步伐提高一个阶段时，电极间电流到达Istart，然后很快减少到Ilim的情况。像这样，当电极间电流降低到Ilim时，电阻值的上升(即电极间电压的上升，电极间电流的降低)就会再次停止。此状态为第二中间状态(R”)。
如果进一步使电极间电压再上升一个阶段，电极间电流再次变为Istart，电阻值再次开始上升。当电极间电流降低到Ilim时，电阻值的上升(即电极间电压的上升，电极间电流的降低)就会再次停止。此状态为第三中间状态(R”’)。另外，Istart的值并不特别限定为固定的值，随着电压上升的步伐幅度而变化，只要比Ilim大，就能观测到这个现象。
像这样，在可变电阻层126如果使电极间电压阶段性上升，电极间电流就会在Istart和Ilim之间反复上升和降低，电阻值阶段性地上升。最终可变电阻层126成为RH状态。另外，利用像这样阶段性的电阻值变化能够应用于进行多个电平(level)的写入的多值记录。
通过以上的说明能够明确，Ilim能够是：在可变电阻层126的电阻值上升时，若电极间电流在该电流值以下则可变电阻层126不变为更高电阻状态的电流值；或是电极间电流一旦变为该电流值以下，则可变电阻层126的电阻值的变化(上升)不再继续进行的电流值(参照实验例6、图15、图17)。
进一步如图3所示，晶体管110具有当电脉冲施加装置102输出VP2的电脉冲时，从VP2减去V3后的电压(在图3的例子中，即ΔVP3。以下为了便于说明称作ΔVP3。)被施加到晶体管110时流动的电流(在图3的例子中，即IR3。以下为了便于说明称作IR3。)变为Ilim以下的特性(在图3的例子中，即R2。以下为了便于说明称作R2。)(参照实验例7的第四见解)。另外，在图3中虽然IR3在Ilim以下，但画成两者几乎一致的样态。
另外，如图3所示的R2的“负载电阻特性”仅仅表示电脉冲施加装置102输出的电脉冲的振幅到达VP2时的状态，振幅从0电平开始上升的过渡状态也可以与图中的特性不同(以下同样)。另外，电脉冲施加装置102的施加电压(VP1、VP2)、可变电阻元件的特性值(V1、V2、V3、Ilim)、负载电阻的特性(R1、R2)只要按照整体上满足上述条件的方式设计即可。
另外本实施方式的非易失性存储装置的数据写入方法，在具有上述结构的非易失性存储装置中，当输入VP2的电脉冲到串联线路130时，在可变电阻元件的电阻值变化到第一电阻状态(RH)之后，通过晶体管110将串联线路130中流动的电流限制在Ilim以下。
根据以上结构，在可变电阻层126的电阻值上升时，电极间电压到达V3时的电极间电流被限制在Ilim以下。由此可以抑制可变电阻层126不可逆地变化到超高电阻状态，或是可变电阻元件被大电流破坏。
另外，当VP2施加到串联线路130的两端时，在晶体管110与可变电阻元件120之间分压。电阻状态变化结束后，理想情况下在可变电阻元件120上会施加V3的电压，晶体管110上会施加ΔVP3(＝VP2-V3)的电压。这时在串联线路130中流动的电流由晶体管110的特性R2决定，为IR3(≤Ilim)。由此RH的电流电压特性通过电流值IR3和电压V3相交的点D。
即，处于高电阻状态的可变电阻元件120具有电极间电压一旦变高，电极间电流就会急剧增大的非线性的电流电压特性(虚线箭头(iii))。在施加了VP2的情况下，可变电阻元件120存在无数个能够从RL迁移的电阻状态。在这些大量电阻状态之中，通过电流值IR3和电压V3的点的电阻状态成为目标，是不变化到超高电阻状态且具有读取电压下电阻值最高的电流电压特性的状态，此为理想的高电阻状态(RH)。
由于可变电阻元件120具有非线性的电流电压特性，表面上的电阻值也随电极间电压而变化。因此，RH与RL间的电阻值的大小关系，也可以在电极间电压相同的情况下进行比较。更具体地，根据所施加的电极间电压为比上述V1和V2充分小的电压时流动的电流来计算电阻值，进行比较。
另外，如上所述的晶体管110的合适的特性(第一主端子114与第二主端子116之间的ON电阻的电流电压特性)可以通过下述方法获得：例如，图1所示的非易失性存储装置100具有栅极电压切换装置104，由栅极电压切换装置104对晶体管110的栅极电压(控制端子112的电压)进行适当控制，从而得到上述特性。
进一步，第一实施方式的非易失性存储装置100具有下述特性：如图3所示，晶体管110在电脉冲施加装置102输出VP2的电脉冲时，从VP2减去V2后的电压(在图3的例子中，即ΔVP2。以下为了便于说明称作ΔVP2。)被施加到晶体管110上时流动的电流(在图4的例子中，即IR2。以下为了便于说明称作IR2。)，为从VP1减去V1后的电压(在图3的例子中，即ΔVP1。以下为了便于说明称作ΔVP1。)被施加到晶体管110上时流动的电流(在图3的例子中，即IR1。以下为了便于说明称作IR1。)的绝对值以上(在图3的例子中，即R2)(实验例7的第五见解)。
根据以上结构，在电脉冲施加装置102输出VP2的电脉冲时，被施加足够高的电极间电压，从RL到RH的电阻状态的变化能够可靠地开始。这是因为，可变电阻层126的电阻值从RL开始上升时的电流值(在图3的例子中，即I2。以下为了便于说明称作I2。)，与RL下的电极间电压等于第一电压V1时的电极间电流(在图3的例子中，即I1。)的绝对值和被施加V1-VP1的电压时在晶体管110中流动的电流(在图3的例子中，即IR1)的绝对值相等(实验例7的第五见解)。
另外，I1＝IR1的值由V1、VP1和电脉冲施加装置102输出VP1的电脉冲时的晶体管110的特性(在图3的例子中，即R1。以下为了便于说明称作R1。)的关系决定。
VP1被施加到串联线路130的两端，在晶体管110和可变电阻元件120之间分压。最初，大部分电压被分配到处于RH的电阻值高的可变电阻元件120上。电阻状态的变化开始后，随着可变电阻元件120的电阻值降低，被分配到可变电阻元件120的电压的绝对值也降低。电极间电压一旦减少到V1，可变电阻元件120的电阻值就不再降低。V1是可变电阻元件120本身的特性值，由可变电阻层的组成和厚度、电极面积和电极材料等决定。电极间电压到达V1时的电流，由晶体管110的电阻特性R1决定。即，该电流与晶体管110被施加V1-VP1的电压时流动的电流相等。此电流值是I1，也是IR1。RL状态下的可变电阻元件120的电阻值理论上由该电流和V1决定。即，在可变电阻元件120可取的大量电阻状态中，通过电流值I1(＝IR1)和电压V1的点的电阻状态成为RL。另外，可以利用此现象将RL设定为多个等级(level)从而应用于多值记录。
[实验例1：可变电阻元件及其电阻变化特性]
图5是表示实验例1的可变电阻元件的大概结构的概念图。
如图5所示，可变电阻元件220具有基板221、形成在基板221上的氧化物层222、形成在氧化物层222上的第一电极层223、第二电极层227、夹在第一电极层223和第二电极层227中的可变电阻层226。在本实验例中，作为一例，可变电阻层226由含氧率低的第一含钽层(以下称作“第一氧化钽层”或仅称作“第一氧化物层”)224、形成在第一含钽层224上的含氧率高的第二含钽层(以下称作“第二氧化钽层”或仅称作“第二氧化物层”)225构成。
基板221可以使用单晶硅基板或半导体基板，但不限定于此。由于可变电阻层226可以在比较低的基板温度下形成，所以也可以在树脂材料等之上形成可变电阻层226。另外，图5中下部电极比上部电极形状大，但并不限定于此，只要是能够适用于配线接头的一部分等的形状即可，可以为与半导体工艺相应的最适当的形状。
接着，对可变电阻元件220的制造方法进行说明。
在单晶硅的基板221上，利用热氧化法形成厚200nm的氧化物层222。作为第一电极层223，利用溅射法在氧化物层222上形成厚100nm的Pt薄膜。
在第一电极层223上，通过进行将钽(Ta)靶在氩气和氧气中溅射的所谓反应溅射法来形成含钽层。成膜条件是：开始溅射前的溅射装置内的真空度(背压)为7×10-4Pa左右，溅射时的功率为250W，氩气和氧气合起来全部气体压力为3.3Pa，氧气的流量比为3.4％，基板的设定温度为30℃，成膜时间为7分钟。由此，含氧率约为58at％，即堆积30nm的能够表示为TaO1.4的含钽层。
用氧等离子体照射含钽层的外表面来对该表面进行改性。具体而言，气体压力条件和功率等溅射的条件保持原样，在Ta靶和与之相对设置的基板221之间插入闸板，将此状态保持规定时间。由此，第一含钽层224的外表面被氧等离子体氧化。由此，形成具有在第一含钽层224(TaO1.4)之上层叠比第一含钽层224的含氧率更高的第二含钽层225(TaO2.4)的结构的可变电阻层226。
最后，在第二含钽层225上，作为第二电极层227，利用溅射法形成厚150nm的Pt薄膜。这时的成膜条件与形成第一电极层223时相同。第一含钽层224、第二含钽层225和第二电极层227的大小(从厚度方向看的形成)全都一样，为500nm×500nm。
另外，作为可变电阻元件220的制造方法，第一含钽层224和第二含钽层225的形成，以及第二电极227的形成，优选在溅射装置内连续地进行。另外，第二含钽层225的厚度可以通过氧等离子体的照射时间、照射环境温度、等离子体的输出等来进行控制，如后文所述，随着第二含钽层225的厚度的不同，可变电阻的特性也不同。另外，氧化物层222和电极层223以及227等例示了厚度，但是这个值并不限定。
为了驱动可变电阻元件220，将可变电阻元件220置于与图1一样的电路结构，使电阻状态变化。图8是表示实验例的电路中包含的晶体管的特性的图。实验例1中使用晶体管A(栅极长度：0.18μm；栅极宽度：0.44μm；栅极电极材料：多晶硅；栅极氧化膜：氮氧化物膜3.2nm；Well注入：硼30keV，5.3×1012cm-2；Vt注入：硼30keV，1.2×1012cm-2；S/D注入：砷50keV，3×1015cm-2；活化退火：1010℃、N2气O2气中)。图中的晶体管B(栅极长度：0.38μm；栅极宽度：0.44μm；栅极电极材料：多晶硅；栅极氧化膜：氧化膜9.7nm；Well注入：硼30keV，5.3×1012cm-2；Vt注入：无；S/D注入：砷50keV，3×1015cm-2；活化退火：1010℃、N2气O2气中)容后再述。另外，图1的晶体管不仅被用作如上所述的负载电阻，还被用作以图1的黑点之间(由可变电阻元件120与晶体管112构成的串联线路130)作为一个存储单元，将多个存储单元呈阵列状配置时的选择元件(参照图33)。
为了驱动可变电阻元件，利用外部电源在串联线路间施加满足规定条件的电脉冲(作为正脉冲为+3V、100ns，作为负脉冲为-3V、100ns)。电脉冲的施加通过使串联线路的一端接地(GND)并对另一端施加正的电位来进行。另外，电压的极性，令施加该电脉冲时以第一电极层223为基准的第二电极层227的电位为正的脉冲为正脉冲。更详细地，在图1中，在将没有与可变电阻元件连接的一侧的主端子接地(GND)的基础上，以在可变电阻元件侧的一端施加了正电位的电脉冲的情况(图35的施加状态B)为正脉冲；在将可变电阻元件侧的一端接地(GND)的基础上，以在没有与可变电阻元件连接的一侧的主端子施加正电位的电脉冲的情况(图35的施加状态A)为负脉冲。每一次施加电脉冲时，电阻值通过在将没有与可变电阻元件连接的一侧的主端子接地(GND)之后，对串联电路施加+400mV的电压，对流动的电流进行测定来求得。电压的极性与施加电脉冲时同样地进行定义。令电脉冲施加时的晶体管的栅极电压为+3.0V。
图6是表示实验例1中经过照射时间15秒的氧等离子体照射后的样品A的电阻变化特性的图。图7是表示实验例1中经过照射时间40秒的氧等离子体照射后的样品B的电阻变化特性的图。样品A、B的第二含钽层225的厚度根据如上所述的照射时间的不同而不同，样品A为5.5nm，样品B为7nm。第二含钽层225的厚度，基于预先进行的X光反射率测定(制造商名：Rigaku；软件名：X光反射率数据处理软件)的测定数据，通过假定基板上存在两层氧化钽层进行拟合来推定。
如图6和图7所示，随着电压施加方向的不同，可变电阻元件220的可变电阻层224的电阻值可逆地增加或减少。可知，可变电阻元件220至少可以在电阻值高的高电阻状态(RH状态)和比RH状态电阻值低的低电阻状态(RL状态)的两种以上的状态迁移，在停止电压施加后，电阻状态也能保持，能够根据各状态用于信息记录。不过，由于氧等离子体的照射时间(即第二含钽层225的厚度)的不同，可变电阻元件在RH(高电阻)状态时的读取电压下的可变电阻元件的电阻值不同。
如将图6和图7对比即可明了，第二含钽层225较薄的样品A的电阻变化幅度小，处于RH(高电阻状态)的可变电阻元件的读取电压下的电阻值也低。另一方面，第二含钽层225的膜厚较厚的样品B的电阻变化幅度大，处于RH(高电阻状态)的可变电阻元件的读取电压下的电阻值也比样品A高。一般来说，因为电阻变化幅度越大，根据电阻状态来读取存储数据信息的情况下判定时的裕量也会增大，数据的可靠性得到提高，并且也更能抵抗数据偏差和外部噪声。即，可以明确，第二含钽层225越厚，越适合提高数据的可靠性。
但是，如果第二含钽层225太厚就会接近绝缘膜，就会发生如下其它的问题：初始的电阻变高，为了变化到RL(低电阻状态)而需要施加的电压变得非常高，施加的脉冲宽度变大。即可知，在能够驱动的电压范围内优选尽可能使第二含钽层225的厚度变厚。可以推定，存在最适合的厚度和与之对应的最适合的驱动方法。
[实验例2：现有驱动方式中产生的问题]
实验例2中，在与实验例1的样品B相同的条件下制作多个可变电阻元件，在与实验例1相同的条件下使电阻状态变化。
图9是表示实验例2得到的某可变电阻元件的电阻变化特性的图。如图可知，在实验例2中，在电脉冲的施加次数未满30次的阶段，可变电阻型元件就固定在RH(高电阻状态)而此后不能变回RL(低电阻状态)的情况多有发生。即可以得知，存在可变电阻型元件不可逆地变化到RH(高电阻状态)的情况(在评价样品中大约有3成左右的比例发生同样的问题)。这样的现象在将可变电阻型元件用作可擦写的存储装置时是致命的。
[实验例3：实验例2的条件下的可变电阻元件的电压电流特性]
在实验例3中，用与实验例2同样的装置结构，确认可变电阻元件的电压电流特性。晶体管的栅极电压也同实验例2一样，为+3.0V。在确认电压电流特性时，将施加的电脉冲的脉冲宽度固定在100ns，使电压从0V阶段性地上升到约+2.4V，然后阶段性地降低到-3V，再次阶段性地上升到0V。电脉冲的施加方法和电压的极性同实验例2一样。施加电脉冲时的电流值(脉冲宽度的最终端的电流值)作为脉冲电流记录下来。每施加一次电脉冲时，在将没有与可变电阻元件连接的一侧的主端子接地(GND)之后，施加+400mV的电压到串联电流线路上，通过测定流动的电流来求取电阻值(元件DC电阻值)。
图10是表示实验例3中向串联线路施加的电压和脉冲电流的关系的图。图11是表示实验例3中向串联线路施加的电压和串联线路的电阻值的关系的图。
如图10、图11所示，如果将电压从0V上升到+1.7V，电阻值就会从4.7kΩ上升到数百kΩ。这时，脉冲电流也降低到30μA左右。如果进一步使电压上升，电流就开始急剧流动，在电压到+2.4V左右时脉冲电流到达200μA。紧接着，电阻值超过100MΩ，可变电阻元件变化到超高电阻状态。另外，图10和图11外表上看起来电阻值不同，这是因为图11的电阻值表示的总是施加400mV时的电阻值。即，如后文所述，高电阻状态(RH)的可变电阻元件具有非线性的电压电流特性。在图10和图11的例子中，接着如果使电压降低，在-1.7V时电阻值再次回到4.7kΩ，但由样品不同也存在如图9的例子那样的无法回到RL的情况下。
[实验例4：实验例2中产生的问题的解决]
在实验例4中，用与实验例2同样的样品，同样的实验方法，仅使高电阻化时(正脉冲施加时)晶体管的栅极电压降低到+2.6V，确认可变电阻元件的特性。低电阻化时(负脉冲施加时)使晶体管的栅极电压为+3.0V。
图12是表示实验例4中可变电阻元件的电阻变化特性的图。从图中可以明确，即使电脉冲的施加次数超过700次，可变电阻型元件也继续在RH(高电阻状态)和RL(低电阻状态)之间可逆地迁移。但是，处于RH(高电阻状态)的可变电阻元件的读取电压下的电阻值，在实验例2中为107Ω左右，而在实验例4中为106Ω左右，低了一个数量级。
根据实验例4的结果可以推测，通过增大与可变电阻元件连接的负载电阻(晶体管的导通电阻)，能够解决实验例2中产生的问题。
[实验例5：实验例4的条件下的可变电阻元件的电压电流特性]
在实验例5中，用与实验例4同样的装置结构，确认可变电阻元件的电压电流特性。晶体管的栅极电压也与实验例4同样，高电阻化时(正脉冲施加时)为+2.6V，低电阻化时(负脉冲施加时)为+3.0V。其他的实验方法与实验例3同样。
图13是表示实验例5中向串联线路施加的电压和脉冲电流的关系的图。图14是表示实验例5中向串联线路施加的电压和串联线路的电阻值的关系的图。
如图所示，当使电压从0V上升到+1.9V时，电阻值从4.7kΩ上升到数百kΩ。这时，脉冲电流也降低到数十μA左右。进一步使电压上升则电流开始急剧流动这一点与实验例3同样，但即使电压到达+2.4V左右时脉冲电流也被限制在100μA左右。电阻值也只能上升到数MΩ左右，可变电阻元件不能变化到超高电阻状态。另外，图13和图14外表上看起来电阻值不同，这是由于如上所述的施加电压的不同造成的。即，如后所述高电阻状态(RH)的可变电阻元件具有非线性的电压电流特性。接着，如果使电压降低，则在-1.7V时电阻值再次回到4.7kΩ。可以知道，像这样通过控制高电阻状态(RH)的非线性导致的电流的急剧上升(图10和图13的超过2V以上的区域的特性)，能够改善向异常高电阻值粘着的现象(图9的现象)。但是，如果观察图12中各电阻变化的反复，也可以观测到，各个RH的值变化较大而出现偏差，偶尔会超过107Ω。这个变动的原因虽然尚不明确，但是有找到电流限制值的最适条件的需要。对于这个观点通过进一步的详细讨论可以明确，在这之前先对目前为止得到的见解进行整理。
[从实验例1到5得到的见解]
从实验例1到5的结果，可以得到以下见解。
第一见解是，可变电阻元件(优选含有过渡金属氧化物作为可变电阻材料的可变电阻元件，更优选具有包括含氧量不同的第一氧化物层和第二氧化物层的层叠结构作为可变电阻层的可变电阻元件)在高电阻状态(RH)下表现出非线性的电压电流特性(半导体特性)。
在低偏压区域(电极间电压的绝对值较小的状态)表现出高电阻值，而在高偏压区域(电极间电压的绝对值较大的状态)表现出低电阻值。这意味着，高电阻状态(RH)下可变电阻元件的电流电压特性具有较强的偏压依赖性。
第二见解是，如果不对高偏压区域的电流量进行适当的限制，就会发生可变电阻元件向超高电阻状态不可逆地迁移，不能再回到低电阻状态(RL)的问题。
将实验例3与实验例5作比较，从中可以推测出，在实验例3中，在高偏压区域当电流量较大时可变电阻元件向超高电阻状态变化。可以推测出，在实验例2中可变电阻型元件不可逆地向RH(高电阻状态)变化的问题，也是由于高偏压区域的大电流产生的。另一方面，正如在实验例5中讨论的那样，可以推测出，实验例4中可变电阻型元件在RH(高电阻状态)和RL(低电阻状态)之间持续可逆地迁移，是因为通过晶体管(负载电阻)对电流进行了控制而使高偏压区域的电流量变小。通过在高电阻化时进行电流控制，能够抑制像实验例2那样的问题。
[实验例6：高电阻化时可变电阻元件的电压电流特性的详细说明]
在实验例2～5中，从RL到RH的状态变化由于对施加电压的变化产生灵敏反应，对此过程的详细把握较为困难。在实验例6中，用电压电流特性的上升更缓慢的晶体管B(参照图8：栅极电压+4.5V)代替实验例2～5中使用的晶体管A，对从RL到RH的状态变化进行详细的研究。
具体而言，将与实验例1的样品B在相同条件下制作的可变电阻元件，置于与图1同样的电路结构，使电阻状态变化。晶体管使用图8的晶体管B。对于低电阻状态(电阻值10kΩ)的可变电阻元件，边对串联线路施加电脉冲边使电压从0V开始缓缓上升。如果串联线路的电阻值(元件DC电阻值)发生了5倍以上的变化就暂时中止电压上升(将此作为一组(set))，再次边从0V开始缓缓地使电压上升边施加电脉冲到串联线路(将此作为下一组)。电脉冲的施加方法和电压极性的定义以及电阻值的测定方法等，与实验例2和实验例3相同。
图15是表示实验例6中向串联线路施加的电压和脉冲电流的关系的图。图16是表示实验例6中向串联线路施加的电压和串联线路的电阻值(元件DC电阻值)的关系的图。第一组的数据用黑色菱形(◆)表示，第二组的数据用黑色方块(■)表示，第三组的数据用黑色三角(▲)表示，第四组的数据用黑色圆点(●)表示。在图15中，白色方块(□)和白色三角(△)表示电脉冲施加时电阻状态变化前的电流值(将脉冲宽度的前半的值从实测点外推的值)，黑色方块(■)和黑色三角(▲)表示电脉冲施加时电阻状态变化后的电流值(脉冲宽度末端的值)。
图17是表示实验例6中电极间电压和脉冲电流的关系的图。电极间电压通过如下方式获得：首先预先算出计算机模拟的晶体管的脉冲电压电流特性，根据测定的电流值求取由晶体管的导通电阻导致的电压降低量，再将之从向串联电路施加的电压中减去。
如图16和图17所示，在第一组中，处于RL(电阻值：10kΩ)的可变电阻元件，一旦电流(与电极间电流相等，以下在实验例6中均如此。)超过180μA，电阻值就开始上升。电阻值的上升在电流变为60～70μA时停止。
第二组中，由于电压上升的步幅的关系，当电流量超过上述的60～70μA，达到80～90μA(大概在Istart线上的值)时电阻值再次开始上升。然后电阻值的上升在电流再次变为60～70μA时停止。像这样，第二组中反复进行如下动作：电流上升到达80～90μA→电阻值上升→电流下降到达60～70μA→电阻值的上升停止。第三组也一样。由此可知，可变电阻元件具有如果电流不在60～70μA以上则电阻值的上升就不会进行的性质。这个60～70μA的电流值就为Ilim。反过来可以认为只要稍微超过Ilim电阻值就开始上升。在这次测定中，由于电压上升的步幅的关系，为80～90μA的电流值，为了便于说明用Istart标记。
在第四组中，当电极间电压到达+3V后，电流以保持电极间电压为+3V的方式流动。即可以明确，可变电阻元件具有如击穿电压为+3V的齐纳二极管的特性。
在这里，考虑在电极间电压达到+3V的状态下进一步使对串联线路施加的电压上升的情况。这时，分配到可变电阻元件上的电压保持+3V不变。由此，只有分配到负载电阻上的电压上升，电流值也随之上升。可以推测出，如果出现过剩的电流，则可变电阻元件就会向超高电阻状态迁移，或是发生绝缘击穿。
图18～21是表示负载电阻(在实验例6中是晶体管)与可变电阻元件之间的电压的分配和电流的关系的示意图。在这些图中为了便于说明，固定了晶体管的特性(实线)，将可变电阻元件的特性(虚线)，以向串联线路施加的电压为起点反向表示。实线与虚线的交点为实际实现的电流值。交点的电压值为分配给晶体管的电压，从向串联线路施加的电压中减去该电压后的值即为分配到可变电阻元件上的电压。
图18是表示可变电阻元件从第一特性(RL)向第二特性变化的样态的示意图。如图所示，在可变电阻元件处于RL即第一特性(图中的(1))的情况下，当向串联线路施加的电压达到+1.6V(图中的A)时，串联线路中流动的电流达到180μA，可变电阻元件的电阻值开始上升(图中的B)。当电流降低到60～70μA(Ilim)时，电阻值的上升停止(图中的C)，可变电阻元件变得具有第二特性(图中的(2))。
图19是表示可变电阻元件从第二特性向第三特性变化的样态的示意图。如图所示，在可变电阻元件处于第二特性的状态下，使向串联线路施加的电压只上升一个阶段的电压量，例如施加电压到达+1.8V(图中的D)，串联线路中流动的电流到达80～90μA(Istart)，可变电阻元件的电阻值开始上升。当电流降低到60～70μA时，电阻值的上升停止，可变电阻元件变得具有第三特性(图中的(3))。即，由于施加电压的上升，在电流反复着先暂时增加然后降低的现象的同时，电阻值上升(图中的E)。
图20是表示可变电阻元件从第三特性向第四特性变化的样态的示意图。如图所示，如果在可变电阻元件处于第三特性的状态下提高向串联线路施加的电压，则当施加电压到达+2.6V时(图中的F)在串联线路中流动的电流到达80～90μA，可变电阻元件的电阻值开始上升。当电流降低到60～70μA时，电阻值的上升停止，可变电阻元件变得具有第四特性(图中的(4))。第四特性是电阻上升的最后阶段，处于电阻值不会再变为更高电阻的高电阻状态，具有如果电极间电压到达规定的值则电流以保持该电压的方式流动的如齐纳二极管那样的特性。
图21是表示可变电阻元件到达第四特性之后进一步使向串联线路施加的电压上升时的样态的示意图。如图所示，可变电阻元件具有如齐纳二极管那样的特性。这种特性某种程度上是稳定的，但流动远超过Istart的大电流会导致元件变为超高电阻状态或是元件被破坏的情况不会改变。因此，随着向串联线路施加的电压的上升，由于电极间电压被一直固定在+3V，分配到晶体管上的电压上升，所以电流也上升。如果在0V附近的晶体管的电压电流特性的上升(倾斜)很陡峭(例如如图8的晶体管A的特性)，则会在串联线路中瞬时出现大电流流动，可变电阻元件会变为超高电阻状态，或由于绝缘击穿而变为异常低电阻的状态。如果变为超高电阻状态，则视情况可变电阻元件不再能返回低电阻状态。即由于大电流的流动，可变电阻元件的电阻状态出现不可逆的变化，会产生失去作为存储元件的功能的结果。
反过来说，在到达表示电阻值不可能更高的最大的RH的第四特性时，没有必要在电流急剧流动的电极间电压(后述的RH击穿电压：对应图17的V3)以上的区域中使电流流动。但是，在上述的RH击穿电压以下，由于需要向作为目标的最大RH变化，所以优选流动上述的Ilim以上的电流。这是RH的电流限制的最佳条件。可以认为这样的RH击穿电压的值和上述的Ilim的值随可变电阻元件的上述第二氧化物层的膜厚、元件尺寸、可变电阻膜的组成和材料等的变化而变化。即只要元件的结构确定就大体上唯一确定，但并不受到限定。通过如上所述的实验，对与非易失性存储装置所用元件相应的固有值进行测定，能够作为负载电阻的条件值导出。另外，因为非易失性存储装置使用非常多的元件，由于各元件产生的偏差等，上述的RH击穿电压和Ilim的值也发生偏差。更实用地，对RH击穿电压和Ilim的偏差特性也进行测定，更优选使之限制在乘以足够的安全系数后的RH击穿电压的下限与Ilim的上限的交点以下的负载电阻的特性。
在如上的从RL到RH变化时的负载电阻的特性条件中，决定了一个方面的条件(根据变化到RH后的状态导出的负载电阻的特性条件)。但是另一方面的条件，即变化到RH前的状态下的负载电阻特性的条件尚未决定。为了阐述清楚这点用以下的实验进行说明。
[实验例7：从RL起电阻值开始上升的电流值(I2)的差异的研究]
如图10和图13所示，将晶体管A用作负载电阻时从RL起电阻值开始上升的电流值(I2)约为350μA，与之相对的，如图15和图17所示，将晶体管B用作负载电阻时I2约为180μA。
对在实验例7中，由晶体管的不同造成I2产生如上所述的差异的原因进行研究。具体而言，除了使用的晶体管为晶体管B(栅极电压为+4.5V)、从负电压一侧开始电压施加和电压的变化幅度不同以外，通过与实验例3相同的装置结构和条件，对可变电阻元件的电压电流特性进行确认。
以下，首先，在研究从RL起电阻值开始上升(高电阻化开始)的条件之前，对从RH起电阻值的减小过程(低电阻化过程)进行研究。
图22是表示实验例7中向串联线路施加的电压和脉冲电流的关系的图。图23是表示实验例7中向串联线路施加的电压和串联线路的电阻值的关系的图。
如图所示，如果电压从0V降低到-2V，电阻状态从RH向RL变化。接着，如果使电压上升到+2V，则电阻状态从RL向RH变化。之后如果进一步使电压上升，则电流开始急剧流动，在电压为+4V左右时脉冲电流到达200μA。但是，电阻值的上升停止在1MΩ左右。另外，在图22和图23中外表上的电阻值不同，这是由电压的不同和可变电阻元件具有非线性的电压电流特性造成的。
图24是表示实验例7中电极间电压和脉冲电流的关系的图。电极间电压用与实验例6相同的方法求得。
将图22与图10作比较，尽管元件结构相同，但是即将从RL开始向RH变化时的电流，在图22中为180μA左右，在图10中为350μA左右，有着很大的差异。但是，在图22中将即将从RL开始向RH变化时的电流与到达RL时的电流作比较，一个为180μA，另一个为-220μA，绝对值表现为很接近的值，同样地在图10中350μA和400μA也表现为较接近的值。即可以推测，从RL向RH的变化依赖RL的特性。然后，这种依赖关系，如图25所示，根据实验例7的电极间电压与元件耗电(电极间电压与元件电流的积)的关系能够进一步明确。根据图25可知，从RL向RH变化开始时约为200μW，这与从RH向RL变化结束时提供给元件的最大消耗功率量相等。即，如果反方向提供比向RL变化时提供的最大消耗功率量大的量，则从RL向RH的变化开始。即，从RL向RH变化的条件依赖于RL的特性。
接下分析RL的特性是怎样决定的。
如果特别地只着眼于电极间电压来看图24，会发现从RL向RH变化的开始点与向RL变化的到达点几乎是点对称的。这表示RL(低电阻状态)下元件的电压电流特性的正极性和负极性几乎是对称的。然后，特别是可以观测到向RL变化的到达点被限制在电压-1V附近、电流-220μA附近，可以考虑RL的特性被施加到元件上的电压限制的可能性、被在元件中流动的电流量限制的可能性、进而作为被此二者的积的功率限制的可能性。因此，分别着眼于电极间电压、脉冲电流、元件耗电这三个参数，根据模拟和实测用图26进行研究。
图26是使用晶体管B，对假设在串联线路上施加-2.0V、-2.5V、-3.0V的脉冲电压而使可变电阻元件的电阻从100kΩ变化到1kΩ时与晶体管之间的分压关系所生成的各参数的变化进行模拟从而绘制的图，图26(a)是以电极间电压的绝对值为纵轴的图，图26(b)是以脉冲电流的绝对值为纵轴的图，图26(c)是以元件消耗功率为纵轴的图。各图的黑色圆点(●)表示实际的RL下的实测值。
从图26(b)可以看出，存储单元两端电压为-2.0V、-2.5V、-3.0V时的处于RL(低电阻状态)下的可变电阻元件的电流的实测值分别为180μA、210μA、220μA，随着施加电压的绝对值的增加电流有增加的倾向。于是，如果可变电阻元件的电阻进一步下降，则元件电流也能够更大，可以得知，电流并没有被外部因素(例如电驱动方法等)限制，低电阻化并没有停止。
从图26(c)可以看出，对于各施加电压均存在消耗功率量的峰值。但是，如果看实测值，则处于越过峰值错开的位置，与向串联线路施加的电压为-2.0V时的值相比，像-2.5V和-3.0V那样，电压的绝对值越提高投入功率越增加，没有根据耗电的不同而被限制的倾向。
另一方面，如果看图26(a)，根据向串联线路施加-2V、-2.5V、-3.0V的施加电压时的实测值的绘图能够明确，两端电压被固定在0.9～0.95V的大致一定值。此电压值成为低电阻化临界电压(第一电压：V1)。即可以知道，处于RL(低电阻状态)的可变电阻元件的电阻值和电流由电极间电压(电场)决定，具有当电极间电压变得比V1小则电阻值不会进一步降低的特性。
图27是使用晶体管类型A，对在串联线路上施加-1.7V、-2.0V、-2.7V的脉冲电压而使可变电阻元件的电阻从100kΩ变化到1kΩ时与晶体管之间的分压关系所生成的各参数的变化进行模拟从而绘制的图，图27(a)是以电极间电压的绝对值为纵轴得到的图，图27(b)是以脉冲电流的绝对值为纵轴得到的图，图27(c)是以元件消耗功率为纵轴得到的图。各图的黑色圆点(●)表示实际的RL下的实测值。
从图27中也能看到与图26相同的倾向。即，在实测值中，RL(低电阻状态)下的电极间电压几乎是一定的。
但是图27的低电阻化临界电压(第一电压：V1)为0.65～0.75V，比图26低0.2V左右。这样的差可以认为是来自可变电阻元件制造过程中的偏差。因此，在设计阶段，V1由可变电阻元件的可变电阻膜的结构、组成、元件结构等决定为唯一的值。
即，刚变化到RL后的电流值(或RL下的电极间电压为V1时可变电阻元件的电阻值)由与可变电阻元件串联连接的负载电阻的电压电流特性所决定，从向串联线路施加的电压(VP1)减去V1后的值(VP1-V1)的电压下的负载电阻的电流量，即为RL的电流。通过此电流量和施加到可变电阻元件上的电压V1，决定可变电阻元件的RL下的电阻值。
图28是用于说明可变电阻元件从RH向RL变化时利用电压进行控制的概念图。图28中，将晶体管的负载曲线(虚线)与可变电阻元件的负侧的电压电流特性(实线)合成在一起。
在图28中，如果不位于V1左侧(电压的绝对值不大)，则可变电阻元件的电阻值就不降低(不低电阻化)。处于RH(高电阻状态)的可变电阻元件通过虚线箭头的线路低电阻化，分别到达晶体管A的负载曲线(R1a)和晶体管B的负载曲线(R1b)与直线V＝V1相交的交点，完成低电阻化。同样地，与晶体管A连接的可变电阻元件的电阻状态(电流电压特性)为RLa，此时的电流值达到350～380μA。与晶体管B连接的可变电阻元件的电阻状态(电流电压特性)为RLb，此时的电流值达到200～230μA。如上所述，可变电阻元件的低电阻状态(RL)下的电流值(或电阻值)由与之连接的负载电阻的负载电阻特性和V1决定。
以上是低电阻化过程中的控制。
接下来对从RL到RH的变化的开始(高电阻化开始)条件进行研究。
如图25所示，可以知道，如果反向施加与RL(低电阻状态)下的最大投入功率(图中的点A，约200μW)相等的量，高电阻化(电阻值的上升)就会开始(点B)。即，高电阻化开始时的元件耗电与低电阻化完成时元件耗电相等。只要电阻值和功率相等，基本上电压和电流也会相等。但是，可变电阻元件由于正侧施加和负侧施加时电压-电流特性略有不同并不是完全一致，所以严谨地说负侧和正侧的电流(绝对值)和电压(绝对值)不同。但是，大致上刚低电阻化后的电流(绝对值)和电压(绝对值)与高电阻化开始时的电流(绝对值)和电压(绝对值)的值很接近。即，作为对可变电阻元件进行控制的层面上的设计条件，作为几乎相等进行处理。即，高电阻化开始时的电压的绝对值与V1相等，高电阻化开始时的电流的绝对值与I1相等。由此，正脉冲施加时(高电阻化脉冲施加时)的电流值的绝对值需要具有超过I1绝对值的能力。
通过对以上内容进行整理，在上述的两个见解的基础上，追加接下来的三个见解。
第三见解是，可变电阻元件具有低电阻化临界电压(第一电压：V1)这一点，当电极间电压变得比该低电阻化临界电压更小时，电阻值并不会进一步降低。在电极间电压到达V1的阶段，电阻值的降低(电阻状态的变化)停止，这时的电流电压特性成为低电阻状态(RL)的电流电压特性。处于RL的可变电阻元件的电极间电压变为V1时的电流量(I1)，等于在与可变电阻元件连接的负载电阻的两端施加ΔVP1(＝VP1-V1)的电压时的电流量(IR1)。其中，VP1是使可变电阻元件低电阻化时向串联线路施加的电压。
第四见解是，用于使可变电阻元件从RL到RH变化的电极间电压中，存在：开始从RL向RH变化(高电阻化)之前的第一RH化电压区域(是不足V2的RL区域，电极间电压为V2时的电流为I2)、通过使比规定的高电阻化临界电流(Ilim)大的电流流动来进行高电阻化的第二RH化电压区域(V2以上不足V3的区域)、以使电极间电压保持为比第二RH化电压区域更大的一定电压(V3)的方式流动电流的第三RH化电压区域(V3以上的区域)。为了防止可变电阻元件变化到超高电阻状态或发生绝缘击穿，需要进行限制，以使在第三RH化电压区域急剧增加的电流在规定的阈值以下。具体而言，优选使电极间电压到达V3时的电流值在高电阻化临界电流(Ilim)以下。
第五见解是，从RL开始向RH变化(高电阻化)时的条件是，以使功率等于I1×V1且电压和电流的方向与低电阻化相反的方式，施加电压到串联线路。高电阻化开始的电流I2与I1绝对值大致相等，高电阻化开始的电压V2与V1绝对值大致相等。
[第一变形例]
图29是仅绘出图3的正电压侧的图。如图所示，在本实施方式中，负载电阻的电压电流特性(负载曲线R2)中，当两端电压为ΔVP2(＝VP2-V2)时的电流IR2在I2(图中的点A)之上，当两端电压为ΔVP3(＝VP2-V3)以下时，电流在Ilim(图中的点B)以下。但是，实际上I2远远大于Ilim，考虑到存储器阵列的存储单元之间的偏差在内，要准备具有满足上述条件的负载电阻特性的负载电阻大多较为困难。另外在图中，I表示第一RH化电压区域，II表示第二RH化电压区域，III表示第三RH化电压区域(图30、图31也一样)。
图30是本发明的第一实施方式的第一变形例中非易失性存储装置的相当于图29的图。第一变形例的装置结构和可变电阻元件的特性如上述的第一实施方式所述。另外，图30的负电压侧与图3相同。但是，不同点在于，第一变形例中电脉冲施加装置102能够从VP1的电脉冲、与VP1极性不同的VP2和与VP1极性不同的第三施加电压(在图30的例子中，即VP3。以下为了便于说明称作VP3。)的电脉冲中选择一个进行输出。
如图3和图30所示，在第一变形例中，如果从电脉冲施加装置102施加VP2的电脉冲到串联线路130，可变电阻层126从RL向第三电阻状态(在图30的例子中，即RH’。以下为了便于说明称作RH’。)变化(图中的点A→点B)，第三电阻状态具有如下电流电压特性：若在同样的电极间电压下对电阻值(例如电极间电压＝V2时的电阻值)进行比较，其电阻值比RH低但比RL高。VP2是指使可变电阻元件开始高电阻化时的向串联线路施加的电压。
如果进一步从电脉冲施加装置102施加VP3的电脉冲到串联线路130，则可变电阻层126从RH’向RH变化。
另外，令：VP1的极性为负，VP2的极性为正，下部电极124与上部电极128之间产生的电压为电极间电压，下部电极124与上部电极128之间流动的电流为电极间电流，从电脉冲施加装置102施加VP1到串联线路130时的电极间电压的极性为负，从电脉冲施加装置102施加VP2到串联线路130时的电极间电压的极性为正。
如已经阐述过的那样，可变电阻层126在从RH向RL变化时如果电极间电压到达负电压V1，电阻值的降低就会停止，在从RL向着RH变化时如果电极间电压到达与V1绝对值相同且为正电压的V2，电阻值就开始上升。这时，使在串联线路130中设定的负载电阻为如图所示的R2的负载电阻特性，以点B的交点电压值比V3的电压更低的电压为VP2，在施加电压＝VP2的电脉冲到串联线路130时，电阻上升没有到达作为目标的RH，而是在相同电极间电压下电阻值比RH低的RH’停止电阻上升。然后，进一步使在串联线路130中设定的负载电阻为如图所示的R3的负载电阻特性，以电压值比V3大的电压为VP3，在施加电压＝VP3的电脉冲到串联线路130时，可变电阻层126从RH’向RH变化。这时如果电极间电压到达V3，电极间电流就以保持电极间电压为V3的方式流动，在(VP3-V3)的电压被施加到负载电阻上时流动的电流量(点C的电流值)与电极间电流相等时，达到平衡状态。另外，与图29同样地，具有如下特性：在从RL向RH’并进一步向RH变化时的电极间电压的范围即V2以上不足V3的期间，如果电极间电流降低到Ilim，电阻值的上升就会停止。
与上述的负载电阻相当的晶体管110，在电脉冲施加装置102输出VP2的电脉冲时，负载电阻特性设定成，VP2减去V2的电压被施加到晶体管110上时流动的电流，在VP1减去V1的电压被施加到晶体管110上时流动的电流的绝对值以上(图30的I2以上)，在电脉冲施加装置102输出VP3的电脉冲时，负载电阻特性设定成，VP3减去V3的电压被施加到晶体管110上时流动的电流，在Ilim以下(图30的点C)。
如上所述，通过负载电阻特性的切换而进行的第一变形例的非易失性存储装置的数据写入方法，在具有上述结构的非易失性存储装置中，当输入VP2的电脉冲到串联线路130时，设定晶体管110的特性以使串联线路130中流动的电流在VP1减去V1的电压被施加到晶体管110上时流动的电流以上(图中的点A)，并且，当输入VP2的电脉冲到串联线路130时，利用晶体管110，将在串联线路130中流动的电流限制在Ilim以下(图中的点C)。
通过上述的结构，能够实现如图30所示的至少两个阶段的高电阻化。即，通过改变了负载电阻特性的多次脉冲施加，进行与图29等效的写入，从而使条件满足。图30是通过两次脉冲施加完成写入的例子。首先将晶体管的特性设定为电压电流特性陡峭的R2，施加VP2到串联线路，使可变电阻元件向过渡的高电阻状态(RH’)迁移。这时，优选电极间电压不进入第三RH化电压区域(V3以上的区域)。接着，将晶体管的特性设定为电压电流特性平缓的R3，施加比V3大的第三施加电压(VP3)到串联线路，向RH推移。像这样，当电脉冲施加装置施加两阶段的电压(VP2和VP3)时，通过对串联线路施加VP2使可变电阻元件开始高电阻化，通过对串联线路施加VP3来完成可变电阻元件的高电阻化。
第一变形例具有负载电阻切换装置(在图1的例子中，即栅极电压切换装置104。以下为了便于说明，称作栅极电压切换装置104。)，栅极电压切换装置104，在电脉冲施加装置102输出VP1的电脉冲时，电脉冲施加装置102输出VP2的电脉冲时，和电脉冲施加装置102输出VP3的电脉冲时，对晶体管110的特性进行切换。
第一变形例中的负载电阻，是具有两个主端子114、116和一个控制端子112的晶体管110，栅极电压切换装置104通过切换施加到控制端子112上的电压来对晶体管110的特性进行切换。
另外，也可以考虑电脉冲施加装置102具有多个输出阻抗并对此进行切换的结构。这时输出阻抗所使用的负载电阻也可以是如晶体管那样的有源元件，或是设置在半导体基板上的通过半导体开关等切换由多晶硅等构成的多个固定电阻的复合元件。
[第二变形例]
图31是本发明的第一实施方式的第二变形例中非易失性存储装置的相当于图29的图。第二变形例的装置结构除了将晶体管110替换为负载电阻电路210以外，其他同上述的第一实施方式。
图32是本发明的第一实施方式的第二变形例中非易失性存储装置中的负载电阻电路的电路图。
如图32所示，在第二变形例的非易失性存储装置中，负载电阻电路210具有晶体管218与二极管211并联连接的结构。晶体管218具有控制端子216、第一主端子212和第二主端子214。
利用上述结构，如图31所示，能够实现在第三RH化电压区域(V3以上区域)由晶体管支配的电流特性，在第一RH化电压区域(不足V2的RL区域)由二极管支配的电流特性，能够比较容易地满足上述条件。
[第三变形例]
作为本发明的第一实施方式的第三变形例可以考虑的是，应用上述的见解3和见解5，通过使图29的I2降低至接近Ilim，能够放宽负载电阻特性的条件。但是对于这种方法，可以认为会出现随着RL的电阻值的上升，与RH的电阻值的差(数据的检测裕度)变小的问题。但是，在存储单元的偏差小的情况下和存储器阵列的容量小等数据的检测裕度足够的情况下是可以利用的。
即，第三变形例的非易失性存储装置具有负载电阻切换装置(在图1的例子中，即栅极电压切换装置104。以下为了便于说明，称作栅极电压切换装置104。)，栅极电压切换装置104在电脉冲施加装置102输出VP1的电脉冲时，和电脉冲施加装置102输出VP2的电脉冲时，对晶体管110的特性进行切换。
另外，在第一变形例的非易失性存储装置中，负载电阻是具有两个主端子和一个控制端子的晶体管110，栅极电压切换装置104采用通过切换施加到控制端子112上的电压来对晶体管110的特性进行切换的结构。
上述结构通过使图29的I2降低至接近Ilim，能够放宽负载电阻特性的条件。
(第二实施方式)
第二实施方式的非易失性存储装置基于第一实施方式的非易失性存储装置，构成1T1R型存储器阵列。
图33是表示本发明的第二实施方式中非易失性存储装置的一个结构的框图。另外，图34是表示图33中C部的结构(两比特份的结构)的截面图。
如图33所示，本实施方式的非易失性存储装置300，在半导体基板上，具有存储器主体部301，该存储器主体部301具备有：存储器阵列302；行选择电路/驱动器303；列选择电路304；用于进行信息写入的写入电路305；用于检测在选择位线中流动的电流量，判定数据是“1”或“0”的读放大器(Sense Amplifier)306；和通过端子DQ对输入输出数据进行输入输出处理的数据输入输出电路307。另外，非易失性存储装置300进一步具有cell-plate(单元板)电源(VCP电源)308、接收从外部输入的地址信号的地址输入电路309、和基于从外部输入的控制信号对存储器主体部301的动作进行控制的控制电路310。
存储器阵列302具有：形成在半导体基板上的以在第一平面内沿着第一方向互相平行延伸的方式形成的多个第一配线(在图33的例子中，即字线WL0、WL1、WL2…。以下为了便于说明，称作字线WL0、WL1、WL2…。)，和以在与第一平面平行的第二平面内沿着第二方向互相平行延伸且与第一配线立体交叉的方式形成的多个第二配线(在图33的例子中，即位线BL0、BL1、BL2…。以下为了便于说明，称作位线BL0、BL1、BL2…。)，以及分别设置在这些的字线WL0、WL1、WL2…和位线BL0、BL1、BL2…的立体交叉点处的存储单元M211、M212、M213、M221、M222、M223、M231、M232、M233(以下用“存储单元M211、M212…”表示)，各个存储单元M211、M212…具有如图1所示的串联线路130，字线WL0、WL1、WL2…与各个存储单元M211、M212…中含有的晶体管T11、T12、T13、T21、T22、T23、T31、T32、T33…(以下用“晶体管T11、T12…”表示)的控制端子112连接，位线BL0、BL1、BL2…与各个存储单元M211、M212…所具有的串联线路130的一端连接。
可变电阻元件在存储单元内作为非易失性存储元件动作。存储单元由于是由一个晶体管与一个可变电阻元件构成的，所以被称为1T1R型存储单元。另外，存储器阵列302具有与字线WL0、WL1、WL2…平行排列的多个板线(plate line)PL0、PL1、PL2…。板线PL0、PL1、PL2…与各个存储单元M211、M212…所具有的串联线路130的另一端连接。
如图34所示，在字线WL0、WL1的上方配置位线BL0，在该字线WL0、WL1与位线BL0之间，配置板线PL0、PL1。
在这里，在存储单元M211、M212…所含有的非易失性存储元件中，具有如上所述的含有氧化钽的可变电阻层。更具体地，图34的非易失性存储元件313中含有的下部电极层314、上部电极层316、可变电阻层315分别对应于图2的可变电阻元件120的下部电极124、上部电极128、可变电阻层126。
另外，在图34中317表示栓塞层(plug layer)，318表示金属配线层，319表示源极/漏极区域。
图33的存储器阵列302的选择晶体管是用n沟道MOS晶体管示例的，晶体管T11、T12、T13…的漏极与位线BL0连接，晶体管T21、T22、T23…的漏极与位线BL1连接，晶体管T31、T32、T33…的漏极与位线BL2连接。
另外，晶体管T11、T21、T31…的栅极与字线WL0连接，晶体管T12、T22、T32…的栅极与字线WL1连接，晶体管T13、T23、T33…的栅极与字线WL2连接。
进一步，所有晶体管T11、T12…的源极均各自与对应的可变电阻元件连接。另外自不用说，上述漏极和源极的关系只是为了便于说明而定义的，可随施加方向调换。
另外，存储单元M211、M221、M231…与板线PL0连接，存储单元M212、M222、M232…与板线PL1连接，存储单元M213、M223、M233…与板线PL2连接。
地址输入电路309，从外部电路(未图示)接收地址信号，基于此地址信号将行地址信号输出到行选择电路/驱动器303，并将列地址信号输出到列选择电路304。在这里，地址信号是表示从多个存储单元M211、M212…中选择出来的特定的存储单元的地址的信号。另外，行地址信号是表示地址信号所示的地址中行的地址的信号，列地址信号是表示地址信号所示的地址中列的地址的信号。
控制电路310，在信息的写入循环中，根据输入到数据输入输出电路307的输入数据Din，将指示写入用电压的施加的写入信号向写入电路305输出。另一方面，在信息的读取循环中，控制电路310将指示读取用电压的施加的读取信号向列选择电路304输出。
行选择电路/驱动器303，接收从地址输入电路309输出的行地址信号，根据此行地址信号，从多个字线WL0、WL1、WL2…中选择出某一个，并对此选择出来的字线施加规定的电压。
另外，列选择电路304，接收从地址输入电路309输出的列地址信号，根据此列地址信号，从多个位线BL0、BL1、BL2…中选择出某一个，并对此选择出来的位线施加写入用电压或读取用电压。此时根据施加方向，cell-plate电源308选择性地输出GND或规定的施加电压。
在写入电路305接收了从控制电路310输出的写入信号的情况下，对列选择电路304输出用于对选择出来的位线指示写入用电压的施加的信号。在本实施方式中，电脉冲施加装置以含有控制电路310和写入电路305的方式构成。
另外，读放大器306在信息的读取循环中，对在作为读取对象的选择位线中流动的电流量进行检测，判定数据是“1”或“0”。将根据此结果得到的输出数据DO，通过数据输入输出电路307，输出到外部电路。
[非易失性存储装置的动作例]
接着，对写入信息时的写入循环和读取信息时的读取循环下非易失性存储装置的动作例，参照图35所示的时序图进行说明。
图35是表示本发明的非易失性存储装置的动作的一例的时序图。另外，在这里表示分别以可变电阻层为RH(高电阻状态)的情况下为信息“1”，以RL(低电阻状态)的情况下为信息“0”进行分配时的动作例。另外，为了便于说明，只表示对存储单元M211和M222进行信息的写入和读取的情况。
在图35中，VP表示可变电阻元件的电阻变化所需的存储单元两端的脉冲电压。另外，板线根据施加方向与电压VP或GND连接，根据切换的需要，各位线、板线预充电到电压VP或放电到GND。
在对存储单元M211的写入循环中，施加脉冲宽度tp的脉冲电压VP到字线WL0，使晶体管T11处于ON(导通)状态。然后，对应这个时刻，施加脉冲电压VP到位线BL0，将板线PL0设定为GND电平。由此，在存储单元M211写入信息“0”时的写入用电压VP只以脉冲宽度tp被施加到可变电阻元件的第一电极侧(下部电极侧)，其结果是存储单元M211的可变电阻层低电阻化。即，在存储单元M211中写入了信息“0”。这时的施加状态的示意图如图35中作为施加状态A的部分所示，可以知道电流从第一电极层(下部电极层)向第二电极层(上部电极层)流动。
接着，在对存储单元M222的写入循环中，预先在循环最初全部的字线为0V时使包含非选择的位线和板线在内预充电到VP，只对选择出来的位线BL1施加0V，对字线WL1施加脉冲宽度为tp的脉冲电压VP，使晶体管T22处于ON状态。由此，在存储单元M222写入信息“1”时的写入用电压VP被施加到可变电阻元件的第二电极侧(上部电极侧)，其结果是存储单元M222的可变电阻层高电阻化。即，在存储单元M222中写入了信息“1”。另外，当循环结束时将预充电到VP的各线放电到0V。这个循环的施加状态的示意图如图35中作为施加状态B的部分所示，可以知道电流从第二电极层(上部电极层)向第一电极层(下部电极层)流动。
在对存储单元M211的读取循环中，为了使晶体管T11处于ON状态，施加规定的电压到字线WL0，对应这个时刻，比写入时的脉冲振幅小的，不使存储单元的电阻状态(以下，存储单元的电阻状态是指存储单元包含的可变电阻元件的电阻状态)发生变化的读取用脉冲电压VR被施加到位线BL0。由此，输出与低电阻化的存储单元M211的可变电阻层的电阻值对应的电流，通过检测该输出电流值，读出信息“0”。
接着，在对存储单元M222的读取循环中，施加与对上述存储单元M211的读取循环相同的电压到字线WL1和位线BL1。由此，输出与高电阻化的存储单元M222的可变电阻层的电阻值对应的电流，通过检测该输出电流值，读出信息“1”。
这里对可变电阻元件的电阻变化的方向(极性)和与晶体管的连接进行说明。图35的施加状态B表示从RL(低电阻状态)向RH(高电阻状态)变化的高电阻化时的施加状态，通过使位线为GND，板线为高电阻化电压(VP＝VP2)，来使电流从板线向位线流动。这时可变电阻元件成为连接VP与漏极之间的关系。施加状态A表示从RH(高电阻状态)向RL(低电阻状态)变化的低电阻化时的施加状态，通过使位线为高电阻化电压(VP＝VP1)，板线为GND，来使电流从位线向板线流动。这时可变电阻元件成为连接源极与GND之间的关系。
在图35中，施加状态A(低电阻化)下的位线电压与字线电压相等，施加状态B(高电阻化)下的板线电压与字线电压相等，都等于VP。在施加状态A(低电阻化)电流从BL1向PL1流动。可变电阻元件变为与晶体管的源极侧(沿着电流流动的下流侧)连接。可变电阻元件的第一电极层(下部电极)被施加从向串联线路(存储单元的两端)施加的电压VP减去晶体管的阈值电压(Vth)的电压(VP-Vth)。由此，即使向串联线路施加的电压为相等的VP，只要可变电阻元件处于同样的电阻状态(具有同样的电流电压特性)，则可变电阻元件中流动的电流的绝对值在施加状态B(高电阻化)下比施加状态A(低电阻化)下大。如果遵从图35的写入方式，当VP＝VP2＝|-VP1|时，如图29所示，能够实现满足电压V2(≈|-V1|)时的电流超过I2(≈|-I1|)这一的条件的选择晶体管的负载电阻特性R2。
施加状态B下的字线电压(选择晶体管的栅极电压)和板线电压都等于VP(VP与VP2[高电阻化时的向串联线路施加的电压]相等)。如图29所示，以当电极间电压为V3时电极间电流在点B的电流值以下的方式设定选择晶体管的特性。所述选择晶体管的特性由VP2的电压值决定。图29的点B的晶体管的电流电压特性，由于漏极-源极间电压VDS比栅极电压VG小，所以是线性区域。因此，漏极-源极间电流IDS可以用栅极-源极电压VGS和阈值电压Vth以及漏极-源极间电压VDS，以下述式(1)近似。
IDS＝K×[2×(VGS-Vth)×VDS-VDS 2]……(1)
其中，K＝1/2×μn×Cox×(W/L)，μn：电子迁移率，Cox：氧化膜电容，W：栅极宽度，L：栅极长度。
由于VGS与图29的(VP2-V3)相等，如果使VP2-V3＝ΔV3，则VGS＝VP2＝V3+ΔV3，VDS＝ΔV3。将这些代入式1求解出式(2)。
IDS＝K×[2×(V3-Vth)×ΔV3-ΔV32]……(2)
由于ΔV3足够小，若忽略ΔV32项，则可以得到下式(3)。
IDS≈K×[2×(V3-Vth)×ΔV3]…………(3)
在式(3)中，晶体管可以作为IDS与ΔV3成比例(晶体管的电流电压特性处于线性区域)的晶体管对待。进一步，在这里图29的点B的电流量为Ilim，将之代入式3求解出ΔV3≈Ilim/[2K×(V3-Vth)]，图35的电压VP(＝VP2)的条件可以通过以下的式(4)获得。
VP≤V3+Ilim/[2K×(V3-Vth)]…………(4)
另外，由于上述ΔV3是近似值，所以式(4)也是近似式。当然，在计算更正确的ΔV3和VP的上限时，可以通过SPICE等电路模拟来详细求得。
即可以说，晶体管的最佳驱动条件由V3和Ilim决定。根据到此为止的说明能够明确，只要决定了存储单元的可变电阻元件的结构(尺寸形状、材料、氧化度、层叠结构、电极材料等)，V3和Ilim就能唯一地决定。使电极间电压超过V3则电流变得急剧流动的现象，如第一实施方式所述，与齐纳二极管的被称为齐纳击穿(Zener breakdown)的现象类似。二极管击穿包括由于隧道效应导致的齐纳击穿和雪崩击穿(Avalanche breakdown)，但由于RH状态时的可变电阻膜的击穿现象的机理目前尚不明了，在本说明书中将之定义为RH击穿(RH breakdown)。并且，将此时的电压V3定义为RH击穿电压(RH breakdown voltage)，将为了对发生击穿现象而向超高电阻状态迁移进行限制而设定的电流上限值Ilim定义为RH击穿限制电流(RH breakdown limit current)。
一般来说，存储器阵列的选择晶体管从确保最大限的存储器容量的观点出发，使之为半导体制造规范的最小尺寸，对于晶体管的栅极电压，从耗电的观点出发，将之设定为需要的最小限的值。只要决定了所使用的可变电阻元件的结构，就决定了RH击穿电压V3和RH击穿限制电流Ilim，也就能够唯一地决定满足上述负载电阻特性的条件的晶体管的驱动电压条件。
如上所述，根据本实施方式的结构和写入方式，通过图35的施加状态A使存储单元含有的可变电阻元件变化到RL状态，通过图35的施加状态B使存储单元含有的可变电阻元件变化到RH状态。然后，将选择晶体管的栅极电压、施加状态A时的位线电压、施加状态B时的板线电压均设定为相等的VP，并以满足式(4)的条件的方式设定VP的值。通过这样的写入方式将存储单元在施加图29中的RH击穿电压V3时的电流值限制在RH击穿限制电流Ilim以下，防止过量的电流在RH状态下的可变电阻元件中流动。由此抑制存储单元包含的可变电阻元件向超高电阻状态的迁移，变得不再能够返回低电阻状态(RL)的问题，能够提供可靠性极高的非易失性存储装置。
(第三实施方式)
第三实施方式的非易失性存储装置，具有与第二实施方式的非易失性存储装置几乎相同的装置结构，并在动作时更加稳定。
首先对印证第三实施方式的实验数据进行说明。
[实验例8]
本实验使用的存储单元，使用由可变电阻元件220和选择晶体管112(在与上述的晶体管A相同条件下制作)如图1所示串联连接的结构，这里的可变电阻元件220具有与实验例1相同的由第一含钽层和第二含钽层层叠的结构，图5的第二电极层227的材料由铱(Ir)构成(第二电极层227以外的材料和形状与实验例1相同)。
可变电阻元件的电阻可变的方向(极性)和与晶体管的连接关系，与第二实施方式相同。存储单元的动作，在如图35所示的施加状态A时变化到低电阻状态(RL)，在施加状态B时变化到高电阻状态(RH)。在第二实施方式中，使选择晶体管的栅极电压VG、施加状态A下的位线电压(第一施加电压VP1的绝对值)、施加状态B下的板线电压(第二施加电压VP2的绝对值)全部为相等的电压(VP)。实验例8中，在使VG、VP1、VP2彼此不同的情况下下，测定耐反复擦写性(write-endurance，写寿命)。耐反复擦写性是指，将相当于上述信息“0”的写入的低电阻化(向串联线路[存储单元]施加第一施加电压VP1)，和相当于信息“1”的写入的高电阻化(向串联线路[存储单元]施加第二施加电压VP2)反复交替进行，对在进行各次电压施加后通过施加读取电压(0.4V)而测定的单元电流(对应于可变电阻元件的电阻值在存储单元中流动的电流量)的分布进行的评价。
图40和图41表示使选择晶体管112的栅极电压VG为+3.6V，VP1为-1.8V，对VP2进行改变时的耐反复擦写性的不同。具体地说，图40(a)表示VP2＝+1.8V时的结果，图40(b)表示VP2＝+1.9V时的结果，图40(c)表示VP2＝+2.0V时的结果。图41(a)表示VP2＝+2.1V时的结果，图41(b)表示VP2＝+2.2V时的结果，图41(c)表示VP2＝+2.4V时的结果。
图42和图43表示使选择晶体管112的栅极电压VG为+3.6V，VP2为+2.0V，对VP1进行改变时的耐反复擦写性不同。具体地说，图42(a)表示VP1＝-1.8V时的结果，图42(b)表示VP1＝-2.0V时的结果，图42(c)表示VP1＝-2.09V时的结果。图43(a)表示VP1＝-2.2V时的结果，图43(b)表示VP1＝-2.31V时的结果，图43(c)表示VP1＝-2.4V时的结果。
另外，与第一和第二实施方式一样，将电流从可变电阻元件的第二电极(上部电极)向第一电极(下部电极)流动时的施加电压定义为正电压，将其反方向的施加电压定义为负电压。因此，在没有特别标记的情况下，在图33和后述的图48的非易失性存储装置的结构中，将对板线施加GND电平，对位线施加比GND电平高的电压从而进行写入动作的情况，作为施加了使可变电阻元件变化到RL时的第一施加电压(VP1)，用负电压表示。反之将对位线施加GND电平，对板线施加比GND电平高的电压从而进行写入动作的情况，作为施加了使可变电阻元件变化到RH时的第二施加电压(VP2)，用正电压表示。
图40～图43中，横轴表示擦写次数，纵轴为写入后的存储单元的单元电流。单元电流是指对存储单元含有的可变电阻元件施加不会发生电阻变化的程度的低电压(本实验例为0.4V)时流动的电流量。图中的各描点(plot)表示擦写次数的各区域的平均值，描点的上下延伸的直线表示区域内的范围(直线的下端表示最小值，上端表示最大值)。例如，擦写次数为2万次绘制的点和直线，表示从10001次到20000次的平均单元电流、最小值和最大值。图中的▲点表示施加VP2后的高电阻状态的单元电流，■点表示施加VP1后的低电阻状态的单元电流。
在上述的本实验例中，从图40(a)到图41(c)，使VP2缓缓增加。在VP2最小的图40(a)中，随着擦写次数增加，高电阻状态下单元电流的最大值也变大。高电阻状态下的单元电流的平均值也同样缓缓增加。这意味着区别低电阻状态与高电阻状态的数据检测窗口(低电阻状态与高电阻状态之间的单元电流的差异)变小，在实现非易失性存储装置的稳定动作方面并不是理想的现象。该现象的起因可以认为是，在擦写次数增加的同时，即使施加VP2，可变电阻元件的电阻状态的变化也变得不足够大，预想中的向高电阻状态的迁移变得无法进行。
可以看出，从图40(b)到图41(c)，VP2增加，随着擦写次数增加RH中单元电流变得增大的倾向消失了，反之随着擦写次数增加，低电阻状态的单元电流变小。并且可以看出，从图40(b)到图41(b)，低电阻状态的单元电流、高电阻状态的单元电流都几乎不发生变化，在实现非易失性存储装置的稳定动作方面具有令人满意的特性。但是可以看出，在图41(c)中如果擦写次数超过30万次就变得无法回到低电阻状态，在实现非易失性存储装置的稳定工作方面不够理想。
在如上述的本实验例中，从图42(a)到图43(c)，使VP1的绝对值缓缓增加。在VP1的绝对值最小的图42(a)中，在擦写次数超过5万次的地方，低电阻状态的单元电流的最小值变小。另一方面可以看出，从图42(b)到图43(b)，低电阻状态的单元电流、高电阻状态的单元电流都几乎不发生变化，在实现非易失性存储装置的稳定工作方面具有令人满意的特性。但是可以看出，在图43(c)中，随着擦写次数增加，高电阻状态的单元电流的最大值有变大的倾向。
从以上结果可以看出，反复擦写特性受VP1和VP2双方的影响。
将图40到图43的各电压条件，代入图3的可变电阻元件和负载电阻的关系，进行动作点分析(Operating-Point Analysis)，结果如图44和图45所示。
在图44中，固定栅极电压VG为+3.6V。负载曲线(5)表示使低电阻化时的低电阻化电压VP1为-1.8V时的晶体管的负载曲线。如上所述，由于低电阻化时实现了如图35的施加状态A所示的电路，可变电阻元件成为连接晶体管的源极与GND之间的源极跟随器(source-follower)。负载曲线(1)、(2)、(3)、(4)分别表示使高电阻化时的高电阻化电压VP2为+1.8V、+2.0V、+2.2V、+2.4V时的晶体管的负载曲线。负载曲线(1)、(2)、(3)、(4)分别对应图40(a)、图40(c)、图41(b)、图41(c)。
对于实验例8使用的元件，预先测定高电阻化时电阻状态的变化停止的电流值Ilim(参照图29)，结果约为200μA。由此，图44的点B’相当于图29的点B(图3的点D)。同样地，对于实验例8使用的元件，预先测定低电阻化时电阻状态的变化停止的电压值V1，和高电阻化时电阻状态的变化开始的电压值V2(参照图28和图29)，结果是绝对值都约为1V。由此，图44的点A’相当于图29的点A(图3的点C)。
图44的负载曲线(1)、(2)、(3)、(4)，任何一个当电极间电压为+1.0V时(对晶体管的负载电压分别为+0.8V、+1.0V、+1.2V、+1.4V时)的电流值都超过点A’的电流值。由此可知，任何一个负载曲线，都能够可靠地开始向高电阻化状态变化。
另一方面，负载曲线(3)、(4)中，电极间电压为+1.6V(＝V3)时(向晶体管的负载电压分别为+0.2V、+0.4V时)的电流值也超过点B’。在负载曲线(3)、(4)中，可变电阻元件变化到高电阻状态(RH)后在可变电阻元件中流动的电流没有被晶体管充分地限制住，超过Ilim(200μA)的电流在高电阻状态的可变电阻元件中流动。由此，在负载曲线(3)、(4)中，可变电阻元件向超高电阻状态变化，从而无法返回低电阻状态的可能性变高。
在对应负载曲线(3)的图41(b)中，随着擦写次数增加，RL和RH的电阻值的差(数据检测窗口)变窄。另外，在对应负载曲线(4)的图41(c)中，进一步随着擦写次数增加，变得无法回到低电阻状态。产生这种现象的原因可以认为是，如图44所示，在负载曲线(3)、(4)中，在高电阻状态的可变电阻元件中流动的电流无法被晶体管充分地限制住。
根据以上的研究可知，在实验例8中高电阻化电压VP2的最佳值为+2.0V，作为VP2的范围，优选在+1.8V以上+2.2V以下(最佳值的±10％)，更优选在+1.8V以上+2.1V以下(最佳值的-10％到最佳值的+5％)，尤其优选在+1.9V以上+2.1V以下(最佳值的±5％)。
在图45中也一样，固定栅极电压VG为+3.6V。图中，负载曲线(2)和(5)表现出与图44的负载曲线(2)和(5)同样的特性。即负载曲线(2)为VP2＝+2.0V的晶体管的负载曲线，负载曲线(5)为VP1＝-1.8V的晶体管的负载曲线。
负载曲线(6)、(7)、(8)分别是使低电阻化时的VP1为-2.0V、-2.2V、-2.4V时的晶体管的负载曲线。负载曲线(5’)、(6’)、(7’)、(8’)分别是将负载曲线(5)、(6)、(7)、(8)以原点为中心旋转180度得到的曲线。负载曲线(5)、(6)、(7)、(8)分别对应图42(a)、图42(b)、图43(a)、图43(c)。
在负载曲线(5)、(6)、(7)、(8)的各个情况下，已变化到低电阻状态的可变电阻元件在高电阻化时电阻状态开始发生变化的点，是电极间电压为V2(＝+1.0V)的直线与负载曲线(5’)、(6’)、(7’)、(8’)的交点，分别是A1’、A2’、A3’、A4’。电极间电压为+1.0V时(在负载曲线(2)中，向晶体管的负载电压为+1.0V时)的电流值比A1’、A2’、A3’、A4’的任何一个电流值都大。由此可知，在负载曲线(5)、(6)、(7)、(8)的任何一个中，即使是已经使可变电阻元件低电阻化的情况下，也能够可靠地开始向高电阻状态的变化。
但是，从对应负载曲线(5)的图42(a)可以看出，低电阻状态的电流值的最小值，在擦写次数超过5万次附近开始变小，低电阻状态的电阻值变高。即可以说，对于驱动存储单元的最佳的电压值，VP1变小了。反之从对应负载曲线(8)的图43(c)可以看出，高电阻状态的电流值的最大值和平均值，随着擦写次数增加变大，高电阻状态的电阻值变低。即可以说，对于驱动存储单元的最佳的电压值，VP1变大了。对应负载曲线(6)的图42(b)中，在超过5万次的地方，低电阻状态的电阻值也暂时变高。
另外，为了使理解更深入，将VP1比图42(a)更低的1.6V时的特性用图55(a)表示，将VP1比图43(c)更高的2.5V时的特性用图55(b)表示。从中可以理解，各自的数据检测窗口(低电阻状态与高电阻状态之间的单元电流的差异)进一步变小。
根据以上的研究可知，在实验例8中低电阻化电压VP1的最佳值为对应图43(a)和负载曲线(7)的-2.2V，作为VP1绝对值的范围，优选在1.8V以上2.4V以下(最佳值的-18％到最佳值的+9％)，更优选在2.0V以上2.31V以下(最佳值的-9％到最佳值的+5％)，尤其优选在2.09V以上2.31V以下(最佳值的±5％)。
[第三实施方式的适宜范围]
以下，如图35的施加状态A和施加状态B所示，对使用MOS-FET型晶体管作为负载电阻时的适宜的工作条件，基于实验例8的结果进行讨论。
可以知道，VP2和VP1的最佳的平衡，是图45的负载曲线(2)和负载曲线(7)，负载曲线(2)和与负载曲线(7)点对称标示的负载曲线(7’)都通过B’
从到此为止的说明中可以知道，图43的点B’是电极间电流为Ilim、电极间电压为V3的点，如果决定了存储单元含有的可变电阻元件的结构(尺寸形状、材料、氧化度、层叠结构、电极材料等)就能唯一决定。一般来说存储器阵列的选择晶体管，从确保最大限的存储器容量的观点出发，使之为半导体制造规范的最小尺寸，关于晶体管的栅极电压，从耗电的观点出发，将之设定为需要的最小限的值。因此也能够唯一地决定满足上述负载电阻特性的条件(高电阻化时的特性曲线(负载曲线)和将低电阻化时的特性曲线(负载曲线)以原点为中心旋转180度得到的曲线都通过点B’)的晶体管的驱动电压条件。
图46是为了说明第三实施方式的晶体管的驱动条件的导出，表示图45的负载曲线(2)和(7’)的关系的印象图。在图46中，R1相当于图45的负载曲线(7’)，R2相当于图45的负载曲线(2)。
图47是将图35的施加状态A所示电路放大后的图。在图中，可变电阻元件R与晶体管的源极S连接。如上所述，在图35的施加状态A下，当施加VP到晶体管的漏极时，可变电阻元件向低电阻状态变化。低电阻化时的晶体管的负载电阻特性为图46的R1，晶体管在饱和区域动作。由于R1通过点A’和点B’，所以通过点A’和点B’的负载曲线与X轴的交点为VP1’(为了在低电阻化时使电流在电路中流动而需要施加到晶体管的漏极上的最小电压的绝对值)。晶体管的阈值电压Vth加上VP1’而得的电压(VP1’+Vth)，成为作为栅极电压VG能够选择的电压值的最小值。此时只要实际施加到晶体管的漏极上的电压|-VP1|在VP1’以上，被栅极电压VG限制的施加到可变电阻元件上的最大电压(图47的Vr1)就会与VP1’相等。
一般来说作为源极跟随器时的晶体管工作在饱和区域，晶体管的饱和区域的漏极-源极间电流IDS，如以下式(5)以依赖于(VGS-Vth)的平方的方式表示。
IDS≈K×(VGS-Vth)2…………(5)
但是，如非专利文献1所述，栅极长度比亚微米更小的MOSFET的速度饱和效应(Velocity Saturation Effect)变得显著，晶体管的饱和区域的IDS，如以下的式(6)所示以与(VGS-Vth)成比例的方式近似表示。由于在本实施方式中使用的晶体管全部是栅极长度180nm的，适用速度饱和效应的修正，所以用式(6)表示。
IDS≈K2×(VGS-Vth)…………(6)
但是，K2＝Cox×W×Vsat，Vsat：载流子饱和速度。
因为低电阻化时的VGS与源极的电压被施加到可变电阻元件的电压V3相等，所以有VGS＝VG-V3的关系。由于式(6)的括弧中的VGS-Vth与VG-V3-Vth相等，令其为Vd1，在式(6)中用点B’的RH击穿限制电流Ilim代入IDS，以此解出Vd1，得到以下的式(7)。
Vd1≈(Ilim/K2)………………(7)
因为VG-V3-Vth＝Vd1，最小的栅极电压如以下的式(8)，可以由RH击穿电压V3、Vd1和Vth相加得到。
VG≈V3+(Ilim/K2)+Vth………(8)
另外，栅极电压VG为式(8)时，作为低电阻化时向漏极施加的电压的VP1，只要在V3+(Ilim/K2)以上就行。
接着，如果遵从式(8)决定栅极电压VG，利用满足在图46中R2通过点B’的条件，能够决定VP2。图35的施加状态B对应于使可变电阻元件向高电阻状态变化的情况。在图46的Vd2(＝VP2-V3)较小的情况下，晶体管的电流电压特性处于线性区域，漏极-源极间电流IDS如第二实施方式所述，用式(1)表示。在式(1)中只要VDS很小，VDS 2项就可以忽略。此时的IDS，如以下的式(9)所示，可以用含有漏极-源极间电压VDS的一次函数近似。
IDS≈2×K×(VGS-Vth)×VDS……(9)
式(9)的VDS由于是施加在晶体管两端的电压，所以如图46所示与Vd2相等。另一方面由于源极接地，所以VGS与VG相等。用以上的关系，在式(9)中用点B’的RH击穿限制电流Ilim代入IDS，以此求解Vd2，可以由以下的式(10)给出Vd2。
Vd2≈Ilim/{2×K(VG-Vth)}……(10)
即，作为用于高电阻化的施加电压的VP2，可以近似地用以下的式(11)表示。
VP2＝V3+Vd2≈V3+Ilim/{2×K(VG-Vth)}…(11)
如上所述，由实验例8，在第一实施方式中说明过的高电阻化时的条件的基础上，以取得高电阻化时的负载电阻的特性和低电阻化时的负载电阻的特性的平衡的方式，决定低电阻化时的条件，由此能够大幅改善可变电阻元件的耐反复擦写性。
根据实验例8的结果，对于VG、VP1和VP2，导出以下适宜的范围。即，令图46的VP1’＝α(V3+(Ilim/K))时，优选0.82≤α≤1.09，更优选0.91≤α≤1.05，尤其优选0.95≤α≤1.05。而且，VG和VP1用VG＝|-VP1|＝α(V3+(Ilim/K))+Vth表示。另外，在令VP2＝β(V3+Ilim/{2×K(VG-Vth)}时，优选0.9≤β≤1.1，更优选0.9≤β≤1.05，尤其优选0.95≤β≤1.05。
根据本实施方式的写入方式，上述负载电阻特性的最佳平衡由晶体管的栅极电压VG和存储单元(图47所示电路)的两端的施加电压(|-VP1|或VP2)决定，以上述的式(8)、式(11)为基础，使上述的α和β进入上述的适宜范围，以这样的方式对VG、VP1、VP2进行设定，通过具备这样的电路，能够提供耐反复擦写性良好的、可靠性优秀的非易失性存储装置。
另外，式(8)和式(11)是近似式，并且使用了最基本的方程。很多情况下IDS的关系式会因精细工艺和特殊的掺杂等造成不同。因此，在要算出更加正确的VG、VP1和VP2时，当然可以基于本发明的导出法，通过SPICE等电路模拟来详细求取。这时SPICE的模拟值，即使与式(8)和式(11)的值不同，只要结果上满足图46的负载电阻特性的条件，自然也就满足了本发明的必要条件。
另外，在实验例8中VP1的设定电压没有由栅极电压进行限制，为足够高的3.6V。但是，鉴于非易失性存储装置的耗电，希望抑制栅极电压到需要的最低限。如果使用上述式(8)和式(11)，能够算出最低的最佳栅极电压，和与其对应的VP1和VP2。以下针对具体例子进行阐述。预先测定速度饱和区域的晶体管固有值K2和阈值电压，得到K2＝176(μA/V)，Vth＝0.32V。从图44的RH的特性，以V3＝1.6V、Ilim＝200μA代入式8，得到VG≈V3+(Ilim/K2+Vth＝3.06，约3V，为最佳的栅极电压。这时，VP1只要是从3.06减去Vth得到的2.73V以上就行，但为了控制电路的简易化，最好与VG的电压相同。
进一步，预先测定处于线性区域时的晶体管固有值K，得到K＝92(μA/V)，以V3＝1.6V、VG＝3V、Vth＝0.32V、Ilim＝200μA代入式11，得到VP2≈V3+Ilim/{2×K(VG-Vth)}＝2.01V，约2V，为最佳的VP2。
另外，在用式(8)导出VG和VP1时，由于可变电阻元件与晶体管的连接是源极跟随器，所以晶体管的源极电位比基板电位的GND电平高。因此发生基板效应(body effect)，与将源极接地到GND时相比Vth增加。虽然进行该修正可以算出更加正确的值，但在上述的例子中为0.1～0.2V左右，所以忽略不计。
(第四实施方式)
第三实施方式表示了，在1T1R型非易失性存储装置的写入方式中，通过如图46所示取得高电阻化时的负载电阻特性R2与低电阻化时的负载电阻特性R1的平衡，大幅改善可变电阻元件的耐反复擦写性。但是，由于在低电阻状态下可变电阻元件实际上具有的电阻值，如第一实施方式所说明的那样，由VP1和负载电阻的特性决定(-VP1减去-V1的电压下的负载电阻的电流量，成为低电阻状态下在电路中流动的电流，由该电流量和施加到可变电阻元件的电压-V1，决定可变电阻元件的低电阻状态下的电阻值)，所以在第三实施方式中，如果VG和|-VP1|变小，可变电阻元件的低电阻状态下的电阻值就会变大。可变电阻元件的电阻值如果变大，写入时流动的电流也会变少，能够削减非易失性存储装置的耗电。如图40～图43所示，擦写次数少时各电阻状态下的电阻值处于正常水平。第四实施方式的非易失性存储装置在确保良好的耐反复擦写性的同时，可以实现非易失性存储装置的功率消耗的削减。
图48是表示本发明的第四实施方式中非易失性存储装置的一个结构例的框图。与第二实施方式(图33)相同的构成要素用相同的符号和名称并省略说明。
在图48中，电源控制电路350从输入的电源电压生成并输出|-VP1|和VP2。另外，|-VP1|的电压值，遵从来自控制电路353的指令进行适当的改变。读放大器351对存储单元的电阻状态进行检测，不仅对在存储单元写入的信息进行解码，而且输出与各存储单元的实际电阻值相应的数字值(以下称作电阻水平(level)数据)。控制电路353遵从输入的信息数据和地址信号以及控制信号，从存储器阵列302中选择规定的存储单元，按照图35的顺序使该存储单元含有的可变电阻元件低电阻化(写入信息数据0)或高电阻化(写入信息数据1)。此时行选择电路/驱动器354和写入电路352，以在施加状态A(低电阻化)时选择|-VP1|作为图35的VP，在施加状态B(高电阻化)时选择VP2作为图35的VP的方式进行控制。控制电路353进行用于确认写入的电阻水平正常与否的读取(校验读取)，判定读放大器351输出的电阻水平数据是否在规定的范围。如果电阻水平数据不在规定的范围内，则控制电路353对于同一地址的存储单元反复进行写入操作。
图49是表示本发明的第四实施方式中非易失性存储装置的读放大器的大概结构的一例的框图。图50是用于说明本发明的第四实施方式中非易失性存储装置的读放大器的动作的时序图。以下，参照图49和图50，对读放大器351的结构例和动作例进行说明。
在图49中，参考电压发生电路360，基于从输入A输入的来自控制电路353的指令，根据电源电压VDD与接地电平之间的电位差用梯形(ladder)电阻等生成多个规定的电压电平，利用半导体开关选择这些多个电压电平的一个，分别输出Vref1和Vref2。Vref1比Vref2大。
从控制电路353输入开关控制信号到输入B，开关控制信号被输入到开关362和计数器366。开关362在开关控制信号为“H”时为ON(接通)，在“L”时为OFF(断开)。当开关控制信号为“H”时，通过驱动器361将Vref1的电位输出到节点C。(另外，实际上由于驱动器361和其他构成电路的晶体管和配线等的电压下降，输入输出的电压值多少有点差异，但为了简化说明，将这些电压下降等作为不存在，进行说明。)
节点C通过如图48所示的列选择电路304与选择存储单元的位线连接。如图49所示，在节点C与大地之间，电容器363与存储单元并联连接。该电容器可以由配线电容或晶体管的电容等来实现，也可以另外设置。
当开关控制信号为“H”时，节点C的电位为Vref1。此后，如果开关控制信号变为“L”则开关362为OFF，节点C的开关362一侧变为高阻抗，Vref1的供给被截断。然后电容器363储蓄的电荷，以和与之连接的存储单元所含有的可变电阻型元件的电阻值相对应的时间常数放电，节点C的电位从Vref1缓缓降低。如果存储单元的电阻值低则电位快速降低，如果存储单元的电阻值大则电位缓慢降低。
对于以上动作，参照图50进行进一步说明。如图50(a)所示，时间轴从左向右设定，存储单元含有的可变电阻元件在前半处于低电阻状态，后半处于高电阻状态。在各个状态下，输入B的开关控制信号在图50(b)所示的时刻变化为“H”。如图50(c)所示，在输入B变为“H”的期间，施加Vref1到节点C。如果输入B从“H”切换到“L”，则开关362为OFF，节点C变为HiZ，电容器363缓缓放电(Discharge)。由于存储单元所含有的可变电阻元件在低电阻状态时快速进行放电，在高电阻状态时缓慢进行放电，所以下降到Vref2的阈值为止经过的时间，在低电阻状态下比高电阻状态下短。
图49的电平比较器364将从参考电压发生电路360输入的Vref2与节点C的电位作比较，如果节点C的电位比Vref2大则输出“L”，如果小则输出“H”。即，开关控制信号从“H”切换到“L”后电平比较器364的输出从“L”向“H”变化的时刻，若存储单元含有的可变电阻元件处于低电阻状态则变早，若存储单元含有的可变电阻元件处于高电阻状态则变晚。
计数器366在从输入B输入的开关控制信号为“H”的期间，被重置为0。如果开关控制信号为“L”，且来自电平比较器364的输入为“L”，则按照输入到计数器366的时钟(未图示)的周期进行计数，直到来自电平比较器364的输入变为“H”为止。另外，计数器366当然要以计数值不会超过规定的上限值造成溢出的方式进行限制。
图50(e)表示所述计数器366的动作。在图50(e)中，在输入B变化到“L”后紧接着计数器366开始计数，当节点C的电位下降到Vref2以下的时刻结束计数。计数结束后的计数值，在低电阻状态(RL)时固定为15，在高电阻状态(RH)时固定为35。
另外，Ref计数值输出电路365基于控制电路353的控制，输出用于判定存储单元所含有的可变电阻元件是处于高电阻状态还是低电阻状态的阈值的值(Ref计数值)。比较器367将计数器366输出的计数值a和Ref计数值输出电路365输出的Ref计数值b进行比较。如果a≥b则比较器367判断为可变电阻元件处于高电阻状态，输出“H”到输出A。另一方面，如果a＜b则比较器367判断为可变电阻元件处于低电阻状态，输出“L”到输出A。
在图50的例子中，ref计数值为20。由此，控制电路353的数据获取时向输出A的输出，在可变电阻元件处于低电阻状态时为“L”(表示作为计数值的15比作为ref计数值的20低)，在可变电阻元件处于高电阻状态时为“H”(表示作为计数值的35比作为ref计数值的20高)。
另外，Ref计数值和计数值的具体的值，并不限定于上述的值，当然可能因计数器366的计数时钟频率和电容器363的电容、Vref1或Vref2的设定值、可变电阻元件的电阻值及其偏差等而变动。
如上所述，读放大器351利用电容器的放电时间根据可变电阻元件的电阻值的不同而不同的性质，能够可靠地读出作为读取动作对象的存储单元含有的可变电阻元件的电阻状态。即读放大器351输出对应于电阻状态的二值的数字逻辑值到输出A，输出根据可变电阻元件的电阻值微微增减的计数值到输出B。
输出B的值被输入到控制电路，为校验追加写入(data verify cation and rewriting)所用。在本实施方式中，校验追加写入是为了同时实现低耗电和写入耐性而进行的。以下，对校验追加写入进行详述。
一般来说，在对存储在存储单元中的二值的数字数据进行解码时，使用读放大器检测出的物理量(电压等)与规定的阈值的大小关系的判定。在图49例示的读放大器中，如上所述，施加电压到存储单元后，通过判断电容器通过存储单元放电的所用时间(计数器366的计数值)与作为阈值(ref计数值)的20相比是大还是小，来判断存储在存储单元中的信息是1还是0。
所谓校验追加写入，是指为了确保期望的数据检测裕度，对写入电阻值进行控制的行为，例如对计数值是否在将阈值加上规定的余裕后的范围外进行检查，在计数值在该范围中的情况下再次进行写入动作。
图51是表示本发明的第四实施方式的校验追加写入动作的一例的流程图。在图51中，当开始校验追加写入动作(开始)时，选择要写入数据的地址空间的开头地址的存储单元(步骤S101)。具体的选择方法可以用与第二实施方式相同的方法。
接着，进行写入的是“1”数据还是“0”数据的判定(步骤S102)。基于判定结果，在写入“1”数据的情况下，执行用于进行高电阻化的写入电压的施加(RH写入处理)(步骤S103)，在写入“0”数据的情况下，执行用于进行低电阻化的写入电压的施加(RL写入处理)(步骤S107)。
接着，将读放大器351与选择存储单元连接，进行用于判定是否需要追加写入的读取动作(校验读取处理)(步骤S103、S108)。
控制电路353获取与存储单元的电阻值相当的计数值，反复进行写入动作，直到在RH写入处理中计数值为40以上(步骤S105)，在RL写入处理中计数值为15以下(步骤S109)。
在RL写入处理中，使第一次的RL写入处理中的VP1的绝对值的电压为与通过式(11)得到VP2相等的电压即下限电压(＝VP1a)，在再次进行RL写入处理时，每次以规定的步伐增大VP1的绝对值，直至增大到与通过式(8)得到的VG相等的上限电压(＝VP1b)为止(步骤S110)。
在RH写入处理中，当存储单元发生动作问题时，由于写入动作可能会无止境地进行，可以将追加写入次数的上限定为例如5次(步骤S105、S109)。
只要计数值满足条件(步骤S105、S109中为“是”)，就能判定作为写入对象的全部地址的写入是否完成(步骤S106)。如果写入没有完成，作为写入对象的地址还有剩余，就转移到下一次地址写入处理(步骤S111～步骤S101)。如果写入完成，就结束校验追加写入动作(结束)。
根据上述的校验追加写入动作，可以确保计数值在阈值加上规定的余裕后的范围之外(在RH写入处理中为40以上，在RL写入处理中为15以下)。
[实验例9]
图52是表示实验例9中在不进行校验追加写入的情况下反复进行10万次高电阻化和低电阻化时的，擦写次数与单元电流的关系的图。另外，装置结构与第二实施方式的图33相同。而且，采用如第三实施方式导出的VP2的最佳电压2V，使擦写时的各电压为VP＝VG＝VP2＝|-VP1|＝2V。另外，“擦写次数”中的一次擦写是指RH写入处理和RL写入处理各进行一次的动作(共计为两次的写入处理的动作)。
如图所示，在进行了10万次的擦写之后，可变电阻元件在处于低电阻状态的情况下和处于高电阻状态的情况之间，单元电流的差从平均值上看变小，低电阻状态的电流的最小值变得比高电阻状态的电流的最大值小。在上述情况下，低电阻状态和高电阻状态的判别变得困难。这是因为，如第三实施方式中说明的那样虽然VP2是最佳电压，但VP1不是最佳电压。
图53是表示实验例9中对于图52所示反复10万次擦写后的存储单元，在不进行校验追加写入的情况下进行擦写的结果的图。图54是表示实验例9中对于进行过图53的实验之后的存储单元，边进行校验追加写入边进行擦写的结果的图。在图54的实验中，使装置结构为图48的结构，按照图51的流程进行校验追加写入。此时，使VP1的作为下限电压的VP1a和作为上限电压的VP1b的电压，如第三实施方式算出的那样，分别为2V和3V。即，在图54的校验追加写入中，使RL写入处理的写入电压的绝对值和栅极电压，第一次(VP1a)为2V，第二次为2.4V，第三次为2.6V，第四次为2.8V，第五次(VP1b)为3.0V。使在RH写入处理中的写入电压VP2为2V。使写入次数在RL写入处理和RH写入处理中都是最大5次。
另外，在RH写入处理中固定栅极电压为与VP1b相等的3.0V，但如果使用本实施方式的结构电路，根据校验追加写入的次数，利用VP1的能够变化的电压电平，能够使电压增加为2V、2.4V、2.6V、2.8V、3.0V。通过这样的处理，由于限制从RL向RH进行电阻变化的过渡时流动的电流不会过高，能实现进一步的低消耗。
如图53所示，在没有进行校验追加写入的情况下，低电阻状态下单元电流降低(处于低电阻状态的可变电阻元件的电阻值变得比期望值高)的情况频繁发生。另一方面，如图54所示，在进行了校验追加写入的情况下，不发生低电阻状态下单元电流降低的情况，充分确保了低电阻状态下的单元电流与高电阻状态下的单元电流的差(数据检测窗口)。由此可知，通过进行校验追加写入，即使在反复擦写次数增加的情况下，也能够执行可靠性高的数据写入。
根据本实施方式的使用读放大器进行的校验追加写入，能够在写入次数少的期间将RL写入处理的写入电压抑制为最小限，只对写入次数多的存储单元使写入电压变大。由此，能够在由式(8)和式(11)得到的最佳平衡下对非易失性存储装置进行驱动。通过采用本实施方式的写入控制，能够在尽可能抑制耗电的同时提高耐反复擦写性，能够提供同时实现低耗电和高可靠性的非易失性存储装置。
从上述说明可知，对从业者来说，能够明确本发明的多种改良和其他的实施方式。因此，上述说明只是作为例示进行的解释，是以将执行本发明的最佳的方式告知从业者为目的而进行的说明。可以在不脱离本发明的精神的范围内，对其结构和/或功能的详情进行实质的改变。
工业上的可利用性
本发明的非易失性存储装置，具有存储单元阵列，该存储单元阵列具有多个在不同极性的电脉冲的作用下在多个电阻状态之间迁移的可变电阻元件，在大幅改善电阻变化幅度，提高高电阻状态的电阻值的同时，通过提高电阻变化动作的稳定性和可靠性，以及大幅改善数据检测裕度，能够提高装置的制造成品率和设计余裕，作为能够实现产品的成本下降的非易失性存储装置是有用的。另外，本发明的向非易失性存储装置写入数据的方法中，非易失性存储装置具有存储单元阵列，该存储单元阵列具有多个在不同极性的电脉冲的作用下在多个电阻状态之间迁移的可变电阻元件，该向非易失性存储装置写入数据的方法，作为向能够实现动作的稳定性和可靠性的提高的非易失性存储装置写入数据的方法是有用的。
附图标记说明
100 非易失性存储装置
102 电脉冲施加装置
104 栅极电压切换装置
110 晶体管
112 控制端子
114 第一主端子
116 第二主端子
120 可变电阻元件
122 基板
124 下部电极
126 可变电阻层
128 上部电极
130 串联线路
210 负载电阻电路
211 二极管
212 第一主端子
214 第二主端子
216 控制端子
218 晶体管
220 可变电阻元件
221 基板
222 氧化物层
223 第一电极层
224 第一含钽层
225 第二含钽层
226 可变电阻层
227 第二电极层
300 非易失性存储装置
301 存储器主体部
302 存储器阵列
303 行选择电路/驱动器
304 列选择电路
305 写入电路
306 读放大器
307 数据输入输出电路
308 cell-plate电源(VCP电源)
309 地址输入电路
310 控制电路
BL  位线
Ilim第一电流值
PL  板线
M   存储单元
V1  第一电压
V2  第二电压
V3  第三电压
VP1 第一施加电压
VP2 第二施加电压
VP3 第三施加电压
WL  字线
RH  第一电阻状态
RL  第二电阻状态

Claims (18)

1.一种非易失性存储装置，其特征在于，包括：
具有可变电阻元件和与所述可变电阻元件串联连接的负载电阻的串联线路；和
能够从第一极性的第一施加电压的电脉冲和与所述第一极性不同的第二极性的第二施加电压的电脉冲中选择一个对所述串联线路进行施加的电脉冲施加装置，其中
所述可变电阻元件具有：
第一电极；
第二电极；和
设置在所述第一电极与所述第二电极之间的可变电阻层，
在令所述第一电极与所述第二电极之间产生的电压为电极间电压，所述第一电极与所述第二电极之间流动的电流为电极间电流时，
所述可变电阻层，具有下述特性：
在从所述电脉冲施加装置对所述串联线路施加所述第一施加电压的电脉冲时，从第一电阻状态向电阻值比所述第一电阻状态低的第二电阻状态变化，
在从所述电脉冲施加装置对所述串联线路施加所述第二施加电压的电脉冲时，从所述第二电阻状态向所述第一电阻状态变化，
在从所述电脉冲施加装置对所述串联线路施加了所述第一施加电压的情况下，产生所述第一极性的所述电极间电压，
在从所述电脉冲施加装置对所述串联线路施加了所述第二施加电压的情况下，产生所述第二极性的所述电极间电压，
在从所述第一电阻状态向所述第二电阻状态变化时，当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压的绝对值减小，从而所述电极间电压到达第一电压时，电阻值停止降低，
在从所述第二电阻状态向所述第一电阻状态变化时，
当所述电极间电压到达与所述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，
当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压的绝对值增大，从而所述电极间电压到达绝对值比所述第二电压的绝对值大且具有与所述第二电压相同的极性的第三电压时，以保持所述电极间电压为所述第三电压的方式流动所述电极间电流，
在所述电极间电压处于所述第二电压以上但不足所述第三电压的期间，当所述电极间电流到达第一电流值以下时，电阻值停止上升，
所述负载电阻具有如下特性：
在所述电脉冲施加装置输出所述第二施加电压的电脉冲时，所述第二施加电压减去所述第三电压而得的电压被施加到所述负载电阻上时流动的电流，在所述第一电流值以下。
2.如权利要求1所述的非易失性存储装置，其特征在于：
所述负载电阻具有如下特性：
在所述电脉冲施加装置输出所述第二施加电压的电脉冲时，所述第二施加电压减去所述第二电压而得的电压被施加到所述负载电阻上时流动的电流，在所述第一电压减去所述第一施加电压而得的电压被施加到所述负载电阻上时流动的电流的绝对值以上。
3.如权利要求2所述的非易失性存储装置，其特征在于：
还具有负载电阻切换装置，
所述负载电阻切换装置，当所述电脉冲施加装置输出所述第一施加电压的电脉冲时，和当所述电脉冲施加装置输出所述第二施加电压的电脉冲时，对所述负载电阻的特性进行切换。
4.如权利要求3所述的非易失性存储装置，其特征在于：
所述负载电阻是具有两个主端子和一个控制端子的晶体管，
所述负载电阻切换装置，通过切换施加到所述控制端子的电压来对所述负载电阻的特性进行切换。
5.如权利要求1所述的非易失性存储装置，其特征在于：
所述负载电阻具有晶体管与二极管并联连接的结构。
6.如权利要求4所述的非易失性存储装置，其特征在于，包括：
以在第一平面内沿第一方向相互平行延伸的方式形成的多个第一配线；
以在与所述第一平面平行的第二平面内沿第二方向相互平行延伸且与所述第一配线立体交叉的方式形成的多个第二配线；和
设置在所述第一配线与所述第二配线的各个立体交叉点的存储单元，其中
所述存储单元各自具有所述串联线路，
所述第一配线与对应的所述存储单元所具有的所述晶体管的所述控制端子连接，
所述第二配线与对应的所述存储单元所具有的所述串联线路的一端连接。
7.一种非易失性存储装置，其特征在于，包括：
具有可变电阻元件和与所述可变电阻元件串联连接的负载电阻的串联线路；和
能够从第一极性的第一施加电压的电脉冲、与所述第一施加电压极性不同的第二极性的第二施加电压的电脉冲和与所述第一施加电压极性不同的第二极性的第三施加电压的电脉冲中选择一个进行输出的电脉冲施加装置，其中
所述可变电阻元件具有：
第一电极；
第二电极；和
设置在所述第一电极与所述第二电极之间的可变电阻层，
在令所述第一电极与所述第二电极之间产生的电压为电极间电压，所述第一电极与所述第二电极之间流动的电流为电极间电流时，
所述可变电阻层，具有下述特性：
在从所述电脉冲施加装置对所述串联线路施加所述第一施加电压的电脉冲时，从第一电阻状态向电阻值比所述第一电阻状态低的第二电阻状态变化，
在从所述电脉冲施加装置对所述串联线路施加所述第二施加电压的电脉冲时，从所述第二电阻状态向电阻值比所述第一电阻状态低但比所述第二电阻状态高的第三电阻状态变化，
在从所述电脉冲施加装置对所述串联线路施加所述第三施加电压的电脉冲时，从所述第三电阻状态向所述第一电阻状态变化，
在从所述电脉冲施加装置对所述串联线路施加了所述第一施加电压的情况下，产生第一极性的所述电极间电压，
在从所述电脉冲施加装置对所述串联线路施加了所述第二施加电压的情况下，产生第二极性的所述电极间电压，
在从所述第一电阻状态向所述第二电阻状态变化时，当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压的绝对值减小，从而所述电极间电压到达第一电压时，电阻值停止降低，
在从所述第二电阻状态向所述第三电阻状态变化时，当所述电极间电压到达与所述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，
在从所述第三电阻状态向所述第一电阻状态变化时，当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压绝对值增大，从而所述电极间电压到达绝对值比所述第二电压的绝对值大且具有与所述第二电压相同的极性的第三电压时，以保持所述电极间电压为所述第三电压的方式流动所述电极间电流，
在从所述第二电阻状态向所述第三电阻状态变化时，在所述电极间电压处于所述第二电压以上但不足所述第三电压的期间，当所述电极间电流到达第一电流值以下时，电阻值停止上升，
所述负载电阻具有如下特性：
在所述电脉冲施加装置输出所述第二施加电压的电脉冲时，所述第二施加电压减去所述第二电压而得的电压被施加到所述负载电阻上时流动的电流，在所述第一施加电压减去所述第一电压而得的电压被施加到所述负载电阻上时流动的电流以上，
在所述电脉冲施加装置输出所述第三施加电压的电脉冲时，所述第三施加电压减去所述第三电压而得的电压被施加到所述负载电阻上时流动的电流在所述第一电流值以下。
8.如权利要求7所述的非易失性存储装置，其特征在于：
还具有负载电阻切换装置，
所述负载电阻切换装置，当所述电脉冲施加装置输出所述第一施加电压的电脉冲时、当所述电脉冲施加装置输出所述第二施加电压的电脉冲时和当所述电脉冲施加装置输出所述第三施加电压的电脉冲时，对所述负载电阻的特性进行切换。
9.如权利要求8所述的非易失性存储装置，其特征在于：
所述负载电阻是具有两个主端子和一个控制端子的晶体管，
所述负载电阻切换装置，通过切换施加到所述控制端子的电压来对所述负载电阻的特性进行切换。
10.如权利要求1或7所述的非易失性存储装置，其特征在于：
所述可变电阻层，是至少具有由以TaOx(其中0＜x＜2.5)表示组成的第一含钽层和以TaOy(其中x＜y＜2.5)表示组成的第二含钽层层叠形成的层叠结构的可变电阻元件。
11.如权利要求10所述的非易失性存储装置，其特征在于：
所述TaOx满足0.8≤x≤1.9。
12.如权利要求10所述的非易失性存储装置，其特征在于：
所述TaOy满足2.1≤y＜2.5。
13.如权利要求10所述的非易失性存储装置，其特征在于：
所述第二含钽层的厚度为1nm以上8nm以下。
14.一种向非易失性存储装置写入数据的方法，其特征在于：
所述非易失性存储装置包括：
具有可变电阻元件和与所述可变电阻元件串联连接的负载电阻的串联线路，其中
所述可变电阻元件具有：
第一电极；
第二电极；和
设置在所述第一电极与所述第二电极之间的可变电阻层，
在令所述第一电极与所述第二电极之间产生的电压为电极间电压，所述第一电极与所述第二电极之间流动的电流为电极间电流时，
所述可变电阻层，具有下述特性：
在所述串联线路被施加第一极性的第一施加电压的电脉冲时，从第一电阻状态向电阻值比所述第一电阻状态低的第二电阻状态变化，
在所述串联线路被施加与所述第一施加电压不同的第二极性的第二施加电压的电脉冲时，从所述第二电阻状态向所述第一电阻状态变化，
在所述串联线路被施加了所述第一施加电压的情况下，产生所述第一极性的所述电极间电压，
在所述串联线路被施加了所述第二施加电压的情况下，产生所述第二极性的所述电极间电压，
在从所述第一电阻状态向所述第二电阻状态变化时，当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压绝对值减小，从而所述电极间电压到达第一电压时，电阻值停止降低，
在从所述第二电阻状态向所述第一电阻状态变化时，
当所述电极间电压到达与所述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，
当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压绝对值增大，从而所述电极间电压到达绝对值比所述第二电压的绝对值大且具有与所述第二电压相同的极性的第三电压时，以保持所述电极间电压为所述第三电压的方式流动所述电极间电流，
在所述电极间电压处于所述第二电压以上但不足所述第三电压的期间，当所述电极间电流到达第一电流值以下时，电阻值停止上升，
所述向非易失性存储装置写入数据的方法，
在所述第二施加电压的电脉冲被输入到所述串联线路，所述可变电阻元件变化到所述第一电阻状态之后，对所述负载电阻的特性进行控制，以使在由所述可变电阻元件和所述负载电阻构成的所述直接线路中流动的电流限制在所述第一电流值以下。
15.一种向非易失性存储装置写入数据的方法，其特征在于：
所述非易失性存储装置包括：
具有可变电阻元件和与所述可变电阻元件串联连接的负载电阻的串联线路，其中
所述可变电阻元件具有：
第一电极；
第二电极；和
设置在所述第一电极与所述第二电极之间的可变电阻层，
在令所述第一电极与所述第二电极之间产生的电压为电极间电压，所述第一电极与所述第二电极之间流动的电流为电极间电流时，
所述可变电阻层，具有下述特性：
在所述串联线路被施加第一极性的第一施加电压的电脉冲时，从第一电阻状态向电阻值比所述第一电阻状态低的第二电阻状态变化，
在所述串联线路被施加与所述第一施加电压不同的第二极性的第二施加电压的电脉冲时，从所述第二电阻状态向电阻值比所述第一电阻状态低但比所述第二电阻状态高的第三电阻状态变化，
在所述串联线路被施加所述第二极性的第三施加电压的电脉冲时，从所述第三电阻状态向所述第一电阻状态变化，
在所述串联线路被施加了所述第一施加电压的情况下，产生所述第一极性的所述电极间电压，
在所述串联线路被施加了所述第二施加电压的情况下，产生所述第二极性的所述电极间电压，
在从所述第一电阻状态向所述第二电阻状态变化时，当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压的绝对值减小，从而所述电极间电压到达第一电压时，电阻值停止降低，
在从所述第二电阻状态向所述第三电阻状态变化时，当所述电极间电压到达与所述第一电压绝对值相同但极性不同的第二电压时，电阻值开始上升，
在从所述第三电阻状态向所述第一电阻状态变化时，当由所述串联线路与所述可变电阻元件的电阻比关系引起所述电极间电压的绝对值增大，从而所述电极间电压到达绝对值比所述第二电压的绝对值大且具有与所述第二电压相同的极性的第三电压时，以保持所述电极间电压为所述第三电压的方式流动所述电极间电流，
在从所述第二电阻状态向所述第三电阻状态变化时，在所述电极间电压处于所述第二电压以上但不足所述第三电压的期间，当所述电极间电流到达第一电流值以下时，电阻值停止上升，
所述向非易失性存储装置写入数据的方法，
在所述第二施加电压的电脉冲被输入，所述可变电阻元件处于所述第二电阻状态时，对所述负载电阻的特性进行控制，以至少使在所述串联线路中流动的电流，为在所述第一施加电压减去所述第一电压而得的电压被施加到所述负载电阻上时流动的电流以上，并且
在所述第三施加电压的电脉冲被输入，所述可变电阻元件变化到所述第一电阻状态之后，对所述负载电阻的特性进行控制，以至少通过所述串联线路，使在所述串联线路和所述可变电阻元件中流动的电流限制在第一电流值以下。
16.如权利要求4所述的非易失性存储装置，其特征在于：
所述电脉冲施加装置以如下的方式构成：在全部写入处理中，令所述电脉冲施加装置使所述可变电阻元件从所述第一电阻状态向所述第二电阻状态变化时对所述串联线路施加的电压的绝对值、所述电脉冲施加装置使所述可变电阻元件从所述第二电阻状态向所述第一电阻状态变化时对所述串联线路施加的电压的绝对值和施加到所述控制端子的电压的绝对值全部为VP，令V3为所述第三电压，Ilim为所述第一电流，K为线性区域的所述晶体管的固有的常数，Vth为所述晶体管的阈值电压，则对于满足0.9≤β≤1.1的β，满足VP≤β(V3+Ilim/[2×K×(V3-Vth)])。
17.如权利要求4所述的非易失性存储装置，其特征在于：
所述电脉冲施加装置以如下的方式构成：令施加到所述控制端子的电压为VG，所述电脉冲施加装置使所述可变电阻元件从所述第一电阻状态向所述第二电阻状态变化时对所述串联线路施加的电压的绝对值为VP1，所述电脉冲施加装置使所述可变电阻元件从所述第二电阻状态向所述第一电阻状态变化时对所述串联线路施加的电压的绝对值为VP2，令V3为所述第三电压，Ilim为所述第一电流，K为线性区域的所述晶体管的固有的常数，K2为速度饱和区域的所述晶体管的固有的常数，Vth为所述晶体管的阈值电压，则对于满足0.82≤α≤1.09的α和满足0.9≤β≤1.1的β，满足VG＝VP1＝α(V3+(Ilim/K2))+Vth和VP2＝β(V3+Ilim/{2×K(VG-Vth)})。
18.如权利要求4所述的非易失性存储装置，其特征在于：
具有对所述可变电阻元件的电阻状态进行检测的检测电路，
所述电脉冲施加装置，基于由所述检测电路检测出的所述可变电阻元件的电阻状态对写入进行控制，并且以如下的方式构成：
令V3为所述第三电压，Ilim为所述第一电流，K为线性区域的所述晶体管的固有的常数，K2为速度饱和区域的所述晶体管的固有的常数，Vth为所述晶体管的阈值电压，所述电脉冲施加装置使所述可变电阻元件从所述第一电阻状态向所述第二电阻状态变化时对所述串联线路施加的电压的绝对值为VP1，所述电脉冲施加装置使所述可变电阻元件从所述第二电阻状态向所述第一电阻状态变化时对所述串联线路施加的电压的绝对值为VP2，则对于满足VP1a＝V3+Ilim/[2×K×(VP2-Vth)]、0.82≤α≤1.09的α，满足VP1b＝α(V3+(Ilim/K2))+Vth，对于满足0.9≤β≤1.1的β，满足VP2＝β(V3+Ilim/{2×K(VP1b-Vth)})，
在所述电脉冲施加装置使所述可变电阻元件从第一电阻状态向第二电阻状态变化时，一面以规定的步伐将VP1从VP1a增大到VP1b，一面反复进行写入处理，直到由所述检测电路检测出的所述可变电阻元件的电阻状态达到规定的电阻状态为止。
CN201080001994.9A 2009-05-14 2010-05-14 非易失性存储装置和向非易失性存储装置写入数据的方法 Pending CN102077297A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-117976 2009-05-14
JP2009117976 2009-05-14
PCT/JP2010/003264 WO2010131477A1 (ja) 2009-05-14 2010-05-14 不揮発性記憶装置及び不揮発性記憶装置へのデータ書込み方法

Publications (1)

Publication Number Publication Date
CN102077297A true CN102077297A (zh) 2011-05-25

Family

ID=43084861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080001994.9A Pending CN102077297A (zh) 2009-05-14 2010-05-14 非易失性存储装置和向非易失性存储装置写入数据的方法

Country Status (4)

Country Link
US (2) US8406035B2 (zh)
JP (1) JP4722230B2 (zh)
CN (1) CN102077297A (zh)
WO (1) WO2010131477A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103314411A (zh) * 2011-09-28 2013-09-18 松下电器产业株式会社 非易失性存储元件的数据写入方法和非易失性存储装置
CN104795094A (zh) * 2015-04-21 2015-07-22 福州大学 基于两级放大器的stt-ram读取电路及其控制方法
CN105321560A (zh) * 2014-08-05 2016-02-10 爱思开海力士有限公司 写入驱动器、包括写入驱动器的阻变存储装置和操作方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138056B2 (en) 2009-07-03 2012-03-20 International Business Machines Corporation Thermally insulated phase change material memory cells with pillar structure
CN102422361B (zh) 2010-03-30 2014-03-19 松下电器产业株式会社 非易失性存储装置和对非易失性存储装置的写入方法
WO2012108185A1 (ja) * 2011-02-10 2012-08-16 パナソニック株式会社 不揮発性記憶素子の駆動方法及び初期化方法、並びに不揮発性記憶装置
US8787068B2 (en) * 2011-04-07 2014-07-22 Elpida Memory, Inc. Semiconductor device
US8681530B2 (en) * 2011-07-29 2014-03-25 Intermolecular, Inc. Nonvolatile memory device having a current limiting element
JP5877338B2 (ja) * 2011-08-31 2016-03-08 パナソニックＩｐマネジメント株式会社 読み出し回路およびこれを用いた不揮発性メモリ
JP5642649B2 (ja) * 2011-10-07 2014-12-17 シャープ株式会社 半導体記憶装置及び半導体装置
JP5763004B2 (ja) * 2012-03-26 2015-08-12 株式会社東芝 不揮発性半導体記憶装置
WO2013157261A1 (ja) * 2012-04-20 2013-10-24 パナソニック株式会社 不揮発性記憶素子の駆動方法および不揮発性記憶装置
US8847187B2 (en) * 2012-12-03 2014-09-30 Intermolecular, Inc. Method of forming anneal-resistant embedded resistor for non-volatile memory application
JP5830655B2 (ja) * 2013-04-30 2015-12-09 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法
US9336881B2 (en) 2014-06-16 2016-05-10 Panasonic Intellectual Property Management Co., Ltd. Variable resistance nonvolatile memory device including a variable resistance layer that changes reversibly between a low resistance state and a high resistance state according to an applied electrical signal
US10056141B2 (en) * 2014-07-30 2018-08-21 Hewlett Packard Enterprise Development Lp Current behavior of elements
JP6556435B2 (ja) * 2014-09-17 2019-08-07 東芝メモリ株式会社 半導体集積回路
JP6139623B2 (ja) * 2015-09-15 2017-05-31 株式会社東芝 不揮発性半導体メモリ
US9548118B1 (en) * 2015-09-22 2017-01-17 Arm Ltd. Method, system and device for complementary non-volatile memory device operation
KR102040103B1 (ko) * 2017-05-25 2019-11-05 한국화학연구원 가변 저항 메모리 장치 및 그것의 동작 방법
CN114400032B (zh) * 2022-03-24 2022-08-05 之江实验室 一种动态加速阻变存储器阻值设置的方法、装置和介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4205938B2 (ja) 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
JP4113493B2 (ja) 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
JP4385778B2 (ja) 2004-01-29 2009-12-16 ソニー株式会社 記憶装置
JP4421925B2 (ja) * 2004-03-30 2010-02-24 三星電子株式会社 不揮発性半導体記憶装置
JP2006114087A (ja) 2004-10-13 2006-04-27 Sony Corp 記憶装置及び半導体装置
EP1895540A4 (en) * 2005-06-20 2008-07-09 Fujitsu Ltd NON-VOLATILE SEMICONDUCTOR MEMORY BLOCK AND WRITING PROCESS THEREFOR
JP4203506B2 (ja) 2006-01-13 2009-01-07 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
JP4398945B2 (ja) * 2006-02-23 2010-01-13 シャープ株式会社 不揮発性半導体記憶装置及びデータ書き換え方法
US8022502B2 (en) 2007-06-05 2011-09-20 Panasonic Corporation Nonvolatile memory element, manufacturing method thereof, and nonvolatile semiconductor apparatus using the nonvolatile memory element
JP5097028B2 (ja) 2008-06-25 2012-12-12 シャープ株式会社 不揮発性半導体記憶装置及びその駆動方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103314411A (zh) * 2011-09-28 2013-09-18 松下电器产业株式会社 非易失性存储元件的数据写入方法和非易失性存储装置
CN105321560A (zh) * 2014-08-05 2016-02-10 爱思开海力士有限公司 写入驱动器、包括写入驱动器的阻变存储装置和操作方法
CN105321560B (zh) * 2014-08-05 2019-09-06 爱思开海力士有限公司 写入驱动器、包括写入驱动器的阻变存储装置和操作方法
CN104795094A (zh) * 2015-04-21 2015-07-22 福州大学 基于两级放大器的stt-ram读取电路及其控制方法
CN104795094B (zh) * 2015-04-21 2017-06-06 福州大学 基于两级放大器的stt‑ram读取电路及其控制方法

Also Published As

Publication number Publication date
US8531869B2 (en) 2013-09-10
JP4722230B2 (ja) 2011-07-13
US20110128776A1 (en) 2011-06-02
WO2010131477A1 (ja) 2010-11-18
US8406035B2 (en) 2013-03-26
JPWO2010131477A1 (ja) 2012-11-01
US20130208531A1 (en) 2013-08-15

Similar Documents

Publication Publication Date Title
CN102077297A (zh) 非易失性存储装置和向非易失性存储装置写入数据的方法
US8848426B2 (en) Cross-point variable resistance nonvolatile memory device and reading method for cross-point variable resistance nonvolatile memory device
JP5291248B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法及び抵抗変化型不揮発性記憶装置
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
US9053788B2 (en) Cross-point variable resistance nonvolatile memory device
US7990754B2 (en) Resistance variable memory apparatus
US8665633B2 (en) Nonvolatile variable resistance memory element writing method, and nonvolatile variable resistance memory device
JP4705202B2 (ja) 抵抗変化型不揮発性記憶素子のフォーミング方法および抵抗変化型不揮発性記憶装置
CN102667947B (zh) 电阻变化型非易失性存储元件的形成方法
US8094481B2 (en) Resistance variable memory apparatus
TWI486960B (zh) 用於可逆電阻切換記憶體材料之設置及重置偵測電路
WO2010143414A1 (ja) 抵抗変化型不揮発性記憶素子の書き込み方法および抵抗変化型不揮発性記憶装置
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
US20130223131A1 (en) Method for driving variable resistance element, and nonvolatile memory device
US20110216577A1 (en) Variable resistance nonvolatile storage device
WO2007080840A1 (ja) 不揮発性半導体記憶装置
CN104036824A (zh) 半导体装置和信息读取方法
JP2008198275A (ja) 不揮発性半導体記憶装置及びその書き換え方法
JP2014146406A (ja) 半導体記憶装置
US9524776B2 (en) Forming method for variable-resistance nonvolatile memory element

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110525