JP5097028B2 - 不揮発性半導体記憶装置及びその駆動方法 - Google Patents
不揮発性半導体記憶装置及びその駆動方法 Download PDFInfo
- Publication number
- JP5097028B2 JP5097028B2 JP2008166406A JP2008166406A JP5097028B2 JP 5097028 B2 JP5097028 B2 JP 5097028B2 JP 2008166406 A JP2008166406 A JP 2008166406A JP 2008166406 A JP2008166406 A JP 2008166406A JP 5097028 B2 JP5097028 B2 JP 5097028B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- current
- voltage
- resistance
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
本発明に係る不揮発性半導体記憶装置(以下、「本発明装置」という)、並びにその駆動方法(以下、「本発明方法」という)についての説明を行う前に、従来構成における問題の所在を明らかにする。この問題の所在は、今般の発明を行うに際し、本発明者が鋭意研究を行った結果として導かれたものである。
以下、本発明装置及び本発明方法の実施形態につき、図面を参照して説明する。
メモリセル3が可変抵抗素子1を備える場合について説明する。可変抵抗素子1とは、前述したように、端子1aから1bに向かってセット電流Isが流れるときにセット動作が生じ、逆に1bから1aに向かってリセット電流Ir(>Is)が流れるときにリセット動作が生じる性質を有する素子である。
メモリセル3が前記可変抵抗素子1X(図7(b)参照)を備える場合について説明する。可変抵抗素子1Xとは、前述したように、端子1bから1aに向かってセット電流Isが流れるときにセット動作が生じ、逆に1aから1bに向かってリセット電流Ir(>Is)が流れるときにリセット動作が生じる性質を有する素子である。
1a,1b: 可変抵抗素子の端子
2: MOSトランジスタ
2N: Nチャネル型MOSトランジスタ
2P: Pチャネル型MOSトランジスタ
2a,2b,2c: MOSトランジスタの端子
3、3a: メモリセル
11: 半導体基板
12: ゲート絶縁膜
13: ゲート電極
14a、14b: ソース/ドレイン領域
15: 素子分離領域
16: 層間絶縁膜
17: 導電性プラグ
18: 第2電極
19: 可変抵抗体
20: 第1電極
21: 導電性プラグ
22: 導電性プラグ
23a、23b: 配線層
Claims (5)
- 両端に書き込み電圧を印加して電流を流すことで、印加条件に依存して第1抵抗状態と前記第1抵抗状態とは異なる第2抵抗状態の2状態間で相互に遷移可能であって、両抵抗状態に応じて夫々異なる情報が関連付けられることで情報の記憶が可能な、第1抵抗端子及び第2抵抗端子の2端子を有する2端子構造の可変抵抗素子と、
前記第2抵抗端子にソース又はドレインの一方が接続された選択トランジスタと、を備えることで、前記可変抵抗素子と前記選択トランジスタの直列回路が構成される不揮発性半導体記憶装置であって、
前記可変抵抗素子が、
前記第1抵抗端子から前記第2抵抗端子に向けて絶対値が第1電流以上の電流が流れるように電圧が印加されることで前記第2抵抗状態から前記第1抵抗状態に遷移する一方、前記第2抵抗端子から前記第1抵抗端子に向けて絶対値が第2電流以上の電流が流れるように電圧が印加されることで前記第1抵抗状態から前記第2抵抗状態に遷移する構成であり、
前記第2電流が前記第1電流よりも大きい場合には前記選択トランジスタをPチャネル型MOSトランジスタとし、前記第1電流が前記第2電流よりも大きい場合には前記選択トランジスタをNチャネル型MOSトランジスタとすることを特徴とする不揮発性半導体記憶装置。 - 前記可変抵抗素子が、両端に書き込み電圧を印加して電流を流すことで、前記第1抵抗状態と前記第2抵抗状態の2状態間で相互に遷移可能な可変抵抗体と、当該可変抵抗体を上下方向に狭持する第1電極及び第2電極の2電極と、で構成されると共に、上部に位置する前記第1電極が前記第1抵抗端子を、下部に位置する前記第2電極が前記第2抵抗端子を夫々構成し、
前記第2電極が、当該第2電極の下方に形成された前記選択トランジスタのソース又はドレインの一方と電気的に接続することを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記第2電流が前記第1電流よりも大きい場合、前記選択トランジスタが、歪みシリコン基板上に形成されたPチャネル型MOSトランジスタであることを特徴とする請求項1又は2に記載の不揮発性半導体記憶装置。
- 請求項1に記載の不揮発性半導体記憶装置の駆動方法であって、
前記可変抵抗素子は、前記第2電流が前記第1電流よりも大きい特性を有し、前記選択トランジスタは、ソース又はドレインの一方である第1トランジスタ端子を前記第2抵抗端子と接続したPチャネル型MOSトランジスタである場合において、
前記可変抵抗素子を前記第2抵抗状態から前記第1抵抗状態に遷移させる際に、前記選択トランジスタのゲート端子が前記第1トランジスタ端子に対して負極性となるようなゲート電圧を印加すると共に、前記選択トランジスタのソース又はドレインの一方である前記第1トランジスタ端子とは別の第2トランジスタ端子が前記第1抵抗端子に対して負極性となるような第1書き込み電圧を印加し、
前記可変抵抗素子を前記第1抵抗状態から前記第2抵抗状態に遷移させる際に、前記選択トランジスタのゲート端子が前記第1トランジスタ端子に対して負極性となるようなゲート電圧を印加すると共に、前記第1抵抗端子が前記第2トランジスタ端子に対して負極性となるような第2書き込み電圧を印加することを特徴とする不揮発性半導体記憶装置の駆動方法。 - 請求項1に記載の不揮発性半導体記憶装置の駆動方法であって、
前記可変抵抗素子は、前記第1電流が前記第2電流よりも大きい特性を有し、前記選択トランジスタは、ソース又はドレインの一方である第1トランジスタ端子を前記第2抵抗端子と接続したNチャネル型MOSトランジスタである場合において、
前記可変抵抗素子を前記第1抵抗状態から前記第2抵抗状態に遷移させる際に、前記選択トランジスタのゲート端子が前記第1トランジスタ端子に対して正極性となるようなゲート電圧を印加すると共に、前記選択トランジスタのソース又はドレインの一方である前記第1トランジスタ端子とは別の第2トランジスタ端子が前記第1抵抗端子に対して正極性となるような第1書き込み電圧を印加し、
前記可変抵抗素子を前記第2抵抗状態から前記第1抵抗状態に遷移させる際に、前記選択トランジスタのゲート端子が前記第1トランジスタ端子に対して正極性となるようなゲート電圧を印加すると共に、前記第1抵抗端子が前記第2トランジスタ端子に対して正極性となるような第2書き込み電圧を印加することを特徴とする不揮発性半導体記憶装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008166406A JP5097028B2 (ja) | 2008-06-25 | 2008-06-25 | 不揮発性半導体記憶装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008166406A JP5097028B2 (ja) | 2008-06-25 | 2008-06-25 | 不揮発性半導体記憶装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010009662A JP2010009662A (ja) | 2010-01-14 |
JP5097028B2 true JP5097028B2 (ja) | 2012-12-12 |
Family
ID=41589962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008166406A Expired - Fee Related JP5097028B2 (ja) | 2008-06-25 | 2008-06-25 | 不揮発性半導体記憶装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5097028B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583534B2 (en) | 2014-10-31 | 2017-02-28 | Samsung Electronics Co., Ltd. | Semiconductor device including magneto-resistive device |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010131477A1 (ja) | 2009-05-14 | 2010-11-18 | パナソニック株式会社 | 不揮発性記憶装置及び不揮発性記憶装置へのデータ書込み方法 |
JP2012089582A (ja) * | 2010-10-15 | 2012-05-10 | Panasonic Corp | 不揮発性半導体記憶装置 |
JP2013004143A (ja) | 2011-06-16 | 2013-01-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3562080B2 (ja) * | 1995-11-20 | 2004-09-08 | ブラザー工業株式会社 | インクジェットヘッド |
JP4475174B2 (ja) * | 2005-06-09 | 2010-06-09 | ソニー株式会社 | 記憶装置 |
JP2008146740A (ja) * | 2006-12-08 | 2008-06-26 | Sharp Corp | 半導体記憶装置 |
WO2009141857A1 (ja) * | 2008-05-22 | 2009-11-26 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置 |
-
2008
- 2008-06-25 JP JP2008166406A patent/JP5097028B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583534B2 (en) | 2014-10-31 | 2017-02-28 | Samsung Electronics Co., Ltd. | Semiconductor device including magneto-resistive device |
Also Published As
Publication number | Publication date |
---|---|
JP2010009662A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4588734B2 (ja) | 不揮発性メモリ素子及びそれを備えるメモリアレイ | |
JP4781431B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP5028011B2 (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
KR100682895B1 (ko) | 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 | |
CN102655210B (zh) | 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置 | |
JP5156060B2 (ja) | 不揮発性半導体記憶装置 | |
JP4662990B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP5490961B2 (ja) | 不揮発性記憶素子の駆動方法及び不揮発性記憶装置 | |
JP2005317976A (ja) | 段階的な抵抗値を有する多層構造を利用したメモリ素子 | |
US8054673B2 (en) | Three dimensionally stacked non volatile memory units | |
KR100738070B1 (ko) | 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자 | |
JP6329349B2 (ja) | 不揮発性抵抗変化型メモリデバイスおよびその抵抗変化型メモリ構造のバイアス方法 | |
JP2013534723A (ja) | 抵抗スイッチング層を備えるメモリセルの組成 | |
JP2013157469A (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
JP2008022007A (ja) | 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法 | |
JP5097028B2 (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
JP2006032867A (ja) | 記憶素子及びその駆動方法 | |
CN102760492A (zh) | 非挥发性半导体存储器及其存储操作方法 | |
JP5108672B2 (ja) | 不揮発性メモリセル、不揮発性半導体記憶装置及びその駆動方法 | |
JP5369071B2 (ja) | 可変抵抗素子のフォーミング処理方法、及び、不揮発性半導体記憶装置 | |
JP2014063549A (ja) | 半導体記憶装置 | |
JP5680927B2 (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
JP2014022660A (ja) | 可変抵抗素子、及び、可変抵抗素子を備えた不揮発性半導体記憶装置 | |
JP6092696B2 (ja) | 可変抵抗素子を用いたメモリセル | |
JP2009212245A (ja) | 可変抵抗素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120809 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |