KR100682895B1 - 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 - Google Patents

다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 Download PDF

Info

Publication number
KR100682895B1
KR100682895B1 KR1020040090152A KR20040090152A KR100682895B1 KR 100682895 B1 KR100682895 B1 KR 100682895B1 KR 1020040090152 A KR1020040090152 A KR 1020040090152A KR 20040090152 A KR20040090152 A KR 20040090152A KR 100682895 B1 KR100682895 B1 KR 100682895B1
Authority
KR
South Korea
Prior art keywords
resistor
memory device
resistance
oxide
impurity region
Prior art date
Application number
KR1020040090152A
Other languages
English (en)
Other versions
KR20060040517A (ko
Inventor
서순애
유인경
박윤동
이명재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040090152A priority Critical patent/KR100682895B1/ko
Priority to JP2005321517A priority patent/JP2006135335A/ja
Priority to US11/267,576 priority patent/US20060109704A1/en
Priority to CNB2005101202459A priority patent/CN100573876C/zh
Publication of KR20060040517A publication Critical patent/KR20060040517A/ko
Application granted granted Critical
Publication of KR100682895B1 publication Critical patent/KR100682895B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자 및 그 작동 방법에 관한 것이다. 비휘발성 반도체 메모리 소자에 있어서, 스위칭 구조체; 상기 스위칭 소자와 전기적으로 연결되며 하나의 리셋 저항 상태와 적어도 둘 이상의 셋 저항 상태를 지닌 저항체; 및 상기 저항체에 흐르는 전류 값을 조절하여 상기 저항체의 저항 상태를 제어하는 비교기들;을 포함하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자 및 그 작동 방법을 제공한다.

Description

다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자 및 그 작동 방법{Nonvolitile Memory Device Using Resistance Material Having Mulistate Resistance and Function Method for the Same}
도 1은 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자를 나타낸 도면이다.
도 2는 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 트랜지스터의 드레인 영역과 연결한 구조의 비휘발성 메모리 소자를 나타낸 도면이다.
도 3은 하나의 리셋 저항 상태와 하나의 셋 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 다양한 저항 상태를 나타낸 그래프이다.
도 4a 및 도 4b는 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 전류 특성을 나타낸 그래프이다.
도 5는 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 동작 원리를 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10... 하부 구조체 11... 하부 전극
12... 저항체 13... 상부 전극
20... 기판 21a... 제 1불순물 영역(소스)
21b... 제 2불순물 영역(드레인) 22... 게이트 절연층
23... 게이트 전극층 24... 층간 절연막
25... 콘택 플러그 31... 하부 전극
32... 저항체 33... 상부 전극
본 발명은 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자및 그 작동 방법에 관한 것이다.
반도체 메모리 소자는 단위 면적 당 메모리 셀의 수에 의해 결정되는 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하다. 따라서, 전세계적으로 이에 관한 많은 연구가 진행되어 왔으며, 그 결과로 다양한 동작 원리를 지닌 메모리 소자들이 개발되고 있다.
일반적으로 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 소자로 DRAM(Dynamic Random Access Memory)이 있다. DRAM의 단위 메모리 셀은 한 개의 스위치와 한 개의 커패시터로 구성되는 것이 일반적이며, 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 휘발성 메모리 소자로 데이타 보존이 어려운 문제점이 있다.
전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성 메모리 소자 의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 DRAM과 같은 휘발성 메모리와 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 비휘발성 메모리 소자에 대한 많은 연구가 진행되고 있으며, 최근 개발된 비휘발성 메모리 소자를 예를 들면, MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 및 PRAM(Phase-change Random Access Memory) 등이 있다.
이들의 구동 방식을 설명하면 다음과 같다. MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다.
PRAM은 특정 물질의 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식이며, 한 개의 저항체와 한 개의 스위치(트랜지스터)를 지닌 구조를 지니고 있다. 이는 저항체의 형성 온도를 조절하여 결정질 또는 비정질 상태로 변화시키고, 일반적으로 비정질 상태에서의 저항이 결정질일 때의 저항보다 높으므로 저항차를 이용하여 메모리 소자로 구동하는 것이다.
지금까지 개발된 저항 특성을 이용한 비휘발성 메모리 소자들은 대체로 두개의 저항 상태를 각각 "1" 또는 "0"으로 지정하여 사용해 왔다. 따라서, 하나의 메 모리 소자에서 다양한 상태를 사용하고자 하는 경우에 어려움이 있다.
본 발명의 기술적 과제는 그 구조가 간단하며 저전력 구동이 가능하고, 고속의 동작 특성을 지닌 한 개의 저항체 및 한 개의 스위치를 구비한 새로운 구조의 비휘발성 반도체 메모리 소자의 작동 방법을 제공하는 것이다.
본 발명에서는 상기 목적을 달성하기 위하여, 비휘발성 반도체 메모리 소자에 있어서,
비휘발성 반도체 메모리 소자에 있어서,
스위칭 구조체;
상기 스위칭 소자와 전기적으로 연결되며 하나의 리셋 저항 상태와 적어도 둘 이상의 셋 저항 상태를 지닌 저항체; 및
상기 저항체에 흐르는 전류 값을 조절하여 상기 저항체의 저항 상태를 제어하는 비교기들;을 포함하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자를 제공한다.
삭제
본 발명에 있어서, 상기 스위칭 구조체는,
반도체 기판;
상기 반도체 기판에 형성된 제 1불순물 영역 및 제 2불순물 영역; 및
상기 제 1불순물 영역 및 제 2불순물 영역과 접촉하며 상기 반도체 기판 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극층로 이루어진 게이트 구조체;를 포함하며, 상기 저항체는 상기 제 2불순물 영역과 전기적으로 연결된 것을 특징으로 한다.
본 발명에 있어서, 상기 제 1불순물 영역, 상기 제 2불순물 영역 및 상기 게 이트 구조체는 층간 절연막으로 도포되어 있으며, 상기 제 2불순물 영역은 상기 층간 절연막을 관통하는 콘택 플러그;를 통하여 상기 저항체와 전기적으로 연결된 것을 특징으로 한다.
본 발명에 있어서, 상기 저항체는 전이 금속 산화물을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 저항체는 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO), 니오븀 산화물(Nb2O5), 아연 산화물(ZnO), 지그코늄 산화물(ZrO2), 텅스텐 산화물(WO3), 코발트 산화물(CoO), GST(Ge2Sb2Te5) 또는 PCMO(PrxCa1-xMnO3) 중 적어도 어느 하나의 물질을 포함하여 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 비교기들은 상기 셋 저항 상태들에 각각 대응되도록 형성된 것을 특징으로 한다.
또한, 스위칭 구조체 및 상기 스위칭 소자와 전기적으로 연결되며 하나의 리셋 저항 상태와 적어도 둘 이상의 셋 저항 상태를 지닌 저항체; 및 상기 저항층과 전기적으로 연결된 비교기들;을 포함하는 비휘발성 메모리 소자의 작동 방법에 있어서,
상기 저항체의 저항 상태가 리셋 저항 상태에서 셋 저항 상태로 변화하는 도중 상기 저항체에 흐르는 전류 값을 상기 비교기에 의하여 기준 전류 값과 비교한 뒤 상기 저항체에 흐르는 전류를 조절함으로써 상기 저항체의 저항 상태를 제어하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 작동 방법을 제공한다.
삭제
삭제
본 발명에 있어서, 상기 저항체에 흐르는 전류 값을 조절하기 위하여, 상기 저항체에 흐르는 전류 값을 기준 전류 값과 비교하여 상기 기준 전류 값 이상인 경우 상기 저항체에 공급되는 전원을 차단하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자 및 그 작동 방법에 대해 상세히 설명하고자 한다.
삭제
도 1은 본 발명에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 저항체 영역을 나타낸 도면이다. 도 1을 참조하면, 본 발명에 의한 메모리 소자의 저항체는 하부 구조체(10), 하부 전극(11), 저항체(12) 및 상부 전극(13)이 순차적으로 적층된 구조를 지니고 있다.
도 1의 하부 구조체(10)는 스위치 역할을 할 수 있는 트랜지스터 구조체 또는 다이오드 구조체 등이 될 수 있다. 트랜지스터 구조체에 대해서는 후술하기로 한다. 하부 전극(11) 및 상부 전극(13)은 일반적인 반도체 메모리 소자의 전극으로 사용되는 물질로 형성시키는 것이 가능하다.
여기서, 저항체(12)는 본 발명에 의한 비휘발성 메모리 소자의 특징부로서, 다양한 저항 상태를 지니는 데이타 저장부의 역할을 한다. 저항체(12)는 전도도가 낮은 비전도성 물질로 형성시키며, 전이 금속 산화물 등으로 형성되는 것이 바람직 하다. 구체적인 물질을 예를 들면, 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO), 니오븀 산화물(Nb2O5), 아연 산화물(ZnO), 지르코늄 산화물(ZrO 2), 텅스텐 산화물(WO3), 코발트 산화물(CoO), GST(Ge2Sb2Te5) 또는 PCMO(PrxCa1- xMnO3) 중 적어도 어느 하나의 물질을 사용하여 형성시킬 수 있다.
도 2는 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 구조를 나타낸 도면이다. 도 2에서는 하나의 저항체(32) 및 하나의 스위치를 포함하는 메모리 소자의 구조를 나타낸 것을 알 수 있다. 다만, 여기서는 스위칭 소자로 트랜지스터를 예를 들었으나, 다이오드를 사용할 수 있다.
반도체 기판(20)에 제 1불순물 영역(21a)과 제 2불순물 영역(21b)이 형성되어 있다. 이하, 제 1불순물 영역(21a)을 소스라 칭하고, 제 2불순물 영역(21b)을 드레인이라 칭한다. 소스(21a)와 드레인(21b)과 접촉하는 반도체 기판(20) 상에는 게이트 구조체(22, 23)가 형성되어 있다. 게이트 구조체(22, 23)는 게이트 절연층(22) 및 게이트 전극층(23)을 포함하는 구조를 지니고 있다.
소스(21a)과 드레인(21b) 및 게이트 구조체(22, 23)는 층간 절연막(24)으로 도포되어 있으며, 드레인(21b)에 대응되는 영역의 층간 절연막(24)에는 콘택 플러그(25)가 형성되어 있다. 콘택 플러그(25)는 하부 전극(31)과 전기적으로 연결되어 있으며, 하부 전극(31) 상에는 저항체(32) 및 상부 전극(33)이 순차적으로 형성되어 있다. 여기서 저항체(32)는 상술한 바와 같이 다양한 저항 상태를 지닌 전이 금 속 산화물 등으로 형성되는 것이 바람직하며, 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO), 니오븀 산화물(NbO2), 아연 산화물(ZnO), 텅스텐 산화물(WO3), 코발트 산화물(CoO) 또는 GST(Ge2Sb2Te5) 또는 PCMO(Pr xCa1- xMnO3) 중 적어도 어느 하나의 물질을 사용하여 형성시킬 수 있다. 그리고, 저항체(32)는 전기적으로 연결된 비교기(미도시)와 연결되며 이는 도 5에 관한 설명에서 후술하기로 한다.
이하, 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 동작 특성을 도면을 참조하여 상세히 설명하고자 한다.
먼저, 도 3을 참조하여 본 발명과 같이 저항체를 이용한 비휘발성 메모리 소자의 동작 원리를 설명한다. 도 3은 저항체(32)에 인가한 전위에 따라 측정된 드레인(21a) 전류 값을 나타낸 그래프이다.
도 3을 참조하면, 저항체(32)는 두가지 상태의 저항 특성을 나타내는 것을 알 수 있다. 먼저, 저항층(32)에 인가되는 전압을 0에서 점차적으로 증가시키면, G1선을 따라 전압에 비례하여 전류가 증가하는 것을 알 수 있다. 여기서 G1선을 따르는 상태를 셋 상태(set state)라 한다. 그러나, V1 ~ V2 범위의 전압을 가하게 되면, 저항의 갑작스런 증가하여 전류가 감소하여 G2 선을 따르게 된다. 여기서, G2선을 따르는 상태를 리셋 상태(reset state)라 한다. 그리고, V2(V2 > V1 ) 이상의 전압을 가하면, 저항이 감소하여 전류가 증가하여 다시 G1선을 따른다.
한편, 이와 같은 저항층(32)을 메모리 소자의 데이타 저장층으로 사용할 수 있게 하는 전기적인 특성을 설명하면 다음과 같다. 저항층(32)에 V1보다 큰 전압 범위에서 인가하는 전압의 크기에 따라 저항층(32)의 전기적 특성이 이후의 V1 보다 작은 전압 인가 시 전기적 특성에 영향을 미친다.
상세히 설명하면, 먼저 V1 ~ V2 범위의 전압을 저항층(32)에 인가한 후, V1 보다 작은 전압을 다시 인가한 경우, 저항층(32)에 흐르는 전류는 G2선을 따른 값이 측정된다. 그리고, V2보다 큰 범위의 전압(V3)을 저항층(32)에 인가한 후, V 1 보다 작은 전압을 다시 인가한 경우, 측정되는 전류는 G1 그래프에 따른 값이 측정되었다. 이를 통하여 V1 보다 큰 전압 범위에서 인가하는 전압의 크기(V1 ~ V2 범위 또는 V2보다 큰 범위)에 따른 저항층(32)에 미치는 전기적 특성이 사라지지 않고 잔존함을 알 수 있다.
결과적으로, 전이 금속 산화물을 저항층(32)에 사용하여 비휘발성 메모리 소자에 응용할 수 있음을 알 수 있다.
데이타 기록에 관한 설명하면, 도 3의 V1 ~ V2 범위에서 전압을 인가한 경우의 저항층(32)의 상태를 "0"으로 지정하고, V2보다 큰 범위에서 전압을 인가한 경우의 저항층(32)의 상태를 "1"로 지정하여 데이타를 기록한다.
데이타 재생에 대해 설명하면, V1보다 작은 범위의 전압을 인가하여 드레인 전류 값(Id)을 측정하여 저항층(32)에 저장된 데이타가 "0"의 상태인지 "1"의 상태 인지를 알 수 있게되는 것이다. 여기서 상태 "1" 및 "0"의 지정은 선택적인 것이다.
도 4a를 참조하여 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 동작 원리를 설명하고자 한다. 도 4b는 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 동작 특성을 나타낸 도면이다.
도 4a를 참조하면, 1개의 리셋 상태와 4개의 셋 상태가 나타나 있음을 알 수 있다. 셋 상태는 각각 제 1 저항상태(1mA Comp), 제 2 저항상태(5mA Comp), 제 3 저항상태(10mA Comp) 및 제 4 저항상태(20mA Comp)를 포함하고 있다. 여기서, 각 저항 상태의 저항의 크기는 제 1저항 상태 > 제 2저항상태 > 제 3저항상태 > 제 4저항상태 순이다.
본 발명의 실시예에 의한 비휘발성 메모리 소자의 저항체(32)는 도 4a와 같이 2 이상의 셋 상태를 지니며, 구동하는 것을 특징으로 한다. 다양한 셋 상태를 지니고 있다는 것은 저항체(32)에 저장하는 데이타 종류를 다양화 할 수 있다는 것을 의미한다.
도 4a에 나타낸 바와 같이 저항체(32)가 4가지의 셋(저항) 상태를 지니도록 하는 방법을 설명하면 다음과 같다. 도 3에서 저항체(32)에 인가 전압을 점차로 증가시키면 V1에서 셋 상태에서 리셋 상태로 저항이 변화하며, V2에서는 리셋 상태에서 셋 상태로 저항이 변화함을 설명하였다. 따라서, 리셋 상태에서 셋 상태로 변화는 과정은 저항이 연속적으로 변하는 과정이며, 이때 변화된 저항 값은 저항체(32) 의 저항 값을 결정하게 된다. 결국 리셋 상태에서 셋 상태로 변할 때, 저항체(32)에 흐르는 전류 값을 제한하면 저항체(32)의 저항 값을 임의로 조절할 수 있게 되는 것이다.
다시 도 4a를 참조하면, 리셋 상태에서 셋 상태로 변하는 B 지점에서는 저항체(32)에 흐르는 전류 값을 조절할 수 있다. 여기서, B1 저항체(32)에 흐르는 전류 값을 S1 값으로 하면 제 1 저항 상태로 고정시킬 수 있음을 알 수 있다. 이때 고정되는 전류 값을 셋 컴플라이언스 전류(Set compliance current)라 한다. S1의 셋 컴플라이언스 전류는 본 발명의 실시예에서는 1mA였다. 그리고, 동일한 방법으로 S2, S3 또는 S4 지점에서 셋 컴플라이언스 전류를 각각 5mA, 10mA 또는 20mA로 제어함으로써 저항체(32)를 원하는 저항 상태로 조절할 수 있다.
도 4b는 상술한 바와 같이 도 4a의 B 지점에서 셋 컴플라이언스 전류를 1mA, 5mA, 10mA와 20mA로 제어한 경우의 저항체(32)의 저항 상태를 나타내기 위한 그래프이다. 여기서는 셋 상태에서 리셋 상태로 변화하는 도 4a의 A 지점에서의 각 저항 상태(셋 컴플라이언스 전류 값)에 대한 리셋 전류 값을 나타낸 것이다.
이를 통하여 저항체(32)의 저항 상태를 원하는 상태로 조절함으로써 데이타 저장층인 저항체(32)에 멀티 스테이트로 데이타를 기록할 수 있다. 그리고, 상술한 바와 같이 저항체(32)에 기록된 데이타의 재생은 도 4a의 A 지점의 전압보다 낮은 전압을 저항체(32) 인가하여 드레인 전류 값을 읽어 냄으로써 가능해진다.
도 5를 참조하여 본 발명의 실시예에 의한 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 데이타 기록 방법을 등가 회로도를 참조하여 상세히 설명한다. 도 5를 참조하면 저항체(R)는 비교기들(C1, C2, C3 : Comparator)과 전기적으로 연결되어 있음을 알 수 있다. 각 비교기들(C1, C2, C3)은 인버터(inverter)를 통하여 CMOS의 NMOS(n)와 연결되고 직접적으로 CMOS의 PMOS(p)와 연결되어 있다.
각 비교기들의 비교 전류 값을 C1은 1mA, C2는 5mA로 설정하고 C3는 10mA로 설정한다. 도 4a의 B 지점에 해당하는 전압이 인가되면 저항체(R)은 리셋 상태에서 셋 상태로 변화하며 저항 값이 감소하게 된다. 이때, 저항체(R)를 도 4a의 제 1 저항 상태(1mA Comp)로 제어하고자 하는 경우에는 비교기 C1을 on 상태로 설정하고, 비교기 C2 및 C3를 off 상태로 설정한다. B 지점에 해당하는 전압이 저항체(R)에 인가되며 저항체(R)에 흐르는 전류 값이 점차 증가하게 되는데, 그 값이 1mA에 도달하게 되면, 비교기 C1이 동작하면서 1의 아웃풋이 CMOS에 전달된다. 도 5를 참조하면, 인버터를 통하여 1 값이 0 값으로 변환되어 NMOS로 전달되고, 1 값은 PMOS로 직접 전달되는 것을 알 수 있다. 따라서, NMOS와 PMOS가 모두 off 상태가 되며, 전원 공급부(S)에서 공급되던 전원이 차단되어 저항체(R)의 저항 상태가 제 1 저항 상태로 고정되는 것이다.
상술한 바와 동일한 방법으로 저항체(R)를 도 4a의 제 2저항 상태로 설정하고자 하는 경우에는 비교기 C2만 on으로 설정하고, 제 3저항 상태로 설정하고자 하는 경우에는 비교기 C3만 on으로 설정함으로써 저항체(R)의 저항 상태를 원하는 상태로 제어할 수 있다. 즉 각 비교기들은 각 저항 상태에 대응되는 것을 알 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어, 본 발명의 저항체를 트랜지스터 구조체 외에 다이오드 등의 스위칭 역할을 하는 소자와 연결시켜 사용하는 것이 가능하다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 장점을 지니고 있다.
첫째, 다양한 저항 상태를 지닌 저항체를 데이타 저장층으로 사용함으로써 1R(Resistor)-1S(Switch)구조의 단위 셀에서 많은 양의 정보를 저장할 수 있다.
둘째, 비휘발성 메모리의 단위 셀 구조가 그 자체로 간단하며, 종래의 DRAM 제조 공정 등 일반적으로 많이 알려진 반도체 공정을 그대로 이용할 수 있어, 그 생산성을 높일 수 있어 제조 단가가 낮다.
셋째, 본 발명의 동작 원리 상, 저항체의 저항 특성을 직접이용하여 단순한 방법으로 정보를 저장하고 재생할 수 있으므로, 고속의 동작 특성을 지닌다.

Claims (13)

  1. 비휘발성 반도체 메모리 소자에 있어서,
    스위칭 구조체;
    상기 스위칭 소자와 전기적으로 연결되며 하나의 리셋 저항 상태와 적어도 둘 이상의 셋 저항 상태를 지닌 저항체; 및
    상기 저항체에 흐르는 전류 값을 조절하여 상기 저항체의 저항 상태를 제어하는 비교기들;을 포함하는 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자.
  2. 제 1항에 있어서,
    상기 스위칭 구조체는,
    반도체 기판;
    상기 반도체 기판에 형성된 제 1불순물 영역 및 제 2불순물 영역; 및
    상기 제 1불순물 영역 및 제 2불순물 영역과 접촉하며 상기 반도체 기판 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극층로 이루어진 게이트 구조체;를 포함하며,
    상기 저항체는 상기 제 2불순물 영역과 전기적으로 연결된 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자.
  3. 제 2항에 있어서,
    상기 제 1불순물 영역, 상기 제 2불순물 영역 및 상기 게이트 구조체는 층간 절연막으로 도포되어 있으며, 상기 제 2불순물 영역은 상기 층간 절연막을 관통하는 콘택 플러그;를 통하여 상기 저항체와 전기적으로 연결된 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자.
  4. 제 1항에 있어서,
    상기 저항체는 전이 금속 산화물을 포함하는 것을 특징으로 하는 다양한 저 항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자.
  5. 제 1항에 있어서,
    상기 저항체는 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO), 니오븀 산화물(Nb2O5), 아연 산화물(ZnO), 지르코늄 산화물(ZrO2 ), 텅스텐 산화물(WO3), 코발트 산화물(CoO) GST(Ge2Sb2Te5) 또는 PCMO(Pr xCa1- xMnO3) 중 적어도 어느 하나의 물질을 포함하여 형성된 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 비교기들은 상기 셋 저항 상태들에 각각 대응되도록 형성된 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자.
  7. 스위칭 구조체 및 상기 스위칭 소자와 전기적으로 연결되며 하나의 리셋 저항 상태와 적어도 둘 이상의 셋 저항 상태를 지닌 저항체; 및 상기 저항층과 전기적으로 연결된 비교기들;을 포함하는 비휘발성 메모리 소자의 작동 방법에 있어서,
    상기 저항체의 저항 상태가 리셋 저항 상태에서 셋 저항 상태로 변화하는 도중 상기 저항체에 흐르는 전류 값을 상기 비교기에 의하여 기준 전류 값과 비교한 뒤 상기 저항체에 흐르는 전류를 조절함으로써 상기 저항체의 저항 상태를 제어하는 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 작동 방법.
  8. 제 7항에 있어서,
    상기 저항체에 흐르는 전류 값을 조절하기 위하여, 상기 저항체에 흐르는 전류 값을 기준 전류 값과 비교하여 상기 기준 전류 값 이상인 경우 상기 저항체에 공급되는 전원을 차단하는 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 작동 방법.
  9. 삭제
  10. 제 7항에 있어서,
    상기 스위칭 구조체는,
    반도체 기판;
    상기 반도체 기판에 형성된 제 1불순물 영역 및 제 2불순물 영역; 및
    상기 제 1불순물 영역 및 제 2불순물 영역과 접촉하며 상기 반도체 기판 상에 순차적으로 형성된 게이트 절연층 및 게이트 전극층로 이루어진 게이트 구조체;를 포함하며,
    상기 저항체는 상기 제 2불순물 영역과 전기적으로 연결된 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 작동 방법.
  11. 제 7항에 있어서,
    상기 저항체는 전이 금속 산화물을 포함하는 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 작동 방법.
  12. 제 7항에 있어서,
    상기 저항체는 니켈 산화물(NiO), 티타늄 산화물(TiO2), 하프늄 산화물(HfO), 니오븀 산화물(Nb2O5), 아연 산화물(ZnO), 지르코늄 산화물(ZrO2), 텅스텐 산화물(WO3), 코발트 산화물(CoO) GST(Ge2Sb2Te5) 또는 PCMO(PrxCa1-xMnO3) 중 적어도 어느 하나의 물질을 포함하여 형성된 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 작동 방법.
  13. 제 7항, 제 8항, 제 10항 내지 제 12항 중 어느 한 항에 있어서,
    상기 비교기들은 상기 셋 저항 상태들에 각각 대응되는 것을 특징으로 하는 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성 메모리 소자의 작동 방법.
KR1020040090152A 2004-11-06 2004-11-06 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법 KR100682895B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040090152A KR100682895B1 (ko) 2004-11-06 2004-11-06 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
JP2005321517A JP2006135335A (ja) 2004-11-06 2005-11-04 多様な抵抗状態を呈する抵抗体を利用した不揮発性メモリ素子、及び、その駆動方法
US11/267,576 US20060109704A1 (en) 2004-11-06 2005-11-07 Nonvolatile memory device using resistor having multiple resistance states and method of operating the same
CNB2005101202459A CN100573876C (zh) 2004-11-06 2005-11-07 非易失性半导体存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090152A KR100682895B1 (ko) 2004-11-06 2004-11-06 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법

Publications (2)

Publication Number Publication Date
KR20060040517A KR20060040517A (ko) 2006-05-10
KR100682895B1 true KR100682895B1 (ko) 2007-02-15

Family

ID=36460776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090152A KR100682895B1 (ko) 2004-11-06 2004-11-06 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법

Country Status (4)

Country Link
US (1) US20060109704A1 (ko)
JP (1) JP2006135335A (ko)
KR (1) KR100682895B1 (ko)
CN (1) CN100573876C (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350247B2 (en) 2006-11-16 2013-01-08 Samsung Electronics Co., Ltd. Resistive random access memory having a solid solution layer and method of manufacturing the same
US8525142B2 (en) 2006-05-04 2013-09-03 Samsung Electronics Co., Ltd. Non-volatile variable resistance memory device and method of fabricating the same
KR20150099093A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100738070B1 (ko) * 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
KR100695139B1 (ko) * 2005-02-07 2007-03-14 삼성전자주식회사 강유전체 기록 매체 및 그의 기록 방법
KR101258284B1 (ko) * 2006-05-22 2013-04-25 삼성전자주식회사 메모리 소자 구동 회로
WO2008016844A2 (en) * 2006-07-31 2008-02-07 Sandisk 3D Llc Non-volatile memory capable of correcting overwritten cell
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
KR100858082B1 (ko) * 2006-10-17 2008-09-10 삼성전자주식회사 니켈 산화물층의 식각 방법
KR100982424B1 (ko) 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
KR20080064353A (ko) 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7972897B2 (en) 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
JP4221031B2 (ja) 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
WO2008102718A1 (ja) 2007-02-19 2008-08-28 Nec Corporation 半導体記憶装置
JP4366448B2 (ja) 2007-02-23 2009-11-18 パナソニック株式会社 不揮発性メモリ装置、および不揮発性メモリ装置におけるデータ書込方法
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
US7863087B1 (en) 2007-05-09 2011-01-04 Intermolecular, Inc Methods for forming resistive-switching metal oxides for nonvolatile memory elements
CN101711431B (zh) * 2007-05-09 2015-11-25 分子间公司 阻变型非易失性存储元件
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
KR101482814B1 (ko) 2007-07-25 2015-01-14 인터몰레큘러 인코퍼레이티드 다중상태 비휘발성 메모리 소자
KR100882125B1 (ko) * 2007-09-06 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
US7981760B2 (en) 2008-05-08 2011-07-19 Panasonic Corporation Method for manufacturing nonvolatile storage element and method for manufacturing nonvolatile storage device
CN101689548B (zh) * 2008-05-08 2012-06-13 松下电器产业株式会社 非易失性存储元件、非易失性存储装置和向非易失性存储元件的数据写入方法
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
WO2010023762A1 (ja) 2008-08-29 2010-03-04 株式会社 東芝 多値抵抗変化型メモリ
US8488362B2 (en) 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
US8699258B2 (en) 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
JP5645778B2 (ja) * 2011-08-26 2014-12-24 株式会社日立製作所 情報記憶素子
US9001554B2 (en) 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
CN103324293B (zh) * 2013-07-16 2016-05-04 锤子科技（北京）有限公司 移动终端显示界面的显示控制方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307909A (ja) * 2000-04-25 2001-11-02 Toshiba Corp 電流−電圧非直線抵抗体
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
US6949985B2 (en) * 2003-07-30 2005-09-27 Cindy Xing Qiu Electrostatically actuated microwave MEMS switch
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525142B2 (en) 2006-05-04 2013-09-03 Samsung Electronics Co., Ltd. Non-volatile variable resistance memory device and method of fabricating the same
US8350247B2 (en) 2006-11-16 2013-01-08 Samsung Electronics Co., Ltd. Resistive random access memory having a solid solution layer and method of manufacturing the same
KR20150099093A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법
KR102179275B1 (ko) 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법

Also Published As

Publication number Publication date
KR20060040517A (ko) 2006-05-10
CN100573876C (zh) 2009-12-23
CN1790720A (zh) 2006-06-21
JP2006135335A (ja) 2006-05-25
US20060109704A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
KR100682895B1 (ko) 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
KR100682908B1 (ko) 두개의 저항체를 지닌 비휘발성 메모리 소자
US7935953B2 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
US8586978B2 (en) Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device
KR101051704B1 (ko) 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP4698630B2 (ja) 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子
KR100809724B1 (ko) 터널링층을 구비한 바이폴라 스위칭 타입의 비휘발성메모리소자
KR101176542B1 (ko) 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
US8324065B2 (en) Resistive memory and methods of processing resistive memory
CN108140413A (zh) 用于非易失性存储器设备操作的方法、系统和设备
KR101211027B1 (ko) 저항 변화 메모리 소자 및 저항 변화 메모리 소자 크로스 포인트 어레이
KR100647332B1 (ko) 저항 변환 물질을 포함하는 ｒｒａｍ
US20180349264A1 (en) Method, system and device for memory device operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee