CN1790720A - 非易失性半导体存储器件及其操作方法 - Google Patents

非易失性半导体存储器件及其操作方法 Download PDF

Info

Publication number
CN1790720A
CN1790720A CNA2005101202459A CN200510120245A CN1790720A CN 1790720 A CN1790720 A CN 1790720A CN A2005101202459 A CNA2005101202459 A CN A2005101202459A CN 200510120245 A CN200510120245 A CN 200510120245A CN 1790720 A CN1790720 A CN 1790720A
Authority
CN
China
Prior art keywords
resistor
resistance states
current value
memory device
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101202459A
Other languages
English (en)
Other versions
CN100573876C (zh
Inventor
徐顺爱
柳寅儆
朴允童
李明宰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1790720A publication Critical patent/CN1790720A/zh
Application granted granted Critical
Publication of CN100573876C publication Critical patent/CN100573876C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

提供了一种采用具有多种电阻状态的电阻器的非易失性存储器件及其操作方法。存储器件包括开关器件和电阻器。电阻器与开关器件电连接且具有一个复位电阻状态和至少两个或多个设定电阻状态。

Description

非易失性半导体存储器件及其操作方法
技术领域
本发明涉及一种采用具有多种电阻状态的电阻器的非易失性存储器件及操作其的方法。
背景技术
在半导体存储器件中，由每单位面积存储单元数量决定的集成度可以很高，运行速度可以很快，且存储器件可以在低功率环境下工作。因此，在全世界已经对这些问题展开了大量研究，作为这些研究的结果，已经开发出以多种工作原理为基础的存储器件。
通常，半导体存储器件包括许多以电路方式互相连接的存储单元。代表性存储器件可以是动态随机存取存储器(DRAM)。DRAM的单位存储单元通常包括一个开关和一个电容器，且具有高集成和高速的优势。然而，DRAM为易失性存储器件，该器件当电源断开时丢失所有在其中存储的数据，因而具有难以保持数据的问题。
闪速存储器是非易失性存储器件的典型的例子，该闪速存储器即使在电源断开后也能保存数据。不像诸如DRAM的易失性存储器，闪速存储器具有非易失性的特征，但与DRAM相比具有低集成度和低速的缺点。
现在，正在进行许多关于非易失性存储器件的研究。最近已开发出磁随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)及相变随机存取存储器(PRAM)等非易失性存储器件。
MRAM利用隧道结处磁化强度方向的改变存储数据，FRAM利用铁电体的极化特性存储数据。它们具有优点和缺点。如上所述，正在向着高集成、高速、可在低功率下工作和极好的数据保持性的方向进行研究和开发。
PRAM利用根据预定材料的相变(phase-change)的电阻变化存储数据。PRAM具有包括一个电阻器和一个开关(晶体管)的结构。在PRAM中，通过控制电阻器的形成温度将电阻器的相态(phase)转变成晶态或非晶态。通常，在非晶态中的电阻比在晶态中的电阻高，且利用电阻的差异操作存储器件。
迄今已开发出的利用电阻特性的非易失性存储器件采用两个分别指定为“1”和“0”的电阻状态工作。因此，在一个存储器件中利用多种状态是困难的。
发明内容
本发明提供了一种具有新结构的非易失性半导体存储器件的操作方法，该新结构包括一个电阻器和一个开关，且该存储器件具有结构简单、高速和可在低功率下工作的特点。
根据本发明的一方面，提供了一种非易失性半导体存储器件，该存储器件利用具有多个电阻状态的电阻器，该存储器件包括开关器件、与开关器件电连接且具有一个复位(reset)电阻状态以及至少两个或多个设定电阻状态(set resistance states)的电阻器。
开关器件可以包括：半导体衬底；在半导体衬底中形成的第一杂质区和第二杂质区；以及栅极结构，该栅极结构与第一和第二杂质区接触且具有依次在半导体衬底上形成的栅极绝缘层和栅极电极层，该电阻器与第二杂质区电连接。
第一和第二杂质区及栅极结构可以被层间绝缘层覆盖，且第二杂质区可以通过穿过层间绝缘层的接触插塞(contact plug)与电阻器电连接。
电阻器可以包括过渡金属氧化物。
电阻器可以包括从由NiO、TiO2、HfO、Nb2O5、ZnO、ZrO2、WO3、CoO、GST(Ge2Sb2Te5)和PCMO(PrxCa1-xMnO3)组成的组中选择的至少一种材料。
存储器件可以进一步包括比较器，通过控制流过电阻器的电流值控制电阻器的电阻状态。
根据本发明的另一方面，提供了一种非易失性存储器件的操作方法，该非易失性存储器件具有开关器件以及与开关器件电连接的电阻器，该电阻器具有一个复位电阻状态以及至少两个或多个设定电阻状态，该方法包括：在电阻器的电阻状态由复位电阻状态转变成设定电阻状态时，通过控制流过电阻器的电流值控制电阻器的电阻状态。
该方法可以包括：将流过电阻器的电流值与参考电流值进行比较，当该电流值比参考电流值大时，就切断提供给电阻器的功率。
可以通过与电阻器电连接的比较器执行电流值与参考电流值的比较。
附图说明
通过参考附图详细描述本发明的示范性实施例，其上述的或其他的特征和优势将变得更明显，在附图中：
图1是根据本发明实施例的采用具有多种电阻状态的电阻器的非易失性存储器件的视图；
图2是非易失性存储器件的视图，其结构是这样的：根据本发明实施例的具有多种电阻状态的电阻器与晶体管的漏极区域连接；
图3为示出非易失性存储器件的多种电阻状态的图表，该非易失性存储器件采用具有一个复位电阻状态和一个设定电阻状态的电阻器；
图4A和4B为示出根据本发明实施例的采用具有多种电阻状态的电阻器的非易失性存储器件的电流特性的曲线图；以及
图5是说明根据本发明实施例的采用具有多种电阻状态的电阻器的非易失性存储器件的工作原理的图解。
具体实施方式
现在将参考附图更全面地描述本发明，在附图中示出了本发明的示范性
实施例。
图1是根据本发明实施例的采用具有多种电阻状态的电阻器的非易失性存储器件的电阻器区的图解。参考图1，存储器件的电阻器包括依次堆叠的下部衬底10、下部电极11、电阻器12和上部电极13。
图1的下部衬底10可为可以执行开关功能的晶体管结构或二极管结构。晶体管结构将稍后描述。下部电极11和上部电极13可以由用于普通半导体存储器件的电极材料制成。
这里，电阻器12为本发明的非易失性存储器件的特征部分且功能与具有多种电阻状态的数据存储器一样。电阻器12由具有低电导率的非导电材料制成，且可以由过渡金属氧化物制成。详细地说，电阻器12可以由从NiO、TiO2、HfO、Nb2O5、ZnO、ZrO2、WO3、CoO、GST(Ge2Sb2Te5)和PCMO(PrxCa1-xMnO3)构成的组中选择的至少一种材料制成。
图2是根据本发明实施例的采用具有多种电阻状态的电阻器的非易失性存储器件的结构的图解。在图2中示出了包括一个电阻器32和一个开关的存储器件的结构。在这种情况下，虽然晶体管已经用于开关器件，但也可以利用二极管。
在半导体衬底20中形成第一杂质区21a和第二杂质区21b。在下文中，第一杂质区21a被称为源极，第二杂质区21b被称为漏极。在与源极21a和漏极21b接触的半导体衬底20上形成栅极结构。该栅极结构包括栅极绝缘层22和栅极电极层23。
源极21a、漏极21b以及栅极结构被层间绝缘层24覆盖。在对应于漏极21b的区域的层间绝缘层24中形成接触插塞25。接触插塞25与下部电极31电连接，在下部电极31上依次形成电阻器32和上部电极33。在这里，电阻器32可以由如上所述的具有多种电阻状态的过渡金属氧化物制成。详细地说，电阻器32可以从由NiO、TiO2、HfO，、Nb2O5、ZnO、WO3和CoO或GST(Ge2Sb2Te5)或PCMO(PrxCa1-xMnO3)组成的组中选择的至少一种材料制成。
而且，电阻器32与比较器(未示出)电连接，该比较器将参考图5随后描述。
首先，根据本发明采用电阻器的非易失性存储器件的工作原理将参考图3进行描述。图3为示出根据施加到电阻器32的电位测量的漏极电流的曲线图。
参考图3，电阻器32表现两种状态的电阻特性。首先，如果将施加到电阻器32的电压从0逐渐地增加，电流与电压成比地沿着G1线增加。在这里，沿G1线的状态被称为为设定状态(set state)。然而，如果施加在V1-V2范围内的电压，电阻突然地增加，使得电流减少为沿着G2线。在这里，沿G2线的状态被称为复位状态。如果施加比V2(V2＞V1)大的电压，电阻就会减小且因而电流再一次沿着G1线增加。
同时，将在下面描述允许电阻器被用于存储器件的数据存储的电特性。在将比V1大的范围的电压施加到电阻器32时的电阻器32的电特性对稍后施加比V1小的电压时出现电阻特性有所影响。
详细地说，如果将范围在V1-V2内的电压施加到电阻器32且然后再一次施加比V1小的电压，所测量的流过电阻器32的电流沿着G2线。相反，如果将范围比V2大的V3施加到电阻器32且然后再一次施加比V1小的电压，则所测得电流沿G1线。从上述内容可知，由于施加大于V1的范围内(V1-V2的范围或大于V2的范围)的电压而带来的电阻器32的电特性不会消失，而是保持下来。
结果，过渡金属氧化物可以是用于电阻器32并应用到非易失性存储器件的材料。
关于数据记录，可以利用当施加范围在V1-V2内的电压时电阻器32的状态以及当施加比V2大的范围内的电压时电阻器32的状态记录数据，前一状态被指定为状态“0”，后一状态被指定为状态“1”。
关于数据读取，施加在小于V1的范围内的电压并测量漏极电流值“Id”，从而知道在电阻器32中存储的数据是状态“0”还是状态“1”。在这里，状态“0”和状态“1”的指定是可选择的。
将参考图4A描述采用电阻器的非易失性存储器件的工作原理。图4A为示出根据本发明实施例的采用具有多种电阻状态的的电阻器的非易失性存储器件的工作特性的曲线图。
参考图4A，描绘了一个复位状态和四个设定状态。该设定状态包括第一电阻状态‘1mA Comp’、第二电阻状态‘5mA Comp’、第三电阻状态‘10mAComp，和第四电阻状态‘20mA Comp’。在这里，在各个电阻状态中电阻大小的关系由第一电阻状态＞第二电阻状态＞第三电阻状态＞第四电阻状态给出。
参考图4A，非易失性存储器件的电阻器32利用两个或多个设定状态工作。具有多个设定状态意味着丰富在电阻器32中存储的数据种类是可能的。
将参考图4A描述允许电阻器32具有四个设定电阻状态的方法。在图3中，施加到电阻器32的电压逐渐地增加，电阻由设定状态在V1处转变成复位状态，并由复位状态在V2处转变成设定状态。因此，电阻由复位状态转变成设定状态的过程是连续过程。在这一点上，转变的电阻决定着电阻器32的电阻。结果，当电阻由复位状态转变成设定状态时，通过限制流过电阻器32的电阻值随意地控制电阻器32的电阻是可能的。
再一次参考图4A，在电阻由复位状态转变成设定状态的点B处控制流过电阻器32的电流值是可能的。在这里，通过将流过电阻器32的电流设定为S1来将电阻器固定在第一电阻状态是可能的。在这一点上固定的电阻值被称为设定顺从电流(set compliance current)。根据本发明的实施例，在S1处的该设定顺从电流为1mA。通过以相同的方式分别控制在S2、S3和S4处固定顺从电流变成5mA、10mA和20mA，来将电阻器32控制在所要求的电阻状态是可能的。
图4B为示出当设定顺从电流在图4A的点B处分别被控制在1mA、5mA、10mA和20mA时电阻器32的电阻状态的图表。该图针对在图4A的A点处每个电阻状态示出了复位电流值(设定顺从电流值)，在该A点处电阻由设定状态转变成复位状态。
利用这个特性，电阻器32的电阻状态被控制为所要求的状态，使得数据可以在作为数据存储器的电阻器32中以多个状态记录。同样，如上所述，记录在电阻器32中的数据的读取能够以如下方式实现：将比在图4A的A点的电压小的电压施加到电阻器32，以便读取漏极电流值。
参考图5，将参考等效电路图详细描述采用具有多种电阻状态的电阻器的非易失性存储器件的数据读取方法。参考图5，电阻器R与比较器C1、C2和C3电连接。各个比较器C1、C2和C3通过倒相器(inverter)与的COMS的NMOS(n)连接，并直接与CMOS的PMOS(p)连接。
比较器C1、C2和C3的比较电流值分别设定为1mA、5mA和10mA。如果施加对应图4A的点B的电压，电阻器R由复位状态转变成设定状态，从而电阻减小。此时，如果将电阻器R控制在图4A的第一电阻状态‘1mAComp’，则比较器C1设定为开启状态，且比较器C2和C3设定为关闭状态。然后，将对应于点B的电压施加到电阻器R，在电阻器R中的电流逐渐地增加。如果电流值达到1mA，比较器C1工作且输出“1”被传送到CMOS。参考图5，通过倒相器将值“1”转变为值“0”，转变后的值传送到NMOS且值“1”直接传送到PMOS。因此，NMOS和PMOS都变成关闭状态，且从电源S提供的功率被切断，从而将电阻器R的电阻状态固定为第一电阻状态。
同样地，如果将电阻R设定为图4A的第二电阻状态，只有比较器C2设定为开启状态。如果将电阻器R设定为第三电阻状态，只有比较器C3设定为开启状态。因此，电阻器R的电阻状态可以被控制为所要求的状态。
本发明具有以下优势。
第一，有可能在具有一个电阻器、一个开关结构的结构(1R-1S结构)的单位单元中存储大量的信息，该结构采用具有用于数据存储的多种电阻状态的电阻器。
第二，非易失性存储器件的单位单元结构本身是简单的，可以照原样使用众所周知的诸如传统的DRAM制造工艺的半导体工艺，因而可以提高生产率且降低制造成本。
第三，由于利用电阻器的电阻特性可以直接地以简单的方式存储和读取信息，因此实现了高速工作特性。
尽管已经参考本发明的示范性实施例对本发明进行了特别的显示和说明，但是应当理解的是，本领域的普通技术人员可以在不背离权利要求定义的本发明的精神和范围的情况下，对其中的实施例做出各种形式和细节上的变化。

Claims (12)

1.一种采用具有多种电阻状态的电阻器的非易失性半导体存储器件，所述存储器件包括：
开关器件；以及
与所述开关器件电连接且具有一个复位电阻状态以及至少两个或多个设定电阻状态的电阻器。
2.如权利要求1所述的存储器件，其中所述开关器件包括：
半导体衬底；
在所述半导体衬底中形成的第一杂质区和第二杂质区；以及
与所述第一和第二杂质区接触的栅极结构，其具有依次在所述半导体衬底上形成的栅极绝缘层和栅极电极层，所述电阻器与所述第二杂质区电连接。
3.如权利要求2所述的存储器件，其中所述第一和第二杂质区以及所述栅极结构被层间绝缘层覆盖，且所述第二杂质区通过穿过所述层间绝缘层的接触插塞与所述电阻器电连接。
4.如权利要求1所述的存储器件，其中所述电阻器包括过渡金属氧化物。
5.如权利要求1所述的存储器件，其中所述电阻器包括从由NiO、TiO2、HfO、Nb2O5、ZnO、ZrO2、WO3、CoO、Ge2Sb2Te5和PrxCa1-xMnO3组成的组中选择的至少一种材料。
6.如权利要求1所述的存储器件，进一步包括比较器，其通过控制流过所述电阻器的电流值控制所述电阻器的电阻状态。
7.一种非易失性存储器件的操作方法，该存储器件具有开关器件及与所述开关器件电连接的电阻器，所述电阻器具有一个复位电阻状态以及至少两个或更多设定电阻状态，所述方法包括：
当所述电阻器的电阻状态由所述复位电阻状态转变为所述设定电阻状态时，通过控制流过所述电阻器的电流值来控制所述电阻器的电阻状态。
8.如权利要求7所述的方法，进一步包括：
比较流过所述电阻器的所述电流值与参考电流值，当所述电流值比所述参考电流值大时，切断提供到所述电阻器的功率。
9.如权利要求8所述的方法，其中通过与所述电阻器电连接的比较器执行所述电流值与所述参考电流值的比较。
10.如权利要求7所述的方法，其中所述开关器件包括：
半导体衬底；
在所述半导体衬底中形成的第一杂质区和第二杂质区；以及
与所述第一和第二杂质区接触的栅极结构，其具有依次在所述半导体衬底上形成的栅极绝缘层和栅极电极层，所述电阻器与所述第二杂质区电连接。
11.如权利要求7所述的方法，其中所述电阻器包括过渡金属氧化物。
12.如权利要求7所述的方法，其中所述电阻器包括从由NiO、TiO2、HfO、Nb2O5、ZnO、ZrO2、WO3、CoO、Ge2Sb2Te5和PrxCa1-xMnO3组成的组中选择的至少一种材料。
CNB2005101202459A 2004-11-06 2005-11-07 非易失性半导体存储器件及其操作方法 Expired - Fee Related CN100573876C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040090152A KR100682895B1 (ko) 2004-11-06 2004-11-06 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
KR90152/04 2004-11-06

Publications (2)

Publication Number Publication Date
CN1790720A true CN1790720A (zh) 2006-06-21
CN100573876C CN100573876C (zh) 2009-12-23

Family

ID=36460776

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101202459A Expired - Fee Related CN100573876C (zh) 2004-11-06 2005-11-07 非易失性半导体存储器件及其操作方法

Country Status (4)

Country Link
US (1) US20060109704A1 (zh)
JP (1) JP2006135335A (zh)
KR (1) KR100682895B1 (zh)
CN (1) CN100573876C (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100738070B1 (ko) * 2004-11-06 2007-07-12 삼성전자주식회사 한 개의 저항체와 한 개의 트랜지스터를 지닌 비휘발성메모리 소자
KR100695139B1 (ko) * 2005-02-07 2007-03-14 삼성전자주식회사 강유전체 기록 매체 및 그의 기록 방법
KR101239962B1 (ko) 2006-05-04 2013-03-06 삼성전자주식회사 하부 전극 상에 형성된 버퍼층을 포함하는 가변 저항메모리 소자
KR101258284B1 (ko) * 2006-05-22 2013-04-25 삼성전자주식회사 메모리 소자 구동 회로
US7499355B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc High bandwidth one time field-programmable memory
US7522448B2 (en) * 2006-07-31 2009-04-21 Sandisk 3D Llc Controlled pulse operations in non-volatile memory
US7719874B2 (en) * 2006-07-31 2010-05-18 Sandisk 3D Llc Systems for controlled pulse operations in non-volatile memory
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
US7499304B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Systems for high bandwidth one time field-programmable memory
US7495947B2 (en) * 2006-07-31 2009-02-24 Sandisk 3D Llc Reverse bias trim operations in non-volatile memory
TWI356415B (en) * 2006-07-31 2012-01-11 Sandisk 3D Llc Method of operating non-volatile storage and non-v
KR100858082B1 (ko) * 2006-10-17 2008-09-10 삼성전자주식회사 니켈 산화물층의 식각 방법
KR101206036B1 (ko) 2006-11-16 2012-11-28 삼성전자주식회사 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법
KR100982424B1 (ko) * 2006-11-28 2010-09-15 삼성전자주식회사 저항 메모리 소자의 제조 방법
KR20080064353A (ko) 2007-01-04 2008-07-09 삼성전자주식회사 저항 메모리 소자 및 그 제조 방법
US7972897B2 (en) 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7704789B2 (en) * 2007-02-05 2010-04-27 Intermolecular, Inc. Methods for forming resistive switching memory elements
US7678607B2 (en) * 2007-02-05 2010-03-16 Intermolecular, Inc. Methods for forming resistive switching memory elements
JP4221031B2 (ja) 2007-02-09 2009-02-12 シャープ株式会社 不揮発性半導体記憶装置及びその書き換え方法
WO2008102718A1 (ja) 2007-02-19 2008-08-28 Nec Corporation 半導体記憶装置
WO2008105155A1 (ja) 2007-02-23 2008-09-04 Panasonic Corporation 不揮発性メモリ装置、および不揮発性メモリ装置におけるデータ書込方法
US8097878B2 (en) * 2007-03-05 2012-01-17 Intermolecular, Inc. Nonvolatile memory elements with metal-deficient resistive-switching metal oxides
US7629198B2 (en) * 2007-03-05 2009-12-08 Intermolecular, Inc. Methods for forming nonvolatile memory elements with resistive-switching metal oxides
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
US7863087B1 (en) 2007-05-09 2011-01-04 Intermolecular, Inc Methods for forming resistive-switching metal oxides for nonvolatile memory elements
US8101937B2 (en) 2007-07-25 2012-01-24 Intermolecular, Inc. Multistate nonvolatile memory elements
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
KR100882125B1 (ko) * 2007-09-06 2009-02-05 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
CN101689548B (zh) * 2008-05-08 2012-06-13 松下电器产业株式会社 非易失性存储元件、非易失性存储装置和向非易失性存储元件的数据写入方法
CN101796640A (zh) 2008-05-08 2010-08-04 松下电器产业株式会社 非易失性存储元件、非易失性存储装置、以及其制造方法
US7978507B2 (en) * 2008-06-27 2011-07-12 Sandisk 3D, Llc Pulse reset for non-volatile storage
WO2010023762A1 (ja) 2008-08-29 2010-03-04 株式会社 東芝 多値抵抗変化型メモリ
US8488362B2 (en) * 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
US8699258B2 (en) 2011-01-21 2014-04-15 Macronix International Co., Ltd. Verification algorithm for metal-oxide resistive memory
JP5645778B2 (ja) * 2011-08-26 2014-12-24 株式会社日立製作所 情報記憶素子
US9001554B2 (en) 2013-01-10 2015-04-07 Intermolecular, Inc. Resistive random access memory cell having three or more resistive states
CN103324293B (zh) * 2013-07-16 2016-05-04 锤子科技（北京）有限公司 移动终端显示界面的显示控制方法和装置
KR102179275B1 (ko) * 2014-02-21 2020-11-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 리셋 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001307909A (ja) * 2000-04-25 2001-11-02 Toshiba Corp 電流−電圧非直線抵抗体
US6917539B2 (en) * 2002-08-02 2005-07-12 Unity Semiconductor Corporation High-density NVRAM
US20050035429A1 (en) * 2003-08-15 2005-02-17 Yeh Chih Chieh Programmable eraseless memory
US6949985B2 (en) * 2003-07-30 2005-09-27 Cindy Xing Qiu Electrostatically actuated microwave MEMS switch
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자

Also Published As

Publication number Publication date
KR20060040517A (ko) 2006-05-10
CN100573876C (zh) 2009-12-23
KR100682895B1 (ko) 2007-02-15
JP2006135335A (ja) 2006-05-25
US20060109704A1 (en) 2006-05-25

Similar Documents

Publication Publication Date Title
CN1790720A (zh) 非易失性半导体存储器件及其操作方法
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
JP4981304B2 (ja) 一つの抵抗体及び一つのダイオードを有する不揮発性メモリ素子及び不揮発性メモリ素子アレイ
JP5028011B2 (ja) 二種の抵抗体を含む不揮発性メモリ素子
US8791444B2 (en) Resistive random access memory (RRAM) using stacked dielectrics and method for manufacturing the same
KR101656979B1 (ko) 스위칭 디바이스 구조 및 방법
CN101030622A (zh) 非易失存储器件和非易失存储器阵列
WO2011097008A2 (en) Resistive memory and methods of processing resistive memory
CN1691334A (zh) 利用具有分级电阻变化的多层的存储器件
KR20090045653A (ko) 다이오드-스토리지 노드를 포함하는 비휘발성 메모리 소자및 이를 포함하는 크로스 포인트 메모리 어레이
US9590014B2 (en) Resistance variable memory cell structures and methods
US9627442B2 (en) Horizontally oriented and vertically stacked memory cells
Deshmukh et al. Comparison of novel punch-through diode (NPN) selector with MIM selector for bipolar RRAM

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20151107

EXPY Termination of patent right or utility model