JP5645778B2 - 情報記憶素子 - Google Patents

情報記憶素子 Download PDF

Info

Publication number
JP5645778B2
JP5645778B2 JP2011184661A JP2011184661A JP5645778B2 JP 5645778 B2 JP5645778 B2 JP 5645778B2 JP 2011184661 A JP2011184661 A JP 2011184661A JP 2011184661 A JP2011184661 A JP 2011184661A JP 5645778 B2 JP5645778 B2 JP 5645778B2
Authority
JP
Japan
Prior art keywords
phase change
state
change material
phase
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011184661A
Other languages
English (en)
Other versions
JP2013046010A (ja
Inventor
峯邑 浩行
浩行 峯邑
安齋 由美子
由美子 安齋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011184661A priority Critical patent/JP5645778B2/ja
Publication of JP2013046010A publication Critical patent/JP2013046010A/ja
Application granted granted Critical
Publication of JP5645778B2 publication Critical patent/JP5645778B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、情報記憶素子に関し、特に、パルス電気信号の印加によって電気抵抗が可逆的に変化する相変化材料を利用して多値情報を記憶する情報記憶素子に適用して有効な技術に関する。
近年、微細化の限界に近付いているフラッシュメモリに代わるメモリとして、抵抗変化型メモリが研究されており、その一例として、記録材料にGeSbTeなどのカルコゲナイド材料を用いた相変化メモリが盛んに研究されている。
相変化メモリは、記録材料が相状態によって異なる抵抗値を持つことを利用して情報を記憶する抵抗変化型固体メモリの一種であり、メモリ保持部の基本的な構造は、記録材料である相変化膜を一対の金属電極で挟んだものである。
相変化膜を構成するカルコゲナイド材料の抵抗値は、アモルファス状態で高く、結晶状態で低い。従って、情報の読み出しは、相変化膜の両端に電位差を与え、相変化膜に流れる電流を測定して高抵抗状態/低抵抗状態を判別することにより行う。また、情報の書き換えは、電流により発生するジュール熱によって、相変化膜をアモルファス状態と結晶状態との間で変化させることにより行う。
リセット動作、すなわち相変化膜を高抵抗のアモルファス状態へ変化させる動作は、相変化膜に相対的に大きな電流を流して溶解させた後、電流を急減させて急冷することにより行う。一方、セット動作、すなわち相変化膜を低抵抗の結晶状態へ変化させる動作は、相変化膜に相対的に小さな電流をに流して結晶化温度以上に保持することにより行う。
相変化メモリは、微細化を進めるに従って相変化膜の体積が小さくなり、必要とされる電流も小さくなるので微細化に適したメモリであるが、近年、より高い記録密度を実現するために、多値記録メモリの検討が進められている。
従来の多値記録メモリは、通常、相変化膜を部分的にアモルファス状態または結晶状態に転移させた相混合状態を作り出して多値記録を実現している。
特許文献1(特開2003−100085号公報)には、情報の書換え時にリセットパルス電流を流して相変化材料を一端アモルファス状態とした後、セットパルス電流を中断し、通電時間(=パルス幅)を制御することによって、アモルファスと結晶の混在比率を変化させて多値レベルの抵抗値を得る技術が開示されている。
特許文献2(特開2009−123847号公報)には、相変化材料に近接して設けられたヒータにパルス電流を流すことによって、アモルファスと結晶の混合比を変化させて多値レベルの抵抗値を得る技術が開示されている。
特許文献3(米国特許第5534711号明細書)には、単一の相変化材料を有するメモリ素子において、相変化材料に流すリセット電流の大きさを制御して多値レベルの抵抗値を得る技術が開示されている。
特許文献4(特開2009−266316号公報)には、組成および抵抗値が異なる複数の相変化材料を1つのメモリ保持部に形成し、それらを選択的にアモルファス化または結晶化することによって、多値レベルの抵抗値を得る技術が開示されている。
特開2003−100085号公報 特開2009−123847号公報 米国特許第5534711号明細書 特開2009−266316号公報
上記特許文献1〜3に記載された多値記録技術の共通点は、単一の相変化材料内部に形成されるアモルファス状態と結晶状態の相混合状態を用いて多値記録を実現することにある。また、特許文献2の図2に模式的に示されるように、これらの多値記録技術においては、相変化材料の抵抗値が温度に対して連続的に変化する特性が利用されている。
しかしながら、相変化メモリデバイスには多数のメモリ保持部が形成されるので、それらの形状ばらつき、データ書換え前の状態、環境温度等々の要因によって、上記の特性は変化する。従って、これらの多値記録技術において、パルス電流条件が一定の場合、得られる各メモリ保持部の抵抗値がばらつくことは避けられない。言い換えると、これらの多値記録技術には、メモリ保持部の抵抗値を所定の許容範囲に収めるために用いるパルス電流条件のマージンが狭いという問題がある。
また、上記多値記録技術においては、各々のメモリ保持部の抵抗値を所定の許容範囲に収めようとすると、パルス電流条件を変化させながら抵抗値の再生を繰り返す等の必要があるため、結果として相変化メモリデバイスのデータ転送速度もしくは信頼性の低下を伴ってしまうという問題がある。
一方、特許文献4に記載の技術では、多値レベルを得るために、組成および抵抗値が異なる複数の相変化材料を1つのメモリ保持部に形成するので、構造の複雑化によるコスト増を伴うという問題がある。
本発明の目的は、多値記録が可能で、アモルファスと結晶との相混合比を制御する方式に比較して、パルス電流条件のマージンが広い情報記憶素子を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
上記課題を解決するために、本発明では、従来の準安定なアモルファス状態と安定な結晶状態の2状態に加え、新たに安定な第3の状態を形成可能な相変化材料を用いた情報記憶素子を提供する。
図2は、カルコゲナイド系相変化材料の温度と結晶化速度との関係を示す模式図である。
よく知られているように、アモルファスから結晶への相変化においては、相対的に低温側で結晶核の生成が支配的となり、相対的に高温側で結晶成長が支配的となる。アモルファス状態の相変化膜を結晶核生成が主体となる温度範囲に保持すると、微細な結晶粒からなる結晶状態が得られる。以下、このような結晶状態を固相結晶を呼ぶことにする。他方、相変化膜を一旦溶融させた後、ゆっくりと冷却することによって、結晶成長が主体となる温度範囲に必要十分な時間だけ保持すると、粒径の大きな結晶状態が得られる。以下、このような結晶状態を溶融結晶と呼ぶことにする。
相変化光ディスクでは、同様にアモルファス状態と結晶状態との間の反射率の変化を利用して情報を記憶する。光ディスクの用途に応じて、例えばDVD−RAMディスクではアモルファスと固相結晶の2状態を利用しており、DVD−RWディスクではアモルファスと溶融結晶の2状態を利用していることは周知のことである。
ここで、もし固相結晶の抵抗値と異なる抵抗値の溶融結晶を有する相変化材料が存在すれば、この溶融結晶を第3の状態として利用することによって、3値記録を実現することができる。前述のように、2つの結晶相(固相結晶、溶融結晶)は、形成方法が互いに異なるため、従来技術の課題であったパルス電流条件のマージンを拡大することが可能となる。
図3は、3状態(固相結晶、溶融結晶、アモルファス)を形成するために必要な相変化材料に与える温度履歴を模式的に示したものである。こうした温度履歴は、通電するパルス電流の条件によって制御することができる。
相変化メモリデバイスに用いる相変化材料の温度履歴は、通電するパルス電流と周囲への熱拡散の連動とによって決定される。熱拡散の速度は、デバイス構造によってある程度制御可能であるが、なかでもメモリ保持部の大きさに強く影響されることは熱拡散方程式の定義上自明である。
図3に見られるように、アモルファス化と溶融結晶化との差異は、主として溶融後の冷却速度の違いにある。従って、デバイス構造によって熱拡散速度が定まっている制限条件の下で、アモルファスの形成条件と溶融結晶の形成条件に明確な差異を与え、通電するパルス電流条件のマージンを確保するためには、相変化材料の結晶成長速度、特に溶融後の再結晶化速度をデバイス構造による熱拡散速度に比較して遅くなるように制御する必要がある。
図4は、実験に用いた試料の構成を示す模式図である。ここでは、厚さ0.5mmのシリコン基板10上に厚さ100nmの酸化シリコン(SiO)膜11を形成し、その上部に下部電極として厚さ100nmのタングステン(W)膜12を形成した。さらに、タングステン膜12の上部に厚さ150nmの酸化シリコン膜13を形成し、その内部に直径50nm〜1μmのタングステンプラグ14を埋め込んだ。その後、相変化材料として厚さ50nmのGeSbTe膜15、および上部電極として厚さ50nmのタングステン膜16を順次形成し、上部電極の上部に厚さ10μmの酸化シリコン膜17を形成した。
種々の実験の結果から、固相結晶と溶融結晶の電気抵抗が異なることが判った。また、相変化材料の結晶化速度に関しては、材料組成の他に、添加する元素の量によって結晶化速度を遅くさせられることが判った。
電気抵抗に関しては、添加元素がコバルト(Co)、ニッケル(Ni)、クロム(Cr)、チタン(Ti)、亜鉛(Zn)、銀(Ag)、金(Au)等の遷移金属に代表される導体である場合には、相変化材料の抵抗値を小さくすることができる。また、添加元素がZrO、SiO、TiO、Cr等の金属酸化物に代表される絶縁体である場合には、相変化材料の抵抗値を大きくすることができた。
実験結果として、溶融後の再結晶化の時定数(=パルス電流の通電後の電気抵抗がアモルファス状態の1/2となるパルス電流の立ち下がり時間として定義したもの)に関しては、GeSbTeの場合が47ns、Co添加量が0.5%で76ns、Co添加量が2%で164ns、ZrO添加量が10%で49ns、SiO添加量が10%で54ns、TiO添加量が10%で56ns、GeTe添加量が50%(Ge−Sb−Te系の組成を変化させた)で36ns、Sb添加が50%(Ge−Sb−Te系の組成を変化)で24nsとなった。
一例として、タングステンプラグの直径が200nmの試料において、相変化材料としてGeSbTeにCoを0.5%添加したものを用いた場合の実験結果を図5に示す。各々のパルス電流の立ち上がり時間は5nsで一定とした。
図5(a)は、アモルファス化パルス電流と抵抗との関係を示している。ここで、アモルファス化パルス電流は、パルス幅100ns、立ち下がり時間5nsとした。図よりアモルファス化パルスの電流値としてI1(42mA)を定めた。
図5(b)は、2つの結晶化パルスと抵抗との関係を示している。固相結晶化パルスは、幅1000ns、立ち下がり時間5nsとした。図より固相結晶化パルスの電流値としてI2(19mA)を定めた。一方、溶融結晶化パルスは、パルス幅100ns(=アモルファス化パルス)、立ち下がり時間700nsとした。図より溶融結晶化パルスの電流値I3はI1と同じとした。このとき、アモルファス化パルスの通電時と、溶融結晶化パルスの通電時における相変化材料の最高到達温度は等しく、どちらも溶融状態となった。
図に見られるように、アモルファスの抵抗R1>溶融結晶の抵抗R2>固相結晶の抵抗値R3が成立すると同時に、I1、I2、I3の近傍で抵抗変化が小さい、すなわちパルス電流条件のマージンが広いという、前述の条件を満たしていることが判る。
以上によって、相変化材料の3状態(アモルファス、固相結晶、溶融結晶)を用いて3値記録を実現できることが示された。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
単一の相変化材料に、それぞれ異なる形状のパルス電流を流してアモルファス、固相結晶、溶融結晶の3状態を形成し、溶融結晶の抵抗をアモルファスと固相結晶との間の値とすることにより、パルス電流条件マージンが拡大した、信頼性の高い多値記録可能な情報記憶素子を実現することができる。
本発明による3値記録の実験結果の一例を示すグラフであり、(a)は、溶融結晶化パルスの立ち下がり時間と抵抗との関係を示し、(b)は、アモルファス→固相結晶→溶融結晶相の順に状態変化させながら3値記録をした試験の結果を示している。 カルコゲナイド系相変化材料の温度と結晶化速度との関係を示す模式図である。 相変化材料の3状態を形成するために必要な温度履歴を模式的に示した図である。 本発明の実験に用いた試料の構成を模式的に示す断面図である。 相変化材料としてGeSbTeにCoを0.5%添加したものを用いた場合の実験結果を示すグラフであり、(a)は、アモルファス化パルス電流と抵抗との関係を示し、(b)は、2つの結晶化パルスと抵抗との関係を示している。 (a)、(b)、(c)は、本発明のパルス電流の一例を示すグラフである。 本発明のパルス電流の別例を示すグラフである。 アモルファス相と固相結晶相の相混合比を制御した3値記録の実験結果を示すグラフである。 本発明の情報記憶素子を用いたデバイス構成の一例を示す回路ブロック図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
図1に本発明による3値記録の実験結果の一例を示す。用いた試料は前述の実験と同じものであり、相変化材料として、GeSbTeにCoを0.5%添加したものを用いた。
図1(a)は、溶融結晶化パルス電流の立ち下がり時間と抵抗との関係を示している。図では、溶融結晶化パルス電流の通電後に測定した抵抗の測定値と、その後、固相結晶化パルス電流を通電した後に測定した抵抗の測定値をプロットしている。ここで、溶融結晶化パルス電流の電流値は、前述の実験と同様にI3(42mA)であり、固相結晶化パルス電流の条件は、前述の実験と同一で、パルス電流は幅1000ns、立ち下がり時間は5ns、電流値としてI2(19mA)である。
図に見られるように、立ち下がり時間が約50ns以下の条件では、相変化材料がアモルファス化していることが判る。また、この条件範囲では、後に通電した固相結晶化パルス電流によって抵抗が小さくなり、300ns以上でほぼ一定値となり、相変化材料のほぼ全体が溶融結晶になることが判る。
前述した相変化材料の溶融後の再結晶化時定数は、溶融消去パルス電流の立ち下がり時間によって抵抗値がアモルファスの抵抗値の1/2になる条件であり、本素子では76nsとなる。
同図において、最も重要な結果は、立ち下がり時間が300ns以上の溶融結晶化パルス電流を通電して形成した溶融結晶では、その後に固相結晶化パルス電流を通電し、最も結晶化に適した温度帯に保持しても、抵抗が変化しないという実験事実である。
これは、ここで得られた状態がアモルファスと結晶の混合物ではなく、熱的に安定な結晶状態であって、前述の図2、図3を用いて説明した原理によって、これが溶融結晶であることの証明となっている。
GeSbTe材料においては、固相結晶相の結晶構造は、一般的に面心立方結晶(FCC)構造であることが知られている。さらに、450℃付近で保持すると、より抵抗の小さな六方最密結晶(HCP)構造への転移が起こることが広く知られている。従って、上述の3値記録の拡張として、HCP構造の結晶を加えることにより、原理的に4値記録も可能である。このとき、HCP化パルス電流は、固相結晶(FCC)化パルス電流に比較して電流値が大きく、かつパルス幅の長いものを用いる必要がある。
さらに、溶融結晶が固相結晶化パルス電流の温度履歴によって予測される最高到達温度(400℃)でも抵抗変化しないことを利用し、固相結晶と溶融結晶の2状態で2値記録を実施すると、一般的に150℃程度で結晶化して保存データを失うアモルファスに比較して、高温環境下でのデータ保持性能が飛躍的に向上する。例えば、自動車に搭載する相変化メモリデバイスとしては、こうした使い方が有効である。
特許文献1〜3の技術の概念に本発明を適用することは容易である。例えば図1(a)において、溶融結晶化パルス電流の通電時に、立ち下がり時間50ns〜200nsの範囲を用いれば、アモルファスと溶融結晶の混合物の比率を制御することで所定の抵抗を得ることができる。同様に、同じ立ち下がり時間の範囲において、溶融消去パルス電流の通電の後に固相結晶化パルスを通電することにより、連続的に抵抗を変化させることができる。この場合、固相結晶とアモルファスの混合物を使う従来の技術に比較して、第3の安定状態を同時に用いているので、パルス電流条件のマージン拡大が期待される。
図1(b)は、同じ試料を用いてアモルファス→固相結晶→溶融結晶相の順に状態変化させながら3値記録をした試験の結果である。パルス電流の条件は図5に示したものである。図に見られるように、安定に多値記録が実現可能なことが判る。
図6は、本発明のパルス電流の一例を示している。これは、上述の実験に用いたパルス電流を模式化したものであり、相変化材料の温度履歴は、図2に示したものになる。
図7は、本発明のパルス電流の別例を示している。前述のように、溶融結晶状態に固相結晶化パルスを通電しても抵抗変化が殆ど生じない。従って、以前の状態に依らず、パルス電流の通電によって抵抗が最も小さい固相結晶状態に遷移させるには、一旦溶融して相変化材料の原子配列を乱雑化する必要がある。最も簡単な方法は、図に示すように、固相結晶化パルスの通電に先行してアモルファス化パルスを通電することである。
図8は、アモルファスと固相結晶の混合比を制御した3値記録の実験結果を示すグラフである。ここでは、特許文献1に開示されている技術に準じて、一旦アモルファス化し、その後通電する固相結晶化パルスの電流レベルを図5の実験結果を参照して約7mAとした場合の結果である。図に見られるように、書換えによってアモルファスと結晶の混合物の抵抗レベルのバラツキが最も大きいことが判る。同図と図1(b)を比較することにより、本発明による方式がパルス電流条件のマージンを拡大させていることが直観的に理解できる。
図9は、本発明の情報記憶素子(相変化メモリ)を用いたデバイス構成の一例を示す回路ブロック図である。
このデバイスは、外部とのデータのやり取りを行うための入出力バッファなどを備えるI/Oインタフェース1001と、複数の相変化メモリをマトリクスに配置したメモリセルアレイ1002と、異なる複数の電圧を供給するための複数の電源1003〜1006と、電源1003〜1006からの電圧を選ぶ電圧セレクタ1007と、電圧セレクタ1007からの出力の接続先をメモリセルアレイ1002のビット線とワード線などの配線のうちから選ぶ配線セレクタ1008と、装置全体の制御を行う制御部1009とを備えている。配線セレクタ1008には、センスアンプ等を有する読み取り部1010が接続される。
外部装置からI/Oインタフェース1001へデータの入力がある場合、制御部1009は、電圧セレクタ1007でデータの書き込み用の電圧を選び、電源1003〜1006のいずれかで電圧パルスを生成し、配線セレクタ1008を用いてメモリセルアレイ1002の所定の配線に電圧パルスを供給する。これにより、メモリセルアレイ1002の相変化メモリに入力されたデータを書き込む。
外部装置からI/Oインタフェース1001へデータの読み出し信号が入力されると、制御部1009は、電圧セレクタ1007でデータ読み出し用の電圧を選び、電源1003〜1006のいずれかで電圧を生成し、配線セレクタ1008でメモリセルアレイ1002の所定の配線に電圧を供給する。電圧を供給した結果、読み出された電流は、読み取り部1010で読み取られ、これが記憶されたデータの再生となり、制御部1009、I/Oインタフェース1001を介して外部装置へデータが供給される。
このようなデバイス構成において、外部装置との間で入出力される2値データとメモリセルアレイ1002内の相変化メモリに保持される多値データとの間のCODEC、およびECC、アドレッシング、パルス電流制御は、制御部1009により実施される。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、前述の素子構成に適した相変化材料として、GeSbTeにCoを0.5%添加した材料を用いた結果を中心に説明した。
しかしながら、前述のように、素子の熱拡散時間は、構造やサイズによって異なる。現時点で半導体プロセスの最小加工寸法は22〜32nsであるが、こうしたサイズで相変化メモリデバイスを作製した場合、熱拡散時間は短くなることは自明である。従って、相変化材料の溶融後の再結晶化時定数も、より小さな値が要求されるようになる。同時に素子の構造によって求められる抵抗、より正確には抵抗率も異なるものになる。
こうした場合に対応するためには、前述のように、相変化材料の組成や添加物として適正なものを選択することによって、実施の形態に示した多値記録を実現することができる。
本発明の骨子は、素子の構造等によって要求される結晶化速度および抵抗率を得るように相変化材料の組成、添加物、膜厚等を適切に選択し、異なる形状のパルス電流によって少なくともアモルファス、固相結晶、溶融結晶を形成することが可能な素子を設計し、適切なパルス電流の通電によってその抵抗を制御することにある。これにより、従来に比較してパルス電流マージンが広い、あるいは高温環境下での動作に適した相変化メモリデバイスを提供することができる。
本発明は、パルス電気信号の印加によって電気抵抗が可逆的に変化する相変化材料を利用して多値情報を記憶する情報記憶素子に利用することができる。
10 シリコン基板
11 酸化シリコン膜
12 タングステン膜(下部電極)
13 酸化シリコン膜
14 タングステンプラグ
15 GeSbTe
16 タングステン膜(上部電極)
17 酸化シリコン膜
1001 I/Oインタフェース
1002 メモリセルアレイ
1003〜1006 電源
1007 電圧セレクタ
1008 配線セレクタ
1009 制御部
1010 読み取り部

Claims (6)

  1. 相変化材料に生じる抵抗変化を利用して情報の記録および消去を行う情報記憶素子であって
    記相変化材料をその溶融温度以下に保持することにより得られる第1抵抗値を有する第1結晶状態と、
    前記相変化材料を溶融させた後、溶融後の再結晶化により抵抗がアモルファス状態の1/2以下となる時間よりも、長い時間をかけて徐冷することにより得られ、前記第1抵抗値よりも大きい第2抵抗値を有する第2結晶状態と、
    の少なくとも2状態を利用して情報の記録を行うことを特徴とする情報記憶素子。
  2. 前記第1結晶状態の結晶粒径は、前記第2結晶状態の結晶粒径よりも小さいことを特徴とする請求項1記載の情報記憶素子。
  3. 前記相変化材料は、Co、Ni、Cr、Ti、Zn、Ag、Auからなる群より選択される一種以上の導体、またはZrO、SiO、TiO、Crからなる群より選択される一種以上の絶縁体が添加されたGeSbTeであることを特徴とする請求項1記載の情報記憶素子。
  4. 前記相変化材料のアモルファス状態、前記第1結晶状態、および前記第2結晶状態の3状態を利用して3値情報の記録を行うことを特徴とする請求項1記載の情報記憶素子。
  5. 相変化材料に生じる抵抗変化を利用して情報の記録および消去を行う情報記憶素子であって、
    前記相変化材料を溶融後の再結晶化により抵抗がアモルファス状態の1/2以下となる時間を再結晶化時定数と定義したとき、
    前記相変化材料をパルス幅が前記再結晶化時定数よりも短い第1パルス電流を用いて溶融後に形成したアモルファス状態であり、第1抵抗値を有する第1相状態、
    前記第1パルス電流よりも電流値が小さい第2パルス電流によって、前記相変化材料を溶融させずに形成した第1結晶状態であり、前記第1抵抗値よりも小さい第2抵抗値を有する第2相状態、
    前記第2パルス電流よりも電流値が大きく、かつパルス幅が前記再結晶化時定数よりも長い第3パルス電流によって、前記相変化材料を溶融した後に徐冷することにより形成した第2結晶状態であり、前記第1抵抗値よりも小さく、前記第2抵抗値よりも大きい第3抵抗値を有する第3相状態、
    の少なくとも2状態を利用して情報の記録を行うことを特徴とする情報記憶素子。
  6. 前記第1相状態、前記第2相状態および前記第3相状態の3状態を利用して3値情報の記録を行うことを特徴とする請求項記載の情報記憶素子。
JP2011184661A 2011-08-26 2011-08-26 情報記憶素子 Expired - Fee Related JP5645778B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011184661A JP5645778B2 (ja) 2011-08-26 2011-08-26 情報記憶素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011184661A JP5645778B2 (ja) 2011-08-26 2011-08-26 情報記憶素子

Publications (2)

Publication Number Publication Date
JP2013046010A JP2013046010A (ja) 2013-03-04
JP5645778B2 true JP5645778B2 (ja) 2014-12-24

Family

ID=48009652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011184661A Expired - Fee Related JP5645778B2 (ja) 2011-08-26 2011-08-26 情報記憶素子

Country Status (1)

Country Link
JP (1) JP5645778B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343149B2 (en) * 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
JP2016164938A (ja) * 2015-03-06 2016-09-08 株式会社日立製作所 相変化メモリセル及びメモリアレイ
KR102607859B1 (ko) * 2016-08-23 2023-11-29 삼성전자주식회사 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004039977B4 (de) * 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
KR100682895B1 (ko) * 2004-11-06 2007-02-15 삼성전자주식회사 다양한 저항 상태를 지닌 저항체를 이용한 비휘발성메모리 소자 및 그 작동 방법
CN101180683B (zh) * 2005-09-21 2010-05-26 株式会社瑞萨科技 半导体器件
CN101292299B (zh) * 2005-10-17 2013-02-06 瑞萨电子株式会社 半导体器件
WO2007057972A1 (ja) * 2005-11-21 2007-05-24 Renesas Technology Corp. 半導体装置
JP2007294638A (ja) * 2006-04-25 2007-11-08 Renesas Technology Corp メモリセルおよび不揮発性メモリ
JP5092008B2 (ja) * 2010-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564214B2 (en) 2015-03-13 2017-02-07 Kabushiki Kaisha Toshiba Memory device

Also Published As

Publication number Publication date
JP2013046010A (ja) 2013-03-04

Similar Documents

Publication Publication Date Title
KR100738092B1 (ko) 상전이 메모리 소자의 멀티-비트 동작 방법
Redaelli et al. Electronic switching effect and phase-change transition in chalcogenide materials
JP5057589B2 (ja) 探査プローブ(ssp)を用いた記憶装置、プロセス
CN102082227B (zh) 相变化材料降低重新结晶时间的方法
KR101394797B1 (ko) 상전이 메모리를 위한 이중 펄스 기록 방법
US9177640B2 (en) Multi-level recording in a superlattice phase change memory cell
US7535756B2 (en) Method to tighten set distribution for PCRAM
TWI437703B (zh) 相變裝置之雙極切換
JP2004311015A (ja) 低電流高速相変化メモリ素子及びその駆動方法
US7929336B2 (en) Integrated circuit including a memory element programmed using a seed pulse
US7577023B2 (en) Memory including write circuit for providing multiple reset pulses
KR20070120455A (ko) 온도 제어 설정 펄스를 이용하여 프로그램된 메모리 셀
US10600958B2 (en) Resistive memory device
US7564710B2 (en) Circuit for programming a memory element
EP1661142B1 (en) Read bias scheme for phase change memories
KR20070112033A (ko) 도핑된 상 변화 물질을 포함하는 메모리 셀
JP5645778B2 (ja) 情報記憶素子
US8467239B2 (en) Reversible low-energy data storage in phase change memory
US20220199159A1 (en) Pcram analog programming by a gradual reset cooling step
US20070238225A1 (en) Phase change memory with improved temperature stability
JPWO2005031752A1 (ja) 多値メモリおよびそのための相変化型記録媒体への記録方法
JP3995167B2 (ja) 相変化型メモリ
JP3763131B2 (ja) 相変化型情報記録媒体
JP2023044271A (ja) 抵抗変化素子及び記憶装置
TWI384663B (zh) The method of styling a phase - changing memory cell and the phase - changing memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141104

R150 Certificate of patent or registration of utility model

Ref document number: 5645778

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees