TWI437703B - 相變裝置之雙極切換 - Google Patents

相變裝置之雙極切換 Download PDF

Info

Publication number
TWI437703B
TWI437703B TW098115177A TW98115177A TWI437703B TW I437703 B TWI437703 B TW I437703B TW 098115177 A TW098115177 A TW 098115177A TW 98115177 A TW98115177 A TW 98115177A TW I437703 B TWI437703 B TW I437703B
Authority
TW
Taiwan
Prior art keywords
phase change
electrode
memory cell
memory
memory element
Prior art date
Application number
TW098115177A
Other languages
English (en)
Other versions
TW200947699A (en
Inventor
Yi Chou Chen
Yu Yu Lin
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200947699A publication Critical patent/TW200947699A/zh
Application granted granted Critical
Publication of TWI437703B publication Critical patent/TWI437703B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Description

相變裝置之雙極切換
本發明是有關於以基於相變之記憶體材料(包含基於硫族化物之材料)及其他可程式化電阻性材料為基礎的記憶體裝置，以及操作此等裝置之方法。
可藉由以適合在積體電路中實施之位準施加電流來致使基於相變之記憶體材料(如基於硫族化物之材料及類似材料)在非晶態與結晶態之間變相。一般非晶態之特徵在於電阻率高於一般結晶態之電阻率，其可容易被感測以指示資料。此等屬性已在使用可程式化電阻性材料來形成可用隨機存取進行讀取及寫入之非揮發性記憶體電路中引起關注。
在相變記憶體中，藉由在相變材料之主動區域中引起非晶相與結晶相之間的轉變來儲存資料。圖1為各包含一相變記憶體元件之若干記憶胞之電阻的實例分佈。所述記憶胞之相變記憶體元件可程式化至多個電阻狀態，包含較高電阻重設(抹除)狀態102及至少一較低電阻設定(程式化)狀態100。每一電阻狀態對應於一非重疊電阻範圍。
較低電阻設定(程式化)狀態100之最高電阻R1 與較高電阻重設(抹除)狀態102之最低電阻R2 之間的差異界定讀取邊限(read margin)101，其用於區分處於較低電阻設定(程式化)狀態100之記憶胞與處於較高電阻重設(抹除)狀態102之記憶胞。可藉由判定記憶胞是具有對應於較低電阻設定(程式化)狀態100亦或具有對應於較高電阻重設(抹除)狀態102之電阻，例如藉由量測記憶胞之電阻是高於亦或低於讀取邊限101內之臨限電阻值RSA 103，來確定儲存於記憶胞中之資料。
自較高電阻重設(抹除)狀態102至較低電阻設定(程式化)狀態100之改變(本文稱為設定(或程式化))一般是較低電流操作，其中電流將相變材料加熱至高於轉變溫度，以引起自非晶相至結晶相之轉變。自較低電阻設定(程式化)狀態100至較高電阻重設(抹除)狀態102之改變(本文稱為重設)一般是較高電流操作，其包含用以熔化或破壞結晶結構之較短的高電流密度脈衝，在此之後相變材料迅速冷卻，從而使相變過程驟冷且允許相變材料之至少一部分穩定於非晶相。
可藉由減小相變記憶體元件之大小，以使得經過相變記憶體元件之較小的絕對電流值達成較高的電流密度，來減小重設所需之電流的量值。然而，減小相變記憶體元件之大小可能導致「難以設定」現象。具體而言，致使相變材料之主動區域自較高電阻重設(抹除)狀態102之非晶相轉變至較低電阻設定(程式化)狀態100之結晶相可能變得困難。
因此，需提供用於操作特徵在於所述難以設定行為之記憶體裝置的方法。
本文描述一種用於操作記憶胞的方法，所述記憶胞包括相變記憶體元件，所述相變記憶體元件可程式化至包含較高電阻狀態及較低電阻狀態之多個電阻狀態。所述方法包括向所述記憶胞施加重設偏壓配置(reset bias arrangement)，以使電阻狀態自較低電阻狀態改變至較高電阻狀態。所述重設偏壓配置包括第一電壓脈衝。所述方法更包括向所述記憶胞施加設定偏壓配置，以使電阻狀態自較高電阻狀態改變至較低電阻狀態。所述設定偏壓配置包括第二電壓脈衝，所述第二電壓脈衝具有與所述第一電壓脈衝之電壓極性不同的電壓極性。
如本文所描述之記憶體裝置包括記憶胞，其包括相變記憶體元件，所述相變記憶體元件可程式化至包含較高電阻狀態及較低電阻狀態之多個電阻狀態。所述記憶體裝置更包括偏壓電路，用以施加如上所述之設定偏壓配置及重設偏壓配置。
本文所描述之包括具有相反極性脈衝之設定及重設偏壓配置的操作已被證明能夠克服記憶胞結構(諸如小型橋式記憶胞)之「難以設定」行為，所述記憶胞結構遭受引起相變材料之主體中之不對稱發熱的顯著熱電效應。遭受此「難以設定」行為之代表性組態具有主動區域，所述主動區域在設定操作期間具有發熱區，所述發熱區與接觸相變材料之電極間隔開。
在實施例中，設定偏壓配置之第二電壓脈衝具有60ns或更小的脈衝寬度。因此，本文所述之相變記憶體裝置及操作方法克服通常與相變記憶體裝置相關聯之緩慢設定行為，且將其有用性延伸至諸如DRAM之要求小於或等於60ns之設定脈衝寬度的高速應用中。
在審閱圖式、詳細描述以及附加之申請專利範圍之後，可見本發明之其他態樣及優點。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本揭露案之以下描述通常將參考具體的結構實施例及方法。應理解，無意使本揭露案限於具體揭露之實施例及方法，相反，可使用其他特徵、元件、方法及實施例來實踐本揭露案。描述較佳實施例是為了說明本揭露案，而非限制本揭露案之範疇，本揭露案之範疇由申請專利範圍界定。熟習此項技術者將認識到關於以下描述內容之多種等效變化。各種實施例中之相同元件通常以相同參考標號指代。
如上文所提及，隨著相變記憶體元件之大小減小，引起至較低電阻設定(程式化)狀態100之轉變可能變得愈來愈困難。
圖2A至圖2D繪示代表性先前技術記憶胞結構，可對其應用本文所描述之雙極操作以克服極小裝置之「難以設定」特徵。遭受此「難以設定」行為之圖2A至圖2D之代表性記憶胞結構具有主動區域218，其在設定操作期間具有發熱區，所述發熱區與接觸相變材料之電極間隔開，如下文更詳細地論述。
圖2A為「橋式」記憶胞200之簡化橫截面圖，說明耦接至第一電極212及第二電極214之記憶體元件220的第一組態。第一電極212可(例如)耦接至諸如電晶體之存取裝置的端子，而第二電極214可耦接至位元線。
具有寬度215之介電間隔物213使第一電極212與第二電極214分離。記憶體元件220之相變材料具有厚度250，且延伸越過介電間隔物213上以接觸第一電極212與第二電極214，藉此界定第一電極212與第二電極214之間的電極間路徑，其具有由介電間隔物213之寬度215界定之路徑長度。在操作中，在電流經過第一電極212與第二電極214之間且穿過記憶體元件220時，記憶體元件220之相變材料之主動區域218比記憶體元件220之其餘部分更迅速地變熱。
圖2B為「柱式」記憶胞之簡化橫截面圖，說明具有由介電質圍繞且耦接至第一電極212及第二電極214之柱形記憶體元件220的第二組態。記憶體元件220之相變材料具有主動區域218，且分別在頂部表面223及底部表面229處接觸第一電極212及第二電極214。記憶體元件220具有與第一電極212及第二電極214之寬度相同的寬度(在一些實施例中為直徑)221。
圖2C為「側壁式」記憶胞之簡化橫截面圖，說明耦接至第一電極212及第二電極214之記憶體元件220的第三組態，記憶胞220之相變材料具有主動區域218。第一電極212與第二電極214由介電間隔物235分離。第一電極212及第二電極214以及介電間隔物235具有側壁表面231。記憶胞220之相變材料位於側壁表面231上，且延伸越過介電間隔物235以接觸第一電極212及第二電極214。
圖2D為「孔式」記憶胞之簡化橫截面圖，說明具有由介電質圍繞且耦接至第一電極212及第二電極214之記憶體元件220的第四組態。記憶體元件220之相變材料具有主動區域218，且分別在頂部表面243及底部表面249處接觸第一電極212及第二電極214。記憶體元件220具有小於第一電極212及第二電極214之寬度的寬度(在一些實施例中為直徑)241。
可藉由在記憶體元件220上施加適當的偏壓配置來達成對記憶胞200之讀取或寫入。所述偏壓配置包括向第一電極212及第二電極214中之一者或兩者施加脈衝，以引發經過記憶體元件220之電流。所施加脈衝之位準及持續時間取決於所執行之操作(例如，讀取操作或程式化操作)，且可憑經驗為每一實施例而確定。偏壓配置可包含具有自第二電極214至第一電極212之正電壓的脈衝(本文稱之為記憶體元件220上之正電壓)，且/或可包含具有自第二電極214至第一電極212之負電壓的脈衝(本文稱之為記憶體元件220上之負電壓)。
在記憶胞200之讀取(或感測)操作中，耦接至第一電極212及第二電極214之偏壓電路在記憶體元件220上施加具有合適幅值及持續時間的讀取偏壓配置，以引發電流流動，其並不導致記憶體元件220經受電阻性狀態之改變。經過記憶體元件220之電流取決於記憶體元件220之電阻。因此，經過記憶體元件220之電流指示儲存於記憶胞200中之資料值。
在記憶胞200之重設(或抹除)操作中，耦接至第一電極212及第二電極214之偏壓電路施加具有合適幅值及持續時間的重設偏壓配置，以引發電流流經記憶體元件220，藉此使至少主動區域之溫度升高至高於記憶體元件220之相變材料的轉變(結晶)溫度，且亦高於熔化溫度，以至少使主動區域218處於液態。隨後(例如)藉由終止施加至第一電極212及第二電極214之電壓脈衝而終止電流，從而導致相對較快的驟冷時間，因為主動區域218快速冷卻以穩定於非晶相。
在記憶胞200之設定(或抹除)操作中，耦接至第一電極212及第二電極214之偏壓電路施加具有合適幅值及持續時間的設定偏壓配置，以引發電流流經記憶體元件220，藉此使主動區域218之至少一部分的溫度升高至高於轉變溫度，且引起主動區域218之至少一部分自非晶相至結晶相之轉變，此轉變降低記憶體元件220之電阻，且將記憶胞200設定至所要狀態。
隨著相變記憶體元件220之大小減小，致使主動區域218自高電阻狀態之非晶相轉變至較低電阻狀態之結晶相可能變得愈來愈困難。如下文參看圖3所論述，理論說明「難以設定」行為是歸因於諸如Thomson效應之顯著熱電效應，其導致相變材料之不對稱發熱。
圖3中說明橋式記憶胞300，其具有第一電極212及第二電極214，以及延伸越過介電間隔物213以接觸電極212、214之相變記憶體元件220。相變記憶體元件220界定第一電極與第二電極之間的電極間路徑，其具有由介電間隔物213之寬度260界定之電極間路徑長度。在操作中，沿電極212、214之間的電流路徑之不對稱發熱導致處於較高電阻重設狀態之非晶主動區域218，其更靠近一個電極214而非另一電極212。
在設定操作期間，發熱發生於非晶主動區域218內，因為非晶相中之電阻高於結晶相中之電阻。歸因於不對稱發熱，施加與重設脈衝具有相同電壓極性之設定脈衝會導致非晶主動區域218內發生發熱的不對稱發熱區219。如圖3所示，發熱區219更靠近第二電極214。
電極214之相對較高的熱導率用以自主動區域218之發熱區219汲走熱量，從而導致設定操作期間相當大量之熱損失。不對稱發熱區219及高熱損失導致低效發熱，以致使主動區域218轉變至低電阻結晶相，從而導致「難以設定」行為。
圖4A至圖4B分別為可克服對記憶體元件220進行程式化之「難以設定」特徵之重設操作400及設定操作450的流程圖。圖4A為用於將記憶體元件220自較低電阻設定(程式化)狀態100程式化至較高電阻重設(抹除)狀態102之重設操作400的流程圖。圖4B為用於將記憶體元件220自較高電阻重設(抹除)狀態102程式化至較低電阻設定(程式化)狀態100之設定操作450的流程圖。
圖5A至圖5B說明圖4A至圖4B之重設操作400及設定操作450之時序圖的第一實施例。如將理解，圖5A至圖5B之時序圖為簡化的，且不一定按比例繪製。
記憶胞200之重設操作400開始於圖4A之步驟410。步驟410可包含讀取操作，或在一些實施例中在讀取操作之後，讀取操作用以判定記憶胞200是否需要由重設操作400程式化。
接下來，在步驟420處，將包括在記憶體元件220上具有第一電壓極性之電壓脈衝的重設偏壓配置施加至記憶胞200。可藉由改變施加至一個電極之電壓或改變施加至第一電極212及第二電極214中之兩者的電壓，來將步驟420之具有第一電壓極性之電壓脈衝施加於記憶體元件220上。
在圖5A之所說明實施例中，步驟420之重設偏壓配置包括在記憶體元件220上具有脈衝高度VRESET 及脈衝寬度510之電壓脈衝500，且具有自第二電極214至第一電極212之正電壓極性。
電壓脈衝500引發電流自第二電極214經由記憶體元件220流動至第一電極212。所述電流足以使至少主動區域218之溫度升高至高於轉變溫度，且亦高於熔化溫度，以至少使主動區域218處於液態。所述電流隨後由電壓脈衝500之下降沿終止，從而允許主動區域218快速冷卻且穩定於非晶相，藉此建立較高電阻重設(抹除)狀態102。重設操作隨後在步驟430處結束。
記憶胞200之設定操作450開始於圖4B之步驟460。步驟460可包含讀取操作，或在一些實施例中在讀取操作之後，讀取操作用以判定記憶胞是否需要由設定操作460程式化。
接下來，在步驟470處，將包括在記憶體元件220上具有第二電壓極性之電壓脈衝的設定偏壓配置施加至記憶胞200。第二電壓極性與重設操作400之步驟420之電壓脈衝的第一電壓極性相反。可藉由改變施加至一個電極之電壓或改變施加至第一電極212及第二電極214中之兩者的電壓來將步驟470之具有第二電壓極性之電壓脈衝施加於記憶體元件220上。
在圖5B之所說明實施例中，步驟470之設定偏壓配置包括在記憶體元件上具有脈衝高度VSET 及脈衝寬度530的電壓脈衝520，且具有自第二電極214至第一電極212之負電壓極性。
電壓脈衝520引發電流自第一電極212經由記憶體元件220流動至第二電極214。所述電流足以使主動區域218之溫度升高至高於相變材料之轉變(結晶)溫度，以致使主動區域218轉變至結晶相，藉此建立較低電阻設定(程式化)狀態100。設定操作隨後在步驟480處結束。
在實施例中，步驟470之設定偏壓配置的電壓脈衝520可具有小於或等於60ns之脈衝寬度530。因此，本文所描述之相變記憶體裝置及操作方法克服通常與相變記憶體裝置相關聯的緩慢設定行為，且將其有用性延伸至諸如DRAM之要求小於或等於60ns之設定脈衝寬度的高速應用中。
在圖5A至圖5B之所說明實施例中，電壓脈衝500具有自第二電極214至第一電極212之正電壓極性，且電壓脈衝520具有自第二電極214至第一電極212之負電壓極性。在一替代實施例中，電壓脈衝500具有自第二電極214至第一電極212之負電壓極性，且電壓脈衝520具有自第二電極214至第一電極212之正電壓極性。
如上文所述，圖4B之設定操作450引發與圖4A之重設操作400之電流相反的電流流經記憶體元件220。由於在操作期間電流在兩個方向上流經記憶體元件220，因此重設操作400及設定操作450可補償由諸如Thomson效應之熱電效應引起之不對稱發熱。此情形在下文參看圖6更詳細地闡釋。
圖6中說明類似於圖3之橋式記憶胞的橋式記憶胞600。重設操作400引發自第二電極214至第一電極212的重設電流。如圖6所示，由重設期間諸如Thomson效應之熱電效應引起之不對稱發熱會導致主動區域218更靠近第二電極214而非第一電極212。重設操作400中之電流方向因此界定主動區域218之不對稱位置，且因此用於為設定操作450判定電流方向。
設定操作450引發自第一電極212至第二電極214之設定電流。歸因於不對稱發熱，在設定期間發生發熱的發熱區610在主動區域218之一更靠近第一電極212而非第二電極214的部分內。因此，發熱區610比圖3之發熱區219更靠近裝置之中部。此情形導致充足的發熱效率以致使主動區域218轉變至結晶相，藉此建立較低電阻狀態。
圖7A至圖7B、圖8A至圖8B及圖9A至圖9B說明可在一些替代實施例中使用之步驟420及470之偏壓配置之脈衝的一些實例。
在圖5至圖9之所說明實施例中，步驟420及470之偏壓配置各包括單個電壓脈衝。更一般而言，步驟420及470之偏壓配置可各包括施加於記憶體元件220上之一或多個脈衝。在本文所描述之操作方法中，步驟420之重設偏壓配置之至少一脈衝在記憶體元件上具有與步驟470之設定偏壓配置之至少一脈衝之電壓極性相反的電壓極性。在一些實施例中，步驟420之重設偏壓配置之每一脈衝在記憶體元件上具有與步驟470之設定偏壓配置之每一脈衝之電壓極性相反的電壓極性。可憑經驗為每一實施例確定所述偏壓配置中之每一者之脈衝數目及脈衝形狀(包含脈衝高度及脈衝寬度)。
圖10為包含記憶體元件220之橋式記憶胞之俯視圖的SEM影像，所述記憶體元件220包括Ge2 Sb2 Te5 ，且摻雜有約1.7at%之Ti、約16.6at%之N以及約13.7at%之Fe。在圖6中，記憶體元件220在電極212與電極214之間具有約140nm之長度260，具有約20nm之寬度1000’以及約5nm之厚度。在本文所呈現之量測結果中，建構並測試具有約20及50nm之寬度、5nm之厚度以及50nm及以上之長度的橋式記憶胞。
下文相對於圖11A至圖11E及圖12A至圖12B而論述之量測結果繪示使用具有相同電壓極性之設定及重設操作來將記憶胞設定至較低電阻狀態的困難。因此，圖10之記憶胞被表徵為「難以設定」。
圖11A為施加至圖10之橋式記憶胞之操作序列的流程圖，所述記憶胞具有具約50nm之寬度及約50nm之長度的記憶體元件220。
所述序列在步驟1100處藉由在記憶體元件220上施加具有40ns之脈衝寬度的5.5V重設脈衝而開始。所述脈衝之上升及下降時間被設定為儘可能小。歸因於儀器限制，上升及下降時間在量測結果中實際上各為約2ns。步驟1100之重設脈衝繪示於圖11B之簡化時序圖中。
接下來，在步驟1110處，在記憶體元件220上施加與步驟1100之重設脈衝具有相同電壓極性之3.0V設定脈衝。所述脈衝之上升及下降時間被設定為儘可能小。歸因於儀器限制，上升及下降時間在量測結果中實際上各為約2ns。如自步驟1110至步驟1100之箭頭所表示，序列隨後返回至步驟1100。步驟1110之設定脈衝的脈衝寬度對於步驟1110之第一施加以40ns開始。所述設定脈衝之脈衝寬度對於區塊1110之每一相繼操作而步進升高，至多達3000ns。
圖11D為針對圖11A之序列之各個步驟而量測到之經過記憶體元件的電流。
圖11E為在圖11A之序列之每一步驟之後，記憶體元件220之量測電阻。如在圖11E之資料中可見，在記憶體元件220上與步驟1100之重設操作具有相同電壓極性的步驟1110之設定操作無法成功地將裝置設定至較低電阻狀態。
圖12A及圖12B進一步繪示使用具有相同電壓極性之設定及重設操作來將圖10之記憶胞設定至較低電阻狀態中的困難。圖12A及圖12B為隨圖10之記憶胞之設定脈衝寬度及設定脈衝幅值而變的量測電阻。圖12A至圖12B之資料是在具有約20nm之寬度及約60nm之長度的記憶體元件220上測得的。
可使用具有30ns之脈衝寬度的高於3V之重設脈衝來重設裝置。圖12A為隨具有在自1.2V至4.0V範圍內之各種脈衝高度之設定脈衝的脈衝寬度而變的記憶體元件220之量測電阻。圖12B為隨具有5ns之上升時間及30ns之下降時間以及50ns及100ns之脈衝寬度的設定脈衝的脈衝高度而變的記憶體元件220之量測電阻。如在圖12A至圖12B之資料中可見，當使用具有相同電壓極性之設定及重設操作時，電阻僅在設定脈衝高度較高且/或脈衝寬度較長時減小。高設定電壓及長脈衝寬度是不合意的，因為其可對裝置施加較大的電應力及機械應力，較大的電應力及機械應力可最終損壞裝置且導致裝置發生故障。
圖13A及圖13B分別為克服圖10之記憶胞之「難以設定」行為的圖4A之重設操作400及圖4B之設定操作450的簡化時序圖，所述記憶胞具有具約50nm之寬度及約50nm之長度的記憶體元件220。在圖13A中，步驟420之重設偏壓配置為具有6.5V之脈衝高度及40ns之脈衝寬度的電壓脈衝。在圖13B中，步驟470之設定偏壓配置為具有4.0V之脈衝高度及120ns之脈衝寬度的電壓脈衝。所述脈衝之上升及下降時間被設定為儘可能小。歸因於儀器限制，上升及下降時間在量測結果中實際上各為約2ns。步驟470之重設偏壓配置之電壓脈衝在記憶體元件220上具有與步驟420之設定偏壓配置之電壓脈衝之電壓極性相反的電壓極性。
圖13C為使用圖13A之脈衝來改變至較低電阻狀態且使用圖13B之脈衝來改變至較高電阻狀態的記憶體元件220之循環耐久性測試的量測電阻。如在圖13C之資料中可見，「難以設定」行為被克服，且記憶胞被成功設定至較低電阻狀態。
下文相對於圖14A至圖14C之論述進一步證明本文所述之設定及重設操作的相反極性脈衝對克服「難以設定」行為的效用。
圖14A為施加至圖10之記憶胞之操作序列的流程圖，所述記憶胞具有具約50nm之寬度及約50nm之長度的記憶體元件220。所述序列在步驟1400處藉由在記憶體元件上施加具有40ns之脈衝寬度的5.5V重設脈衝而開始。所述脈衝之上升及下降時間被設定為儘可能小。歸因於儀器限制，上升及下降時間在量測結果中實際上各為約2ns。
接下來，在步驟1410處，在記憶體元件上施加與步驟1400之重設脈衝具有相同電壓極性的設定脈衝。如圖14B之簡化時序圖所表示，步驟1410之設定脈衝具有3.0V之脈衝高度及40ns之脈衝寬度。
接下來，在步驟1420處，施加具有40ns之脈衝寬度的5.5V重設脈衝。接下來，在步驟1430處，在記憶體元件上施加與步驟1400及1410之重設脈衝具有相反電壓極性的設定脈衝。如圖14C之簡化時序圖所表示，步驟1430之設定脈衝具有3.0V之脈衝高度及40ns之脈衝寬度。
圖14D為針對圖14A之序列之各個步驟而量測到之經過記憶體元件的電流。
圖14E為在圖14A之序列之每一步驟之後，記憶體元件之量測電阻。如在圖14E之資料中可見，步驟1410之設定操作無法成功地將裝置設定至較低電阻狀態，而步驟1430之設定操作成功地將裝置設定至較低電阻狀態。
圖15A為圖10之記憶胞之量測電阻-電壓(resistance-voltage，R-V)特徵，其針對藉由改變如圖15B所示之設定及重設電壓脈衝之脈衝高度而進行之設定至重設及重設至設定轉變兩者。圖15A之資料是在具有約20nm之寬度及約60nm之長度的記憶體元件220上測得的。此資料顯示在不同程式化脈衝之後，較低電阻設定狀態與較高電阻重設狀態之間的電阻轉變。對於設定至重設測試，裝置總是在重設脈衝被施加之前被程式化至設定狀態，且對於重設至設定測試，裝置總是在設定脈衝被施加之前被程式化至重設狀態。圖15B之用於獲得圖15A之資料的重設脈衝具有5ns之上升時間、2ns之下降時間以及20ns之脈衝寬度。圖15B之用於獲得圖15A之資料的設定脈衝具有5ns之上升時間、30ns之下降時間以及20ns之脈衝寬度。
如圖15A中可見，藉由使用具有大於2.8V之脈衝高度的正重設脈衝，電阻自設定狀態陡增至重設狀態。重設狀態至設定狀態之轉變是使用具有小於-2.2V之脈衝高度的負設定脈衝來完成的。
因此，如在圖15A之資料中可見，可使用60ns或更小之脈衝寬度來設定相變記憶體裝置。因此，本文所述之相變記憶體裝置及操作方法克服通常與相變記憶體裝置相關聯的緩慢設定行為，且將其有用性延伸至諸如DRAM之要求小於或等於60ns之設定脈衝寬度的高速應用中。
為確認如圖15所示之電阻性切換行為是相變操作，圖16中針對重設及設定操作而描繪四個電流-電壓(IV曲線)。圖16之資料是在具有約20nm之寬度及約60nm之長度的記憶體元件220上測得的。重設及設定脈衝之脈衝高度分別為3.4V及(+/-)2.5V。重設脈衝具有20ns之脈衝寬度以及分別為5ns及0ns之上升及下降時間，且設定脈衝具有20ns之脈衝寬度以及分別為5ns及30ns之上升及下降時間。
圖16之線(2)及線(3)為起初處於較高電阻重設狀態之裝置的量測IV曲線。在線(2)之資料中，初始電阻為805k歐姆，且在記憶體元件上施加+2.5V之設定脈衝。在線(3)之資料中，初始電阻為704k歐姆，且在記憶體元件上施加-2.5V之設定脈衝。
如在線(2)之資料中可見，施加與重設脈衝具有相同電壓極性的+2.5V設定脈衝顯示隨著電壓接近+2.5V而向較低電阻之轉變。然而，如在線(2)之資料中可見，此較低電阻轉變為暫時的，且裝置之電阻在+2.5V之設定脈衝終止之後返回至較高電阻狀態。在線(2)之資料中，一旦設定脈衝達到約0.8V之電壓VHOLD ，裝置便返回至較高電阻狀態。
如在線(3)之資料中可見，施加與重設脈衝具有相反電壓極性的-2.5V設定脈衝亦顯示向較低電阻之轉變。然而，不同於線(2)之資料，線(3)之較低電阻轉變在-2.5V之設定脈衝終止之後維持，其指示記憶體元件已經歷相變。
圖16之線(1)及線(4)為起初處於較低電阻設定狀態之裝置的量測IV曲線。在線(1)及線(4)之資料中，初始電阻小於20k歐姆。線(1)及線(4)為設定裝置之特徵。
在線(4)之資料中，施加+3.4V重設脈衝會引起自較低電阻狀態至較高電阻狀態之轉變。在線(1)之資料中，施加-2.5V設定脈衝會引起裝置之電阻的略微減小，但裝置維持較低電阻狀態。
圖16之資料指示電阻性切換行為是相變操作，且單極性操作對此裝置而言並不實用。
本文所描述之包括具有相反極性脈衝之設定及重設偏壓配置的操作已被證明能克服記憶胞結構(諸如小型橋式記憶胞)之「難以設定」行為，所述記憶胞結構遭受引起相變材料之主體中之不對稱發熱的顯著熱電效應。遭受此「難以設定」行為之代表性組態具有主動區域，其在設定操作期間具有發熱區，所述發熱區與接觸相變材料之電極間隔開。具有約3nm與20nm之間的厚度的橋式記憶胞及具有小於25nm之寬度或直徑的柱式記憶胞是可應用本文所述之操作來克服「難以設定」行為的典型結構。
遭受此「難以設定」行為之代表性組態亦可具有穿過相變材料之相對較長的電流路徑，及相對於電流路徑而言較小的橫截面。實例包含具有小於10nm之厚度及電極之間由絕緣部件之寬度界定之大於10nm之長度的橋式記憶胞。
特定而言，「難以設定」記憶胞包含諸如Gex Sby Tez 及Gex Tey 之相變材料，其在成核支配模式下向設定狀態轉變，在成核支配模式下，結晶自材料內之許多位置起始。
圖17為其中可實施如本文所描述之克服「難以設定」行為之操作的積體電路1700的簡化方塊圖。積體電路1700包含記憶胞之記憶體陣列1705，其具有可程式化至包含較低電阻狀態及較高電阻狀態之多個電阻狀態的相變記憶體元件。具有讀取模式、重設驗證模式、設定驗證模式、使用具有第一極性之電壓脈衝進行重設之模式以及使用具有第二極性之電壓脈衝進行設定之模式的字元線解碼器及驅動器1710耦接至沿記憶體陣列1705中之列配置之多個字元線1715並與之電連通。位元線(行)解碼器1720與沿陣列1705中之行配置之多個位元線1725電連通，以對陣列1705中之記憶胞(未圖示)進行讀取及程式化。
在匯流排1760上將位址供應至字元線解碼器及驅動器1710以及位元線解碼器1720。區塊1730中之感測電路(感測放大器)及資料輸入結構(包含用於讀取及程式化模式之電壓及/或電流源)經由資料匯流排1735耦接至位元線解碼器1720。資料經由資料輸入線1740自積體電路1700上之輸入/輸出埠或自積體電路1700內部或外部之其他資料源供應至區塊1730中之資料輸入結構。積體電路1700上可包含其他電路1765，諸如通用處理器或專用應用電路，或提供陣列1705所支援之晶片上系統功能性之模組的組合。資料經由資料輸出線1745自區塊1730中之感測放大器供應至積體電路1700上之輸入/輸出埠，或供應至積體電路1700內部或外部之其他資料目的地。
字元線解碼器及驅動器1710包含控制器1750，用於陣列1705之記憶胞之讀取模式、重設驗證模式、設定驗證模式、使用具有第一極性之電壓脈衝進行重設之模式以及使用具有第二極性之電壓脈衝進行設定之模式。在此實例中，使用偏壓配置狀態機來實施控制器1750，控制器1750控制偏壓電路電壓及電流源1755對包含對字元線1715、位元線1725以及(在一些實施例中)源極線之讀取、設定及重設的偏壓配置之應用的應用。可使用此項技術中已知之專用邏輯電路來實施控制器1750。在替代實施例中，控制器1750包括通用處理器，其可實施於同一積體電路上以執行電腦程式以控制裝置之操作。在其他實施例中，專用邏輯電路與通用處理器之組合可用於實施控制器1750。
如圖18所示，陣列1705之每一記憶胞包含一存取電晶體(或諸如二極體之其他存取裝置)及一相變記憶體元件。在圖18中，說明具有相應之記憶體元件1846、1848、1850、1852的四個記憶胞1830、1832、1834、1836，其表示一可包含數百萬個記憶胞之陣列的一小部分。記憶體元件可程式化至包含較低電阻狀態及較高電阻狀態之多個電阻狀態。
記憶胞1830、1832、1834、1836之存取電晶體中之每一者的源極共同連接至源極線1854，源極線1854終止於偏壓電路電壓及電流源1855(諸如接地端子)中。在另一實施例中，存取裝置之源極線未電連接，而是可獨立控制。偏壓電路電壓及電流源1855可包含諸如電壓源及電流源之偏壓電路，以及用於在一些實施例中向源極線1854施加偏壓配置(不同於接地)的解碼電路。
包含字元線1856、1858之多個字元線沿第一方向並列延伸。字元線1856、1858與字元線解碼器及驅動器1710電連通。記憶胞1830及1834之存取電晶體的閘極連接至字元線1856，且記憶胞1832及1836之存取電晶體的閘極共同連接至字元線1858。
包含位元線1860、1862之多個位元線沿第二方向並列延伸，且與位元線解碼器1818電連通。在所說明之實施例中，所述記憶體元件中之每一者配置於對應存取裝置之汲極與對應位元線之間。或者，記憶體元件可位於對應存取裝置之源極側。
將理解，記憶體陣列1805不限於圖18中所說明之陣列組態，且亦可使用額外陣列組態。另外，代替MOS電晶體，雙極電晶體在一些實施例中可用作存取裝置。
在操作中，陣列1805中之每一記憶胞依據對應記憶體元件之電阻而儲存資料。可(例如)藉由感測電路1824之感測放大器對用於選定記憶胞之一位元線上之電流與一合適參考電流之比較來確定資料值。可將參考電流建立為使得一預定電流範圍對應於邏輯「0」，且一不同之電流範圍對應於邏輯「1」。在具有三個或三個以上狀態之記憶胞中，可將參考電流建立為使得多個不同之位元線電流範圍對應於所述三個或三個以上狀態中之每一者。
可藉由向字元線1856、1858中之一者施加一合適電壓，且將位元線1860、1862中之一者耦接至一電壓，以使得電流流經選定記憶胞，來達成對陣列1705之記憶胞的讀取或寫入。舉例而言，藉由向位元線1860、字元線1858以及源極線1854施加電壓，來建立穿過選定記憶胞(在此實例中為記憶胞1832及對應記憶體元件1848)的電流路徑1880，所述電壓足以接通記憶胞1832之存取電晶體且引發路徑1880中之電流自位元線1860向源極線1854流動(反之亦然)。所施加電壓之位準及持續時間取決於所執行之操作。
在記憶胞1832之讀取(或感測)操作中，字元線解碼器1810促進向字元線1858提供合適電壓，以接通記憶胞1832之存取電晶體。位元線解碼器1820促進向位元線1860供應具有合適幅值及持續時間的電壓，以引發電流流動，所述電流流動不會導致記憶體元件1848經歷電阻性狀態之改變。位元線1860上及經過記憶體元件1848之電流取決於記憶胞1832之記憶體元件1848之電阻，且因此取決於與記憶體元件1848相關聯之資料狀態。因此，可(例如)藉由感測電路1830之感測放大器對位元線1860上之電流與一合適參考電流之比較來確定記憶胞之資料狀態。
在待儲存於記憶胞1832中之資料值的重設操作中，耦接至陣列1705之偏壓電路電壓及電流源1855將如本文所述之包括一或多個脈衝的重設偏壓配置施加至位元線1860及/或字元線1858及/或源極線1854，以在路徑1880中引發電流。記憶體元件1848上之所得脈衝將記憶體元件1848之電阻狀態自較低電阻狀態改變為較高電阻狀態。
在待儲存於記憶胞1832中之資料值的設定操作中，耦接至陣列1705之偏壓電路電壓及電流源1855將如本文所述之包括一或多個脈衝的設定偏壓配置施加至位元線1860及/或字元線1858及/或源極線1854，以在路徑1880中引發電流。記憶體元件1848上之所得脈衝將記憶體元件1848之電阻狀態自較高電阻狀態改變為較低電阻狀態。
本文所描述之記憶胞的實施例包含用於記憶體元件之基於相變之記憶體材料，包含基於硫族化物之材料及其他材料。硫族元素包含形成週期表之第Ⅵ主族之部分的四個元素氧(O)、硫(S)、硒(Se)及碲(Te)中之任一者。硫族化物包括硫族元素與一更具正電性之元素或自由基的化合物。硫族化物合金包括硫族化物與諸如過渡金屬之其他材料的組合。硫族化物合金通常含有來自元素週期表之第Ⅳ主族的一或多個元素，諸如鍺(Ge)及錫(Sn)。通常，硫族化物合金包含包括銻(Sb)、鎵(Ga)、銦(In)及銀(Ag)中之一或多者的組合。許多基於相變之記憶體材料已在技術文獻中得以描述，包含以下合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te合金族系中，較寬範圍之合金組合物可起作用。所述組合物可被表徵為Tea Geb Sb100-(a+b) 。一研究者已將最有用之合金描述為經沈積材料中Te之平均濃度充分低於70%(通常低於約60%)，且範圍為大體自低至約23%至多達約58%之Te，且最佳為約48%至58%之Te。材料中Ge之濃度高於約5%，且範圍為自約8%之低值至約30%之平均值，保持大體低於50%。最佳地，Ge之濃度範圍為自約8%至約40%。此組合物中之主要構成元素之其餘部分為Sb。此等百分比為原子百分比，其總計為構成元素之原子的100%。(Ovshinsky，美國專利第5,687,112號，第10至11行)。另一研究者所評估之特定合金包含Ge2 Sb2 Te5 、GeSb2 Te4 及GeSb4 Te7 (Noboru Yamada，「Potential of Ge-Sb-Te Phase-Change Optical Disks for High-Data-Rate Recording」，SPIE v.3109，第28至37頁(1997))。更一般而言，過渡金屬(諸如鉻(Cr)、鐵(Fe)、鎳(Ni)、鈮(Nb)、鈀(Pd)、鉑(Pt)及其混合物或合金)可與Ge/Sb/Te組合，以形成具有可程式化電阻性特性的相變合金。可能有用之記憶體材料之具體實例給定於Ovshinsky‘112中第11至13行處，其實例特此以引用之方式併入本文中。
在一些實施例中，硫族化物及其他相變材料摻雜有雜質，以使用經摻雜之硫族化物來修改記憶體元件之傳導性、轉變溫度、熔化溫度以及其他特性。用於摻雜硫族化物之代表性雜質包含氮、矽、氧、二氧化矽、氮化矽、銅、銀、金、鋁、氧化鋁、鉭、氧化鉭、氮化鉭、鈦及氧化鈦。參見(例如)美國專利第6,800,504號，以及美國專利申請公開案第U.S. 2005/0029502號。
相變合金能夠以第一結構狀態及第二結構狀態在記憶胞之主動通道區域中之局部次序在所述結構狀態之間切換，在第一結構狀態下，材料處於大體非晶固相，且在第二結構狀態下，材料處於大體結晶固相。此等合金至少為雙穩態的。術語「非晶」用於指代比單晶體無序之有序性相對較低的結構，其具有可偵測特徵，諸如比結晶相高之電阻率。術語「結晶」用於指代比非晶結構中有序之有序性相對較高的結構，其具有可偵測特徵，諸如比非晶相低之電阻率。通常，相變材料可在於完全非晶狀態與完全結晶狀態之間的譜上具有局部次序之不同的可偵測狀態之間電切換。受非晶相與結晶相之間的改變影響之其他材料特徵包含原子次序、自由電子密度及活化能量。材料可切換至不同固相中或兩個或兩個以上固相之混合物中，從而提供完全非晶狀態與完全結晶狀態之間的灰度階。材料中之電特性可相應地改變。
相變材料可藉由電脈衝之施加而自一個相態改變至另一相態。已觀察到，較短、較高幅值之脈衝趨於使相變材料改變至大體非晶狀態。較長、較低幅值之脈衝趨於使相變材料改變至大體結晶狀態。較短、較高幅值之脈衝中之能量足夠高以允許結晶結構之鍵斷開，且足夠短以防止原子再對準為結晶狀態。脈衝之適當分佈可在無異常實驗之情況下確定，具體而言適合於特定相變合金。在本揭露案之以下部分中，將相變材料稱為GST，且將理解，可使用其他類型之相變材料。對實施本文所述之PCRAM有用的材料為Ge2 Sb2 Te5 。
用於形成硫族化物材料之例示性方法使用化學氣相沈積CVD，諸如題為「Chemical Vapor Deposition of Chalcogenide Materials」之美國公開案第2006/0172067號中所揭露之化學氣相沈積CVD，所述美國公開案以引用之方式併入本文中。
視情況而執行在真空或N2 環境中進行之後沈積退火處理，以改良硫族化物材料之結晶狀態。退火溫度通常在自100℃至400℃之範圍內，其中退火時間小於30分鐘。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．較低電阻設定(程式化)狀態
101．．．讀取邊限
102．．．較高電阻重設(抹除)狀態
103．．．臨限電阻值RSA
200、300、600．．．橋式記憶胞
212．．．第一電極
213．．．介電間隔物
214．．．第二電極
215、221、241、260、1000．．．寬度
218．．．主動區域
219、610．．．發熱區
220、1846、1848、1850、1852．．．記憶體元件
223、243．．．頂部表面
229、249．．．底部表面
231．．．側壁表面
235．．．介電間隔物
250．．．厚度
400．．．重設操作
410、420、430、460、470、480、1100、1110、1400、1410、1420、1430．．．步驟標號
450．．．設定操作
500、520．．．電壓脈衝
510、530．．．脈衝寬度
1700．．．積體電路
1705．．．記憶胞之記憶體陣列
1710．．．字元線解碼器及驅動器
1715、1856、1858．．．字元線
1720．．．位元線解碼器
1725、1860、1862．．．位元線
1730‧‧‧區塊
1735‧‧‧資料匯流排
1740‧‧‧資料輸入線
1745‧‧‧資料輸出線
1750‧‧‧控制器
1755‧‧‧偏壓電路電壓及電流源
1760‧‧‧匯流排
1765‧‧‧其他電路
1830、1832、1834、1836‧‧‧記憶胞
1854‧‧‧源極線
1855‧‧‧偏壓電路電壓及電流源
1880‧‧‧電流路徑
R1 ‧‧‧最高電阻
R2 ‧‧‧最低電阻
RSA ‧‧‧臨限電阻值
VSET 、VRESET ‧‧‧脈衝高度
圖1為各包含一相變記憶體元件之若干記憶胞之電阻的實例分佈，所述相變記憶體元件可程式化至高電阻狀態及低電阻狀態。
圖2A至圖2D繪示先前技術記憶胞結構，可對其應用本文所描述之操作以克服極小裝置之「難以設定」行為。
圖3為沿穿過記憶體元件之電流路徑具有不對稱發熱之橋式記憶胞的橫截面圖。
圖4A及圖4B分別為可克服「難以設定」行為之重設操作及設定操作的流程圖。
圖5A及圖5B說明圖4A之重設操作及圖4B之設定操作之時序圖的第一實施例。
圖6為包含發熱區之橋式記憶胞的橫截面圖，所述發熱區比圖3之裝置的發熱區更接近裝置之中部。
圖7A至圖7B、圖8A至圖8B及圖9A至圖9B說明圖4A之重設操作及圖4B之設定操作之時序圖的替代實施例。
圖10為橋式記憶胞之SEM影像。
圖11A為施加至圖10之橋式記憶胞之操作序列的流程圖。
圖11B為圖11A之操作序列之步驟1100的簡化時序圖。
圖11C為圖11A之操作序列之步驟1110的簡化時序圖。
圖11D為針對圖11A之序列之各個步驟而量測到之經過記憶體元件的電流。
圖11E為在圖11A之序列之每一步驟之後記憶體元件之量測電阻。
圖12A為隨具有在自1.2V至4.0V範圍內之各種脈衝高度之設定脈衝的脈衝寬度而變的記憶體元件之量測電阻。
圖12B為隨脈衝高度而變的記憶體元件之量測電阻。
圖13A及圖13B為克服將記憶體元件自較高電阻重設狀態程式化至較低電阻狀態之「難以設定」行為的圖4A之重設操作及圖4B之設定操作的簡化時序圖。
圖13C為使用圖13A至圖13B之設定及重設操作之記憶胞之循環耐久性測試的量測電阻。
圖14A為施加至圖10之記憶胞之操作序列的流程圖。
圖14B為圖14A之操作序列之步驟1410的簡化時序圖。
圖14C為圖14A之操作序列之步驟1430的簡化時序圖。
圖14D為針對圖14A之序列之各個步驟而量測到之經過記憶體元件的電流。
圖14E為在圖14A之序列之每一步驟之後記憶體元件之量測電阻。
圖15A為圖10之記憶胞之量測電阻-電壓特徵，其針對藉由改變圖15B之設定及重設脈衝之脈衝高度而進行之設定至重設及重設至設定轉變兩者。
圖16為重設及設定操作期間記憶胞之量測電流-電壓曲線。
圖17為其中可實施本文所描述之操作的積體電路的簡化方塊圖。
圖18為圖17之積體電路之記憶體陣列之一部分的示意圖。
400．．．重設操作
410、420、430、460、470、480．．．步驟標號
450．．．設定操作

Claims (18)

  1. 一種操作記憶胞的方法，所述記憶胞包括相變記憶體元件，所述相變記憶體元件可程式化至包含較高電阻狀態及較低電阻狀態之多個電阻狀態，所述方法包括：向所述記憶胞施加重設偏壓配置，以使所述電阻狀態自所述較低電阻狀態改變至所述較高電阻狀態，所述重設偏壓配置包括第一電壓脈衝；以及向所述記憶胞施加設定偏壓配置，以使所述電阻狀態自所述較高電阻狀態改變至所述較低電阻狀態，所述設定偏壓配置包括第二電壓脈衝，所述第二電壓脈衝具有與所述第一電壓脈衝之電壓極性不同的電壓極性。
  2. 如申請專利範圍第1項所述之操作記憶胞的方法，其中所述記憶胞更包括第一及第二電極，所述相變記憶體元件將所述第一電極電耦接至所述第二電極，且所述相變記憶體元件具有與所述第一及第二電極間隔開的主動區域。
  3. 如申請專利範圍第1項所述之操作記憶胞的方法，其中所述第二電壓脈衝具有小於或等於60ns之脈衝寬度。
  4. 如申請專利範圍第1項所述之操作記憶胞的方法，其中所述記憶胞更包括第一及第二電極，以及位於所述第一電極與所述第二電極之間的介電間隔物，所述相變記憶體元件包括相變材料橋，所述相變材料橋在所述相變記憶體元件上延伸以接觸所述第一及第二電極，所述相變 記憶體元件界定所述第一電極與第二電極之間的電極間路徑，其具有由絕緣部件之寬度界定的電極間路徑長度。
  5. 如申請專利範圍第4項所述之操作記憶胞的方法，其中所述相變記憶體元件具有在3nm與20nm之間的厚度。
  6. 如申請專利範圍第4項所述之操作記憶胞的方法，其中所述相變記憶體元件具有小於10nm之厚度，且所述絕緣部件之所述寬度大於10nm。
  7. 如申請專利範圍第1項所述之操作記憶胞的方法，其中所述記憶胞更包括第一及第二電極，所述相變記憶體元件包括由介電質圍繞且將所述第一電極電耦接至所述第二電極的相變材料柱，所述相變材料柱具有小於所述第一及第二電極之寬度的寬度。
  8. 如申請專利範圍第7項所述之操作記憶胞的方法，其中所述相變材料柱之所述寬度小於25nm。
  9. 如申請專利範圍第1項所述之操作記憶胞的方法，其中所述相變記憶體元件包括Gex Sby Tez 。
  10. 一種記憶體裝置，包括：記憶胞，包括相變記憶體元件，所述相變記憶體元件可程式化至包含較高電阻狀態及較低電阻狀態之多個電阻狀態；以及偏壓電路，用以向所述記憶胞施加偏壓配置，所述偏壓配置包括：重設偏壓配置，用以將所述電阻狀態自所述較低 電阻狀態改變至所述較高電阻狀態，所述重設偏壓配置包括第一電壓脈衝；以及設定偏壓配置，用以將所述電阻狀態自所述較高電阻狀態改變至所述較低電阻狀態，所述設定偏壓配置包括第二電壓脈衝，所述第二電壓脈衝具有與所述第一電壓脈衝之電壓極性不同的電壓極性。
  11. 如申請專利範圍第10項所述之記憶體裝置，其中所述記憶胞更包括第一及第二電極，所述相變記憶體元件將所述第一電極電耦接至所述第二電極，且所述相變記憶體元件具有與所述第一及第二電極間隔開的主動區域。
  12. 如申請專利範圍第10項所述之記憶體裝置，其中所述第二電壓脈衝具有小於或等於60ns之脈衝寬度。
  13. 如申請專利範圍第10項所述之記憶體裝置，其中所述記憶胞更包括第一及第二電極，以及位於所述第一電極與所述第二電極之間的介電間隔物，所述相變記憶體元件包括相變材料橋，所述相變材料橋在所述相變記憶體元件上延伸以接觸所述第一及第二電極，所述相變記憶體元件界定所述第一電極與第二電極之間的電極間路徑，其具有由絕緣部件之寬度界定的電極間路徑長度。
  14. 如申請專利範圍第13項所述之記憶體裝置，其中所述相變記憶體元件具有在3nm與20nm之間的厚度。
  15. 如申請專利範圍第13項所述之記憶體裝置，其中所述相變記憶體元件具有小於10nm之厚度，且所述絕緣部件之所述寬度大於10nm。
  16. 如申請專利範圍第10項所述之記憶體裝置，其中所述記憶胞更包括第一及第二電極，所述相變記憶體元件包括由介電質圍繞且將所述第一電極電耦接至所述第二電極的相變材料柱，所述相變材料柱具有小於所述第一及第二電極之寬度的寬度。
  17. 如申請專利範圍第16項所述之記憶體裝置，其中所述相變材料柱之所述寬度小於25nm。
  18. 如申請專利範圍第10項所述之記憶體裝置，其中所述相變記憶體元件包括Gex Sby Tez 。
TW098115177A 2008-05-07 2009-05-07 相變裝置之雙極切換 TWI437703B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US5132708P 2008-05-07 2008-05-07
US12/432,055 US8077505B2 (en) 2008-05-07 2009-04-29 Bipolar switching of phase change device

Publications (2)

Publication Number Publication Date
TW200947699A TW200947699A (en) 2009-11-16
TWI437703B true TWI437703B (zh) 2014-05-11

Family

ID=41266753

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098115177A TWI437703B (zh) 2008-05-07 2009-05-07 相變裝置之雙極切換

Country Status (3)

Country Link
US (1) US8077505B2 (zh)
CN (1) CN101577141B (zh)
TW (1) TWI437703B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101744757B1 (ko) * 2010-06-22 2017-06-09 삼성전자 주식회사 가변 저항 소자, 상기 가변 저항 소자를 포함하는 반도체 장치 및 상기 반도체 장치의 동작 방법
JP5269151B2 (ja) * 2011-06-09 2013-08-21 シャープ株式会社 半導体記憶装置
US8891293B2 (en) * 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
JP5727948B2 (ja) 2012-01-16 2015-06-03 株式会社東芝 半導体記憶装置
US9082972B2 (en) * 2012-07-24 2015-07-14 Hewlett-Packard Development Company, L.P. Bipolar resistive switch heat mitigation
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US9076522B2 (en) * 2013-09-30 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cells breakdown protection
US9343149B2 (en) 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
US9990990B2 (en) 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US9910639B2 (en) * 2015-11-30 2018-03-06 International Business Machines Corporation Random number generation using threshold switching mechanism
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10755781B2 (en) 2018-06-06 2020-08-25 Micron Technology, Inc. Techniques for programming multi-level self-selecting memory cell
WO2020093387A1 (zh) * 2018-11-09 2020-05-14 华为技术有限公司 对相变存储单元的操作方法及相关装置
WO2022104802A1 (zh) * 2020-11-23 2022-05-27 江苏时代全芯存储科技股份有限公司 相变存储器的脉冲设定方法

Family Cites Families (311)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) * 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) * 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
FR2774209B1 (fr) * 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) * 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
KR100441692B1 (ko) 1999-03-25 2004-07-27 오보닉스, 아이엔씨. 개선된 접점을 갖는 전기적으로 프로그램가능한 메모리 소자
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6177317B1 (en) * 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) * 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6444557B1 (en) * 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
CN101174633A (zh) 2001-01-30 2008-05-07 株式会社日立制作所 半导体集成电路器件及其制造方法
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) * 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) * 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
CN100514695C (zh) * 2002-03-15 2009-07-15 阿克松技术公司 微电子可编程构件
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
WO2003085740A1 (fr) 2002-04-09 2003-10-16 Matsushita Electric Industrial Co., Ltd. Memoire non volatile et procede de fabrication
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
AU2003259447A1 (en) 2002-10-11 2004-05-04 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR100476690B1 (ko) 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
CN100505086C (zh) 2003-01-31 2009-06-24 Nxp股份有限公司 用于低功耗和高选择性的mram结构
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7400522B2 (en) 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
WO2004090984A1 (en) * 2003-04-03 2004-10-21 Kabushiki Kaisha Toshiba Phase change memory device
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) * 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE102004039977B4 (de) 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US20050062087A1 (en) * 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100564602B1 (ko) 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR100574975B1 (ko) 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7158411B2 (en) * 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7359231B2 (en) * 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
KR100657897B1 (ko) * 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) * 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) * 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
EP1684352B1 (en) 2005-01-21 2008-09-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
DE602005011249D1 (de) * 2005-04-08 2009-01-08 St Microelectronics Srl Phasenwechselspeicher mit rohrförmiger Heizstruktur sowie deren Herstellungsverfahren
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US7408240B2 (en) 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) * 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
US20060289847A1 (en) 2005-06-28 2006-12-28 Richard Dodge Reducing the time to program a phase change memory to the set state
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
TWI290369B (en) * 2005-07-08 2007-11-21 Ind Tech Res Inst Phase change memory with adjustable resistance ratio and fabricating method thereof
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) * 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
TWI273703B (en) * 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7507986B2 (en) * 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
KR100773095B1 (ko) 2005-12-09 2007-11-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 프로그램 방법
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
JP2009520374A (ja) 2005-12-20 2009-05-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 縦型相変化メモリセルおよびその製造方法
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US20070156949A1 (en) 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
KR100738092B1 (ko) 2006-01-05 2007-07-12 삼성전자주식회사 상전이 메모리 소자의 멀티-비트 동작 방법
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) * 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070252127A1 (en) 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7514705B2 (en) * 2006-04-25 2009-04-07 International Business Machines Corporation Phase change memory cell with limited switchable volume
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20070267618A1 (en) 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) * 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7505330B2 (en) 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US7684225B2 (en) * 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) * 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7906368B2 (en) * 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US7745807B2 (en) * 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7755935B2 (en) * 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7660152B2 (en) 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices

Also Published As

Publication number Publication date
US8077505B2 (en) 2011-12-13
TW200947699A (en) 2009-11-16
US20090279350A1 (en) 2009-11-12
CN101577141A (zh) 2009-11-11
CN101577141B (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
TWI437703B (zh) 相變裝置之雙極切換
TWI420524B (zh) 寫入相變記憶體元件的方法
US7869270B2 (en) Set algorithm for phase change memory cell
US8178387B2 (en) Methods for reducing recrystallization time for a phase change material
TWI451427B (zh) 用於減少相變化記憶體中瑕疵位元數的方法及其裝置
US7894254B2 (en) Refresh circuitry for phase change memory
US8374019B2 (en) Phase change memory with fast write characteristics
US8036014B2 (en) Phase change memory program method without over-reset
US7535756B2 (en) Method to tighten set distribution for PCRAM
US7515461B2 (en) Current compliant sensing architecture for multilevel phase change memory
US8064248B2 (en) 2T2R-1T1R mix mode phase change memory array
US20100314601A1 (en) Phase change memory having stabilized microstructure and manufacturing method
TWI407438B (zh) 相變式記憶裝置和其操作方法
US20220199159A1 (en) Pcram analog programming by a gradual reset cooling step
JP3763131B2 (ja) 相変化型情報記録媒体
Yifeng et al. A Si 2 Sb 2 Te 5 phase change memory featuring 27F2 cell size and ultra low writing current