KR100763908B1 - 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법 - Google Patents

상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법 Download PDF

Info

Publication number
KR100763908B1
KR100763908B1 KR1020060001392A KR20060001392A KR100763908B1 KR 100763908 B1 KR100763908 B1 KR 100763908B1 KR 1020060001392 A KR1020060001392 A KR 1020060001392A KR 20060001392 A KR20060001392 A KR 20060001392A KR 100763908 B1 KR100763908 B1 KR 100763908B1
Authority
KR
South Korea
Prior art keywords
atomic
phase change
phase
phase transition
current
Prior art date
Application number
KR1020060001392A
Other languages
English (en)
Other versions
KR20070087869A (ko
Inventor
노진서
김기준
강윤호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060001392A priority Critical patent/KR100763908B1/ko
Priority to US11/509,001 priority patent/US7573058B2/en
Priority to CN2006101216634A priority patent/CN1996608B/zh
Priority to JP2006305635A priority patent/JP2007184551A/ja
Publication of KR20070087869A publication Critical patent/KR20070087869A/ko
Application granted granted Critical
Publication of KR100763908B1 publication Critical patent/KR100763908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of the switching material, e.g. layer deposition
    • H10N70/026—Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Abstract

상전이 물질, 이를 포함하는 상전이 메모리, 이의 동작 방법에 관해 개시한다. 개시된 상전이 메모리는: 스위칭 소자; 상기 스위칭 소자에 연결된 상전이 물질이 내재된 스토리지 노드를 포함한다. 상기 스토리지 노드는: 제1전극; 상전이층; 및 제2 전극;을 구비하며, 상기 상전이층은, InSbTe 화합물에 Ge 가 도핑된 것을 특징으로 한다. 이에 따라 상전이 물질의 비정질화 온도 및 리세트 전류를 낮출 수 있다.

Description

상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작 방법{Phase changing material, Phase change Random Access Memory comprising the same and methods of operating the same}
도 1은 본 발명의 실시예에 의한 PRAM의 단면도이다.
도 2는 상전이층 Ge8.1In23.6Sb18.3Te50.1 을 구비하는 본 발명의 PRAM에 인가되는 전류에 따라서, 상기 PRAM의 저항 변화를 보여주는 그래프이다.
도 3은 본 발명에 따른 PRAM의 상전이층의 열적 거동(thermal behavior)을 보여주는 그래프이다.
도 4는 본 발명의 PRAM의 상전이층인 Ge8.1In23.6Sb18.3Te50.1의 XRD 회절 그래프이다.
도 5는 본 발명의 PRAM의 상전이층인 Ge5In45Sb17Te33의 XRD 회절 그래프이다.
도 6은 본 발명의 PRAM의 동작 방법을 설명하는 도면이다.
*도면의 주요 부분에 대한 부호설명*
40:기판 42:게이트 산화막
44:게이트 46, 54:제1 및 제2 층간 절연층
48, 56:콘택홀 52:하부전극
50:도전성 플러그 58:하부전극 콘택층
60:상전이층 62:상부전극
본 발명은 반도체 메모리 소자용 상전이 물질, 이를 포함하는 상전이 램(PRAM), 이의 동작 방법에 관한 것이다.
상전이 램(PRAM)에서 데이터가 기록되는 상전이층은 주어진 온도에 따라 결정 또는 비정질이 된다. 상기 상전이층이 결정일 때, PRAM의 저항은 낮고, 비정질일 때 높다. PRAM은 상전이층이 결정일 때와 비정질일 때, 저항이 다른 점을 이용하여 비트 데이터를 기록하고 읽는 불휘발성 메모리 소자이다.
현재의 PRAM에서 이슈가 되는 문제는 상전이층을 비정질화시키는 데 필요한 리세트 전류가 크다는 점이다. 일반적인 상전이 물질은 GST(Ge2Sb2Te5)이며, 이 물질을 사용하는 PRAM의 리세트 전류는 대략 1.2 mA로 높다.
반도체 제조 기술의 발전에 따라 PRAM에서 상전이층이 포함된 스토리지 노드와 트랜지스터의 사이즈를 줄여 PRAM의 집적도를 높이는 것은 기술적으로 어렵지 않다.
그런데 트랜지스터의 사이즈를 줄일 경우, 트랜지스터가 수용할 수 있는 최대 전류도 작아진다. 때문에 PRAM의 리세트 전류를 줄이지 않고는 PRAM의 집적도를 높이기 어렵다.
본 발명의 목적은 상술한 종래의 문제점을 개선하기 위한 것으로서, 비정질화 온도가 낮은 상전이 물질을 제공하는 것이다.
본 발명의 다른 목적은 상기 상전이 물질을 상전이층으로 구비하여 리세트 전류를 낮출 수 있는 상전이 메모리를 제공하는 것이다.
본 발명의 또 다른 목적은 상기 상전이 메모리의 동작방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 상전이 메모리는:
스위칭 소자, 상기 스위칭 소자에 연결된 상전이 물질이 내재된 스토리지 노드를 포함하며, 상기 스토리지 노드는:
제1 전극;
상전이층; 및
제2 전극;을 구비하며,
상기 상전이층은, InSbTe 화합물에 Ge 가 도핑된 것을 특징으로 한다.
본 발명에 따르면, 상기 상전이층의 상기 Ge는 10 원자 % 이하이다.
상기 InSbTe 화합물은, 상기 In 이 20~50 원자%; 상기 Sb 가 10~20 원자%; 상기 Te가 30~55 원자 % 으로 이루어진 것이 바람직하다.
상기 상전이층은, 상기 Ge가 4~9 원자%; 상기 In 이 21~48 원자%; 상기 Sb 가 16~19 원자%; 상기 Te가 30~52 원자 % 으로 이루어진 것이 보다 바람직하다.
본 발명의 다른 국면에 따르면, 상기 상전이층은, In3Sb1Te2 화합물 베이스에 상기 Ge가 4~6 원자% 포함된다.
상기 다른 목적을 달성하기 위하여, 본 발명의 상전이 메모리의 동작 방법은:
상기 스위칭 소자를 온(ON) 상태로 유지하는 단계; 및
상기 스토리지 노드에 소정의 전류를 인가하는 단계;를 포함하는 것을 특징으로 한다.
상기 소정의 전류는 리세트 전류, 세트 전류 및 읽기 전류 중 어느 하나이다.
본 발명에 따르면, 상기 리세트 전류를 인가한 후, 상기 스토리지 노드에 상기 리세트 전류의 인가 시간보다 긴 시간 동안 세트 전류를 인가한다.
상기 소정의 전류가 상기 읽기 전류일 때, 상기 읽기 전류를 인가하여 상기 스토리지 노드의 저항을 측정하고, 측정된 저항을 기준 저항과 비교한다.
이하, 본 발명의 실시예에 의한 상전이 물질, 이를 포함하는 상전이 메모리(PRAM), 상기 상전이 메모리의 동작방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저, 본 발명의 PRAM을 설명한다. 상전이 물질은 PRAM의 상전이층과 실질적 으로 동일한 것이다.
도 1을 참조하면, PRAM의 기판(40)에 도전성 불순물, 예컨대 n형 불순물이 도핑된 제1 및 제2 불순물 영역(S1, D1)이 주어진 간격으로 존재한다. 기판(40)은, 예컨대 p형 실리콘 기판일 수 있다. 제1 및 제2 불순물 영역(S, D)은 다양한 형태를 가질 수 있다. 제1 및 제2 불순물 영역(S, D) 중 어느 하나, 예를 들면 제1 불순물 영역(S1)은 소오스 영역일 수 있고, 나머지 영역은 드레인 영역일 수 있다. 제1 및 제2 불순물 영역(S, D)사이의 기판(40) 상에 게이트 산화막(42)이 존재하고, 게이트 산화막(42) 상에 게이트(44)가 형성되어 있다. 기판(40)과 제1 및 제2 불순물 영역(S, D)과 게이트(44)는 전계 효과 트랜지스터를 구성한다. 이러한 전계 효과 트랜지스터는 PN 접합 다이오드로 대체될 수 있다.
계속해서, 기판(40) 상으로 상기 트랜지스터를 덮는 제1 층간 절연층(46)이 형성되어 있다. 제1 층간 절연층(46)에 제1 불순물 영역(S)이 노출되는 콘택홀(48)이 형성되어 있다. 콘택홀(48)은 제1 불순물 영역(S) 대신, 제2 불순물 영역(D)이 노출되는 위치에 형성될 수도 있다. 콘택홀(48)은 도전성 플러그(50)로 채워져 있다. 제1 층간 절연층(46) 상에 도전성 플로그(50)의 노출된 상부면을 덮는 하부전극(52)이 존재한다. 제1 층간 절연층(46) 상에 하부전극(52)을 덮는 제2 층간 절연층(54)이 존재하고, 제2 층간 절연층(54)에는 하부전극(52)의 상부면이 노출되는 콘택홀(56)이 형성되어 있다. 제2 층간 절연층(54)은 제1 층간 절연층(46)과 동일한 절연층일 수 있다. 콘택홀(56)은 하부전극 콘택층(58)으로 채워져 있다. 제2 층간 절연층(54) 상에 하부전극 콘택층(58)의 상부면을 덮는 상전이층(60)과 상부전 극(62)이 순차적으로 적층되어 있다. 하부전극(52)과 하부전극 콘택층(58), 상전이층(60) 및 상부전극(62)은 비트 데이터가 저장되는 스토리지 노드를 구성한다.
상기 상전이층(60)은, InxSbyTez 화합물에 Ge 이 도핑되어 형성될 수 있다. 여기서, x,y,z은 원자%로 각각 20~50 원자%; 10~20 원자%; 30~55 원자 % 일 수 있다. 본 발명의 상전이층(60)에는 Ge가 10 원자 % 이하, 보다 바람직하게는 4~9 원자% 도핑된다.
한편, 상기 상전이층(60)은, 상기 Ge가 4~9 원자%; 상기 In 이 21~48 원자%; 상기 Sb 가 16~19 원자%; 상기 Te가 30~52 원자 % 인 것이 더욱 바람직하다. 또한, 상기 상전이층(60)은, In3Sb1Te2 화합물 베이스에 상기 Ge가 4~6 원자% 포함될 수 있다.
상기 상전이층(60)은 Ge2Sb2Te5 타겟과 In 타겟을 사용한 코스퍼터링으로 얻을 수 있으며, 또한 CVD 증착방법으로 얻을 수 있다.
도 2는 상전이층 Ge8.1In23.6Sb18.3Te50.1 을 구비하는 본 발명의 PRAM에 인가되는 전류에 따라서 상기 PRAM의 저항 변화를 보여주는 그래프이다. 도 2에서 제1 곡선(C1)은 PRAM에 인가하는 전류를 나타내고, 제2 곡선(C2)은 이러한 전류의 인가 후에 측정한 PRAM의 저항을 나타낸다.
도 2의 제1 및 제2 곡선(C1, C2)를 참조하면, 전류는 소정의 인가 패턴에 따라 반복적으로 인가되고, 이에 대해 나타나는 PRAM의 저항도 반복되는 패턴을 보여준다. 인가전류가 대략 0.4 mA에서는 상전이층이 비정질 상태의 저항을 보여주는 것을 알 수 있다. 따라서, 본 발명의 상전이 물질을 포함하는 PRAM의 리세트 전류는 대략 0.4 mA 이다. 이는 GST 물질을 사용한 PRAM의 리세트 전류인 약 1.2 mA 보다 낮다.
도 3은 본 발명에 따른 PRAM의 상전이 물질의 열적 거동(thermal behavior)을 보여주는 그래프이다. 여기서, 상전이 물질은 200 ℃에서 증착하였다.
도 3을 참조하면, 대략 570 ℃에서 본 발명의 상전이 물질이 비정질로 바뀌는 것을 알 수 있다. 일반적인 GST 물질의 용융온도가 620 ℃ 인 것에 비해서 본 발명의 상전이 물질의 용융온도가 낮으며, 이는 본 발명의 상전이 물질을 포함하는 PRAM의 리세트 전류가 낮은 것을 설명해준다.
도 4는 본 발명의 PRAM의 상전이 물질인 Ge8 .1In23 .6Sb18 .3Te50 .1의 XRD 회절 그래프이다. 도 4의 피크들은 하나의 물질로부터의 피크가 아니므로, 상기 Ge8.1In23.6Sb18.3Te50.1 물질은 복수의 상(phase)으로 이루어진 것을 알 수 있다. 상전이 물질이 복수의 상이 혼합된 상태로 존재하는 경우, 외부의 전기펄스에 대한 반응이 균일하지 않을 수 있으며, 이는 상기 상전이 물질을 포함하는 PRAM의 리세트 상태가 불균일한 점을 설명해준다.
도 5는 본 발명의 PRAM의 상전이 물질인 Ge5In45Sb17Te33의 XRD 회절 그래프이다. 도 5의 피크들은 In3Sb1Te2 물질의 피크들과 거의 겹치며, 이는 Ge5In45Sb17Te33 물질이 In3Sb1Te2 물질을 근간으로 소량의 Ge 가 도핑되어서 형성된 것을 보여주며, 단 일상에 가깝다. 이러한 조성의 상전이 물질을 포함하는 PRAM은 리세트 전류와 리세트 상태의 저항이 일정하게 된다.
다음에는 상술한 본 발명의 PRAM의 동작 방법에 대해 설명한다.
본 동작 방법과 관련해서 트랜지스터는 항상 온 상태이므로, 도 6에서는 편의상 스위칭 소자의 도시는 생략하였다.
<쓰기>
도 6(a)에 도시한 바와 같이, 전체가 결정 상태인 상전이층(60)에 리세트 전류(Ireset) 이상의 전류를 소정의 시간 동안 인가한다. 예를 들어, 리세트 전류가 약 0.4mA이다. 이에 따라 하부전극 콘택층(58)에서 열이 발생되고, 이러한 열에 의해 상전이층(60)의 콘택층(58)에 접한 부분은 순간적으로 상전이온도 이상이 된다. 이 결과, 도 6(b)에 도시한 바와 같이 상전이층(60)에 비정질 영역(90)이 형성된다. 상전이층(60)에 비정질 영역(90)이 형성되면서 상전이층(60)의 전기적 저항은 높아진다.
이와 같이 상전이층(60)에 비정질 영역(90)이 형성되었을 때를 본 발명의 PRAM에 비트 데이터 "1"이 기록된 것으로 간주한다. 그리고 상전이층(60)의 상기 일부 영역(90)이 결정 상태일 때, 본 발명의 PRAM에 비트 데이터 "0"이 기록된 것으로 간주한다. 상전이층(60)의 상태와 간주되는 비트 데이터는 반대일 수도 있다.
도 6(b)에 도시한 바와 같이 상전이층(60)에 비정질 영역(90)이 존재하는 상태에서 상전이층(60)에 리세트 전류(Ireset)보다 작은 세기의 세트 전류(Iset)를 인가한다. 이때, 세트 전류(Iset)는 리세트 전류(Ireset)보다 긴 시간 동안 인가한 다.
세트 전류(Iset)가 인가되면서 상전이층(60)의 비정질 영역(90)은 결정 상태로 되어 도 69(c)에 도시한 바와 같이 상전이층(60)은 전체가 결정 상태가 된다. 도 6(c)도와 도 6(a)에서 상전이층(60)의 상태는 동일하다. 따라서 도 6(b)에 도시한 상전이층(60)에 세트 전류(Iset)를 인가하는 과정은 상전이층(60)에 기록된 비트 데이터 "1"을 소거하는 과정 혹은 상전이층(60)에 비트 데이터 "0"을 기록하는 과정으로 볼 수도 있다.
<읽기>
상전이층(60)의 상이 바뀌지 않을 정도의 전류를 상전이층(60)을 포함하는 스토리지 노드의 양단에 인가하여 저항을 측정한다. 이렇게 측정한 저항을 기준 저항과 비교하여 상전이층(60)에 기록된 비트 데이터가 "1"인지 "0"인지를 판독한다.
따라서 상전이층(60)에 인가되는 읽기 전류는 상기 리세트 전류(Ireset)와 세트 전류(Iset)보다 낮아야 한다.
상술한 바와 같이, 본 발명의 PRAM의 상전이층은 종래보다 적은 리세트 전류에서도 비정질화된다. 그러므로 본 발명의 PRAM에서 리세트 전류는 종래보다 낮출 수 있다. 이와 같이 리세트 전류가 낮아지게 되면, 트랜지스터의 사이즈를 낮아진 리세트 전류에 맞게 줄일 수 있는 바, PRAM의 집적도 또한 높일 수 있다.
본 발명은 도면을 참조하여 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 해당 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.

Claims (18)

  1. 스위칭 소자, 상기 스위칭 소자에 연결된 스토리지 노드를 포함하는 상전이 메모리에 있어서,
    상기 스토리지 노드는,
    제1 전극;
    상전이층;
    제2 전극;을 구비하며,
    상기 상전이층은, InSbTe 화합물에 Ge 가 도핑된 것을 특징으로 하는 상전이 메모리.
  2. 제 1 항에 있어서,
    상기 상전이층의 상기 Ge는 10 원자 % 이하인 것을 특징으로 하는 상전이 메모리.
  3. 제 2 항에 있어서,
    상기 InSbTe 화합물은, 상기 In 이 20~50 원자%; 상기 Sb 가 10~20 원자%; 상기 Te가 30~55 원자 % 으로 이루어진 것을 특징으로 하는 상전이 메모리.
  4. 제 3 항에 있어서,
    상기 상전이층은, 상기 Ge가 4~9 원자%; 상기 In 이 21~48 원자%; 상기 Sb 가 16~19 원자%; 상기 Te가 30~52 원자 % 으로 이루어진 것을 특징으로 하는 상전이 메모리.
  5. 제 2 항에 있어서,
    상기 상전이층은, In3Sb1Te2 화합물 베이스에 상기 Ge가 4~6 원자% 포함된 것을 특징으로 하는 상전이 메모리.
  6. InSbTe 화합물에 Ge 가 도핑된 것이며,
    상기 InSbTe 화합물에 도핑된 상기 Ge는 10 원자 % 이하인 것을 특징으로 하는 상전이물질.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 InSbTe 화합물은, 상기 In 이 20~50 원자%; 상기 Sb 가 10~20 원자%; 상기 Te가 30~55 원자 % 으로 이루어진 것을 특징으로 하는 상전이물질.
  9. 제 8 항에 있어서,
    상기 Ge가 도핑된 상기 InSbTe 화합물은, 상기 Ge가 4~9 원자%; 상기 In 이 21~48 원자%; 상기 Sb 가 16~19 원자%; 상기 Te가 30~52 원자 % 으로 이루어진 것을 특징으로 하는 상전이물질.
  10. 제 6 항에 있어서,
    상기 Ge는, In3Sb1Te2 화합물 베이스에 4~6 원자% 포함된 것을 특징으로 하는 상전이물질.
  11. 스위칭 소자, 상기 스위칭 소자에 연결된 스토리지 노드를 포함하며, 상기 스토리지 노드는, 제1 전극; 상전이층; 제2 전극;을 구비하며, 상기 상전이층은, InSbTe 화합물에 Ge 가 도핑된 상전이 메모리의 동작 방법에 있어서,
    상기 스위칭 소자를 온(ON) 상태로 유지하는 단계; 및
    상기 스토리지 노드에 소정의 전류를 인가하는 단계를 포함하는 것을 특징으로 하는 상전이 메모리의 동작 방법.
  12. 제 11 항에 있어서,
    상기 소정의 전류는 리세트 전류, 세트 전류 및 읽기 전류 중 어느 하나인 것을 특징으로 하는 상전이 메모리의 동작 방법.
  13. 제 12 항에 있어서,
    상기 리세트 전류를 인가한 후, 상기 스토리지 노드에 상기 리세트 전류의 인가 시간보다 긴 시간 동안 세트 전류를 인가하는 것을 특징으로 하는 상전이 메모리의 동작 방법.
  14. 제 12 항에 있어서,
    상기 소정의 전류가 상기 읽기 전류일 때, 상기 읽기 전류를 인가하여 상기 스토리지 노드의 저항을 측정하고, 측정된 저항을 기준 저항과 비교하는 것을 특징으로 하는 상전이 메모리의 동작 방법.
  15. 제 11 항에 있어서,
    상기 상전이층의 상기 Ge는 10 원자 % 이하인 것을 특징으로 하는 상전이 메모리의 동작 방법.
  16. 제 15 항에 있어서,
    상기 InSbTe 화합물은, 상기 In 이 20~50 원자%; 상기 Sb 가 10~20 원자%; 상기 Te가 30~55 원자 % 으로 이루어진 것을 특징으로 하는 상전이 메모리의 동작 방법.
  17. 제 16 항에 있어서,
    상기 InSbTe 화합물은, 상기 Ge가 4~9 원자%; 상기 In 이 21~48 원자%; 상기 Sb 가 16~19 원자%; 상기 Te가 30~52 원자 % 으로 이루어진 것을 특징으로 하는 상전이 메모리의 동작 방법.
  18. 제 15 항에 있어서,
    상기 상전이층은, In3Sb1Te2 화합물 베이스에 상기 Ge가 4~6 원자% 포함된 것을 특징으로 하는 상전이 메모리의 동작 방법.
KR1020060001392A 2006-01-05 2006-01-05 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법 KR100763908B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060001392A KR100763908B1 (ko) 2006-01-05 2006-01-05 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US11/509,001 US7573058B2 (en) 2006-01-05 2006-08-24 Phase change materials, phase change random access memories having the same and methods of operating phase change random access memories
CN2006101216634A CN1996608B (zh) 2006-01-05 2006-08-28 相变材料、含该材料的相变随机存取存储器及其操作方法
JP2006305635A JP2007184551A (ja) 2006-01-05 2006-11-10 相転移物質、それを含む相転移メモリ及びその動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060001392A KR100763908B1 (ko) 2006-01-05 2006-01-05 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법

Publications (2)

Publication Number Publication Date
KR20070087869A KR20070087869A (ko) 2007-08-29
KR100763908B1 true KR100763908B1 (ko) 2007-10-05

Family

ID=38251611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060001392A KR100763908B1 (ko) 2006-01-05 2006-01-05 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법

Country Status (4)

Country Link
US (1) US7573058B2 (ko)
JP (1) JP2007184551A (ko)
KR (1) KR100763908B1 (ko)
CN (1) CN1996608B (ko)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
KR100685853B1 (ko) * 2006-01-25 2007-02-22 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7903447B2 (en) 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
KR101177284B1 (ko) * 2007-01-18 2012-08-24 삼성전자주식회사 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
US7786461B2 (en) 2007-04-03 2010-08-31 Macronix International Co., Ltd. Memory structure with reduced-size memory element between memory material portions
US7940552B2 (en) * 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR100914267B1 (ko) * 2007-06-20 2009-08-27 삼성전자주식회사 가변저항 메모리 장치 및 그것의 형성방법
KR101308549B1 (ko) * 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US7729161B2 (en) 2007-08-02 2010-06-01 Macronix International Co., Ltd. Phase change memory with dual word lines and source lines and method of operating same
US7915071B2 (en) * 2007-08-30 2011-03-29 Dupont Air Products Nanomaterials, Llc Method for chemical mechanical planarization of chalcogenide materials
US20090072218A1 (en) * 2007-09-18 2009-03-19 Semyon Savransky Higher threshold voltage phase change memory
US7919766B2 (en) 2007-10-22 2011-04-05 Macronix International Co., Ltd. Method for making self aligning pillar memory cell device
US8077505B2 (en) 2008-05-07 2011-12-13 Macronix International Co., Ltd. Bipolar switching of phase change device
KR20090116500A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 상변화 메모리 장치 및 그 형성 방법
US7701750B2 (en) 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US8415651B2 (en) 2008-06-12 2013-04-09 Macronix International Co., Ltd. Phase change memory cell having top and bottom sidewall contacts
US8134857B2 (en) 2008-06-27 2012-03-13 Macronix International Co., Ltd. Methods for high speed reading operation of phase change memory and device employing same
US7932506B2 (en) 2008-07-22 2011-04-26 Macronix International Co., Ltd. Fully self-aligned pore-type memory cell having diode access device
KR100985184B1 (ko) * 2008-07-23 2010-10-05 삼성전자주식회사 전기 소자 및 그 형성 방법
US7903457B2 (en) 2008-08-19 2011-03-08 Macronix International Co., Ltd. Multiple phase change materials in an integrated circuit for system on a chip application
JP5188328B2 (ja) * 2008-08-29 2013-04-24 株式会社日立製作所 半導体装置
US7719913B2 (en) 2008-09-12 2010-05-18 Macronix International Co., Ltd. Sensing circuit for PCRAM applications
US8324605B2 (en) 2008-10-02 2012-12-04 Macronix International Co., Ltd. Dielectric mesh isolated phase change structure for phase change memory
US8036014B2 (en) 2008-11-06 2011-10-11 Macronix International Co., Ltd. Phase change memory program method without over-reset
US7869270B2 (en) 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8107283B2 (en) 2009-01-12 2012-01-31 Macronix International Co., Ltd. Method for setting PCRAM devices
US8030635B2 (en) 2009-01-13 2011-10-04 Macronix International Co., Ltd. Polysilicon plug bipolar transistor for phase change memory
US8064247B2 (en) 2009-01-14 2011-11-22 Macronix International Co., Ltd. Rewritable memory device based on segregation/re-absorption
US8933536B2 (en) 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
KR101502034B1 (ko) * 2009-02-27 2015-03-13 삼성전자주식회사 멀티 비트 상변화 메모리 소자
US8084760B2 (en) 2009-04-20 2011-12-27 Macronix International Co., Ltd. Ring-shaped electrode and manufacturing method for same
US8173987B2 (en) 2009-04-27 2012-05-08 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US8097871B2 (en) 2009-04-30 2012-01-17 Macronix International Co., Ltd. Low operational current phase change memory structures
US7933139B2 (en) 2009-05-15 2011-04-26 Macronix International Co., Ltd. One-transistor, one-resistor, one-capacitor phase change memory
US8350316B2 (en) * 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8809829B2 (en) 2009-06-15 2014-08-19 Macronix International Co., Ltd. Phase change memory having stabilized microstructure and manufacturing method
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US8363463B2 (en) 2009-06-25 2013-01-29 Macronix International Co., Ltd. Phase change memory having one or more non-constant doping profiles
US8238149B2 (en) 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US7894254B2 (en) 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8198619B2 (en) 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure
US8110822B2 (en) 2009-07-15 2012-02-07 Macronix International Co., Ltd. Thermal protect PCRAM structure and methods for making
KR101604041B1 (ko) * 2009-08-27 2016-03-16 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101653569B1 (ko) * 2009-09-01 2016-09-02 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
US8064248B2 (en) 2009-09-17 2011-11-22 Macronix International Co., Ltd. 2T2R-1T1R mix mode phase change memory array
US8178387B2 (en) 2009-10-23 2012-05-15 Macronix International Co., Ltd. Methods for reducing recrystallization time for a phase change material
US8729521B2 (en) 2010-05-12 2014-05-20 Macronix International Co., Ltd. Self aligned fin-type programmable memory cell
US8310864B2 (en) 2010-06-15 2012-11-13 Macronix International Co., Ltd. Self-aligned bit line under word line memory array
US8395935B2 (en) 2010-10-06 2013-03-12 Macronix International Co., Ltd. Cross-point self-aligned reduced cell size phase change memory
US8497705B2 (en) 2010-11-09 2013-07-30 Macronix International Co., Ltd. Phase change device for interconnection of programmable logic device
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8467239B2 (en) 2010-12-02 2013-06-18 Intel Corporation Reversible low-energy data storage in phase change memory
US8971089B2 (en) 2012-06-27 2015-03-03 Intel Corporation Low power phase change memory cell
US9559113B2 (en) 2014-05-01 2017-01-31 Macronix International Co., Ltd. SSL/GSL gate oxide in 3D vertical channel NAND
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
CN112635664B (zh) * 2020-11-26 2023-08-25 宁波大学 一种In2S3掺杂Sb相变薄膜材料及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287515A (ja) * 1995-02-13 1996-11-01 Matsushita Electric Ind Co Ltd 光学的情報記録媒体
KR20020059162A (ko) * 2001-01-03 2002-07-12 리우 챠오 시우안 재기록가능한 상변화형 광기록 조성물 및 재기록가능한상변화형 광디스크
KR20050111469A (ko) * 2004-05-22 2005-11-25 주식회사 하이닉스반도체 상변환기억 소자의 형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1008845B (zh) * 1984-12-05 1990-07-18 富士通株式会社 光学信息记录介质及信息的记录与擦抹的方法
US5254382A (en) * 1990-11-29 1993-10-19 Fuji Xerox Co., Ltd. Optical recording medium
JP3908900B2 (ja) * 2000-03-31 2007-04-25 ソニー株式会社 光学記録媒体
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
WO2004100266A1 (ja) * 2003-05-09 2004-11-18 Matsushita Electric Industrial Co., Ltd. 不揮発性メモリおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08287515A (ja) * 1995-02-13 1996-11-01 Matsushita Electric Ind Co Ltd 光学的情報記録媒体
KR20020059162A (ko) * 2001-01-03 2002-07-12 리우 챠오 시우안 재기록가능한 상변화형 광기록 조성물 및 재기록가능한상변화형 광디스크
KR20050111469A (ko) * 2004-05-22 2005-11-25 주식회사 하이닉스반도체 상변환기억 소자의 형성방법

Also Published As

Publication number Publication date
KR20070087869A (ko) 2007-08-29
US20070170881A1 (en) 2007-07-26
CN1996608A (zh) 2007-07-11
JP2007184551A (ja) 2007-07-19
US7573058B2 (en) 2009-08-11
CN1996608B (zh) 2010-08-25

Similar Documents

Publication Publication Date Title
KR100763908B1 (ko) 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
KR101370275B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR100682946B1 (ko) 상전이 램 및 그 동작 방법
US7956342B2 (en) Phase change material for use in a phase change random access memory, the phase change material having uniformly distributed insulating impurities
KR100652378B1 (ko) 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
KR100782482B1 (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
JP5073267B2 (ja) 相変化メモリ素子
JP4981302B2 (ja) 不揮発性メモリ素子、不揮発性メモリ素子アレイ、及び不揮発性メモリ素子アレイの動作方法
JP5420436B2 (ja) 不揮発性記憶装置およびその製造方法
KR20090009652A (ko) 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법
KR20080064605A (ko) 상변화 메모리 소자 및 그 제조 방법
KR101177284B1 (ko) 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
US8129746B2 (en) Phase change memory device and method of manufacturing the same
KR100738115B1 (ko) 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법
KR100603558B1 (ko) 칼코겐화물 클래딩을 사용한 단일 레벨 금속 메모리 셀
KR20130079773A (ko) 상변화 메모리 저항 소자 및 그 제조방법
KR20080040238A (ko) 셀레늄(Ｓｅ)이 도핑된 상변화 물질과 이를 포함하는상변화 메모리 소자
KR20060002133A (ko) 상변화 기억 소자의 제조방법
KR20090077523A (ko) 상변화 물질층 및 이를 포함하는 상변화 메모리 소자
KR100968448B1 (ko) 상변화 메모리 소자 및 그 제조 방법
JP2006303294A (ja) 相変化型不揮発性メモリ及びその製造方法
KR100997784B1 (ko) 상변화 기억 소자의 제조방법
KR20070069768A (ko) 상변환 기억 소자 및 그의 제조방법
US20090159868A1 (en) Phase change material layer and phase change memory device including the same
KR20060002129A (ko) 상변화 기억 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12