KR20090009652A - 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법 - Google Patents

탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법 Download PDF

Info

Publication number
KR20090009652A
KR20090009652A KR1020070073114A KR20070073114A KR20090009652A KR 20090009652 A KR20090009652 A KR 20090009652A KR 1020070073114 A KR1020070073114 A KR 1020070073114A KR 20070073114 A KR20070073114 A KR 20070073114A KR 20090009652 A KR20090009652 A KR 20090009652A
Authority
KR
South Korea
Prior art keywords
layer
phase change
memory device
substituted
group
Prior art date
Application number
KR1020070073114A
Other languages
English (en)
Inventor
강윤선
서동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070073114A priority Critical patent/KR20090009652A/ko
Priority to US12/073,400 priority patent/US7737527B2/en
Publication of KR20090009652A publication Critical patent/KR20090009652A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그 동작방법에 관해 개시되어있다. 개시된 본 발명은 주요 화합물과 첨가물을 포함하는 상변화 물질에 있어서, 상기 주요 화합물은 In-Sb-Te이고, 상기 첨가물은 상기 상변화 물질을 단상(single phase)으로 유지할 수 있을 정도로 첨가된 탄소인 것을 특징으로 하는 상변화 물질을 제공한다. 탄소의 함량(a)은 0.005≤a≤0.30 원자(atomic)%일 수 있다. 상기 첨가물은 질소, 산소, 보론 또는 전이금속을 더 포함할 수 있고, 상기 탄소대신 카바이드가 사용될 수 있다

Description

탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그 동작 방법{Phase change material containing carbon and memory device comprising the same and method of operating the memory device}
본 발명은 메모리 물질과 이를 포함하는 메모리 소자에 관한 것으로써, 보다 자세하게는 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그 동작방법에 관한 것이다.
상변화 메모리 소자(Phase change Random Access Memory)(이하, PRAM)는 대표적인 휘발성 메모리 소자인 DRAM의 이점과 불휘발 특성을 갖고 있는 메모리 소자들 중의 하나이다.
PRAM의 특징은 데이터가 기록되는 스토리지 노드(storage node)에 온도에 따라 물질의 상태가 비정질 또는 결정질이 되는 상변화층(phase change layer)이 포함되어 있다는 것이다.
PRAM의 상변화층으로는 현재 Ge2Sb2Te5층(이하, GST층)이 널리 알려져 있다. GST층은 결정화 온도(crystallization temperature)(Tc)가 160℃로 낮다. 따라서 세트 전류(Iset)가 작다.
메모리 소자의 집적도가 점점 높아지면서 PRAM의 단위 메모리 셀 간의 간격이 좁아지는 현실을 감안하면, 결정화 온도가 낮을 경우, 선택된 셀을 결정화시킬 때, 인접 셀도 영향을 받을 수 있다. 곧 셀 간섭(cell disturbance)이 일어날 수 있다. 이러한 셀 간섭은 선택되지 않은 셀에 기록된 데이터를 손상시킬 수 있는 바, 데이터의 신뢰성을 떨어뜨리는 한 요인이 될 수 있다. 또한, 상변화층의 결정화 온도가 낮을 경우, 리텐션 특성이나 아이·알 리플로우(IR reflow) 특성이 취약할 수 있다.
한편, GST층의 녹는점(melting temperature)(Tm), 곧 물질 상태가 결정에서 비정질로 변화되는 온도는 620℃로 높다. 그러므로 GST층을 상변화층으로 사용하는 PRAM의 경우, 상변화층을 결정 상태에서 비정질 상태로 바꾸기 위한 전류, 달리 표현하면, 데이터 기록을 위한 전류, 곧 리세트 전류(Ireset)가 클 수 있다.
GST층의 이러한 단점을 개선하기 위한 상변화층으로 In3Sb1Te2층이 소개되었다. In3Sb1Te2층은 GST층에 비해 다음과 같은 이점을 갖고 있다.
첫째, Tc가 265℃로 GST층에 비해 100℃ 이상 높기 때문에, GST층을 사용할 때보다 PRAM의 열적 안정성(thermal disturbance)과 리텐션 특성이 개선될 수 있다.
둘째, Tm이 560℃로 낮기 때문에, 리세트 전류를 낮출 수 있다.
셋째, 비정질 저항이 높고, 결정질 저항이 낮기 때문에, 센싱 마진(sensing margin)을 높일 수 있다.
넷째, 결정구조가 상변화 속도가 빠른 면심입방(FCC)구조이므로 PRAM 동작속 도를 높일 수 있다.
이러한 이점에도 불구하고, In3Sb1Te2층은 (InTe)2 + (InSb)1로 분해되는 페러텍틱 반응(peritectic reaction)이 용이하여 단상(single phase)을 형성하기 어렵고, 단상이 된 후에도 상분리가 쉽게 일어날 수 있다.
따라서 In3Sb1Te2층은 PRAM용 상변화층으로서 많은 이점을 갖고 있지만, 현 상태에서는 PRAM에 적용하기 어렵다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 열적 안정성을 확보하면서 리세트 전류를 낮출 수 있고, 단상을 유지할 수 있는 상변화 물질을 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 상변화 물질이 적용된 메모리 소자를 제공함에 있다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 이러한 상변화 메모리 소자의 동작 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 주요 화합물과 첨가물을 포함하는 상변화 물질에 있어서, 상기 주요 화합물은 In-Sb-Te이고, 상기 첨가물은 탄소인 것을 특징으로 하는 상변화 물질을 제공함에 있다.
이러한 상변화 물질에서 탄소의 함량(a)은 0.005≤a≤0.30 원자 %일 수 있 다.
상기 첨가물은 질소, 산소, 보론 또는 전이금속을 더 포함할 수 있다.
상기 첨가물은 상기 탄소 대신 카바이드(carbide)를 포함할 수 있다. 이때, 상기 카바이드는 실리콘 카바이드 또는 전이금속 카바이드일 수 있다.
상기 탄소는 상기 상변화 물질을 단상(single phase)으로 유지할 수 있을 정도로 첨가되어 있다.
상기 인듐(In)은 3족 원소로 치환될 수 있다. 그리고 상기 안티몬(Sb)은 5족 원소로 치환될 수 있다. 또한, 상기 텔루르(Te)는 6족 원소로 치환될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 메모리 소자에 있어서, 상기 스토리지 노드는 In-Sb-Te층에 상기 IST층을 단상으로 유지하는 첨가물이 첨가된 상변화층을 포함하는 것을 특징으로 하는 메모리 소자를 제공한다.
상기 첨가물은 탄소 및 카바이드 중 어느 하나일 수 있다. 이때, 상기 첨가물은 질소, 산소, 보론 또는 전이금속을 더 포함할 수 있다.
상기 스토리지 노드는 상기 스위칭 소자에 연결된 하부전극; 상기 하부전극 상에 형성된 하부전극 콘택층; 상기 하부전극 콘택층의 상부면을 덮는 상기 상변화층; 및 상기 상변화층 상에 형성된 상부전극을 포함할 수 있다.
상기 또 다른 기술적 과제를 달성하기 위하여, 본 발명은 스위칭 소자와 이에 연결된 스토리지 노드를 포함하고, 상기 스토리지 노드는 In-Sb-Te층에 상기 IST층을 단상으로 유지하는 첨가물이 첨가된 상변화층을 포함하는 메모리 소자의 동작 방법에 있어서, 상기 스위칭 소자를 온 시키는 단계 및 상기 스토리지 노드에 동작전압을 인가하는 단계를 포함하는 것을 특징으로 하는 메모리 소자의 동작방법을 제공함에 있다.
상기 동작전압은 데이터 쓰기전압, 데이터 읽기전압 및 데이터 소거전압 중 어느 하나일 수 있다.
본 발명에 의한 PRAM은 상변화층으로 단상으로 유지되는 탄소 함유 IST층이 사용된다. 그러므로 본 발명의 PRAM은 열적 안정성을 확보할 수 있는 바, 열에 의한 셀간 간섭을 방지할 수 있고, 리세트 전류를 낮출 수 있다.
본 발명의 실시예에 의한 탄소 함유 상변화 물질과 이 물질을 상변화층으로 포함하는 메모리 소자 및 그 동작 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다. 메모리 소자를 설명하는 과정에서 탄소 함유 상변화 물질을 설명한다.
먼저, 본 발명의 실시예에 의한 탄소 함유 상변화층을 포함하는 메모리 소자(이하, 본 발명의 메모리 소자)에 대해 설명한다.
도 1을 참조하면, 본 발명의 메모리 소자는 트랜지스터(T) 및 이에 연결된 스토리지 노드(8)를 포함한다. 트랜지스터(T)는 스위칭 소자의 한 종류이다. 따라서 트랜지스터(T)는 다른 스위칭 소자, 예를 들면 다이오드 등으로 대체될 수도 있 다. 스토리지 노드(8)는 데이터가 기록되는 부분으로 하부전극(10), 하부전극 콘택층(14), 상변화층(16) 및 상부전극(18)을 포함한다. 하부전극 콘택층(14)은 하부전극(10)보다 직경이 작고 하부전극(10)과 상변화층(16)을 연결한다. 하부전극(10)과 하부전극 콘택층(14)은 층간 절연층(12)으로 감싸여 있다. 상변화층(16)의 하부전극 콘택층(14)에 접촉된 부분(20)의 상태는 데이터 기록을 위해 상변화 메모리 소자에 인가되는 리세트 전류에 의해 결정에서 비정질로 변화되는 부분이다. 또한, 비정질이 된 상기 접촉된 부분(20)은 소거(erase)를 위해 인가되는 세트 전류에 의해 결정질이 된다. 세트 전류는 리세트 전류보다 작다. 상변화층(16)은 탄소를 함유하는 In-Sb-Te 화합물층(이하, C-IST층), 예를 들면 탄소 함유 In3Sb1Te2층일 수 있다. 상기 C-IST층의 탄소 함유량(a)은 0.005≤a≤0.30원자 퍼센트(at%)일 수 있다. 이때, 상기 C-IST층의 In 함량(b)은 0≤b≤0.60 at%, Sb의 함량(c)은 0≤c≤0.60 at%, Te의 함량(d)은 0≤d≤0.60 at%일 수 있다.
상기 C-IST층은 질소, 산소, 보론(boron) 또는 전이금속을 더 함유할 수 있다. 또한, 상기 C-IST층은 탄소 대신에 카바이드(carbide)를 함유할 수 있다. 상기 카바이드는 실리콘 카바이드 또는 전이 금속 카바이드일 수 있다. 상기 C-IST층이 탄소대신 상기한 카바이드를 함유하는 경우에도 질소, 산소, 보론 또는 전이금속을 더 포함할 수 있다.
한편, 상기 C-IST층에서 인듐(In)은 3족 원소, 예를 들면 알루미늄(Al), 갈륨(Ga) 등으로 치환될 수 있다. 그리고 상기 C-IST층에서 안티몬(Sb)은 5족 원소, 예를 들면 비소(As), 비스무트(Bi) 등으로 치환될 수 있다. 또한, 상기 C-IST층에 서 텔루르(Te)는 6족 원소, 예를 들면 황(S)이나 셀렌(Se) 등으로 치환될 수 있다.
상기 C-IST층은 코-스퍼터링(co-sputtering)법, 이온주입법, 증발(evaporation)법, 분자빔 에피텍시(Molecular Beam Epitaxy)법, 기상 증착(Chemicla Vapor Deposition)법, 원자층 증착(Atomic layer Deposition)법 등으로 형성할 수 있다.
다음, 본 발명자는 본 발명의 C-IST층의 우수성을 보이기 위해 상기 C-IST층과 GST층과 탄소를 함유하지 않는 IST층에 대해서 온도에 따른 물질 상태 변화를 측정하는 실험을 실시하였다.
본 실험을 위해 탄소 함량이 다른 제1 내지 제3 C-IST층과, GST층과, 탄소를 함유하지 않는 IST층, 곧 순수 IST층을 준비하였다. 이때, 각 상변화층이 형성되는 기판으로 SiO2/Si 기판을 사용하였다. 상기 제1 내지 제3 C-IST층의 탄소 함량은 제1 C-IST층에서 상기 제3 C-IST층으로 갈수록 증가한다. 상기 제3 C-IST층의 경우, 탄소 함량은 8.8 원자 퍼센트(at%)일 수 있다.
상기 제1 내지 제3 C-IST층은 탄소 스퍼터링 타겟과 In3Sb1Te2 스퍼터링 타겟이 구비된 RF 마그네트론 코-스퍼티링 장비를 이용하여 형성하였다. 상기 제1 내지 제3 C-IST층의 탄소 함량은 각 타겟에 가해지는 RF 파워를 조절하여 조절하였다. 그러므로 상기 RF 마그네트론 코-스퍼터링 장비에서 상기 탄소 스퍼터링 타겟에 RF 파워를 인가하지 않으면, 상기 순수 IST층이 형성될 수 있다.
도 2 내지 도 12는 상기 실험을 통해서 얻은 여러 결과들을 보여준다.
도 2 내지 도 6은 상기 제1 내지 제3 C-IST층 및 순수 IST층에 대한 회절 분 석 결과를 보여준다.
도 2 내지 도 6에서 "Pure IST"는 순수 IST층에 대한 결과를 나타내고, "C-IST#1", "C-IST#2" 및 "C-IST#3"은 각각 상기 제1 내지 제3 C-IST층에 대한 결과를 나타낸다.
도 2는 상온에서 형성된, 상기 제1 내지 제3 C-IST층 및 순수 IST층에 대한 회절 분석 결과를 보여준다.
도 2를 참조하면, 어느 그래프에서도 뚜렷한 피크를 발견할 수 있다. 이러한 결과는 순수 IST층과 제1 내지 제3 C-IST층은 모두 증착 직후에 비정질임을 의미한다.
도 3은 증착 후 질소 분위기에서 300℃로 2분 동안 어닐링한 제1 내지 제3 C-IST층 및 순수 IST층에 대한 회절 분석 결과를 보여준다.
도 3을 참조하면, 2θ가 25ㅀ정도인 위치에 제1 피크(P1)가 나타나고, 2θ가 41ㅀ정도인 위치에 제2 피크(P2)가 나타난다. 이러한 피크들은 순수 IST층과 제1 내지 제3 C-IST층 모두 결정질임을 나타낸다. 제1 피크(P1)는 면심입방구조를 갖는 IST층의(111)면을 나타내는 피크이다.
도 4는 증착 후, 질소 분위기에서 340℃로 2분 동안 어닐링한 제1 내지 제3 C-IST층 및 순수 IST층에 대한 회절 분석 결과를 보여준다.
도 4를 참조하면, 도 4에 도시한 결과는 도 3의 결과와 다르지 않음을 알 수 있다. 이러한 결과는 증착후, 300℃와 340℃에서 어닐된 제1 내지 제3 C-IST층과 순수 IST층은 모두 동일한 결정질임을 의미한다.
도 5는 증착 후, 질소 분위기에서 380℃로 2분 동안 급속 열 어닐(Rapid Thermal Anneal)방식으로 어닐한 제1 내지 제3 C-IST층 및 순수 IST층에 대한 회절 분석 결과를 보여준다. 도 6은 도 5와 동일하되, 온도를 420℃로 높인 것이다.
도 5 및 도 6을 참조하면, 순수 IST층과 제1 C-IST층의 경우, 2θ~27ㅀ, 33~34ㅀ, 40ㅀ, 46.5ㅀ에서 새로운 피크가 나타남을 알 수 있다. 도 6의 도트들은 상기 새로 나타난 피크들을 나타낸다.
상기 새로 나타난 피크들은 정방정계(tetragonal)인 InTe의 (211), (202), (310)면과 사방정계(Orthorhombic)인 InSb의 (101)면, 면심입방인 InSb의 (220), (311)면에 해당한다.
도 5 및 도 6의 결과는 상기 순수 IST층과 상기 제1 C-IST층이 380℃와 420℃에서 어닐되는 경우, 상기 두 IST층은 단상이 아닌 여러 상이 혼재하는 혼합 다중 상(mixed multi-phase)이 됨을 의미한다. 이러한 혼합 다중 상은 페러텍틱 반응에 의해 IST층이 InTe와 InSb가 분리됨에 기인한다.
한편, 도 5 및 도 6에서 상기 순수 IST층과 상기 제1 C-IST층에 나타나는 상기 새로운 피크들은 상기 제2 및 제3 C-IST층의 경우에는 발견되지 않는다.
상기 제1 C-IST층과 상기 제2 및 제3 C-IST층 사이의 차이점은 바로 탄소의 함량인 것을 감안하면, 탄소가 일정량 이상 함유된 IST층의 경우, 페르텍틱 반응이 억제되어 결정구조가 안정되는 바, IST층은 단상으로 유지될 수 있음을 알 수 있다.
도 7 내지 도 9는 각각 도 5의 결과를 얻는데 사용한 제1 내지 제3 C-IST층 의 표면에 대한 광학현미경(Optical microscope) 사진을 보여준다.
도 7 및 도 8에서 볼 수 있듯이, 상기 제1 C-IST층과 상기 제2 C-IST층의 경우, 표면에 물집 모양의 형상이 존재하는 것을 알 수 있다.
특히, 상기 제1 C-IST층의 경우, 도 7에서 볼 수 있듯이 물집(7a)이 클 뿐만 아니라 박리현상이 나타남을 알 수 있다. 상기 제2 C-IST층의 경우도 도 8에서 볼 수 있듯이 상기 제1 C-IST층에 비해 물집의 크기가 줄고, 박리현상이 관찰되지 않으나, 여전히 다수의 물집(8a)이 관찰되며, 많은 수가 휘발된 것을 알 수 있다.
이에 반해 상기 제3 C-IST층의 경우, 도 9에서 볼 수 있듯이, 물집도 박리현상도 관찰되지 않는다.
도 10 및 도 11은 각각 질소분위기에서 380℃로 2분 동안 RTA방식으로 어닐된 순수 IST층(L1) 및 제3 C-IST층(L2)의 단면을 보여주는 주사 전자현미경 사진들이다.
도 10에서 순수 IST층(L1)의 두께는 1200Å정도이고, 도 10에서 제3 C-IST층(L2)의 두께는 900Å 정도이다.
도 10을 참조하면, 순수 IST층(L1)의 단면은 매우 성긴(porous) 것으로 관찰되는데, 이는 상기한 상분리, 물집모양으로의 응집, 박리 및 휘발현상 등의 결과로 보인다.
반면, 도 11을 참조하면, 제3 C-IST층(L2)은 균일한 두께를 가지며 치밀한 것을 볼 수 있다. 따라서 제3 C-IST층(L2)의 결정구조는 안정된 것으로 볼 수 있는데, 이러한 결과는 상술한 회절 분석 결과나 광학 현미경 분석을 통해서 예측된 결 과와 일치한다.
도 11에서 제3 C-IST층(L2) 상에 분포된 불순물들(10p)은 제3 C-IST층(L2)을 형성할 때 발생된 것이 아니라 제3 C-IST층(L2)을 형성한 후, 주사 전자 현미경 사진을 촬영하기 위한 샘플을 만드는 과정에서 제3 C-IST층(L2) 표면에 떨어진 것들이다.
도 12와 도 13은 순수 IST층과 제3 C-IST층과 GST층의 상변화 특성을 관찰한 결과를 보여준다.
도 12 및 도 13의 결과는 온도 의존 엘립소미터리(Temperature dependent Ellipsometry)를 이용한 분석 결과이다. 이러한 분석을 위해 순수 IST층 샘플과 제3 C-IST층 샘플과 GST층 샘플을 홀더에 장착한 후, 각 홀더(holder)를 상온에서 700℃까지 분당 10℃씩 온도를 높이면서 각 샘플의 유전상수 변화를 관찰하였다. 상기 분석을 위해 620nm 파장의 헬륨-네온(He-Ne) 레이저를 이용하였다.
도 12에서 흡수 계수(absorption coefficient)가 심하게 변하는 온도(화살표로 표시)는 각 샘플의 물질 상태가 비정질에서 결정질로 상변화되는 온도, 곧 Tc에 해당된다.
도 12를 참조하면, 기준층으로 사용된 GST층의 경우(G1), Tc는 알려진 바와 같이 160℃임을 알 수 있다. 그리고 순수 IST층의 경우(G2), Tc는 218℃인 것을 알 수 있다. 그런데 제3 C-IST층의 경우(G3), Tc는 순수 IST층보다 훨씬 높은 255℃인 것을 알 수 있다.
도 12의 결과로부터 본 발명의 PRAM의 열적 안정성은 종래의 PRAM보다 높다 는 것을 알 수 있다. 그러므로 본 발명의 PRAM의 경우, 열에 의한 셀간 간섭으로부터 자유로울 수 있다.
도 13은 각 샘플의 녹는점, 곧 Tm을 관찰한 것을 보여준다. 도 13에서 흡수계수가 급격히 증가하기 시작하는 위치의 온도가 Tm이다. 도 13에서 화살표는 흡수계수가 급격히 증가하기 시작하는 위치를 나타낸다.
도 13을 참조하면, GST층의 경우(G1), Tm은 600℃부근이고, 순수 IST층의 경우(G2), Tm은 550℃ 정도이다. 그런데 제3 C-IST층의 경우(G3)는 Tm이 450℃로서 GST층은 물론이고 순수 IST층보다도 훨씬 낮다.
도 13의 결과는 제3 C-IST층을 상변화층(16)으로 사용하는 본 발명의 PRAM은 구조적 및 열적으로 안정성을 확보할 수 있을 뿐만 아니라 리세트 전류도 감소시킬 수 있음을 시사한다.
도 14는 온도 의존 4-포인트 프로브(Temperature dependent 4-point probe)를 이용하여 온도에 따른 GST층, 순수 IST층 및 제3 C-IST층의 저항변화를 분석 결과를 보여준다.
도 14를 참조하면, 각 층의 물질상태가 비정질에서 결정질로 바뀌는 온도, 곧 Tc에서 각 층의 전기적 저항은 감소한다. 화살표는 Tc를 나타낸다. 각 층의 Tc는 도 11의 광학적 분석결과와 일치하는 것을 알 수 있다. 결정질 상태에서 제3 C-IST층의 저항이 GST층보다 2 제곱(order) 정도 높은 것을 알 수 있다. Tc 부근에서 관찰되는 전기적 저항의 급격한 변화를 볼 때, 제3 C-IST층은 고속 동작이 요구되는 PRAM용 상변화층으로 적합한 것임을 알 수 있다.
다음에는 상술한 본 발명의 메모리 소자의 제조 방법을 설명한다.
도 15를 참조하면, 기판(38) 상에 게이트(40)와 제1 및 제2 불순물 영역(42, 44)을 형성하여 트랜지스터(T)를 형성한다. 제1 및 제2 불순물 영역(42, 44) 중 어느 하나는 소오스 영역이고 나머지는 드레인 영역일 수 있다. 기판(38) 상에 트랜지스터(T)를 덮는 제1 층간 절연층(50)을 형성한다. 제1 층간 절연층(50)은 통상의 절연층일 수 있다. 제1 층간 절연층(50)에 제2 불순물 영역(44)이 노출되는 콘택홀(52)을 형성한다. 이후, 콘택홀(52)은 도전성 플러그(54)로 채운다.
다음, 도 16에 도시한 바와 같이, 제1 층간 절연층(50) 상에 도전성 플러그(54)를 덮는 하부전극(56)을 형성한다. 하부전극(56)은 도전성 플러그(54)와 동일한 물질일 수 있다. 또한, 하부전극(56)을 형성하면서 도전성 플러그(54)를 함께 형성할 수 있다. 곧, 하부전극(56)은 콘택홀(52)을 채우도록 형성할 수도 있다. 제1 층간 절연층(50) 상에 하부전극(56)을 덮는 제2 층간 절연층(60)을 형성한다. 제2 층간 절연층(60)은 실리콘 산화물층이나 실리콘 질화물층일 수 있다. 제2 층간 절연층(60)은 제1 층간 절연층(50)과 동일할 수 있다. 제2 층간 절연층(60)에 하부전극(56)의 상부면이 노출되는 비어홀(62)을 형성한다. 비어홀(62)은 도전성 플러그(64)로 채운다. 도전성 플러그(64)는 하부전극(56)과 후속으로 형성될 상변화층을 연결하기 위한 것으로 하부전극 콘택층이다. 도전성 플러그(64)는 켈코게나이드층, 전기 전도성을 지닌 전이 금속층, 전이 금속 질화물층, 실리사이드층, 삼원계 질화물층 및 전이 금속 산화물층 중 어느 하나로 형성할 수 있다. 상기 켈코게나이드층은 Ge-Sb-Te-N층, As-Sb-Te-N층, As-Ge-Sb-Te-N층, Sn-Sb-Te-N층, (5A족 원 소)-Sb-Te-N층, (6A족 원소)-Sb-Te-N층, (5A족 원소)-Sb-Se-N층 및 (6A족 원소)-Sb-Se-N층 중 어느 하나일 수 있다.
다음, 도 17에 도시한 바와 같이 제2 층간 절연층(60) 상에 도전성 플러그(64)를 덮는 상변화층(66)을 형성한다. 제2 층간 절연층(60)이 실리콘 질화물층일 때, 제2 층간 절연층(60)과 상변화층(66) 사이에 양자의 양호한 부착을 위해 부착막을 더 형성할 수 있다. 상변화층(66)은 C-IST층으로 형성할 수 있다. 상기 C-IST층에 다른 원소들이 더 포함되는 경우와 탄소를 카바이드로 대체하는 경우, 형성법 등 상기 C-IST층과 관련된 기술적 사항들은 도 1에 도시한 메모리 소자의 설명으로 대체한다. 상변화층(66) 상에 상부전극(68)을 형성한다. 상부전극(68)과 상변화층(66) 사이에 확산 장벽층(미도시)을 더 형성할 수 있다. 상기 확산 장벽층은 상부전극(68)에서 상변화층(66)으로 불순물, 예를 들면 Ti가 확산되는 것을 방지한다. 상부전극(68)은, 예를 들면 TiN으로 형성할 수 있다. 이러한 상부전극(68) 상에 스토리지 노드를 한정하는 감광막 패턴(70)을 형성한다. 감광막 패턴(70)을 식각 마스크로 사용하여 상부전극(68)과 상변화층(66)을 순차적으로 식각하고, 감광막 패턴(70)을 제거한다. 이 결과, 도 18에 도시한 바와 같이 C-IST층을 상변화층으로 포함하는 본 발명의 PRAM이 형성된다.
다음에는 본 발명의 메모리 소자의 동작방법을 도 18을 참조하여 설명한다.
도 18을 참조하면, 트랜지스터(T)를 온(ON) 상태로 유지한다. 이 상태에서 상부전극(68)과 제1 불순물 영역(42) 사이에 동작전압을 인가한다. 상기 동작전압은 상변화층(66)에 데이터를 기록하기 위한 쓰기 전압일 수 있다.
상기 동작전압이 쓰기 전압일 때, 상기 동작전압으로 인해 상변화층(66)에 리세트 전류가 인가되고, 상변화층(66)에 비정질 영역이 형성된다. 이와 같이 상변화층(66)에 비정질 영역이 형성되었을 때, 데이터 "1"이 기록한 것으로 간주한다.
상기 동작전압은 상변화층(66)에 기록된 데이터를 읽기 위한 읽기 전압일 수 있다. 상기 동작전압이 읽기 전압일 때, 상변화층(66)의 저항을 측정한 후, 기준 저항과 비교하는 과정을 진행할 수 있다. 비교 결과, 측정된 저항이 상기 기준 저항보다 낮으면, 상변화층(66)은 결정상태이고, 상변화층(66)으로부터 데이터 "0"을 읽은 것으로 판단한다.
반대로, 상기 측정된 저항이 상기 기준 저항보다 높으면, 상변화층(66)은 비정질 상태이고, 상변화층(66)으로부터 데이터 "1"을 읽은 것으로 판단한다. 상기 측정된 저항과 기준 저항과의 비교 결과를 어떤 데이터로 판단할 것인지는 임의적일 수 있다.
상기 동작전압은 상변화층(66)에 기록된 데이터를 소거하기 위한 소거 전압일 수 있다. 상기 동작전압이 소거 전압일 때, 상기 동작전압에 의해 상변화층(66)에는 세트 전류가 인가된다. 이 결과, 상변화층(66)의 비정질 영역은 결정 영역으로 변화되는 바, 상변화층(66)의 전체 영역은 결정 상태로 된다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 핵심 사항인 상변화층에 대한 기술적 사상은 그대로 유지한 채로 PRAM의 다른 부분 을 구조적이나 물질적으로 변형할 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명의 메모리 소자의 스토리지 노드는 상변화층으로서 단상을 유지할 수 있고, Tc가 GST층보다 높으며, Tm이 GST층보다 낮은 C-IST층을 포함한다. 따라서 본 발명의 메모리 소자는 열적으로 안정할 수 있는 바, 열에 의한 셀간 간섭으로부터 자유로울 수 있다. 그리고 Tm이 낮은 바, 리세트 전류를 낮출 수 있다. 또한, C-IST층의 결정질 저항과 비정질 저항이 차이가 큰 바, 센싱 마진을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 의한 탄소함유 상변화층을 포함하는 메모리 소자의 구성을 개략적으로 나타낸 구성도이다.
도 2 내지 도 14는 본 발명의 실시예에 의한 메모리 소자에 적용된 탄소함유 상변화층의 특성을 살펴보기 위해 실시한 실험 결과를 나타낸 그래프들(도 2-도 6, 도 12-도 14)과 사진들(도 7-도 11)이다.
도 15 내지 도 18은 본 발명의 실시예에 의한 메모리 소자의 제조 방법을 단계별로 나타낸 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
8:스토리지 노드 10:하부전극
14:하부전극 콘택층 16:상변화층
18:상부전극 12:층간 절연층
20:접촉된 부분 38:기판
40:게이트 42, 44:제1 및 제2 불순물 영역
50, 60:제1 및 제2 층간 절연층 52:콘택홀
54:도전성 플러그 56:하부전극
60:제2 층간 절연층 62:비어홀
64:도전성 플러그 66:상변화층
68:상부전극 70:감광막 패턴
T:트랜지스터

Claims (36)

  1. 주요 화합물과 첨가물을 포함하는 상변화 물질에 있어서,
    상기 주요 화합물은 In-Sb-Te이고,
    상기 첨가물은 탄소인 것을 특징으로 하는 상변화 물질.
  2. 제 1 항에 있어서, 상기 탄소의 함량(a)은 0.005≤a≤0.30 at%인 것을 특징으로 하는 상변화 물질.
  3. 제 1 항에 있어서, 상기 첨가물은 질소, 산소, 보론 또는 전이금속을 더 포함하는 것을 상변화 물질.
  4. 제 1 항 또는 제 3 항에 있어서, 상기 첨가물은 상기 탄소 대신 카바이드(carbide)를 포함하는 것을 특징으로 하는 상변화 물질.
  5. 제 4 항에 있어서, 상기 카바이드는 실리콘 카바이드 또는 전이금속 카바이드인 것을 특징으로 하는 상변화 물질.
  6. 제 1 항 또는 제 3 항에 있어서, 상기 인듐(In)은 3족 원소로 치환된 것을 특징으로 하는 상변화 물질.
  7. 제 1 항 또는 제 3 항에 있어서, 상기 안티몬(Sb)은 5족 원소로 치환된 것을 특징으로 하는 상변화 물질.
  8. 제 1 항 또는 제 3 항에 있어서, 상기 텔루르(Te)는 6족 원소로 치환된 것을 특징으로 하는 상변화 물질.
  9. 제 6 항에 있어서, 상기 안티몬(Sb)은 5족 원소로 치환된 것을 특징으로 하는 상변화 물질.
  10. 제 6 항에 있어서, 상기 텔루르(Te)는 6족 원소로 치환된 것을 특징으로 하는 상변화 물질.
  11. 제 8 항에 있어서, 상기 안티몬(Sb)은 5족 원소로 치환된 것을 특징으로 하는 상변화 물질.
  12. 제 1 항에 있어서, 상기 탄소는 상변화 물질을 단상(single phase)으로 유지할 수 있을 정도로 첨가된 것을 특징으로 하는 상변화 물질.
  13. 제 9 항에 있어서, 상기 텔루르(Te)는 6족 원소로 치환된 것을 특징으로 하 는 상변화 물질.
  14. 스위칭 소자와 이에 연결된 스토리지 노드를 포함하는 메모리 소자에 있어서,
    상기 스토리지 노드는,
    In-Sb-Te층(이하, IST층)에 상기 IST층을 단상(single phase)으로 유지하는 첨가물이 첨가된 상변화층을 포함하는 것을 특징으로 하는 메모리 소자.
  15. 제 14 항에 있어서, 상기 첨가물은 탄소 및 카바이드 중 어느 하나인 것을 특징으로 하는 메모리 소자.
  16. 제 15 항에 있어서, 상기 첨가물이 탄소일 때, 상기 탄소의 함량(a)은 0.005≤a≤0.30 at%인 것을 특징으로 하는 메모리 소자.
  17. 제 15 항에 있어서, 상기 첨가물은 질소, 산소, 보론 또는 전이금속을 더 포함하는 것을 메모리 소자.
  18. 제 15 항에 있어서, 상기 카바이드는 실리콘 카바이드 또는 전이금속 카바이드인 것을 특징으로 하는 메모리 소자.
  19. 제 14 항 또는 제 17 항에 있어서, 상기 인듐(In)은 3족 원소로 치환된 것을 특징으로 하는 메모리 소자.
  20. 제 14 항 또는 제 17 항에 있어서, 상기 안티몬(Sb)은 5족 원소로 치환된 것을 특징으로 하는 메모리 소자.
  21. 제 14 항 또는 제 17 항에 있어서, 상기 텔루르(Te)는 6족 원소로 치환된 것을 특징으로 하는 메모리 소자.
  22. 제 19 항에 있어서, 상기 안티몬(Sb)은 5족 원소로 치환된 것을 특징으로 하는 메모리 소자.
  23. 제 19 항에 있어서, 상기 텔루르(Te)는 6족 원소로 치환된 것을 특징으로 하는 메모리 소자.
  24. 제 21 항에 있어서, 상기 안티몬(Sb)은 5족 원소로 치환된 것을 특징으로 하는 메모리 소자.
  25. 제 22 항에 있어서, 상기 텔루르(Te)는 6족 원소로 치환된 것을 특징으로 하는 메모리 소자.
  26. 제 14 항에 있어서, 상기 스토리지 노드는,
    상기 스위칭 소자에 연결된 하부전극;
    상기 하부전극 상에 형성된 하부전극 콘택층;
    상기 하부전극 콘택층의 상부면을 덮는 상기 상변화층; 및
    상기 상변화층 상에 형성된 상부전극을 포함하는 것을 특징으로 하는 메모리 소자.
  27. 제 26 항에 있어서, 상기 상부전극과 상기 상변화층 사이에 확산 방지막이 더 구비된 것을 특징으로 하는 메모리 소자.
  28. 스위칭 소자와 이에 연결된 스토리지 노드를 포함하고, 상기 스토리지 노드는 In-Sb-Te층(이하, IST층)에 상기 IST층을 단상(single phase)으로 유지하는 첨가물이 첨가된 상변화층을 포함하는 메모리 소자의 동작 방법에 있어서,
    상기 스위칭 소자를 온 시키는 단계; 및
    상기 스토리지 노드에 동작전압을 인가하는 단계를 포함하는 것을 특징으로 하는 메모리 소자의 동작방법.
  29. 제 28 항에 있어서, 상기 동작전압은 데이터 쓰기전압, 데이터 읽기전압 및 데이터 소거전압 중 어느 하나인 것을 특징으로 하는 메모리 소자의 동작방법.
  30. 제 28 항에 있어서, 상기 첨가물은 탄소 및 카바이드 중 어느 하나인 것을 특징으로 하는 메모리 소자의 동작방법.
  31. 제 30 항에 있어서, 상기 첨가물이 탄소일 때, 상기 탄소의 함량(a)은 0.005≤a≤0.30 at%인 것을 특징으로 하는 메모리 소자의 동작방법.
  32. 제 30 항에 있어서, 상기 첨가물은 질소, 산소, 보론 또는 전이금속을 더 포함하는 것을 메모리 소자의 동작방법.
  33. 제 30 항에 있어서, 상기 카바이드는 실리콘 카바이드 또는 전이금속 카바이드인 것을 특징으로 하는 메모리 소자의 동작방법.
  34. 제 28 항에 있어서, 상기 인듐(In)은 3족 원소로 치환된 것을 특징으로 하는 메모리 소자의 동작방법.
  35. 제 28 항에 있어서, 상기 안티몬(Sb)은 5족 원소로 치환된 것을 특징으로 하는 메모리 소자의 동작방법.
  36. 제 28 항에 있어서, 상기 텔루르(Te)는 6족 원소로 치환된 것을 특징으로 하 는 메모리 소자의 동작방법.
KR1020070073114A 2007-07-20 2007-07-20 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법 KR20090009652A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070073114A KR20090009652A (ko) 2007-07-20 2007-07-20 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법
US12/073,400 US7737527B2 (en) 2007-07-20 2008-03-05 Phase change material containing carbon, memory device including the phase change material, and method of operating the memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073114A KR20090009652A (ko) 2007-07-20 2007-07-20 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법

Publications (1)

Publication Number Publication Date
KR20090009652A true KR20090009652A (ko) 2009-01-23

Family

ID=40264718

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070073114A KR20090009652A (ko) 2007-07-20 2007-07-20 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법

Country Status (2)

Country Link
US (1) US7737527B2 (ko)
KR (1) KR20090009652A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110024101A (ko) * 2009-09-01 2011-03-09 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
KR101502034B1 (ko) * 2009-02-27 2015-03-13 삼성전자주식회사 멀티 비트 상변화 메모리 소자
WO2018225993A1 (ko) * 2017-06-07 2018-12-13 한양대학교 산학협력단 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063394B2 (en) * 2008-10-08 2011-11-22 Qimonda Ag Integrated circuit
KR102453349B1 (ko) * 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US11183633B2 (en) * 2016-10-04 2021-11-23 Sony Semiconductor Solutions Corporation Switch device, storage apparatus, and memory system
JPWO2019167538A1 (ja) * 2018-03-02 2021-03-11 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
CN111948507A (zh) * 2020-07-08 2020-11-17 中国科学院上海微系统与信息技术研究所 一种不同写操作下相变存储芯片热稳定性预测方法
JP2022051104A (ja) * 2020-09-18 2022-03-31 キオクシア株式会社 スイッチング素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022580A (ja) * 2001-05-02 2003-01-24 Victor Co Of Japan Ltd 情報記録担体、情報記録担体の製造方法、情報記録担体再生装置及び情報記録担体記録装置
US7223450B2 (en) * 2001-05-21 2007-05-29 Merck Gmbh Chiral compounds
JP2004310803A (ja) * 2003-04-01 2004-11-04 Samsung Electronics Co Ltd 超解像近接場構造の記録媒体、その再生方法及び再生装置
KR100695162B1 (ko) * 2005-09-13 2007-03-14 삼성전자주식회사 상변화 메모리 및 그 동작 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101502034B1 (ko) * 2009-02-27 2015-03-13 삼성전자주식회사 멀티 비트 상변화 메모리 소자
KR20110024101A (ko) * 2009-09-01 2011-03-09 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 소자
WO2018225993A1 (ko) * 2017-06-07 2018-12-13 한양대학교 산학협력단 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
KR20180133771A (ko) * 2017-06-07 2018-12-17 한양대학교 산학협력단 역 상 변화 특성을 갖는 상 변화 메모리 소자 및 이를 이용하여 고집적 3차원 아키텍처를 갖는 상 변화 메모리
US11195996B2 (en) 2017-06-07 2021-12-07 Samsung Electronics Co., Ltd. Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same
US11812661B2 (en) 2017-06-07 2023-11-07 Samsung Electronics Co., Ltd. Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same

Also Published As

Publication number Publication date
US7737527B2 (en) 2010-06-15
US20090021977A1 (en) 2009-01-22

Similar Documents

Publication Publication Date Title
KR20090009652A (ko) 탄소함유 상변화 물질과 이를 포함하는 메모리 소자 및 그동작 방법
US7696503B2 (en) Multi-level memory cell having phase change element and asymmetrical thermal boundary
US9337421B2 (en) Multi-layered phase-change memory device
US7569844B2 (en) Memory cell sidewall contacting side electrode
US7718990B2 (en) Active material devices with containment layer
US8222071B2 (en) Method for making self aligning pillar memory cell device
US7682868B2 (en) Method for making a keyhole opening during the manufacture of a memory cell
US7932129B2 (en) Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7879692B2 (en) Programmable resistive memory cell with self-forming gap
US7879645B2 (en) Fill-in etching free pore device
US20060121391A1 (en) Phase change memory device having phase change material layer containing phase change nano particles and method of fabricating the same
KR100668334B1 (ko) 상전이 나노입자들을 포함하는 상전이 물질층을 구비하는상전이 메모리 소자 및 그 제조방법
US7884342B2 (en) Phase change memory bridge cell
US20080203375A1 (en) Memory Cell with Memory Element Contacting Ring-Shaped Upper End of Bottom Electrode
KR100919692B1 (ko) 상변화 메모리 셀 및 그의 제조 방법
KR101177284B1 (ko) 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
KR100857466B1 (ko) 안티몬-아연 합금을 이용한 상변화형 비휘발성 메모리 소자및 이의 제조방법
US20100015755A1 (en) Manufacturing method of semiconductor memory device
US8610098B2 (en) Phase change memory bridge cell with diode isolation device
CN102610745B (zh) 用于相变存储器的Si-Sb-Te基硫族化合物相变材料
Gyanathan et al. Phase-change random access memory with multilevel resistances implemented using a dual phase-change material stack
US20230085722A1 (en) Semiconductor storage device
KR100798696B1 (ko) 은이 포화된 Ｇｅ-Ｔｅ 박막으로 이루어진 고체 전해질을갖는 ＰＭＣＭ 소자 및 그의 제조 방법
US20090159868A1 (en) Phase change material layer and phase change memory device including the same
KR20090036006A (ko) 상변화 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application