KR20080064605A - 상변화 메모리 소자 및 그 제조 방법 - Google Patents
상변화 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20080064605A KR20080064605A KR1020070001696A KR20070001696A KR20080064605A KR 20080064605 A KR20080064605 A KR 20080064605A KR 1020070001696 A KR1020070001696 A KR 1020070001696A KR 20070001696 A KR20070001696 A KR 20070001696A KR 20080064605 A KR20080064605 A KR 20080064605A
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- layer
- bec
- lower electrode
- change layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000012782 phase change material Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 103
- 239000000463 material Substances 0.000 description 11
- 239000002243 precursor Substances 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000005234 chemical deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 101001095089 Homo sapiens PML-RARA-regulated adapter molecule 1 Proteins 0.000 description 1
- 102100037019 PML-RARA-regulated adapter molecule 1 Human genes 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변화 메모리 소자 및 그 제조 방법에 관한 것이다. 스토리지 노드에 상변화층을 포함하는 상변화 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 상변화 물질로 형성된 BEC; 상기 BEC 상에 형성된 것으로, 상기 BEC 보다 좁은 폭으로 형성된 제 1상변화층; 상기 제 1상변화층 상에 형성된 것으로 상기 제 1상변화층보다 넓은 폭으로 형성된 제 2상변화층; 및 상기 제 2상변화층 상에 형성된 상부 전극;을 포함하는 상변화 메모리 소자를 제공한다.
Description
도 1a 및 도 1b는 종래 기술에 의한 상변화 메모리 소자를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 의한 상변화 메모리 소자의 스토리지 노드 영역을 나타낸 단면도이다.
도 3은 본 발명의 본 실시예에 의한 상변화 메모리 소자가 트랜지스터와 연결된 구조를 나타낸 단면도이다.
도 4a 내지 도 4g는 본 발명의 실시예에 의한 상변화 메모리 소자의 제조 방법을 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 실시예에 의한 상변화 메모리 소자의 하부 전극 및 상부 전극을 통하여 전류를 인가한 경우, 각 영역에서의 온도를 측정한 결과를 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11a, 101a... 제 1절연층 11b, 101b... 제 2절연층
12, 102... 하부 전극 13, 103... BEC
14, 104... 상변화층 15, 105... 컨택층
16, 106... 상부 전극 17, 107... PV 영역
21a... 제 1절연층 21b... 제 2절연층
22... 하부 전극 23... BEC
24... 상변화층 25... 컨택층
26... 상부 전극 27... PV 영역
31... 기판 32a... 소스
32b... 드레인 33... 게이트 절연층
34... 게이트 전극층 35... 층간 절연막
36... 컨택 플러그
1. 발명의 분야
본 발명은 반도체 메모리 소자의 제조 방법에 관한 것으로써, 보다 상세하게는 소자의 열화 문제를 해결하기 위하여 하부 전극 컨택층(back electrode contact : 이하, BEC이라 함)을 상변화 물질로 형성하여 프로그래밍 영역(programing area)에서의 열화 및 열손실을 방지한 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.
2. 관련 기술의 설명
정보 산업이 발달함에 따라 대용량의 정보 처리가 요구되어 왔다. 따라서, 고용량의 정보를 저장할 수 있는 정보 저장 매체에 관한 수요는 지속적으로 증가되었다. 수요의 증가에 따라 정보 저장 속도가 빠르면서 소형의 정보 저장 매체에 관한 연구가 진행되고 있으며 결과적으로 다양한 종류의 정보 저장 장치가 개발되었다.
차세대 메모리 소자로 현재 연구가 진행중인 것으로 상변화 메모리 소자(phase-change memory device : PRAM)를 들 수 있다. 상변화 메모리 소자는 주로 캘코나이드(chalcogenide material) 계열 등의 상변화 물질로 형성된 상변화층을 포함한다. 상변화 물질은 결정 상태일 때와 비정질 상태일 때, 명확히 다른 저항을 갖는다. 즉, 상변화 물질은 저항값으로 명확히 구분되는 두가지 상태를 지니며, 두가지 상태는 온도에 따라 가역적으로 변화될 수 있다. 현재, 상변화 물질로 많은 물질이 알려져 있으나, 그 중에서 대표적이며 가장 많이 사용되고 있는 물질이 GST(Ge2Sb2Te5)이다.
도 1a 및 도 1b는 종래 기술에 의한 상변화 메모리 소자를 나타낸 단면도이다. 도 1a는 T자형 상변화 메모리 소자를 나타낸 것이며, 도 1b는 제한 구조형(confined structure) 상변화 메모리 소자를 나타낸 것이다.
도 1a를 참조하면, 하부 전극(12) 상에 BEC(13)가 형성되어 있다. 하부 전극(12) 및 BEC(13) 측면에는 제 1절연층(11a) 및 제 2절연층(11b)이 형성되어 있다. BEC(13) 및 제 2절연층(11b) 상에는 상변화층(14)이 형성되어 있으며, 상변화층(14) 상에는 컨택층(15) 및 상부 전극(16)이 순차적으로 형성되어 있다.
도 1b를 참조하면, 하부 전극(102) 상에 BEC(103)가 형성되어 있다. 하부 전극(102)에 비해 BEC(103)은 상대적으로 좁은 폭을 지니도록 형성되며, 하부 전극(102) 및 BEC(103) 측면에는 제 1절연층(101a) 및 제 2절연층(101b)이 형성되어 있다. BEC(103) 및 제 2절연층(101b) 상에는 상변화층(104)이 형성되어 있으며, 상변화층(104) 상에는 컨택층(105) 및 상부 전극(106)이 순차적으로 형성되어 있다. 도 1a와는 다르게 BEC(103)는 제 2절연층(101b)의 중간 영역까지만 형성되어 있으며, 상변화층(104)이 제 2절연층(101b) 내부 영역에도 형성된 것을 알 수 있다.
상변화 메모리 소자는 하부 전극 및 상부 전극을 통하여 전류를 인가함으로써 상변화층과 전극과의 접촉 영역에서의 주울 열(Joule heat)을 발생시켜 상변화층의 결정질 및 비정질의 가역적인 변화를 일으킴으로써 정보를 기록하게 된다. 특히 상변화가 집중적으로 발생하는 영역을 program volume(이하, PV영역)이라 하며, 도 1a의 17번 영역 및 도 1b의 107번 영역이다.
상변화 메모리 소자에 사용되는 상변화층 물질, 예를 들어 GST의 조성 등 물성의 유지는 상변화 메모리 소자의 신뢰성을 확보하는데 가장 중요한 문제가 된다. 현재 상변화 메모리 소자의 Endurance 불량을 발생시키는 원인으로 상변화 과정을 반복함에 따라, PV 영역과 BEC 사이의 계면의 adhesion 불량 현상이 발생하는 문제와 상변화 과정에서 상변화층과 BEC와의 계면에서 비저항의 증가 등에 의한 열손실 및 PV 영역이 변화하는 문제를 들 수 있다. 이러한 문제는 도 1a 및 도 1b에 나타낸 바와 같이 PV 영역이 상변화층과 BEC 계면에서 형성되기 때문에 근본적인 해결이 어렵다. 이러한 문제를 해결하기 위하여 여러 가지 시도가 진행되고 있지만 현 재까지 명확한 해결책이 제시되고 있지 않은 상태이다.
본 발명은 종래 기술의 문제점을 해결하기 위한 것으로, 상변화층 및 BEC 계면에서의 상변화의 반복에 따른 상변화 메모리 소자의 특성저하 및 열손실을 방지하여 인가 전류를 최소화할 수 있는 구조의 상변화 메모리 소자를 제공하는 것을 목적으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에서는
스토리지 노드에 상변화층을 포함하는 상변화 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 상변화 물질로 형성된 BEC;
상기 BEC 상에 형성된 것으로, 상기 BEC 보다 좁은 폭으로 형성된 제 1상변화층;
상기 제 1상변화층 상에 형성된 것으로 상기 제 1상변화층보다 넓은 폭으로 형성된 제 2상변화층; 및
상기 제 2상변화층 상에 형성된 상부 전극;을 포함하는 상변화 메모리 소자를 제공한다.
본 발명에 있어서, 상기 하부 전극 및 상기 BEC의 측면에 형성된 제 1절연층; 및 상기 제 1상변화층의 측면에 형성된 제 2절연층;을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 BEC, 상기 제 1상변화층 및 상기 제 2상변화층은 동종의 상변화 물질로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 BEC, 상기 제 1상변화층 및 상기 제 2상변화층은 GST(Ge2Sb2Te5) 상변화 물질로 형성된 것을 특징으로 한다.
본 발명에 있어서, 상기 BEC 및 상기 제 1상변화층의 계면 영역에서 PV 영역이 형성되는 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 전극 및 상기 BEC 사이에 Ti 또는 TiN으로 형성된 박막층을 더 포함하는 것을 특징으로 한다.
본 발명에 있어서, 소스 및 드레인 영역을 포함하는 반도체 기판; 상기 소스 및 상기 드레인과 접촉하며, 상기 반도체 기판 상에 형성된 게이트 절연층 및 게이트 전극층; 및 상기 드레인과 상기 하부 전극 사이에 형성된 컨택 플러그;를 더 포함하는 것을 특징으로 한다.
또한, 본 발명에서는, 스토리지 노드에 상변화층을 포함하는 상변화 메모리 소자의 제조 방법에 있어서,
(가) 제 1절연층을 개구한 뒤, 하부 전극 및 BEC를 형성하고 평탄화시키는 단계;
(나) 상기 제 1절연층 및 상기 하부 전극 상에 제 2절연층을 형성하고, 상기 하부 전극보다 좁은 폭을 지닌 홀을 형성하여 상기 하부 전극 표면을 노출시키는 단계;
(다) 상기 홀 내부 및 상기 제 2절연층 상에 상변화층을 형성하는 단계; 및
(라) 상기 상변화층 상에 상부 전극을 형성하는 단계;를 포함하는 상변화 메모리 소자의 제조 방법을 제공한다.
본 발명에 있어서, 상기 (가) 단계는,
제 1절연층을 형성하는 단계;
상기 제 1절연층을 개구하여 하부 전극을 형성하고, 하부 전극의 상부를 식각하는 단계;
상기 하부 전극 상에 상변화 물질을 도포하는 단계; 및
상기 상변화 물질의 표면을 평탄화하여 BEC를 형성하는 단계;를 포함하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 의한 상변화 메모리 소자에 대해 도면을 참조하여 상세히 설명하고자 한다. 이 과정에서 도면에 도시된 층이나 각 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것임을 명심하여야 한다.
도 2는 본 발명의 실시예에 의한 상변화 메모리 소자의 구조를 나타낸 도면이다.
도 2를 참조하면, 하부 전극(22) 상에 BEC(23)가 형성되어 있다. BEC(23)는 하부 전극(22)과 동일 또는 유사한 폭을 지니며 형성되어 있다. 하부 전극(22) 및 BEC(23) 측면에는 제 1절연층(21a)이 형성되어 있다. BEC(23) 상에는 제 1상변화층(24a) 및 제 2절연층(21b)이 형성되어 있다. 제 1상변화층(24a)은 BEC(23)에 비해 상대적으로 좁은 폭을 지니도록 형성되어 있다. 제 1상변화층(24a) 및 제 2절연 층(21b) 상에는 제 2상변화층(24b)이 형성되어 있으며, 제 2상변화층(24b) 상에는 컨택층(25) 및 상부 전극(26)이 순차적으로 형성되어 있다. 선택적으로 하부 전극(22) 및 BEC(23) 사이에 BM(barrier metal)으로 Ti/TiN 박막층이 더 포함될 수 있다.
본 발명의 실시예에 의한 상변화 소자는 BEC(23) 및 제 1상변화층(24a)을 동종 물질로 형성한 것을 특징으로 한다. 예를 들어 BEC(23), 제 1상변화층(24a) 및 제 2상변화층(24b)을 GST(Ge2Sb2Te5)로 형성할 수 있다. 하부 전극(22) 및 상부 전극(26)은 noble metal 등과 같은 통상적으로 반도체 메모리 소자에 사용되는 전도성 물질로 형성할 수 있다. 그리고, 콘택층(25)은 Ti 등의 물질로 형성할 수 있다. 소자 구동시 하부 전극(22) 및 상부 전극(26)을 통하여 전류를 인가하는 경우 상변화가 발생하는 PV 영역(27)이 BEC(23) 및 제 1상변화층(24a) 사이에서 형성된다.
PV 영역(27)이 동종의 상변화 물질의 계면에서 형성됨으로써 이종 물질의 계면에서의 계면 열화 문제 및 열손실 등을 방지할 수 있다. BEC(23), 제 1상변화층(24a) 및 제 2상변화층(24b)이 모두 동종의 상변화 물질로 형성됨으로써 본 발명의 실시예에 의한 상변화 메모리 소자는 I-형 구조의 상변화 메모리 소자라 할 수 있다.
도 3은 본 발명의 실시예에 의한 상변화 메모리 소자가 스위칭 소자인 트랜지스터 구조체와 전기적으로 연결된 구조를 나타낸 도면이다. 도 3을 참조하면, 소스(32a) 및 드레인(32b)을 포함하는 반도체 기판(31) 상에 소스(32a) 및 드레 인(32b)과 접촉하면서 게이트 절연층(33) 및 게이트 전극층(34)이 형성되어 있다. 기판(31) 및 게이트 전극층(34)(word line) 상에는 층간 절연막(35)이 형성되어 있으며, 층간 절연막(35)을 관통하여 드레인(32b)은 도 2에 개시한 본 발명의 실시예에 의한 상변화 메모리 소자의 하부 전극(22)과 전기적으로 연결되어 있다.
이하, 도 4a 내지 도 4g를 참조하여 본 발명의 실시예에 의한 상변화 메모리 소자의 제조 방법에 대해 상세히 설명하고자 한다. 일반적으로 다이오드 또는 트랜지스터 구조체의 경우 통상적인 반도체 소자 제조 공정에 따라 형성한다. 여기서는 트랜지스터 구조체의 컨택 플러그 상에 본 발명의 실시예에 의한 상변화 메모리 소자의 제조 공정에 대해 설명한다.
도 4a를 참조하면, 트랜지스터 구조체의 컨택 플러그(36) 상에 제 1절연층(21a)를 도포하고 하부 전극이 형성될 영역의 제 1절연층(21a)을 제거하여 컨택 플러그(36) 표면을 노출시킨다. 그리고, 컨택 플러그(36) 표면에 전도성 물질을 도포하여 하부 전극(22)을 형성시킨다. 선택적으로 접촉 저항 감소 등을 위하여 컨택 패드(201)로 TiN 박막층을 먼저 형성한 뒤, W 등의 물질로 하부 전극(22)을 형성할 수 있다. 그리고, CMP(chemical mechanical polishing : 화학 기계적 연마) 공정에 의해 평탄화 시킨다.
도 4b를 참조하면, 제 1절연층(21a) 내의 하부 전극(22)의 상부를 건식 식각 공정에 의해 식각한다. 예를 들어 W으로 하부 전극(22)을 형성한 뒤, 그 표면을 약 1.5KÅ 정도의 깊이로 식각한다.
도 4c를 참조하면, 하부 전극(22) 상에 상변화 물질(23a)을 도포한다. 상변 화 물질(23a)은 MOCVD(metal oxide chemical deposition) 공정 또는 ALD(atomic layer deposition) 공정에 의해 도포할 수 있다. 선택적으로 상변화 물질(23a)을 도포하기 전에 BM(barrier metal)으로 Ti/TiN 박막층(202)을 증착할 수 있다. 상변화 물질은 GST일 수 있으며, 소스 물질 가스는 Ge를 포함하는 2가의 전구체(이하, 제 1전구체), Sb를 포함하는 전구체(이하, 제 2전구체), Te를 포함하는 전구체(이하, 제 3전구체)일 수 있다. 제 1내지 제 3전구체는 유기 금속 화합물인데, 특히 상기 제1 전구체는 Ge를 포함하는 2가의 유기 금속 화합물일 수 있다. 제 1내지 제 3전구체는 동시에 공급할 수 있고(MOCVD방식), 또한 각 전구체를 한번씩 순차적으로 공급하거나 2개 전구체를 동시에 공급할 수도 있다(cyclic-CVD방식 또는 ALD방식).
도 4d를 참조하면, 상변화 물질(23a)을 도포한 후, CMP 공정에 의해 상변화 물질(23a)의 표면을 평탄화 하여 BEC(23)를 형성시킨다.
도 4e를 참조하면, SiO2, SiON, Si3N4와 같은 절연 물질을 증착하여 제 2절연층(21b)를 형성하고 식각 공정으로 홀을 형성하여 BEC(23) 표면을 노출시킨다.
도 4f를 참조하면, 제 2절연층(21b)의 홀 내부 및 제 2절연층(21b) 상부에 에 GST와 같은 상변화 물질을 충진 및 도포하여 상변화층(24)을 형성시킨다. 도 4e의 제 2절연층(21b)을 형성한 뒤, BEC(23) 표면을 노출시키기 위한 식각 공정에서 BEC(23)까지 식각될 수 있으나, 상변화층을 형성시키면서 BEC(23)을 상변화 물질로 충전시킬 수 있다. 상변화층(24)은 BEC(23)를 형성시키는 공정과 같이 MOCVD(metal oxide chemical deposition) 공정 또는 ALD(atomic layer deposition) 공정에 의해 형성시킬 수 있다.
다음으로 도 4g를 참조하면, 상변화층(24) 상부를 CMP 공정 등에 의해 평탄화시키고 전도성 물질을 도포하여 상부 전극(25)을 형성시킨다.
도 5a 및 도 5b는 본 발명의 실시예에 의한 상변화 메모리 소자의 하부 전극 및 상부 전극을 통하여 전류를 인가한 경우, 각 영역에서의 온도를 측정한 결과를 나타낸 그래프이다. 도 5a는 BEC(23) 영역, 제 2절연층(21b) 및 상변화층(24) 영역을 나타낸 것으로 도 2의 점선 영역을 나타낸 것이다. 도 5a와 같은 구조의 상변화 메모리 소자의 상하부 전극을 통하여 전류를 인가했을 때, 각 영역의 온도를 도 5b에 나타내었다.
도 5b를 참조하면, BEC(23) 및 GST로 형성한 상변화층(24)의 계면 영역에서의 온도가 가장 높은 것을 알 수 있다. 즉, BEC(23) 및 상변화층(24)의 계면 영역에서 PV 영역이 형성됨을 확인할 수 있다.
도 1a에 나타낸 바와 같은 종래 기술에 의한 T-형 구조의 상변화 메모리 소자의 경우, BEC(13)는 통상 TiN 또는 TiAlN으로 형성시킨다. 이와 같은 전극 물질은 열전도율이 높기 때문에 BEC(13) 하부 방향으로의 열손실이 발생하게 되므로 상변화 메모리 소자의 구동에 필요한 리셋 전류(reset current)가 높아지게게 된다. 그러나, 본 발명의 실시예에 의한 상변화 소자의 경우 BEC(23)가 상변화층(24)과 동종의 상변화 물질로 형성되므로 열전도율이 비교적 낮다. 따라서, 열손실이 상대적으로 작으며, 리셋 전류 값을 낮출 수 있다. 도 5a와 같은 구조에서 BEC를 TiN으 로 형성한 일반적인 T-형 상변화 메모리 소자의 경우 리셋 전류가 2.04mA인데 반하여 본 발명의 실시예에 의한 상변화 메모리 소자의 경우 리셋 전류가 1.03mA로 매우 감소된 것을 확인하였다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 의하면 다음과 같은 효과가 있다.
첫째, 상변화 메모리 소자의 BEC를 상변화층과 동종의 물질을 사용함으로써 BSC와 상변화층 사이의 계면에서의 열화 문제를 방지할 수 있다.
둘째, BEC를 상변화 물질로 형성함으로써 종래의 전극 물질을 사용하던 상변화 메모리 소자에 비해 열손실 문제를 방지할 수 있다. 따라서, 리셋 전류를 감소시킬 수 있다.
셋째, 특성 열화를 방지하면서, PV 영역의 안정적인 형성을 유도함으로써 상변화 메모리 소자의 신뢰성을 향상시킬 수 있다.
Claims (13)
- 스토리지 노드에 상변화층을 포함하는 상변화 메모리 소자에 있어서,하부 전극;상기 하부 전극 상에 상변화 물질로 형성된 BEC;상기 BEC 상에 형성된 것으로, 상기 BEC 보다 좁은 폭으로 형성된 제 1상변화층;상기 제 1상변화층 상에 형성된 것으로 상기 제 1상변화층보다 넓은 폭으로 형성된 제 2상변화층; 및상기 제 2상변화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 상변화 메모리 소자.
- 제 1 항에 있어서,상기 하부 전극 및 상기 BEC의 측면에 형성된 제 1절연층; 및상기 제 1상변화층의 측면에 형성된 제 2절연층;을 포함하는 것을 특징으로 하는 상변화 메모리 소자.
- 제 1 항 또는 제 2항 중 어느 한 항에 있어서,상기 BEC, 상기 제 1상변화층 및 상기 제 2상변화층은 동종의 상변화 물질로 형성된 것을 특징으로 하는 상변화 메모리 소자.
- 제 1 항 또는 제 2항 중 어느 한 항에 있어서,상기 BEC, 상기 제 1상변화층 및 상기 제 2상변화층은 GST(Ge2Sb2Te5) 상변화 물질로 형성된 것을 특징으로 하는 상변화 메모리 소자.
- 제 1 항 또는 제 2항 중 어느 한 항에 있어서,상기 BEC 및 상기 제 1상변화층의 계면 영역에서 PV 영역이 형성되는 것을 특징으로 하는 상변화 메모리 소자.
- 제 1 항 또는 제 2항 중 어느 한 항에 있어서,상기 하부 전극 및 상기 BEC 사이에 Ti 또는 TiN으로 형성된 박막층을 더 포함하는 것을 특징으로 하는 상변화 메모리 소자.
- 제 1 항 또는 제 2항 중 어느 한 항에 있어서,소스 및 드레인 영역을 포함하는 반도체 기판;상기 소스 및 상기 드레인과 접촉하며, 상기 반도체 기판 상에 형성된 게이트 절연층 및 게이트 전극층; 및상기 드레인과 상기 하부 전극 사이에 형성된 컨택 플러그;를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자.
- 스토리지 노드에 상변화층을 포함하는 상변화 메모리 소자의 제조 방법에 있어서,(가) 제 1절연층을 개구한 뒤, 하부 전극 및 BEC를 형성하고 평탄화시키는 단계;(나) 상기 제 1절연층 및 상기 하부 전극 상에 제 2절연층을 형성하고, 상기 하부 전극보다 좁은 폭을 지닌 홀을 형성하여 상기 하부 전극 표면을 노출시키는 단계;(다) 상기 홀 내부 및 상기 제 2절연층 상에 상변화층을 형성하는 단계; 및(라) 상기 상변화층 상에 상부 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
- 제 8 항에 있어서, 상기 (가) 단계는,제 1절연층을 형성하는 단계;상기 제 1절연층을 개구하여 하부 전극을 형성하고, 하부 전극의 상부를 식각하는 단계;상기 하부 전극 상에 상변화 물질을 도포하는 단계; 및상기 상변화 물질의 표면을 평탄화하여 BEC를 형성하는 단계;를 포함하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
- 제 9항에 있어서,상기 하부 전극 상에 Ti 또는 TiN 박막층을 형성시킨 뒤, 상변화 물질을 도포하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
- 제 8항 내지 제 10항 중 어느 한 항에 있어서,상기 BEC, 상기 제 1상변화층 및 상기 제 2상변화층은 동종의 상변화 물질로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
- 제 8항 내지 제 10항 중 어느 한 항에 있어서,상기 BEC, 상기 제 1상변화층 및 상기 제 2상변화층은 GST(Ge2Sb2Te5) 상변화 물질로 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
- 제 8항 내지 제 10항 중 어느 한 항에 있어서,상기 상변화층은 MOCVD 또는 ALD 공정에 의해 형성하는 것을 특징으로 하는 상변화 메모리 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070001696A KR20080064605A (ko) | 2007-01-05 | 2007-01-05 | 상변화 메모리 소자 및 그 제조 방법 |
| JP2007328888A JP2008172221A (ja) | 2007-01-05 | 2007-12-20 | 相変化メモリ素子及びその製造方法 |
| US12/007,014 US20080173860A1 (en) | 2007-01-05 | 2008-01-04 | Phase change memory device and method of fabricating the same |
| CNA2008100095063A CN101252169A (zh) | 2007-01-05 | 2008-01-04 | 相变存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070001696A KR20080064605A (ko) | 2007-01-05 | 2007-01-05 | 상변화 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080064605A true KR20080064605A (ko) | 2008-07-09 |
Family
ID=39640349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070001696A KR20080064605A (ko) | 2007-01-05 | 2007-01-05 | 상변화 메모리 소자 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20080173860A1 (ko) |
| JP (1) | JP2008172221A (ko) |
| KR (1) | KR20080064605A (ko) |
| CN (1) | CN101252169A (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101510776B1 (ko) * | 2009-01-05 | 2015-04-10 | 삼성전자주식회사 | 반도체 상변화 메모리 소자 |
| KR20110015934A (ko) * | 2009-08-10 | 2011-02-17 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 이의 프로그램 방법 |
| US8524599B2 (en) * | 2011-03-17 | 2013-09-03 | Micron Technology, Inc. | Methods of forming at least one conductive element and methods of forming a semiconductor structure |
| KR101521321B1 (ko) * | 2011-08-30 | 2015-05-19 | 한양대학교 산학협력단 | 상변화를 이용한 선택소자를 가지는 상변화 메모리 및 이의 제조방법 |
| KR20130043471A (ko) * | 2011-10-20 | 2013-04-30 | 에스케이하이닉스 주식회사 | 멀티 레벨 셀을 구비한 상변화 메모리 장치 및 그 제조방법 |
| CN105098071B (zh) * | 2015-07-08 | 2018-01-05 | 江苏时代全芯存储科技有限公司 | 制造相变化记忆体的方法 |
| CN106997924B (zh) * | 2016-01-22 | 2019-11-26 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其制造方法和电子设备 |
| US9537093B1 (en) * | 2016-02-16 | 2017-01-03 | Macronix International Co., Ltd. | Memory structure |
| WO2022241637A1 (zh) * | 2021-05-18 | 2022-11-24 | 华为技术有限公司 | 相变存储器及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
-
2007
- 2007-01-05 KR KR1020070001696A patent/KR20080064605A/ko not_active Application Discontinuation
- 2007-12-20 JP JP2007328888A patent/JP2008172221A/ja active Pending
-
2008
- 2008-01-04 CN CNA2008100095063A patent/CN101252169A/zh active Pending
- 2008-01-04 US US12/007,014 patent/US20080173860A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN101252169A (zh) | 2008-08-27 |
| JP2008172221A (ja) | 2008-07-24 |
| US20080173860A1 (en) | 2008-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10424619B2 (en) | Variable resistance memory devices and methods of manufacturing the same | |
| KR20080064605A (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| US7220983B2 (en) | Self-aligned small contact phase-change memory method and device | |
| KR100682948B1 (ko) | 상전이 메모리 소자 및 그 제조방법 | |
| KR101370275B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR20180022097A (ko) | 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법 | |
| CN110858623B (zh) | 可变电阻存储器件及其制造方法 | |
| US10056431B2 (en) | Variable resistance memory device | |
| US20200066985A1 (en) | Variable resistance memory device and method of fabricating the same | |
| KR100967675B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US20130099188A1 (en) | Phase-change memory device having multi-level cell and a method of manufacturing the same | |
| CN111009607B (zh) | 可变电阻存储器件 | |
| KR20200024589A (ko) | 가변 저항 메모리 소자 | |
| KR20130087196A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| KR100980295B1 (ko) | 상변환 기억 소자의 제조방법 | |
| TW202139495A (zh) | 三維半導體記憶體元件 | |
| KR100738115B1 (ko) | 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법 | |
| KR100701157B1 (ko) | 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법 | |
| KR102617145B1 (ko) | 가변 저항 메모리 장치 | |
| KR20210069164A (ko) | 가변 저항 메모리 소자 및 이의 제조 방법 | |
| KR20100097298A (ko) | 상변화 메모리 소자의 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100526672B1 (ko) | 전기적 상변화 메모리 소자 제조 방법 | |
| KR100968448B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| KR20200093743A (ko) | 정보 저장 패턴을 포함하는 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |