KR100738115B1 - 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법 - Google Patents

도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법 Download PDF

Info

Publication number
KR100738115B1
KR100738115B1 KR1020060062409A KR20060062409A KR100738115B1 KR 100738115 B1 KR100738115 B1 KR 100738115B1 KR 1020060062409 A KR1020060062409 A KR 1020060062409A KR 20060062409 A KR20060062409 A KR 20060062409A KR 100738115 B1 KR100738115 B1 KR 100738115B1
Authority
KR
South Korea
Prior art keywords
phase change
change layer
layer
memory device
indium
Prior art date
Application number
KR1020060062409A
Other languages
English (en)
Inventor
노진서
김기준
강윤호
신웅철
서동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060062409A priority Critical patent/KR100738115B1/ko
Priority to CNA2007101081129A priority patent/CN101101919A/zh
Priority to JP2007176477A priority patent/JP2008016850A/ja
Priority to US11/822,319 priority patent/US20080023686A1/en
Application granted granted Critical
Publication of KR100738115B1 publication Critical patent/KR100738115B1/ko
Priority to US12/458,700 priority patent/US20090279352A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그 동작방법에 관해 개시되어 있다. 여기서 본 발명은 상변화층을 포함하는 스토리지 노드와 스위칭 소자를 구비하는 상변화 메모리 소자에 있어서, 상기 상변화층은 인듐(In)을 포함하되, 인듐 함량(a1)이 5%<a1<15%인 것을 특징으로 하는 상변화 메모리 소자 및 그 동작 방법을 제공한다. 상기 상변화층은 상기 인듐을 포함하는 GST층일 수 있다.

Description

도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그 동작방법{PRAM comprising doped phase change layer and method of operating the same}
도 1은 본 발명의 실시예에 의한 도핑된 상변화층을 구비하는 상변화 메모리 소자의 단면도이다.
도 2는 본 발명의 실시예에 의한 상변화 메모리 소자에 사용된 상변화층과 종래의 상변화 메모리 소자에 사용된 GST층의 굴절률-온도특성을 나타낸 그래프이다.
도 3은 본 발명의 실시예에 의한 상변화 메모리 소자의 상변화층에 대한 저항-전류 특성을 나타낸 그래프이다.
*도면의 주요부분에 대한 부호의 설명*
40:기판 42:게이트 절연막
44:게이트 전극 46, 62:제1 및 제2 층간 절연층
50:도전성 플러그 60:하부전극
64:하부전극콘택층 66:도핑된 상변화층
68:상부전극 h1:콘택홀
h2:비어홀 S1:제1 불순물 도핑영역(소오스 영역)
D1:제2 불순물 도핑 영역(드레인 영역)
1. 발명의 분야
본 발명은 메모리 소자에 관한 것으로써, 보다 자세하게는 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그 동작 방법에 관한 것이다.
2. 관련기술의 설명
상변화 메모리 소자(PRAM)는 플래시 메모리, 강유전체 램(FeRAM) 및 자기 램(MRAM) 등과 같은 불휘발성 메모리 소자의 하나이다. PRAM과 다른 불휘발성 메모리 소자의 구조적 차이점은 스토리지 노드에 있다.
PRAM의 스토리지 노드는 상변화층을 포함한다. 상변화층의 상(phase)은 주어진 온도에서 결정 상태에서 비정질 상태로 변화하고, 상기 주어진 온도보다 낮은 온도에서 비정질 상태에서 결정 상태로 변화한다.
상변화층이 비정일 상태일 때, 상기 상변화층의 저항을 제1 저항이라 하고, 상기 상변화층이 결정 상태일 때, 상기 상변화층의 저항을 제2 저항이라 하면, 상기 제1 저항은 상기 제2 저항보다 크다.
PRAM은 이와 같이 상변화층의 저항이 상변화층의 상태에 따라 변화하는 성질을 이용하여 데이트를 기록하고 읽는다.
PRAM의 상변화층으로 Ge2Sb2Te5층(GST층)이 널리 사용되고 있다. PRAM의 상변화층으로 사용될 수 있는 이상적인 물질은 녹는점이 낮고, 저항이 높으며, 열전 도도가 낮은 물질이다.
그러나 현재 상변화층으로 널리 사용되고 있는 GST층은 녹는점이 600℃보다 높고, 저항은 낮은 편이다. 따라서 GST층을 상변화층으로 사용하는 PRAM의 경우, 상변화층의 일부를 비정질 상태로 변화시키기 위해 큰 리세트 전류를 인가하는 것이 불가피하다.
PRAM의 리세트 전류는 PRAM에 구비된 트랜지스터가 수용할 수 있는 전류보다 작아야 하기 때문에, 리세트 전류를 줄이지 않고서 트랜지스터의 사이즈를 줄이기 어렵다. 결국, 리세트 전류를 줄이지 않고 PRAM의 집적도를 높이기 어렵다.
본 발명이 이루고자하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 리세트 전류는 줄이면서 녹는점은 낮추고 저항은 높일 수 있는, 도핑된 상변화층을 구비하는 상변화 메모리 소자를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 이러한 상변화 메모리 소자의 동작 방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 상변화층을 포함하는 스토리지 노드와 스위칭 소자를 구비하는 상변화 메모리 소자에 있어서, 상기 상변화층은 인듐(In)을 포함하되, 인듐 함량(a1)이 5%<a1<15%인 것을 특징으로 하는 상변화 메모리 소자를 제공한다.
본 발명의 실시예에 의하면, 상기 상변화층은 상기 인듐을 포함하는 GST층일 수 있다. 이때, 상기 상변화층의 Ge 함량(X)은 10%<X<25%이고, Sb함량(Y)은 15%<Y<30%이며, Te 함량(Z)은 40%<Z<70%일 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 상변화층을 포함하는 스토리지 노드와 스위칭 소자를 구비하고, 상기 상변화층은 인듐(In)을 포함하되, 인듐 함량(a1)이 5%<a1<15%인 상변화 메모리 소자의 동작 방법에 있어서, 상기 상변화층에 0보다 크고 1mA보다 적은 리세트 전류를 인가하여 데이터 쓰기를 수행하는 것을 특징으로 하는 상변화 메모리 소자의 동작방법을 제공한다.
이 동작 방법에서 상기 상변화층은 상기 인듐을 포함하는 GST층일 수 있다.
이러한 본 발명을 이용하면, 리세트 전류는 GST를 사용할 때보다 절반정도로 줄일 수 있고, 저항은 높일 수 있다.
이하, 본 발명의 실시예에 의한 도핑된 상변화층을 구비하는 상변화 메모리 소자(이하, 본 발명의 메모리 소자) 및 그 동작 방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1은 본 발명의 메모리 소자의 단면을 보여준다.
도 1을 참조하면, 기판(40)에 제1 및 제2 불순물 도핑 영역(S1, D1)이 주어진 간격으로 존재한다. 제1 및 제2 불순물 도핑 영역(S1, D1)은, 예를 들면 n형 불순물이 도핑된 영역이다. 기판(40)은 제1 및 제2 불순물 도핑 영역(S1, D1)에 도핑된 불순물과 반대되는 타입의 불순물이 주입된 기판으로써, 예를 들면 p형 실리콘 기판일 수 있다. 제1 및 제2 불순물 도핑 영역(S1, D1)은 다양한 형태를 가질 수 있다. 제1 및 제2 불순물 도핑 영역(S1, D1) 중 하나, 예를 들면 제1 불순물 도핑 영역(S1)은 소오스 영역이고, 나머지 영역은 드레인 영역이다. 제1 및 제2 불순물 도핑 영역(S1, D1)사이의 기판(40) 상에 게이트 절연막(42) 및 게이트 전극(44)이 순차적으로 적층되어 있다. 기판(40)과 제1 및 제2 불순물 도핑 영역(S1, D1)과 게이트 전극(44)은 전계 효과 트랜지스터(이하, 트랜지스터)를 구성한다.
계속해서, 상기 트랜지스터가 형성된 기판(40) 상에 상기 트랜지스터를 덮는 제1 층간 절연층(46)이 존재한다. 제1 층간 절연층(46)에 제1 불순물 도핑 영역(S1)이 노출되는 콘택홀(h1)이 형성되어 있다. 콘택홀(h1)은 제1 불순물 도핑 영역(S1) 대신, 제2 불순물 도핑 영역(D1)이 노출되는 위치에 형성될 수도 있다. 콘택홀(h1)은 도전성 플러그(50)로 채워져 있다. 제1 층간 절연층(46) 상에 도전성 플러그(50)의 노출된 상부면을 덮는 하부전극(60)이 존재한다. 하부 전극(60)은 패드 역할도 겸한다. 하부전극(60)은, 예를 들면 TiN 전극 혹은 TiAlN전극일 수 있는데, 이와 다른 물질로 된 전극일 수 있다. 제1 층간 절연층(46) 상에 하부전극(60)을 덮는 제2 층간 절연층(62)이 존재한다. 제2 층간 절연층(62)은 제1 층간 절연층(46)과 동일한 절연층일 수 있다. 제2 층간 절연층(62)에 하부전극(60)의 상부면이 노출되는 비어홀(h2)이 형성되어 있다. 비어홀(h2)은 하부전극 콘택층(64)으로 채워져 있다. 하부전극 콘택층(64)은 하부전극(60)과 동일한 물질일 수 있다. 제2 층간 절연층(62) 상에 하부전극 콘택층(64)의 노출된 상부면을 덮는 상변화층(66)이 존재하다. 상변화층(66)은 인듐(In)이 도핑된 혹은 첨가된 GST층일 수 있다. 상변화층(66)이 인듐이 도핑된 GST(In-doped GST)층일 때, 상변화층(66)에서 인듐의 함량(a1)은 적어도 5%보다 크고 15%보다 작은 것(5%<a1<15%)이 바람직하다. 이에 따라 상변화층(66)에서 Ge의 함량(X)은 10%<X<25%이 되고, Sb의 함량(Y)은 10%<Y<30%이 되며, Te의 함량(Z)은 40%<Z<70%가 된다. 이러한 상변화층(66) 상에 상부전극(68)이 존재한다.
본 발명은 이러한 상변화 메모리 소자의 상변화층(66)에 0보다 크고 1mA보다 적은 리세트 전류, 바람직하게는 0.6mA 정도의 리세트 전류를 인가하여 데이터쓰기 동작을 수행할 수 있다.
도 2는 이러한 상변화층(66)의 굴절률-온도 특성을 보여준다.
도 2에서 제1 그래프(G1)는 본 발명의 메모리 소자에 적용된 상변화층(66)에 대한 것이고, 제2 그래프(G2)는 종래의 상변화층, 곧 GST층에 대한 것이다.
제1 그래프(G1)를 참조하면, 제1 부분(P1)에서 굴절률이 갑자기 작아지고, 제2 부분(P2)에서는 계속 낮아지던 굴절률이 급격히 높아지는 것을 볼 수 있다. 제1 부분(P1)은 본 발명의 상변화층(66)의 비정질 영역이 결정질로 변화되면서 나타난다. 그리고 제2 부분(P2)은 상변화층(66)의 일부가 비정질로 변화되면서, 곧 상변화층(66)의 일부가 녹으면서 나타난다. 제1 부분(P1)은 190℃에서 나타나고, 제2 부분(P2)은 505℃에서 나타난다.
한편, 제2 그래프(G2)를 참조하면, 제3 부분(P3)에서 굴절률이 갑자기 작아지고, 제4 부분(P4)에서는 계속 작아지던 굴절률이 갑자기 커지는 것을 볼 수 있다. 제3 부분(P3)이 나타나는 원인은 제1 그래프(G1)의 제1 부분(P1)이 나타나는 원인과 같고, 제4 부분(P4)이 나타나는 원인은 제1 그래프(G1)의 제2 부분(P2)이 나타나는 원인과 같다.
제1 및 제2 그래프(G1, G2)를 비교하면, 제1 그래프(G1)의 제1 부분(P1)이 나타나는 온도(190℃)는 제2 그래프(G2)의 제3 부분(P3)이 나타나는 온도(Tc(GST):~160℃)보다 높은 것을 알 수 있다. 그리고 제1 그래프(G1)의 제2 부분(P2)이 나타나는 온도, 곧 본 발명의 상변화층(66)의 녹는점(505℃)은 제2 그래프(G2)의 제4 부분(P4)이 나타나는 온도(Tm(GST)>610℃)보다 낮은 것을 알 수 있다.
이와 같이, 본 발명의 메모리 소자의 상변화층(66)의 녹는점(505℃)은 종래의 GST층의 녹는점(>610℃)보다 훨씬 낮기 때문에, 본 발명의 메모리 소자의 리세트 전류가 종래의 메모리 소자보다 작음은 자명하다. 또한, 본 발명의 메모리 소자의 상변화층(66)의 결정화온도 (190℃)가 종래의 GST층의 결정화온도(~160℃)보다 높다는 사실로부터 본 발명의 메모리 소자의 리텐션(retention)특성 또한 좋아질 것으로 판단할 수 있다.
도 3은 이러한 결과를 뒷받침하는 것으로, 상변화층(66)의 인듐 함량이 10.4%, Ge의 함량이 17.3%, Sb의 함량이 20.1%, Te의 함량이 52.2%일 때, 상변화층(66)에 대한 저항-전류 특성을 보여준다.
도 3에서 A는 상변화층(66)이 세트 상태에 있을 때를 나타낸다. 그리고 B, C, D, E는 세트 상태에 있는 상변화층(66)에 전류가 인가되면서 상변화층(66)의 저항이 변화되는 과정을 보여준다.
도 3을 참조하면, 상변화층(66)의 상태가 C에서 D로 가면서 상변화층(66)의 저항이 크게 증가하는 것을 볼 수 있는데, 이것은 세트 상태에 있는 상변화층(66)이 리세트 상태로 변화되었음을 의미한다. 곧 세트 상태에 있던 상변화층(66)에 비정질 영역이 형성되었음을 의미한다.
상변화층(66)의 상태 D는 상변화층(66)에 인가되는 전류가 대략 0.6mA 정도가 될 때 나타난다. 상변화층(66)의 상태가 D로 되는 전류, 곧 리세트 전류는 엄밀히 말하면 0.6mA보다 작으나, 편의 상 0.6mA로 간주한다. 따라서 상변화층(66)의 리세트 전류 0.6mA는 상변화층으로 GST층을 이용하는 종래의 메모리 소자의 리세트 전류(1.2mA)의 절반 정도이다.
도 3에서 F는 상변화층(66)이 리세트 상태에 있을 때를 나타낸다. 리세트 전류 이상에서 전류를 단절하고 저항을 측정했을 때, 상변화층은 안정적으로 리세트 상태를 유지함을 보여준다. 리세트 상태 F에 있는 상변화층(66)에 전류를 인가하면 상변화층(66)의 저항은 리세트 전류보다 낮은 전류에서 세트 상태, 곧 비정질 영역이 없는 상태로 돌아가나 편의상 도 3에는 도시하지 않았다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 인듐(In)을을 GST외의 다른 상변화층에 도핑하는 경우를 고려할 수 있을 것이고, 반대로 GST에 인듐이 아닌 다른 원소를 도핑하는 경우를 고려할 수도 있을 것이다. 또는 GST에 두 가지 이상의 원소를 도핑하거나 첨가하는 경우를 고려할 수도 있을 것이다. 또한, 인듐을 포함하는 상변화층은 기본으로 갖되, 스토리지 노드를 다양하게 변형 할 수도 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
상술한 바와 같이, 본 발명에 의한 메모리 소자는 상변화층으로 인듐이 도핑 또는 첨가된 GST층을 구비하는 바, 리세트 전류를 도핑되지 않은 GST층의 절반으로 줄일 수 있고, 저항은 반대로 보다 높일 수 있다.

Claims (7)

  1. 상변화층을 포함하는 스토리지 노드와 스위칭 소자를 구비하는 상변화 메모리 소자에 있어서, 상기 상변화층은 인듐(In)을 포함하되, 인듐 함량(a1)이 5%<a1<15%인 것을 특징으로 하는 상변화 메모리 소자.
  2. 제 1 항에 있어서, 상기 상변화층은 상기 인듐을 포함하는 GST층인 것을 특징으로 하는 상변화 메모리 소자.
  3. 제 2 항에 있어서, 상기 상변화층의 Ge 함량(X)은 10%<X<25%인 것을 특징으로 하는 상변화 메모리 소자.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 상변화층의 Sb 함량(Y)은 15%<Y<30%인 것을 특징으로 하는 상변화 메모리 소자.
  5. 제 2 항에 있어서, 상기 상변화층의 Te 함량(Z)은 40%<Z<70%인 것을 특징으로 하는 상변화 메모리 소자.
  6. 상변화층을 포함하는 스토리지 노드와 스위칭 소자를 구비하고 상기 상변화층은 인듐(In)을 포함하되, 인듐 함량(a1)이 5%<a1<15%인 상변화 메모리 소자의 동작 방법에 있어서,
    상기 상변화층에 0보다 크고 1mA보다 적은 리세트 전류를 인가하여 데이터 쓰기를 수행하는 것을 특징으로 하는 상변화 메모리 소자의 동작방법.
  7. 제 6 항에 있어서, 상기 상변화층은 상기 인듐을 포함하는 GST층인 것을 특징으로 하는 상변화 메모리 소자의 동작 방법.
KR1020060062409A 2006-07-04 2006-07-04 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법 KR100738115B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060062409A KR100738115B1 (ko) 2006-07-04 2006-07-04 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법
CNA2007101081129A CN101101919A (zh) 2006-07-04 2007-05-30 含有掺杂相变层的相变随机存取型存储器及其操作方法
JP2007176477A JP2008016850A (ja) 2006-07-04 2007-07-04 ドーピングされた相変化層を備える相変化メモリ素子およびその動作方法
US11/822,319 US20080023686A1 (en) 2006-07-04 2007-07-05 Storage nodes, phase change memories including a doped phase change layer, and methods of operating and fabricating the same
US12/458,700 US20090279352A1 (en) 2006-07-04 2009-07-21 Storage nodes, phase change memories including a doped phase change layer, and methods of operating and fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060062409A KR100738115B1 (ko) 2006-07-04 2006-07-04 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법

Publications (1)

Publication Number Publication Date
KR100738115B1 true KR100738115B1 (ko) 2007-07-12

Family

ID=38503958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060062409A KR100738115B1 (ko) 2006-07-04 2006-07-04 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법

Country Status (4)

Country Link
US (2) US20080023686A1 (ko)
JP (1) JP2008016850A (ko)
KR (1) KR100738115B1 (ko)
CN (1) CN101101919A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101177284B1 (ko) * 2007-01-18 2012-08-24 삼성전자주식회사 상변화 물질층과 그 제조방법과 이 방법으로 형성된 상변화물질층을 포함하는 상변화 메모리 소자와 그 제조 및 동작방법
US20110002161A1 (en) * 2009-07-06 2011-01-06 Seagate Technology Llc Phase change memory cell with selecting element
US8677573B2 (en) 2011-03-24 2014-03-25 Ford Global Technologies, Llc Two stage serviceable safety clip
US10418552B1 (en) * 2018-08-21 2019-09-17 Micron Technology, Inc. Transition metal doped germanium-antimony-tellurium (GST) memory device components and composition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040076225A (ko) * 2003-02-24 2004-08-31 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP2005109473A (ja) 2003-09-26 2005-04-21 Hewlett-Packard Development Co Lp 相変化ダイオードメモリセルを使用する超高密度データ記憶装置およびその製造方法
KR20060061232A (ko) * 2004-12-01 2006-06-07 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로장치 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
FR2818422B1 (fr) * 2000-12-19 2003-01-17 Commissariat Energie Atomique Support d'enregistrement optique a plusieurs niveaux de lecture/ecriture par faisceau laser
WO2002099797A1 (en) * 2001-06-01 2002-12-12 Koninklijke Philips Electronics N.V. Rewritable optical data storage medium and use of such a medium
US7646630B2 (en) * 2004-11-08 2010-01-12 Ovonyx, Inc. Programmable matrix array with chalcogenide material

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040076225A (ko) * 2003-02-24 2004-08-31 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP2005109473A (ja) 2003-09-26 2005-04-21 Hewlett-Packard Development Co Lp 相変化ダイオードメモリセルを使用する超高密度データ記憶装置およびその製造方法
KR20060061232A (ko) * 2004-12-01 2006-06-07 가부시끼가이샤 르네사스 테크놀로지 반도체 집적회로장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP2008016850A (ja) 2008-01-24
US20090279352A1 (en) 2009-11-12
US20080023686A1 (en) 2008-01-31
CN101101919A (zh) 2008-01-09

Similar Documents

Publication Publication Date Title
KR100763908B1 (ko) 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
KR100652378B1 (ko) 안티몬 프리커서 및 이를 이용한 상변화 메모리 소자의 제조방법
US8129706B2 (en) Structures and methods of a bistable resistive random access memory
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
US7817464B2 (en) Phase change memory cell employing a GeBiTe layer as a phase change material layer, phase change memory device including the same, electronic system including the same and method of fabricating the same
US7956358B2 (en) I-shaped phase change memory cell with thermal isolation
US7933139B2 (en) One-transistor, one-resistor, one-capacitor phase change memory
KR100682948B1 (ko) 상전이 메모리 소자 및 그 제조방법
KR100748557B1 (ko) 상변화 메모리 장치
KR101370275B1 (ko) 상변화 메모리 소자 및 그 제조 방법
US20100327251A1 (en) Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
US20090032794A1 (en) Phase change memory device and fabrication method thereof
US20150349253A1 (en) Highly Reliable Nonvolatile Memory and Manufacturing Method Thereof
US8604457B2 (en) Phase-change memory element
JP2007123908A (ja) 相変化メモリ素子、その動作及び製造方法
US20080173860A1 (en) Phase change memory device and method of fabricating the same
KR20190124106A (ko) 저항 스위칭 소자 및 이를 이용한 상변화 메모리 소자
KR100738115B1 (ko) 도핑된 상변화층을 구비하는 상변화 메모리 소자 및 그동작방법
US10056431B2 (en) Variable resistance memory device
KR20100036622A (ko) 반도체 소자의 제조방법
US8129746B2 (en) Phase change memory device and method of manufacturing the same
KR101064219B1 (ko) 수직형 채널 구조를 갖는 ｐｒａｍ 소자, 이를 이용한 ｐｒａｍ 어레이 및 그 제조방법
KR20080040238A (ko) 셀레늄(Ｓｅ)이 도핑된 상변화 물질과 이를 포함하는상변화 메모리 소자
KR20080009397A (ko) 상변화 메모리 장치의 제조 방법
KR100701157B1 (ko) 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee