본 발명의 실시예에 따른 상변화 메모리 장치가 제공된다. 상기 메모리 장치는 상변화 물질막 패턴, 제1 전극과 제2 전극, 및 확산 방지층을 포함한다. 상기 제1 전극 및 제2 전극은 상기 상변화 물질막 패턴에 전기적 신호를 제공한다. 상기 확산 방지층은 상기 제1 전극과 접촉하고, 상기 제1 전극 내에 포함된 원소가 상기 상변화 물질막 패턴으로 확산되는 것을 방지하며, 텔루르 원소를 포함한다.
상기 메모리 장치에서, 상기 상부 전극은 티타늄 원소를 포함할 수 있다. 상기 확산 방지층은 상기 제1 전극의 상부면 및 하부면 중에서 선택된 적어도 어느 한 면과 접촉할 수 있다. 상기 확산 방지층은 TiTe2를 포함할 수 있다.
본 발명의 실시예에 따른 상변화 메모리 장치가 제공된다. 상기 메모리 장치는 반도체 기판, 상변화 물질막 패턴, 제1 확산 방지층, 및 상부 전극을 포함한다. 상기 반도체 기판은 하부 전극을 갖는다. 상기 상변화 물질막 패턴은 상기 하부 전극 상에 위치한다. 상기 제1 확산 방지층은 상기 상변화 물질막 패턴 상에 위치하고, 텔루르 원소를 포함한다. 상기 상부 전극은 상기 제1 확산 방지층 상에 위치하고, 티타늄 원소를 포함한다. 상기 제1 확산 방지층은 상기 상부 전극에 포함된 상기 티타늄 원소가 상기 상변화 물질막 패턴으로 확산되는 것을 방지한다.
상기 메모리 장치는 상기 상부 전극 상에 위치하고, 텔루르 원소를 포함하는 제2 확산 방지층을 더 포함할 수 있다. 상기 제1 및 제2 확산 방지층은 TiTe2를 포함할 수 있다. 상기 제2 확산 방지층은 상기 상부 전극 및 상기 상변화 물질막 패턴의 측벽을 덮을 수 있다. 상기 메모리 장치는 상기 상변화 물질막 패턴의 측벽을 덮는 보호막을 더 포함할 수 있다.
본 발명의 실시예에 따른 상변화 메모리 장치가 제공된다. 상기 메모리 장치는 반도체 기판, 상변화 물질막 패턴, 상부 전극, 및 확산 방지층을 포함한다. 상기 반도체 기판은 하부 전극을 갖는다. 상기 상변화 물질막 패턴은 상기 하부 전극 상에 위치한다. 상기 상부 전극은 상기 상변화 물질막 패턴 상에 위치하고, 티타늄 원소를 포함한다. 상기 확산 방지층은 상기 상부 전극 상에 위치하고, 텔루르 원소를 포함한다. 상기 확산 방지층은 상기 상부 전극에 포함된 상기 티타늄 원소가 상기 상변화 물질막 패턴으로 확산되는 것을 방지한다.
상기 메모리 장치에서, 상기 확산 방지층은 TiTe2를 포함할 수 있다. 상기 확산 방지층은 상기 상부 전극 및 상기 상변화 물질막 패턴의 측벽을 덮을 수 있 다. 상기 메모리 장치는 상기 상변화 물질막 패턴의 측벽을 덮는 보호막을 더 포함할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 확산 방지층 등을 기술하기 위해서 사용되었지만, 확산 방지층 등이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이러한 용어들은 단지 어느 소정의 확산 방지층 등을 다른 확산 방지층 등과 구별시키기 위해서 사용되었을 뿐이다.
또, 어떤 막이 다른 막 또는 기판 상에 있다고 언급되는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다.
(상변화 메모리 장치의 구조)
도 3 내지 도 7은 본 발명의 실시예들에 따른 상변화 메모리 장치를 개략적으로 보여주는 반도체 기판의 단면도들이다.
도 3a를 참조하면, 도전체(135)를 갖는 반도체 기판(110) 상에 상변화 물질막 패턴(140), 확산 방지층(150), 상부 전극(145)이 차례로 위치한다. 도전체(135)는 하부 전극이거나, 상변화 물질막 패턴(140)과 하부 전극을 연결하는 하부 전극 콘택일 수 있다. 상변화 물질막 패턴(140)은 게르마늄(Ge), 안티몬(Sb), 및 텔루르(Te)를 포함할 수 있다. 예를 들어, 상변화 물질막 패턴(140)은 Ge2Sb2Te5일 수 있다. 확산 방지층(150)은 텔루르를 포함하고, 상부 전극(145)은 티타늄을 포함한다. 예를 들어, 확산 방지층(150)은 TiTe2를 포함할 수 있고, 상부 전극(145)은 Ti, TiN, TiSiN, TiAlN, TiBN, TiON, 및 TiAlON 중에서 선택된 적어도 어느 하나를 포함할 수 있다. 확산 방지층(150)에 포함된 텔루르는 티타늄과의 결합력이 높기 때문에, 확산 방지층(150)과 접촉하고 있는 상부 전극(145)에 포함된 티타늄이 확산되는 것이 방지될 수 있다.
상변화 물질막 패턴(140)의 측벽 상에 보호막(160)이 위치한다. 보호막은 실리콘질화막을 포함할 수 있으며, 상변화 물질막 패턴(140)을 보호하는 기능을 수행한다. 예를 들어, 상변화 물질막 패턴(140)은 산소에 취약한데, 보호막(140)이 산소가 상변화 물질막 패턴(140)으로 침투하는 것을 방지할 수 있다.
상부 전극(145) 상에 층간 절연막(170)을 관통하는 상부 전극 콘택(175)이 위치한다. 상부 전극 콘택(175)을 포함하는 층간 절연막(170) 상에 배선(180)이 위치한다. 배선(180)은 상부 전극 콘택(175)을 통해 상부 전극(145)에 전기적으로 연결된다.
상부 전극(145) 및 하부 전극은 상변화 물질막 패턴(140)에 전기적 신호를 제공한다. 상기 전기적 신호에 의해 기입 동작 및 독출 동작이 수행될 수 있다. 예를 들어, 상기 전기적 신호에 의해 상변화 물질막 패턴은 낮은 저항을 갖는 결정 상태, 또는 높은 저항을 갖는 비정질 상태로 되어, 데이터를 저장하는 기입 동작이 수행될 수 있다. 상기 데이터는 상변화 물질막 패턴의 저항값에 따라 논리'0' 또는 논리 '1'로 결정된다. 또, 상기 전기적 신호에 의해 상변화 물질막 패턴이 결정 상태에 있는지, 비정질 상태에 있는지 판별되어, 독출 동작이 수행될 수 있다.
또, 상부 전극(145)은 상부 전극 콘택(175)과 상변화 물질막 패턴(140) 사이의 반응을 방지하는 장벽층으로서의 역할도 한다.
본 실시예에서는 상부 전극(145)과 상변화 물질막 패턴(140) 사이에 확산 방지층(150)이 위치함으로써, 기입 동작 및 독출 동작이 계속 수행이 되더라도 상부 전극에 포함된 티타늄 원소가 상변화 물질막 패턴으로 확산되는 것이 방지될 수 있다. 따라서, 상변화 물질막 패턴을 구성하는 물질의 조성비가 일정하게 유지되기 때문에 상변화 메모리 장치의 신뢰성 및 동작 특성이 향상될 수 있다.
도 3b를 참조하면, 상부 전극(145)과 배선(180)이 전술한 실시예와 다르게 연결된다. 도시된 바와 같이 배선(180)이 상부 전극 콘택을 통하지 않고 직접적으로 상부 전극(145)에 접촉한다. 따라서, 상부 전극 콘택에 의한 전기적 저항을 줄일 수 있다.
도 4a 및 도 4b를 참조하면, 전술한 실시예와 달리 확산 방지층(150)이 상부 전극(145) 상에 위치한다. 확산 방지층(150)에 포함된 텔루르는 티타늄과의 결합 력이 크기 때문에, 확산 방지층(150)이 상부 전극(145) 위에 위치하더라도, 상부 전극(145) 내 티타늄 원소가 그 아래 위치한 상변화 물질막 패턴(140)으로 확산되는 것이 방지될 수 있다.
도 5a 및 도 5b를 참조하면, 상부 전극(145)의 하부 및 상부에 두 개의 확산 방지층(150_1,150_2)이 위치한다. 상변화 물질막 패턴(140)과 상부 전극(145) 사이에 제1 확산 방지층(150_1)이 위치하고, 상부 전극(145) 상에 제2 확산 방지층(150_2)이 위치한다.
본 실시예에서는 상부 전극(145)의 상부와 하부에 모두 확산 방지층(150_1,150_2)이 위치하기 때문에 상부 전극(145)에 포함된 티타늄 원소의 확산이 더욱 효과적으로 방지될 수 있다.
도 6a 및 도 6b를 참조하면, 확산 방지층(150)이 기판 전면을 덮는다. 즉, 확산 방지층(150)이 상부 전극(145)의 상부면뿐만 아니라, 상부 전극(145) 및 상변화 물질막 패턴(140)의 측벽도 덮는다. 확산 방지층(150)과 상변화 물질막 패턴(140) 사이에 스페이서형 보호막(155)이 개재될 수 있다. 스페이서형 보호막(155)은 실리콘질화막을 포함할 수 있으며, 상변화 물질막 패턴(140)을 보호하는 기능을 수행한다.
본 실시예에서 스페이서형 보호막(155)은 상변화 물질막 패턴(140) 및 상부 전극(145)의 측벽을 모두 덮고 있지만, 이와 달리 상부 전극(145)의 측벽을 노출시킬 수 있다. 이 경우, 확산 방지층(150)은 상부 전극(145)과의 접촉 면적이 넓어져서 상부 전극(145)에 포함된 티타늄 원소의 확산을 더욱 효과적으로 방지할 수 있다. 또, 상변화 물질막 패턴(140)의 측벽 상에 스페이서형 보호막(155)이 배치되는 경우, 확산 방지층(150) 상에 보호막(160)은 배치되지 않을 수 있다.
도 7a 및 도 7b를 참조하면, 상부 전극(145)의 하부 및 상부에 두 개의 확산 방지층(150_1,150_2)이 위치한다. 상변화 물질막 패턴(140)과 상부 전극(145) 사이에 제1 확산 방지층(150_1)이 위치하고, 상부 전극(145) 상에 제2 확산 방지층(150_2)이 위치한다. 제2 확산 방지층(150_2)은 상부 전극(145)의 상부면뿐만 아니라, 상부 전극(145) 및 상변화 물질막 패턴(140)의 측벽도 덮는다.
본 실시예에서는 상부 전극(145)의 상부와 하부에 모두 확산 방지층(150_1,150_2)이 위치하기 때문에 상부 전극(145)에 포함된 티타늄 원소의 확산이 더욱 효과적으로 방지될 수 있다.
전술한 실시예와 동일하게 본 실시예에서도 확산 방지층(150)과 상변화 물질막 패턴(140) 사이에 스페이서형 보호막(155)이 개재될 수 있다. 또, 스페이서형 보호막(155)은 상변화 물질막 패턴(140) 및 상부 전극(145)의 측벽을 모두 덮고 있지만, 이와 달리 상부 전극(145)의 측벽을 노출시킬 수 있다. 스페이서형 보호막(155)은 실리콘질화막을 포함할 수 있으며, 상변화 물질막 패턴(140)을 보호하는 기능을 수행한다.
(상변화 메모리 장치의 형성 방법)
도 8 내지 도 12는 본 발명의 실시예에 따른 상변화 메모리 장치의 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.
도 8을 참조하면, 반도체 기판(210)에 소자 분리 영역(213) 및 트랜지스터(219)가 형성된다. 소자 분리 영역(219)은 반도체 기판(210)에 형성된 절연 영역으로서 활성 영역을 정의하며, 얕은 트렌치 공정(STI) 등에 의해 형성될 수 있다. 트랜지스터(219)는 반도체 기판(210) 상에 형성되며 일정한 방향으로 신장하는 게이트 전극(215), 그 양측의 반도체 기판(210)의 활성 영역에 형성된 소오스 영역(217s) 및 드레인 영역(217d)으로 구성된다. 한편, 소오스 영역(217s) 및 드레인 영역(217d) 사이의 활성 영역, 즉, 게이트 전극(215) 아래의 활성 영역이 채널 영역으로서 소오스 영역(217s) 및 드레인 영역(217d) 사이의 전류 통로로서의 역할을 한다. 그리고, 게이트 전극(215) 및 채널 영역 사이에는 게이트 절연막이 위치한다. 트랜지스터(219)를 완전히 덮도록 제1 층간 절연막(220)이 형성된다. 제1 층간 절연막(220)은 화학기상증착(CVD) 방법 등을 사용하여 실리콘 산화막으로 형성될 수 있다.
도 9를 참조하면, 드레인 영역(217d) 상에 콘택 플러그(221)와 하부 배선(224)이 형성되고, 소오스 영역(217s) 상에 콘택 플러그(222)와 하부 전극(225)이 형성된다. 예컨대, 하부 배선(224)은 게이트 전극(215)과 평행하도록 신장될 수 있다. 콘택 플러그들(221,222), 하부 배선(224), 및 하부 전극(225)은 다양한 방법, 예를 들어 듀얼 다마신(dual damascene) 공정을 사용하여 도전성 물질로 형성될 수 있다.
도 10을 참조하면, 하부 배선(224), 하부 전극(225), 및 제1 층간 절연막(220) 상에 제2 층간 절연막(230)이 형성된다. 예컨대, 제2 층간 절연막(230)은 화학기상증착 방법을 사용하여 실리콘 산화막으로 형성될 수 있다. 이어서, 제2 층간 절연막(230)을 관통하여 하부 전극(230)과 접촉하는 하부 전극 콘택(235)이 형성된다. 하부 전극 콘택(235)의 폭은 하부 전극(225)에 비하여 작을 수 있다.
도 11을 참조하면, 하부 전극 콘택(235) 및 제2 층간 절연막(230) 상에 상변화 물질막, 제1 확산 방지 물질막, 상부 전극막, 및 제2 확산 방지 물질막을 차례로 형성한 후 식각 공정을 진행하여 상변화 물질막 패턴(240), 제1 확산 방지층(250_1), 상부 전극(245), 및 제2 확산 방지층(250_2)이 형성된다. 상변화 물질막 패턴(240)은 하부 전극 콘택(235)과 접촉한다. 상변화 물질막 패턴(240)은 게르마늄(Ge), 안티몬(Sb), 및 텔루르(Te)를 포함하는 칼코겐 화합물, 예컨대 Ge2Sb2Te5로 형성될 수 있다. 제1 및 제2 확산 방지층(250_1,250_2)은 텔루르를 포함하는 도전성 물질, 예컨대 TiTe2로 형성될 수 있다. 상부 전극(245)은 티타늄을 포함하는 도전성 물질, 예컨대 Ti, TiN, TiSiN, TiAlN, TiBN, TiON, 및 TiAlON 중에서 선택된 적어도 어느 하나로 형성될 수 있다.
본 실시예에서는 상부 전극(245)의 상부 및 하부에 각각 확산 방지층(250_1,250_2)이 형성되지만, 이와 달리 확산 방지층이 하나만 형성될 수도 있다.
도 12를 참조하면, 반도체 기판 상에 보호막(260)과 제3 층간 절연막(270)이 형성된다. 이어서, 보호막(260)과 제3 층간 절연막(270)을 관통하고, 제2 확산 방지층(250_2)과 접촉하는 상부 전극 콘택(275)이 형성된다. 상부 전극 콘택(275) 및 제3 층간 절연막(270) 상에 도전막을 형성한 후 패터닝하여 상부 전극 콘택(275)과 접촉하는 상부 배선(280)이 형성된다. 상부 배선(280)은 상부 전극 콘택(275)을 통해 상부 전극(245)과 전기적으로 연결된다.
도 13은 본 발명의 실시예에 따른 상변화 메모리 장치의 형성 방법을 설명하기 위한 반도체 기판의 단면도이다.
도 13을 참조하면, 도 11에 도시된 반도체 기판 상에 보호막(260)과 제3 층간 절연막(270)이 형성된다. 이어서 평탄화 공정을 진행하여 제3 층간절연막(270)과 보호막(260)의 일부가 제거되고, 제2 확산 방지층(250_2)이 노출된다. 제2 확산 방지층(250_2) 및 제3 층간 절연막(270) 상에 도전막을 형성한 후 패터닝하여 제2 확산 방지층(250_2)과 접촉하는 상부 배선(280)이 형성된다.
본 실시예서는 전술한 실시예와 달리 제2 확산 방지층(250_2)과 상부 배선(280)을 전기적으로 연결시키는 상부 전극 콘택이 형성되지 않고, 제2 확산 방지층(250_2)이 직접 상부 배선(280)과 접촉한다. 따라서, 상부 전극 콘택에 의한 전기적 저항을 줄일 수 있다.
도 14 내지 16은 본 발명의 실시예에 따른 상변화 메모리 장치의 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.
도 14를 참조하면, 도 10에 도시된 반도체 기판 상에 상변화 물질막, 확산 방지 물질막, 및 상부 전극막을 차례로 형성한 후 식각 공정을 진행하여 상변화 물질막 패턴(240), 제1 확산 방지층(250_1), 및 상부 전극(245)이 형성된다. 상변화 물질막 패턴(240)은 하부 전극 콘택(235)과 접촉한다. 상변화 물질막 패턴(240)은 게르마늄(Ge), 안티몬(Sb), 및 텔루르(Te)를 포함하는 칼코겐 화합물, 예컨대 Ge2Sb2Te5로 형성될 수 있다. 제1 확산 방지층(250_1)은 텔루르를 포함하는 도전성 물질, 예컨대 TiTe2로 형성될 수 있다. 상부 전극(245)은 티타늄을 포함하는 도전성 물질, 예컨대 Ti, TiN, TiSiN, TiAlN, TiBN, TiON, 및 TiAlON 중에서 선택된 적어도 어느 하나로 형성될 수 있다.
도 15를 참조하면, 상변화 물질막 패턴(240)의 측벽을 덮는 스페이서형 보호막(255)이 형성된다. 스페이서형 보호막(255)은 반도체 기판 전면에 실리콘질화막과 같은 절연막을 형성한 후 전면 이방성 식각 공정을 진행함으로써 형성될 수 있다. 이어서, 기판 전면에 제2 확산 방지층(250_2)이 형성된다. 즉, 제2 확산 방지층(250_2)은 텔루르를 포함하는 도전성 물질, 예컨대 TiTe2로 형성될 수 있다.
본 실시예에서, 스페이서형 보호막(255)이 상부 전극(245)의 측벽을 덮지만, 상기 식각 공정에서 식각 조건을 조절하여 스페이서형 보호막(255)이 상변화 물질막 패턴(240)의 측벽은 덮고, 상부 전극(245)의 측벽은 노출시키도록 형성될 수 있다. 또, 상부 전극(245)의 상부 및 하부에 각각 확산 방지층(250_1,250_2)이 형성되지만, 이와 달리 확산 방지층이 하나만 형성될 수도 있다.
도 16을 참조하면, 반도체 기판 상에 보호막(260)과 제3 층간 절연막(270)이 형성된다. 도 15에 도시된 바와 같이, 상변화 물질막 패턴(240) 상에 스페이서형 보호막(255)이 형성되는 경우, 보호막(260)이 형성되지 않을 수 있다. 이어서, 보호막(260)과 제3 층간 절연막(270)을 관통하고, 제2 확산 방지층(250_2)과 접촉 하는 상부 전극 콘택(275)이 형성된다. 상부 전극 콘택(275) 및 제3 층간 절연막(270) 상에 도전막을 형성한 후 패터닝하여 상부 전극 콘택(275)과 접촉하는 상부 배선(280)이 형성된다. 상부 배선(280)은 상부 전극 콘택(275)을 통해 상부 전극(245)과 전기적으로 연결된다.
도 17은 본 발명의 실시예에 따른 상변화 메모리 장치의 형성 방법을 설명하기 위한 반도체 기판의 단면도이다.
도 17을 참조하면, 도 15에 도시된 반도체 기판 상에 보호막(260)과 제3 층간 절연막(270)이 형성된다. 이어서 평탄화 공정을 진행하여 제3 층간절연막(270)과 보호막(260)의 일부가 제거되고, 제2 확산 방지층(250_2)이 노출된다. 제2 확산 방지층(250_2) 및 제3 층간 절연막(270) 상에 도전막을 형성한 후 패터닝하여 제2 확산 방지층(250_2)과 접촉하는 상부 배선(280)이 형성된다.
본 실시예서는 제2 확산 방지층(250_2)과 상부 배선(280)을 전기적으로 연결시키는 상부 전극 콘택이 형성되지 않고, 제2 확산 방지층(250_2)이 직접 상부 배선(280)과 접촉한다. 따라서, 상부 전극 콘택에 의한 전기적 저항을 줄일 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예들에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의 해 정해져야 한다.