KR20080002490A - 상변환 기억 소자 및 그의 제조방법 - Google Patents
상변환 기억 소자 및 그의 제조방법 Download PDFInfo
- Publication number
- KR20080002490A KR20080002490A KR1020060061355A KR20060061355A KR20080002490A KR 20080002490 A KR20080002490 A KR 20080002490A KR 1020060061355 A KR1020060061355 A KR 1020060061355A KR 20060061355 A KR20060061355 A KR 20060061355A KR 20080002490 A KR20080002490 A KR 20080002490A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- lower electrode
- cylindrical lower
- phase change
- insulating film
- Prior art date
Links
- 230000008859 change Effects 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010410 layer Substances 0.000 claims abstract description 92
- 239000011229 interlayer Substances 0.000 claims abstract description 74
- 238000002161 passivation Methods 0.000 claims abstract description 48
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 150000004767 nitrides Chemical class 0.000 claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 42
- 230000001681 protective effect Effects 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 10
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 10
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 229910052714 tellurium Inorganic materials 0.000 claims description 6
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- -1 chalcogenide compound Chemical class 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract 3
- 230000008569 process Effects 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000012782 phase change material Substances 0.000 description 5
- 125000006850 spacer group Chemical class 0.000 description 5
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변환 기억 소자 및 그의 제조방법을 개시한다. 개시된 본 발명에 따른 상변환 기억 소자는, 반도체기판 상에 형성되며, 제1콘택홀이 구비된 제1층간절연막; 상기 제1콘택홀의 표면에 형성된 실린더형 하부전극; 상기 실린더형 하부전극의 내부에 상기 하부전극의 내측면 상단부를 노출시키도록 매립된 절연막; 상기 실린더형 하부전극을 포함한 제1층간절연막 상에 상기 절연막과 동일 직경의 오픈 영역을 갖도록 형성된 제1보호막; 상기 절연막 및 제1보호막 상에 상기 노출된 실린더형 하부전극의 내측면 상단부와 접촉하게 형성된 패턴 형태의 상변환막; 상기 상변환막 상에 형성된 상부전극; 상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 형성된 제2보호막; 상기 제2보호막 상에 형성된 제2층간절연막; 및 상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하도록 형성된 플러그;를 포함하는 것을 특징으로 한다.
Description
도 1은 종래의 상변환 기억 소자를 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 3은 본 발명의 다른 실시예에 따른 상변환 기억 소자를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
20 : 반도체기판 21 : 제1층간절연막
22 : 제1콘택홀 23 : 하부전극용 제1도전막
23a : 하부전극 24 : 절연막
25,25a : 제1보호막 26 : 상변환막
27 : 상부전극 28 : 제2보호막
29 : 제2층간절연막 30 : 제2콘택홀
31 : 플러그
본 발명은 상변환 기억 소자 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 하부전극과 상변환막간 접촉 면적을 줄이면서 전극과 상변화막간 계면에 산화막이 형성되는 것을 방지한 상변환 기억 소자 및 그의 제조방법에 관한 것이다.
기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory; RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory; ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로서 상변환 기억(Phase Change memory) 소자가 제안되었다.
상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다. 다시말해, 상기 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)로 이루어진 화합물막으로서, 인가된 전류, 즉, 주울 열에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
이와 같은 상변환 기억 소자에 있어서, 상변환 셀은 하나의 억세스 트랜지스터와 하나의 가변저항체로 구성되며, 여기서, 상기 가변저항체는 하부전극/상변환막/상부전극의 적층 구조로 구성되고, 상기 가변저항체에서의 상부전극은 비트라인과 접속되며, 상기 억세스 트랜지스터는 하부전극과 접속된 드레인영역, 소오스영역, 그리고, 채널영역 상에 배치되는 게이트를 포함한다.
한편, 이러한 상변환 기억 소자는 상변환막의 안정적인 상 변화를 위해 1㎃ 이상의 전류 흐름이 요구된다. 이에 따라, 상변환막과 하부전극간 접촉 면적을 작게하여 상변환막의 상변화에 필요한 전류를 낮추는 방법 등이 실시되고 있다.
도 1은 종래의 상변환 기억 소자를 도시한 단면도로서, 도시된 바와 같이, 상변환막(10)은 하부전극(7)과 절연막(8) 및 상부전극(9)이 적층된 패턴의 측벽에 스페이서 형태로 형성된다.
도 1에서, 미설명된 도면부호 1은 반도체기판을, 2는 게이트를, 3은 소오스영역을, 4는 드레인영역을, 5는 층간절연막을, 그리고, 6은 콘택플러그를 각각 나타낸다.
이와같은 구조의 상변환 기억 소자는 하부전극(7)과 상부전극(9)의 전류 흐름이 스페이서 형태로 형성된 상변환막(10)을 통해 이루어지도록 한 것이며, 특별히, 상변환막(10)을 스페이서 형태로 형성함에 따라 전형적인 상변환 기억 소자 구조, 즉, 하부전극을 플러그 형태로 형성하고 그 위에 상변환막을 형성하는 구조와 비교해서 두 전극(7, 9)과 상변환막(10)간의 접촉 면적을 줄일 수 있을 것으로 예상된다.
그러나, 전술한 상변환 기억 소자는 상부전극을 비트라인과 전기적으로 연통하도록 하기 위해서 상기 상부전극을 노출시키는 콘택홀을 형성해야 하는데, 이때, 공정 마진을 확보하기 위해서는 상부전극을 크게 해야 하므로, 스페이서 형태의 상변환막과 상부전극간 접촉 면적이 커지게 되고, 이에 따라, 상변환 물질의 상변화 영역이 커지게 되어, 결국, 상변화에 필요한 전류량이 커지게 된다. 그러므로, 전술한 종래의 상변환 기억 소자는 상변환막의 상변화에 필요한 전류량을 낮추는데 어려움이 있다.
또한, 전술한 상변환 기억 소자의 경우, 소자 크기의 감소에 따라 패턴의 크기를 작게 해야 하는데, 셀 크기가 작아짐에 따라 스페이서 형태로 형성된 상변환막의 식각 손실이 커짐은 물론 후속하는 절연막의 형성시 산소 침투에 의해 전극과 상변환막간 계면에 산화막이 형성되어 세트/리세트 저항 특성이 나빠질 수 있다.
따라서, 본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 전극과 상변환막간 접촉 면적을 줄인 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은 전극과 상변환막간 접촉 면적을 줄임으로써 상변환막의 상변화에 필요한 전류를 효과적으로 낮춘 상변환 기억 소자 및 그의 제조방법을 제공함에 그 다른 목적이 있다.
게다가, 본 발명은 전극과 상변환막간 계면에 산화막이 형성되어 세트/리세트 저항 특성이 저하되는 것을 방지할 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 또 다른 문제점이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일견지에 따르면, 반도체기판 상에 형성되며, 제1콘택홀이 구비된 제1층간절연막; 상기 제1콘택홀의 표면에 형성된 실린더형 하부전극; 상기 실린더형 하부전극의 내부에 상기 하부전극의 내측면 상단부를 노출시키도록 매립된 절연막; 상기 실린더형 하부전극을 포함한 제1층간절연막 상에 상기 절연막과 동일 직경의 오픈 영역을 갖도록 형성된 제1보호막; 상기 절연막 및 제1보호막 상에 상기 노출된 실린더형 하부전극의 내측면 상단부와 접촉하게 형성된 패턴 형태의 상변환막; 상기 상변환막 상에 형성된 상부전극; 상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 형성된 제2보호막; 상기 제2보호막 상에 형성된 제2층간절연막; 및 상기 제2층간절연 막과 제2보호막 내에 상기 상부전극과 콘택하도록 형성된 플러그;를 포함하는 상변환 기억 소자가 제공된다.
여기서, 상기 실린더형 하부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 한다.
상기 제1 및 제2 보호막은 질화막으로 이루어진 것을 특징으로 한다.
상기 상변화막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 구성된 그룹으로부터 선택되는 어느 하나 이상을 포함하는 화합물막으로 이루어지며, 또한, 상기 상변환막은 실리콘, 질소 및 산소로 구성된 그룹으로부터 선택되는 적어도 어느 하나 이상이 도핑된 칼코제나이드 화합물로 이루어진 것을 특징으로 한다.
상기 상부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 한다.
또한, 본 발명의 일견지에 따르면, 반도체기판 상에 형성되며, 제1콘택홀이 구비된 제1층간절연막; 상기 제1콘택홀의 표면에 형성된 실린더형 하부전극; 상기 실린더형 하부전극의 내부에 매립된 절연막; 상기 실린더형 하부전극 및 절연막을 포함한 제1층간절연막 상에 상기 절연막 및 이에 인접한 실린더형 하부전극의 상부 표면 일부를 노출시키는 오픈 영역을 갖도록 형성된 제1보호막; 상기 절연막과 실린더형 하부전극 및 제1보호막 상에 상기 노출된 실린더형 하부전극의 상부 표면과 접촉하게 형성된 패턴 형태의 상변환막; 상기 상변환막 상에 형성된 상부전극; 상 기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 형성된 제2보호막; 상기 제2보호막 상에 형성된 제2층간절연막; 및 상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하도록 형성된 플러그;를 포함하는 상변환 기억 소자가 제공된다.
게다가, 본 발명의 다른 견지에 따르면, 반도체기판 상에 제1콘택홀을 구비한 제1층간절연막을 형성하는 단계; 상기 제1콘택홀 내에 실린더형 하부전극 및 상기 실린더형 하부전극의 내측면 상단부를 노출시키는 절연막을 형성하는 단계; 상기 실린더형 하부전극을 포함한 제1층간절연막 상에 상기 절연막과 동일 직경의 오픈 영역을 갖는 제1보호막을 형성하는 단계; 상기 절연막 및 제1보호막 상에 상기 노출된 실린더형 하부전극의 내측면 상단부와 접촉하게 패턴 형태로 상변환막을 형성하는 단계; 상기 상변환막 상에 상부전극을 형성하는 단계; 상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 제2보호막을 형성하는 단계; 상기 제2보호막 상에 제2층간절연막을 형성하는 단계; 및 상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하는 플러그를 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.
여기서, 상기 실린더형 하부전극과 절연막을 형성하는 단계는, 상기 제1콘택홀을 포함한 제1층간절연막 상에 커포멀하게 제1도전막을 형성하는 단계; 상기 제1콘택홀을 매립하도록 제1도전막 상에 절연막을 형성하는 단계; 상기 제1층간절연막이 노출될 때까지 절연막과 제1도전막을 CMP하여 실린더형 하부전극을 형성하는 단계; 및 상기 실린더형 하부전극의 내측면 상단부가 노출되도록 상기 실린더형 하부 전극의 내부에 매립된 절연막을 리세스시키는 단계;를 포함하는 것을 특징으로 한다.
상기 실린더형 하부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 한다.
상기 제1 및 제2 보호막은 질화막으로 형성하는 것을 특징으로 한다.
상기 상변화막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 구성된 그룹으로부터 선택되는 어느 하나 이상을 포함하는 화합물막으로 형성하며, 또한, 상기 상변환막은 실리콘, 질소 및 산소로 구성된 그룹으로부터 선택되는 적어도 어느 하나 이상이 도핑된 칼코제나이드 화합물로 형성하는 것을 특징으로 한다.
상기 상부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 한다.
아울러, 본 발명의 다른 견지에 따르면, 반도체기판 상에 제1콘택홀을 구비한 제1층간절연막을 형성하는 단계; 상기 제1콘택홀 내에 실린더형 하부전극 및 상기 실린더형 하부전극 내부를 매립하는 절연막을 형성하는 단계; 상기 실린더형 하부전극을 포함한 제1층간절연막 상에 상기 절연막 및 이에 인접한 실린더형 하부전극의 상부 표면 일부를 노출시키는 오픈 영역을 갖는 제1보호막을 형성하는 단계; 상기 실린더형 하부전극 및 절연막을 포함한 제1보호막 상에 상기 노출된 실린더형 하부전극의 상부 표면과 접촉하게 패턴 형태로 상변환막을 형성하는 단계; 상기 상 변환막 상에 상부전극을 형성하는 단계; 상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 제2보호막을 형성하는 단계; 상기 제2보호막 상에 제2층간절연막을 형성하는 단계; 및 상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하는 플러그를 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법이 제공된다.
여기서, 상기 실린더형 하부전극과 절연막을 형성하는 단계는, 상기 제1콘택홀을 포함한 제1층간절연막 상에 커포멀하게 제1도전막을 형성하는 단계; 상기 제1콘택홀을 매립하도록 제1도전막 상에 절연막을 형성하는 단계; 및 상기 제1층간절연막이 노출될 때까지 절연막과 제1도전막을 CMP하는 단계;를 포함하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2f는 본 발명의 일실시예에 따른 상변환 기억 소자를 도시한 단면도이다.
도시된 바와 같이, 하부전극(23)은 제1층간절연막(21) 내에 일정 크기로 형성한 제1콘택홀(22)의 표면에 실린더 형태로 형성되고, 이러한 실린더형 하부전극(23a)의 내부는 상기 하부전극(23a)의 내측면 상단부가 노출되게 절연막(24)으로 매립되고, 그리고, 상기 하부전극(23a)을 포함한 제1층간절연막(21) 상에는 절연막(24)의 상부 직경과 동일 크기의 오픈 영역을 갖는 제1보호막(25)이 형성된다.
계속해서, 상기 제1보호막(25) 및 절연막(24) 상에 노출된 하부전극(23a)의 내측면 상단부와 접촉되게 패턴 형태로 상변환막(26)이 형성되고, 이 상변환막(26) 상에 상부전극(27)이 형성된다. 그리고, 이렇게 패턴 형태로 적층된 상변환막(26) 및 상부전극(27)을 포함한 제1층간절연막(22) 상에는 컨포멀(conformal)하게 제2보호막(28)이 형성되고, 상기 제2보호막(28) 상에는 제2층간절연막(29)이 형성되며, 상기 제2보호막(28)을 포함한 제2층간절연막(29) 내에는 상부전극(27)과 콘택되게 플러그(31)가 형성된다.
그리고, 도시되지는 않았으나, 상기 플러그(31)를 포함한 제2층간절연막(29) 상에는 비트라인이 형성된다.
이와같은 본 발명의 상변환 기억 소자에 따르면, 상변환막이 실린더 형태로 형성된 하부전극의 내측면 상단부와만 접촉하므로 하부전극과 상변환막간 접촉면적이 종래와 비교해서 상당히 감소되고, 따라서, 본 발명은 상변환막의 상변화에 필요한 전류를 감소시킬 수 있게 된다.
또한, 후속하는 비트라인 형성시의 공정 마진을 확보하기 위해서는 상부전극의 크기를 크게 해야 하는데, 본 발명은 상부전극의 크기를 증가시킴에 따라 상부전극과 상변환막간 접촉 면적이 커지게 되지만, 하부전극과 상변환막간 접촉 면적을 줄일 수 있는 바, 상변환막의 상변화에 필요한 전류량을 감소시키면서 공정 마진 또한 확보할 수 있게 된다.
아울러, 본 발명은 하부전극과 상변환막 및 상부전극을 제1 및 제2 보호막으로 덮음으로써, 제2층간절연막의 형성시 산소 침투를 방지할 수 있으며, 이에 따라, 본 발명은 전극과 상변환막간 계면에 산화막이 형성되는 것을 방지할 수 있어 서 세트/리세트 저항 특성 저하를 방지할 수 있다.
이하에서는 전술한 바와 같은 본 발명의 일실시예에 따른 상변환 기억 소자의 제조방법을 도 2a 내지 도 2f를 참조하여 설명하도록 한다.
도 2a를 참조하면, 한 쌍의 억세스 트랜지스터 및 전원전압라인을 포함하는 하부 구조물(도시안됨)이 형성된 반도체기판(20)을 마련한 후, 이러한 반도체기판(20)의 전면 상에 제1층간절연막(21)을 형성한다. 그런다음, 상기 제1층간절연막(21)을 식각하여 실린더형 하부전극이 형성될 제1콘택홀(22)을 형성한다.
다음으로, 제1콘택홀(22)을 포함한 제1층간절연막(21) 상에 컨포멀하게 하부전극용 제1도전막(23)을 형성한 후, 상기 제1도전막(23) 상에 제1콘택홀을 매립하도록 절연막(24)을 형성한다. 여기서, 상기 하부전극용 제1도전막(23)으로서는 상변환막과의 반응성이 매우 낮은 물질, 예컨데, 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 또는 티타늄텅스텐막(TiW) 등을 이용할 수 있다.
도 2b를 참조하면, 제1층간절연막(21)이 노출될 때까지 절연막(24)과 제1도전막을 CMP(Chemical Mechanical Polishing)하고, 이를 통해, 제1콘택홀(22) 표면에 실린더형 하부전극(23a)을 형성한다. 이때, 상기 실린더형 하부전극(23a)의 내측은 절연막(24)으로 매립된다.
그 다음, 상기 실린더형 하부전극(23a) 및 절연막(24)을 포함한 제1층간절연막(21) 상에 질화막을 형성한 후, 상기 질화막을 식각하여 실린더형 하부전극(23a)을 가리면서 절연막(24)만을 노출시키는, 즉, 상기 절연막(24)의 상부 직경과 동일 크기의 오픈 영역을 갖는 제1보호막(25)을 형성한다.
도 2c를 참조하면, 상기 제1보호막(25)을 식각장벽으로 이용하여 매립된 절연막(24)의 표면 일부 두께를 리세스(recess)시키고, 이를 통해, 상기 실린더형 하부전극(23a)의 내측면 상단부를 노출시킨다.
도 2d를 참조하면, 리세스된 절연막(24) 및 내측면 상단부가 노출된 하부전극(23a)을 포함한 제1층간절연막(21) 상에 상변환 물질막과 상부전극용 제2도전막을 차례로 형성한다. 그런다음, 상기 제2도전막과 상변환 물질막을 패터닝하여 상부전극(27) 및 내측면 상단부가 노출된 하부전극(23a)과 접촉하는 상변환막(26)을 형성한다.
상기 상변환 물질막으로는 칼코제나이드 원소인 게르마늄(Ge), 스티비움(Sb) 또는 텔루리움(Te) 중에서 어느 하나 이상을 포함하는 화합물막을 이용할 수 있으며, 또한, 실리콘, 질소, 또는, 산소 중에서 적어도 하나 이상이 도핑된 칼코제나이드 화합물을 이용할 수 있다. 상기 상부전극용 제2도전막으로서는 상변환 물질막과의 반응성이 매우 낮은 물질, 예컨데, 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 또는 티타늄텅스텐막(TiW) 등을 이용할 수 있다.
여기서, 상기 상변환막(26)은 하부전극(23a)의 내측면 상단부와만 접촉하는 바, 본 발명의 상변환 기억 소자는 상변환막(26)과 하부전극(23a)간 접촉면적이 작아서 상기 상변환막(26)의 상변화에 필요한 전류를 감소시킬 수 있다.
도 2e를 참조하면, 패턴 형태로 형성된 상변화막(26) 및 상부전극(27)을 포함한 제1층간절연막(21) 상에 컨포멀하게 제2보호막(28)을 형성한다. 상기 제2보호막(28)의 물질로는 제1보호막(25)과 마찬가지로 질화막을 이용할 수 있다.
그 다음, 상기 제2보호막(28) 상에 제2층간절연막(29)을 형성한다. 이때, 상기 제2층간절연막(29)의 형성시에는 제2보호막(28)이 산소 침투를 방지하는 바, 상기 하부전극(23a) 및 상부전극(27)과 상변환막(26)간 계면에 산화막이 형성되는 것을 방지하게 되며, 따라서, 본 발명은 세트/리세트 저항 특성의 저하를 방지할 수 있다.
도 2f를 참조하면, 제2층간절연막(29)과 제2보호막(28)을 식각하여 상부전극(27)을 노출시키는 제2콘택홀(30)을 형성한다. 그런다음, 상기 제2콘택홀(30) 내에 텅스텐, 구리, 또는, 알루미늄 등의 금속막을 매립시켜 상부전극(27)과 콘택되는 플러그(31)를 형성한다. 여기서, 본 발명은 상부전극(27)을 크게 형성하였기 때문에 상기 플러그(31)를 포함하여 후속하는 비트라인 형성시의 공정 마진을 확보할 수 있다.
이후, 도시하지는 않았으나, 상기 플러그(31)와 콘택되는 비트라인 형성 공정을 포함한 공지된 일련의 후속 공정들을 순차 진행해서 본 발명에 따른 상변환 기억 소자의 제조를 완성한다.
한편, 전술한 본 발명의 실시예에서는 하부전극과 상변환막간 접촉 면적을 감소시키기 위해 절연막을 리세스시키는 방법을 이용하였으나, 도 3에 도시된 바와 같이, 본 발명의 다른 실시예로서 제1보호막을 실린더형 하부전극의 상부 표면 일부를 노출시키는 형성하는 방법을 이용할 수도 있다.
이 경우, 실린더형 하부전극을 형성한 후, 절연막의 리세스 공정은 필요치 않으며, 다만, 제1보호막의 형성시 노광마스크의 설계 변경을 통해 제1보호막(25a) 의 오픈 영역이 실린더형 하부전극(23a)의 상부 표면 일부를 함께 노출시키는 형태가 되도록 한다.
이러한 본 발명의 다른 실시예에 따른 상변환 기억 소자는, 자세하게 그 구조 및 제조방법을 도시하고 설명하지는 않지만, 이전 실시예와 비교해서 절연막의 리세스 공정을 생략한 채, 제1보호막 형성 공정만이 상이할 뿐, 나머지 공정들은 동일하며, 그리고, 이전 실시예와 동일한 효과를 얻는다.
이상에서와 같이, 본 발명은 하부전극을 실린더 형태로 형성하면서 상기 실린더형 하부전극의 내측면 상단부, 또는, 상부 표면과 상변환막이 접촉하도록 함으로써 상기 하부전극과 상변환막간 접촉 면적을 줄여서 상기 상변환막의 상변화에 필요한 전류를 낮출 수 있다.
또한, 본 발명은 상부전극의 크기를 증가시키는 것이 가능하도록 할 수 있으므로 후속하는 비트라인의 형성시 상기 비트라인과 상부전극간 콘택 마진을 확보할 수 있다.
게다가, 본 발명은 하부전극 및 상부전극과 상변화막을 보호막으로 덮음으로써 후속의 층간절연막 형성시 산소가 침투하는 것을 방지할 수 있으며, 따라서, 전극과 상변환막간 계면에 산화막이 형성되는 것을 방지할 수 있어서 세스/리세트 저항 특성을 개선시킬 수 있다.
이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자 라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.
Claims (16)
- 반도체기판 상에 형성되며, 제1콘택홀이 구비된 제1층간절연막;상기 제1콘택홀의 표면에 형성된 실린더형 하부전극;상기 실린더형 하부전극의 내부에 상기 하부전극의 내측면 상단부를 노출시키도록 매립된 절연막;상기 실린더형 하부전극을 포함한 제1층간절연막 상에 상기 절연막과 동일 직경의 오픈 영역을 갖도록 형성된 제1보호막;상기 절연막 및 제1보호막 상에 상기 노출된 실린더형 하부전극의 내측면 상단부와 접촉하게 형성된 패턴 형태의 상변환막;상기 상변환막 상에 형성된 상부전극;상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 형성된 제2보호막;상기 제2보호막 상에 형성된 제2층간절연막; 및상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하도록 형성된 플러그;를 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 실린더형 하부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 제1 및 제2 보호막은 질화막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 상변화막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 구성된 그룹으로부터 선택되는 어느 하나 이상을 포함하는 화합물막으로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 제 4 항에 있어서, 상기 상변환막은 실리콘, 질소 및 산소로 구성된 그룹으로부터 선택되는 적어도 어느 하나 이상이 도핑된 칼코제나이드 화합물로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서, 상기 상부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 이루어진 것을 특징으로 하는 상변환 기억 소자.
- 반도체기판 상에 형성되며, 제1콘택홀이 구비된 제1층간절연막;상기 제1콘택홀의 표면에 형성된 실린더형 하부전극;상기 실린더형 하부전극의 내부에 매립된 절연막;상기 실린더형 하부전극 및 절연막을 포함한 제1층간절연막 상에 상기 절연 막 및 이에 인접한 실린더형 하부전극의 상부 표면 일부를 노출시키는 오픈 영역을 갖도록 형성된 제1보호막;상기 절연막과 실린더형 하부전극 및 제1보호막 상에 상기 노출된 실린더형 하부전극의 상부 표면과 접촉하게 형성된 패턴 형태의 상변환막;상기 상변환막 상에 형성된 상부전극;상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 형성된 제2보호막;상기 제2보호막 상에 형성된 제2층간절연막; 및상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하도록 형성된 플러그;를 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 반도체기판 상에 제1콘택홀을 구비한 제1층간절연막을 형성하는 단계;상기 제1콘택홀 내에 실린더형 하부전극 및 상기 실린더형 하부전극의 내측면 상단부를 노출시키는 절연막을 형성하는 단계;상기 실린더형 하부전극을 포함한 제1층간절연막 상에 상기 절연막과 동일 직경의 오픈 영역을 갖는 제1보호막을 형성하는 단계;상기 절연막 및 제1보호막 상에 상기 노출된 실린더형 하부전극의 내측면 상단부와 접촉하게 패턴 형태로 상변환막을 형성하는 단계;상기 상변환막 상에 상부전극을 형성하는 단계;상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 제2보호막을 형성하는 단계;상기 제2보호막 상에 제2층간절연막을 형성하는 단계; 및상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하는 플러그를 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 8 항에 있어서, 상기 실린더형 하부전극과 절연막을 형성하는 단계는,상기 제1콘택홀을 포함한 제1층간절연막 상에 커포멀하게 제1도전막을 형성하는 단계;상기 제1콘택홀을 매립하도록 제1도전막 상에 절연막을 형성하는 단계;상기 제1층간절연막이 노출될 때까지 절연막과 제1도전막을 CMP하여 실린더형 하부전극을 형성하는 단계; 및상기 실린더형 하부전극의 내측면 상단부가 노출되도록 상기 실린더형 하부전극의 내부에 매립된 절연막을 리세스시키는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 8 항에 있어서, 상기 실린더형 하부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 8 항에 있어서, 상기 제1 및 제2 보호막은 질화막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 8 항에 있어서, 상기 상변화막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 구성된 그룹으로부터 선택되는 어느 하나 이상을 포함하는 화합물막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 12 항에 있어서, 상기 상변환막은 실리콘, 질소 및 산소로 구성된 그룹으로부터 선택되는 적어도 어느 하나 이상이 도핑된 칼코제나이드 화합물로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 8 항에 있어서, 상기 상부전극은 티타늄질화막(TiN), 티타늄알루미늄막(TiAlN) 및 티타늄텅스텐막(TiW)으로 구성된 그룹으로부터 선택되는 어느 하나로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 반도체기판 상에 제1콘택홀을 구비한 제1층간절연막을 형성하는 단계;상기 제1콘택홀 내에 실린더형 하부전극 및 상기 실린더형 하부전극 내부를 매립하는 절연막을 형성하는 단계;상기 실린더형 하부전극을 포함한 제1층간절연막 상에 상기 절연막 및 이에 인접한 실린더형 하부전극의 상부 표면 일부를 노출시키는 오픈 영역을 갖는 제1보 호막을 형성하는 단계;상기 실린더형 하부전극 및 절연막을 포함한 제1보호막 상에 상기 노출된 실린더형 하부전극의 상부 표면과 접촉하게 패턴 형태로 상변환막을 형성하는 단계;상기 상변환막 상에 상부전극을 형성하는 단계;상기 적층된 상변환막과 상부전극을 포함한 제1층간절연막 상에 커포멀하게 제2보호막을 형성하는 단계;상기 제2보호막 상에 제2층간절연막을 형성하는 단계; 및상기 제2층간절연막과 제2보호막 내에 상기 상부전극과 콘택하는 플러그를 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 15 항에 있어서, 상기 실린더형 하부전극과 절연막을 형성하는 단계는,상기 제1콘택홀을 포함한 제1층간절연막 상에 커포멀하게 제1도전막을 형성하는 단계;상기 제1콘택홀을 매립하도록 제1도전막 상에 절연막을 형성하는 단계; 및상기 제1층간절연막이 노출될 때까지 절연막과 제1도전막을 CMP하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061355A KR101097865B1 (ko) | 2006-06-30 | 2006-06-30 | 상변환 기억 소자 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060061355A KR101097865B1 (ko) | 2006-06-30 | 2006-06-30 | 상변환 기억 소자 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080002490A true KR20080002490A (ko) | 2008-01-04 |
| KR101097865B1 KR101097865B1 (ko) | 2011-12-26 |
Family
ID=39214271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060061355A KR101097865B1 (ko) | 2006-06-30 | 2006-06-30 | 상변환 기억 소자 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101097865B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973274B1 (ko) * | 2008-04-28 | 2010-07-30 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US8324067B2 (en) | 2009-03-04 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of forming memory device |
| CN111146340A (zh) * | 2019-12-19 | 2020-05-12 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633279A (zh) * | 2016-01-29 | 2016-06-01 | 中国科学院上海微系统与信息技术研究所 | 包含部分限定型相变材料结构的相变存储单元及制作方法 |
-
2006
- 2006-06-30 KR KR1020060061355A patent/KR101097865B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100973274B1 (ko) * | 2008-04-28 | 2010-07-30 | 주식회사 하이닉스반도체 | 상변환 기억 소자 및 그의 제조방법 |
| US8324067B2 (en) | 2009-03-04 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of forming memory device |
| US8518790B2 (en) | 2009-03-04 | 2013-08-27 | Samsung Electronics Co., Ltd. | Method of forming memory device |
| CN111146340A (zh) * | 2019-12-19 | 2020-05-12 | 上海集成电路研发中心有限公司 | 一种相变存储器单元及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101097865B1 (ko) | 2011-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100437458B1 (ko) | 상변화 기억 셀들 및 그 제조방법들 | |
| KR100650761B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100669851B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR100629265B1 (ko) | 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자 | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| US7678642B2 (en) | Method for manufacturing phase change memory device using a patterning process | |
| KR101097865B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100980295B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR100762894B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20100000927A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR101178835B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR20080050099A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100728982B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100680976B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101097866B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR100728985B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100728983B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101069282B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR101078718B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100728984B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20060122266A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100895819B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |