KR100728984B1 - 상변환 기억 소자 및 그의 제조방법 - Google Patents

Abstract

본 발명은 상변환 기억 소자 및 그의 제조방법을 개시한다. 개시된 본 발명에 따른 상변환 기억 소자는, 콘택홀을 갖는 층간절연막이 형성된 반도체기판; 상기 콘택홀 내에 상단부가 돌출되게 형성된 플러그형 하부전극; 상기 하부전극 상에 형성된 절연막 패턴; 상기 절연막 패턴을 포함하여 돌출된 하부전극의 측면을 감싸도록 형성된 상변환막; 상기 층간절연막 상에 상변환막과 접하면서 상기 상변환막과 동일 높이로 형성된 절연막; 및 상기 절연막과 상변환막 및 절연막 패턴 상에 상기 상변환막과 콘택하도록 형성된 상부전극;을 포함하는 것을 특징으로 한다.

Description

상변환 기억 소자 및 그의 제조방법{Phase change RAM device and method of manufacturing the same}

도 1은 종래의 상변환 기억 소자를 도시한 단면도.

도 2는 본 발명의 일 실시예에 따른 상변환 기억 소자를 도시한 단면도.

도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.

도 4는 본 발명의 다른 실시예에 따른 상변환 기억 소자를 도시한 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

20 : 반도체기판 21 : 제1층간절연막

22 : 식각정지막 23 : 제2층간절연막

H : 콘택홀 24 : 하부전극

25 : 절연막 패턴 26 : 상변환막

27 : 절연막 28 : 상부전극

29 : 제3층간절연막 30 : 비트라인용 콘택플러그

31 : 비트라인

본 발명은 상변환 기억 소자에 관한 것으로, 보다 상세하게는, 하부전극과 상변환막 간의 접촉 면적을 감소시켜 상변환에 필요한 전류를 낮추고 동작 속도를 개선시킬 수 있는 상변환 기억 소자 및 그의 제조방법에 관한 것이다.

기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory : RAM) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 롬(Read Only Memory : ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 기억(Flash Memory) 소자를 들 수 있다.

그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 기억 소자는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.

이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다.

상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변환가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다. 다시말해, 상변환 기억 소자는 상변환막으로 칼코제나이드(Chalcogenide)막을 이용하는데, 이러한 칼코제나이드막은 게르마늄(Ge), 스티비움(Sb) 및 텔루리움(Te)으로 이루어진 화합물막으로서, 인가된 전류에 의해 발생하는 열, 즉, 주울 열(Joule Heat)에 의해 비정질(Amorphouse) 상태와 결정질(Crystalline) 상태 사이에서 상변환가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.

한편, 이러한 상변환 기억 소자에서 상변환막이 결정질 상태에서 비정질 상태로 되는 것을 리세트(reset)라고 하고, 반대로 비정질 상태에서 결정질 상태로 되는 것을 세트(set)라고 하는데, 소비 전력 및 동작 속도 측면에서 상기 리세트/세트(프로그래밍)를 위한 전류의 크기는 낮을수록 좋다. 따라서, 상변환막과 하부전극과의 접촉 면적을 가능한 작게 만들어줌으로써, 두 물질간의 접촉면에서의 전류 밀도를 높여 상변환에 필요한 전류를 낮추어야 한다.

이에, 종래에는 하부전극과 상변환막 간의 접촉 면적을 줄여주기 위해 하부전극을 플러그형으로 형성하고 있다. 이하에서는, 도 1을 참조하여 종래의 플러그형 하부전극을 구비한 상변환 기억 소자를 설명하도록 한다.

종래의 플러그형 하부전극을 구비한 상변환 기억 소자는, 도 1에 도시된 바 와 같이, 소정의 하부구조물(미도시)을 구비한 반도체기판(10) 상에 콘택홀(H)을 갖는 제1층간절연막(11)이 형성되고, 상기 제1층간절연막(11)의 콘택홀(H) 내에 플러그형의 하부전극(12)이 형성되며, 상기 하부전극(12)과 콘택하도록 제1층간절연막(11) 상에 상변환막(13)과 상부전극(14)의 적층 패턴이 형성된 구조를 갖는다.

여기서, 상기 상변환막(13)과 상부전극(14)의 적층 패턴은 상변환물질막과 상부전극용 도전막을 동시에 패터닝하여 형성하는데, 이는 상부전극용 도전막의 형성 없이 상변환물질막만을 패터닝할 경우 상변환물질막의 표면이 손상되어 그 특성이 열화되기 때문이다.

한편, 미설명된 도면부호 15는 상기 적층 패턴을 덮도록 제1층간절연막(11) 상에 형성된 제2층간절연막을 나타내고, 도면부호 16은 상기 제2층간절연막(15) 내에 상부전극(14)과 콘택하도록 형성된 비트라인용 콘택플러그를 나타내며, 도면부호 17은 상기 비트라인용 콘택플러그(16)와 콘택되게 제2층간절연막(15) 상에 형성된 비트라인을 나타낸다.

그러나, 전술한 종래의 상변환 기억 소자에서는 노광 공정의 한계로 인해 소정 지름 이하의 플러그형 하부전극을 형성하기 어렵기 때문에 하부전극과 상변환막 간의 접촉 면적을 줄이는데 한계가 있다.

만약, 목적하는 플러그형 하부전극의 지름이 소정 길이 이하가 되면, 노광 공정의 한계로 인해 하부전극용 콘택홀의 형성 공정 자체가 어려울 뿐만 아니라 콘택홀 지름의 변동폭(variation)이 증가되어 균일한 특성을 갖는 상변환 기억 소자의 제조가 매우 어렵다.

또한, 전술한 종래의 상변환 기억 소자에서는 상부전극(14)의 상부면에 콘택하도록 비트라인용 콘택플러그(16)가 형성되는데, 상기 상부전극(14)과 비트라인용 콘택플러그(16)의 콘택 마진을 고려하면, 상변환막(13)과 상부전극(14)의 크기를 소정 크기 이상 확보해주어야 한다. 즉, 종래 기술에서는 비트라인용 콘택홀 형성시의 공정 마진을 고려하여 상변환막(13)과 상부전극(14)의 크기를 소정 크기 이하로 작게하기 어렵다. 그러므로, 전술한 종래의 상변환 기억 소자에서는 상변환막(13)과 상부전극(14) 간의 접촉 면적이 상변환막(13)과 하부전극(12) 간의 접촉 면적에 비해 상대적으로 매우 넓어 프로그래밍에 필요한 전류가 여전히 높다는 문제가 있다.

이상과 같은 이유로, 종래 기술만으로는 상변환 기억 소자의 프로그래밍 전류를 낮추고 동작 속도를 개선하는데 한계가 있다.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 플러그형 하부전극의 지름을 종래와 유사한 수준으로 유지하고, 아울러, 상부전극과 비트라인용 콘택플러그간의 콘택 마진을 종래와 유사한 수준으로 유지하면서도, 상하부전극들과 상변환막 간의 접촉 면적을 감소시켜 상변환에 필요한 전류를 낮추고 동작 속도를 개선시킬 수 있는 상변환 기억 소자 및 그의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 콘택홀을 갖는 층간절연막 이 형성된 반도체기판; 상기 콘택홀 내에 상단부가 돌출되게 형성된 플러그형 하부전극; 상기 하부전극 상에 형성된 절연막 패턴; 상기 절연막 패턴을 포함하여 돌출된 하부전극의 측면을 감싸도록 형성된 상변환막; 상기 층간절연막 상에 상변환막과 접하면서 상기 상변환막과 동일 높이로 형성된 절연막; 및 상기 절연막과 상변환막 및 절연막 패턴 상에 상기 상변환막과 콘택하도록 형성된 상부전극;을 포함하는 것을 특징으로 하는 상변환 기억 소자를 제공한다.

여기서, 상기 상부전극은 상변환막의 상부 표면 전부 또는 일부와 콘택하도록 형성된다.

한편, 상기와 같은 목적을 달성하기 위한 본 발명의 상변환 기억 소자의 제조방법은, 반도체기판 상에 제1층간절연막, 식각정지용 절연막 및 제2층간절연막을 차례로 형성하는 단계; 상기 제2층간절연막, 식각정지용 절연막 및 제1층간절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 내에 플러그형 하부전극을 형성하는 단계; 상기 하부전극 상에 절연막 패턴을 형성하는 단계; 상기 하부전극의 상단부가 돌출되도록 제2층간절연막을 제거하는 단계; 상기 절연막 패턴을 포함하여 돌출된 하부전극의 측면을 감싸도록 상변환막을 형성하는 단계; 상기 상변환막을 포함한 식각정지용 절연막 및 절연막 패턴 상에 절연막을 형성하는 단계; 상기 상변환막이 노출되도록 절연막을 CMP(Chemical Mechanical Polishing)하는 단계; 상기 절연막과 상변환막 및 절연막 패턴 상에 상변환막과 콘택하는 상부전극을 형성하는 단계;를 포함한다.

여기서, 상기 상변환막을 형성하는 단계는, 상기 돌출된 하부전극의 상단부 를 포함하여 절연막 패턴 및 식각정지용 절연막 상에 상변환물질막을 형성하는 단계; 및 상기 상변환물질막을 에치백(etch-back)하는 단계;로 구성된다.

그리고, 상기 상부전극은 상변환막의 상부 표면 전부 또는 일부와 콘택되게 형성된다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

도 2는 본 발명의 일 실시예에 따른 상변환 기억 소자의 단면도로서, 이를 참조하면, 본 발명의 상변환 기억 소자는 콘택홀(H)을 갖는 제1층간절연막(21)이 형성된 반도체기판(20)과, 상기 콘택홀(H) 내에 상단부가 돌출되게 형성된 플러그형 하부전극(24)과, 상기 하부전극(24) 상에 형성된 절연막 패턴(25)과, 상기 절연막 패턴(25)을 포함하여 돌출된 하부전극(24)의 측면을 감싸도록 형성된 상변환막(26)과, 상기 제1층간절연막(21) 상에 상변환막(26)과 접하면서 상기 상변환막(26)과 동일 높이로 형성된 절연막(27)과, 상기 절연막(27)과 상변환막(26) 및 절연막 패턴(25) 상에 상기 상변환막(26)과 콘택하도록 형성된 상부전극(28)을 포함한다.

미설명된 도면부호 29는 상기 상부전극(28)을 덮도록 기판 결과물 상에 형성된 제3층간절연막을 나타내고, 도면부호 30은 상기 제3층간절연막(29) 내에 상부전극(28)과 콘택하도록 형성된 비트라인용 콘택플러그를 나타내며, 도면부호 31은 상기 비트라인용 콘택플러그(30)와 콘택되게 제3층간절연막(29) 상에 형성된 비트라 인을 나타낸다.

이하에서는, 도 2와 같은 구조를 갖는 본 발명의 일 실시예에 따른 상변환 기억 소자의 제조방법을 설명하도록 한다.

도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

도 3a를 참조하면, 소정의 하부구조물(미도시)이 형성된 반도체기판(20)을 마련한 후, 상기 기판(20) 상에 상기 하부구조물을 덮도록 제1층간절연막(21), 식각정지용 절연막(22) 및 제2층간절연막(23)을 차례로 형성한다. 여기서, 상기 제1 및 제2층간절연막(21, 23)은 산화막으로 형성하고, 상기 식각정지용 절연막(22)은 질화막으로 형성함이 바람직하다.

그런 다음, 상기 제2층간절연막(23), 식각정지용 절연막(22) 및 제1층간절연막(21)을 식각하여 콘택홀(H)을 형성한다.

도 3b를 참조하면, 상기 콘택홀(H) 내에 제1도전막을 매립하여 플러그형 하부전극(24)을 형성한 후, 상기 하부전극(24) 상에 절연막 패턴(25)을 형성한다. 이때, 상기 하부전극(24)의 지름은 도 1에 도시된 종래의 상변환 기억 소자의 그것과 유사하다.

도 3c를 참조하면, 상기 하부전극(24)의 상단부가 돌출되도록 제2층간절연막(23)을 제거한다.

다음으로, 상기 돌출된 하부전극(24)의 상단부를 포함하여 절연막 패턴(25) 및 식각정지용 절연막(22) 상에 그 표면을 따라 상변환물질막을 형성하고, 상기 상 변환물질막을 에치백한다. 이로써, 상기 절연막 패턴(25)을 포함하여 돌출된 하부전극(24)의 측면을 감싸는 상변환막(26)이 형성된다.

도 3d를 참조하면, 상기 상변환막(26)을 포함한 식각정지용 절연막(22) 및 절연막 패턴(25) 상에 절연막(27)을 형성하고, 상기 상변환막(26)이 노출되도록 절연막(27)을 CMP한다.

도 3e를 참조하면, 상기 절연막(27)과 상변환막(26) 및 절연막 패턴(25) 상에 상변환막(26)과 콘택하는 상부전극(28)을 형성한다.

그런 다음, 상기 상부전극(28)을 덮도록 기판 결과물 상에 제3층간절연막(29)을 형성하고, 상기 제3층간절연막(29) 내에 상부전극(28)과 콘택하는 비트라인용 콘택플러그(30)를 형성한 다음, 상기 제3층간절연막(29) 상에 비트라인용 콘택플러그(30)과 콘택하는 비트라인(31)을 형성한다.

이후, 도시하지는 않았지만, 공지된 후속 공정을 차례로 수행하여 본 발명의 상변환 기억 소자를 제조한다.

이와 같이, 본 발명은 플러그형 하부전극(24)의 측벽에 스페이서(spacer) 형태로 상변환막(26)을 형성하고, 상변환막(26)의 상부 표면과 접하도록 상부전극(28)을 형성함으로써, 상변환막(26)과 상하부전극 간의 접촉 면적을 종래 보다 감소시킬 수 있다. 이때, 플러그형 하부전극(24)의 크기 및 상부전극(28)의 크기는 종래와 동일한 수준으로 유지될 수 있다. 그러므로, 본 발명은 미세 콘택홀 형성 공정에 의한 특성 변동폭 증가 문제 및 상부전극과 비트라인간 콘택 마진 감소 문제 없이 상변환 기억 소자의 프로그래밍 전류를 낮추고 동작 속도를 개선시킬 수 있다.

한편, 전술한 본 발명의 일 실시예에서는 상부전극(28)이 상변환막(26)의 상부 표면 전부를 덮도록 형성된 경우에 대해서 도시하고 설명하였지만, 본 발명의 다른 실시예에서는, 도 4에 도시된 바와 같이, 상부전극(28)이 상변환막(26)의 상부 표면 일부를 덮도록 형성될 수도 있다. 이 경우, 상부전극(28)과 상변환막(26) 간의 접촉 면적이 일 실시예 보다 더 감소되므로 프로그래밍 전류를 더욱 감소시킬 수 있지만, 상변환막(26)과 상부전극(28) 간의 오버랩(overlap) 면적을 제어하는데 다소 어려움이 있다.

또한, 도시하지는 않았지만, 본 발명이 또 다른 실시예에서는 상변환막 상에 상부전극을 형성하지 않고, 비트라인용 콘택플러그를 상변환막과 직접 콘택하도록 형성할 수도 있다.

이상, 여기에서는 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명이 본 발명의 본질적인 사상에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다.

이상에서와 같이, 본 발명은 상변환 기억 소자를 제조함에 있어서, 플러그형 하부전극의 측벽에 스페이서(spacer) 형태로 상변환막을 형성하고, 상변환막의 상부 표면과 접하도록 상부전극을 형성함으로써, 상하부전극의 크기를 감소시키지 아니하면서도 상변환막과 상하부전극 간의 접촉 면적을 종래 보다 감소시킬 수 있다.

그러므로, 본 발명은 미세 콘택홀 형성 공정에 의한 특성 변동폭 증가 문제 및 상부전극과 비트라인간 콘택 마진 감소 문제 없이 상변환 기억 소자의 프로그래밍 전류를 낮추고 동작 속도를 개선시킬 수 있다.

Claims (5)

1. 콘택홀을 갖는 층간절연막이 형성된 반도체기판;

   상기 콘택홀 내에 상단부가 돌출되게 형성된 플러그형 하부전극;

   상기 하부전극 상에 형성된 절연막 패턴;

   상기 절연막 패턴을 포함하여 돌출된 하부전극의 측면을 감싸도록 형성된 상변환막;

   상기 층간절연막 상에 상변환막과 접하면서 상기 상변환막과 동일 높이로 형성된 절연막; 및

   상기 절연막과 상변환막 및 절연막 패턴 상에 상기 상변환막과 콘택하도록 형성된 상부전극;

   을 포함하는 것을 특징으로 하는 상변환 기억 소자.
2. 제 1 항에 있어서,

   상기 상부전극은 상변환막의 상부 표면 전부 또는 일부와 콘택하도록 형성된 것을 특징으로 하는 상변환 기억 소자.
3. 반도체기판 상에 제1층간절연막, 식각정지용 절연막 및 제2층간절연막을 차례로 형성하는 단계;

   상기 제2층간절연막, 식각정지용 절연막 및 제1층간절연막을 식각하여 콘택 홀을 형성하는 단계;

   상기 콘택홀 내에 플러그형 하부전극을 형성하는 단계;

   상기 하부전극 상에 절연막 패턴을 형성하는 단계;

   상기 하부전극의 상단부가 돌출되도록 제2층간절연막을 제거하는 단계;

   상기 절연막 패턴을 포함하여 돌출된 하부전극의 측면을 감싸도록 상변환막을 형성하는 단계;

   상기 상변환막을 포함한 식각정지용 절연막 및 절연막 패턴 상에 절연막을 형성하는 단계;

   상기 상변환막이 노출되도록 절연막을 CMP하는 단계;

   상기 절연막과 상변환막 및 절연막 패턴 상에 상변환막과 콘택하는 상부전극을 형성하는 단계;

   를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
4. 제 3 항에 있어서,

   상기 상변환막을 형성하는 단계는,

   상기 돌출된 하부전극의 상단부를 포함하여 절연막 패턴 및 식각정지용 절연막 상에 상변환물질막을 형성하는 단계; 및

   상기 상변환물질막을 에치백하는 단계;로 구성되는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
5. 제 3 항에 있어서,

   상기 상부전극은 상변환막의 상부 표면 전부 또는 일부와 콘택되게 형성되는 것을 특징으로 하는 상변환 기억 소자의 제조방법.

Images