KR20080088983A - 상변환 기억 소자 및 그 제조방법 - Google Patents
상변환 기억 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20080088983A KR20080088983A KR1020070031921A KR20070031921A KR20080088983A KR 20080088983 A KR20080088983 A KR 20080088983A KR 1020070031921 A KR1020070031921 A KR 1020070031921A KR 20070031921 A KR20070031921 A KR 20070031921A KR 20080088983 A KR20080088983 A KR 20080088983A
- Authority
- KR
- South Korea
- Prior art keywords
- lower electrode
- contact
- film
- phase change
- electrode contact
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000010410 layer Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052759 nickel Inorganic materials 0.000 claims abstract description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 6
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 32
- 229910052751 metal Inorganic materials 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000007796 conventional method Methods 0.000 abstract 1
- 239000012782 phase change material Substances 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
본 발명은 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명의 상변환 기억 소자는, 다수의 상변환 셀 영역을 갖는 반도체기판; 반도체기판 상에 형성된 하부전극과, 상기 하부전극 상에 콘택홀이 구비된 층간절연막과, 상기 콘택홀의 전면에 형성된 하부전극 콘택과, 상기 하부전극 콘택이 구비된 콘택홀 내에 형성된 절연막 및 상기 하부전극 콘택과 콘택되며, 상기 절연막 및 하부전극 콘택 상에 형성된 상변환막과 상부전극의 적층 패턴을 포함한다.
Description
도 1은 종래 상변화 물질의 상변화를 설명하기 위한 그래프.
도 2는 종래 상변환 기억 소자를 나타낸 단면도.
도 3은 본 발명의 실시예에 따른 상변환 기억 소자를 나타낸 단면도.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
300,400: 반도체기판 310,410: 하부전극
320,420: 층간절연막 330,430: 하부전극 콘택
340,440: SOD 절연막 350,450: 상변환막
360,460: 상부전극 H: 콘택홀
M: 하드마스크 패턴
본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 하부전극 콘택 과 상변환막 간의 접촉 면적을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다.
또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로, 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다.
상변환 기억 소자는 하부전극(bottom electrode)과 상부전극(top electrode) 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다.
이러한 상변환 기억 소자는 게르마늄-안티모니-텔루륨(Ge-Sb-Te: GST)계 및 은-인듐-안티모니-텔루륨(Ag-In-Sb-Te: AIST)계와 같은 상변화 물질(phase change material)에 전류, 즉, 주울 열에 따라서 비정질 상태와 결정질 상태에서 가역적인 상변화를 일으킨다.
도 1은 종래 상변환 기억 소자에서의 상변화 물질의 상변화를 설명하기 위한 그래프로서, 도시된 바와 같이, 상변화 물질은 용융온도(Melting Temperature;Tm) 보다 높은 온도에서 짧은 시간(제1동작구간; t1) 동안 가열한 후에 빠른 속도로 냉각시키는 것에 의해 비정질 상태(A)로 변하는데, 이러한 비정질 상태의 저항은 고저항 상태가 되고, 이를 리셋(Reset) 상태라고 하며 데이타 '0'에 대응된다.
반면, 상변화 물질은 용융 온도(Tm) 보다 낮고 결정화 온도(Crystallization Temperature;Tc) 보다 높은 온도에서 제1동작구간(t1) 보다 긴 시간(제2동작구간; t2) 동안 가열한 후 냉각시키는 것에 의해 결정 상태(B)로 변하는데, 이러한 결정질 상태의 저항은 저저항 상태가 되고, 이를 셋(Set) 상태라고 하며 데이타 '1'에 대응된다.
이와 같이, 상변환 기억 소자는, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
도 2는 종래의 상변환 기억 소자를 도시한 단면도로서, 도시된 바와 같이, 상변환 기억 소자는, 하부 구조물이 구비된 반도체기판 상(200)에 하부전극(210)이 형성되며, 상기 하부전극(210) 상에 형성된 층간절연막(220) 내에 하부전극과 콘택하는 하부전극 콘택(bottom electrode contact, 230)이 형성되며, 상기 하부전극 콘택(230) 상에 상변환막(250)과 상부전극(260)이 형성된 구조를 갖는다.
이러한 구조의 상변환 기억 소자는, 상기 하부전극(210)과 상부전극(260) 사이에 전류가 흐름에 따라 하부전극 콘택(230)과 상변환막(250) 간의 접촉면적을 통하는 전류 밀도에 의해 상변환막의 결정 상태가 변한다.
이와 같이, 상변환막의 결정 상태 변화는 상변환막과 하부전극 콘택의 접촉 면적에 직접적인 영향이 있으므로, 접촉 면적이 작으면 작을수록 상변환막의 상태를 변화시키는데 필요한 전류 밀도는 작아지기 때문에 상변환막과 하부전극 콘택 간의 접촉 면적을 가능한 작아야 한다.
그러나, 종래의 상변환 기억 소자에서는, 소자의 고집적화에 따라 하부전극 콘택이 형성되는 콘택홀의 사진 공정 및 식각 공정의 한계에 따른 제한을 받게 되면서 하부전극 콘택과 상변환막 간의 접촉 면적을 줄이는데 한계에 다다르고 있다.
만약, 목적하는 하부전극 콘택의 지름이 소정 길이 이하가 되면, 노광 공정의 한계로 인해 하부전극 콘택용 콘택홀의 형성 공정 자체가 어려울 뿐만 아니라 콘택홀 지름의 변동폭(variation)이 증가되어 균일한 특성을 갖는 상변환 기억 소자의 제조가 매우 어렵다.
본 발명은 하부전극 콘택과 상변환막 간의 접촉 면적을 감소시킬 수 있는 상변환 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 다수의 상변환 셀 영역을 갖는 반도체기판; 반도체기판 상에 형성된 하부전극; 상기 하부전극 상에 콘택홀이 구비된 층간절연막; 상기 콘택홀의 전면에 형성된 하부전극 콘택; 상기 하부전극 콘택이 구비된 콘택홀 내에 형성된 절연막; 및 상기 하부전극 콘택과 콘택되며, 상기 절연막 및 하부전극 콘택 상에 형성된 상변환막과 상부전극의 적층 패턴;을 포함하는 상변환 기억 소자를 제공한다.
여기서, 상기 하부전극 콘택은 TiN, W, Co, Ni, Ti 및 Ru 중에서 어느 하나의 금속막으로 형성된 것을 포함한다.
상기 절연막은 BPSG막, APL막 및 SOD막 중에서 어느 하나의 막인 것을 포함한다.
또한, 본 발명은, 다수의 상변환 셀 영역을 갖는 반도체기판 상에 하부전극을 형성하는 단계; 상기 하부전극을 포함한 기판 전면 상에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 하부 전극콘택 형성 영역을 노출시키는 하드마스크를 형성하는 단계; 상기 하드마스크를 이용해서 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 하드마스크 상에 하부전극 콘택용 금속막을 형성하는 단계; 상기 금속막이 형성된 콘택홀이 매립되도록 상기 금속막 상에 절연 막을 형성하는 단계; 상기 금속막이 노출될 때까지 상기 절연막을 1차 CMP 하는 단계; 상기 1차 CMP에 의해 노출된 금속막을 상기 하드마스크가 노출될 때까지 2차 CMP 하여 상기 콘택홀의 전면에 하부전극 콘택을 형성하는 단계; 및 상기 하부전극 콘택과 절연막 및 이에 인접한 하드마스크 상에 상변환막과 상부전극의 적층 패턴을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.
여기서, 상기 하드마스크는 질화막으로 형성하는 것을 포함한다.
상기 하부전극 콘택용 금속막은 ALD 방식에 따라 형성하는 것을 포함한다.
상기 하부전극 콘택용 금속막은 TiN, W, Co, Ni, Ti 및 Ru 중에서 어느 하나의 금속막으로 형성하는 것을 포함한다.
상기 절연막은 BPSG막, APL막 및 SOD막 중에서 어느 하나의 막인 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명의 상변환 기억 소자는, 도 3에 도시된 바와 같이, 다수의 상변환 셀 영역을 갖는 반도체기판(300)에 형성된 하부전극(310) 상에 콘택홀이 구비된 층간절연막(320)이 형성되며, 상기 콘택홀의 전면에 하부전극 콘택(330)이 형성되며, 상기 하부전극 콘택(330)이 구비된 콘택홀 내에 절연막(340)이 형성되며, 상기 하부전극 콘택(330)과 콘택되도록 상기 SOD 절연막(340) 및 하부전극 콘택(330) 상에 상변환막(350)과 상부전극(360)의 적 층 패턴이 형성된 것을 특징으로 한다.
이와 같이, 하부전극 콘택(330)이 콘택홀 내에 매립된 형태로 형성되지 않고, 상기 콘택홀의 전면에 균일한 두께로 형성됨에 따라, 상기 하부전극 콘택(330)과 상변환막(350) 간의 접촉 면적이 종래 대비 감소되므로, 이를 통해, 상변화에 필요한 전류를 낮추고 동작 속도를 개선시킬 수 있다.
자세하게는, 도 4a 내지 도 4e를 참조하여 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하도록 한다.
도 4a를 참조하면, 다수의 상변환 셀 영역을 갖으며, 게이트 및 소오스/드레인영역으로 구성되어진 트랜지스터(미도시)를 포함한 하부 구조물이 형성된 반도체기판(400)을 마련한 후, 상기 반도체기판(400) 상에 금속패턴의 하부전극(410)을 형성한다.
그런다음, 상기 하부전극(410)을 포함한 반도체기판(400) 전면 상에 층간절연막(420)을 형성한 후, 상기 층간절연막(420) 상에 하부전극 콘택 형성 영역을 노출시키는 하드마스크(M)를 형성한다.
이때, 상기 하드마스크(M)는 질화막을 사용하여 형성한다.
다음으로, 상기 하드마스크(M)를 식각마스크로 이용해서 상기 층간절연막(420)을 식각하여 상기 하부전극(410)을 노출시키는 콘택홀(H)을 형성한다.
도 4b를 참조하면, 상기 콘택홀(H)을 포함한 하드마스크 패턴(M) 상에 균일한 두께로 하부전극 콘택용 금속막(430a)을 증착한다.
이때, 상기 금속막(430a)은 원자층증착(Atomic Layer Deposition; 이하, "ALD" 이라 함) 방식에 따라 증착하며, TiN, W, Co, Ni, Ti 및 Ru 중에서 어느 하나의 금속막을 이용하여 증착한다.
여기서, 상기 금속막(430a)은 ALD 방식으로 증착할 때 1 주기(Cycle) 또는 여러 주기(Cycle)로 진행함으로써, 상기 금속막(430a)을 증착 두께를 원하는 두께로 조절할 수 있으며, 이는, 후속의 상변환막과 접촉하는 하부전극 콘택 면적을 원하는 대로 조절할 수 있게 된다.
도 4c를 참조하면, 상기 하부전극 콘택용 금속막(430a)이 형성된 콘택홀(H)이 매립되도록 상기 금속막(430a) 상에 스핀-온(Spin-on) 방식에 따라 절연막을 형성한다.
이때, 상기 절연막은 BPSG막, APL막 및 SOD막 중에서 어느 하나의 막을 사용하여 형성하되, 바람직하게는 폴리실라잔 계열의 SOD 절연막(440. 이하, "SOD 절연막" 이라 함)을 증착한다.
여기서, 스핀-온 방식이 특징상 상기 SOD 절연막(440)은 액체 상태로 콘택홀(H)에 매립되기 때문에 콘택홀의 크기에 제약 없이 증착이 가능하다.
도 4d를 참조하면, 상기 금속막(430a)이 노출될 때까지 상기 SOD 절연막(440)을 1차 화학적기계적연마(Chemical Mechanical Polishing; 이하, "CMP"이라 함) 한다.
도 4e를 참조하면, 상기 1차 CMP에 의해 노출된 금속막(430a)을 상기 하드마스크(M)가 노출될 때까지 2차 CMP 하여, 이릍 통해, 상기 콘택홀(H)의 전면에 하부전극 콘택(430)이 형성하게 된다.
이때, 상기 금속막을 식각하는 2차 CMP는 상기 SOD 절연막에 대한 선택비가 높은 것을 사용하여 상기 2차 CMP시 SOD 절연막에 디싱(dishing)이 발생하지 않도록 하여 하부전극 콘택 면적의 변화량을 최소화한다.
여기서, 상기 하부전극 콘택용 금속막(430a)을 ALD 방식으로 증착하고, 콘택홀(H) 내에 SOD 절연막(440)을 증착하며, 상기 금속막(430a)과 SOD 절연막(440)을 2단계로 CMP를 진행하여 콘택홀(H)의 전면에 하부전극 콘택(430)을 형성함으로써, 이를 통해, 본 발명은 사진 공정 및 식각 공정의 한계와 무관하게 하부전극 콘택 면적을 감소시킬 수 있는 효과를 얻게 된다.
따라서, 상기 하부전극 콘택(430)의 면적 감소로 인해 후속의 상변환막과 하부전극 콘택 간의 접촉 면적을 감소시킬 수 있으므로 상변화에 필요한 전류를 낮추고 동작 속도를 개선시킬 수 있다.
또한, 하부전극 콘택의 변동폭이 감소되므로, 균일한 특성을 갖는 상변환 기억 소자의 제조가 가능하다.
도 4f를 참조하면, 상기 하부전극 콘택(430) 및 SOD 절연막(440)을 포함한 기판 결과물 상에 상변환막(450)과 상부전극용 금속막을 증착한 후, 상기 상부전극용 금속막과 상변환막(450)을 식각하여 상기 하부전극 콘택(430) 및 SOD 절연막(440) 상에 상기 하부전극(410)과 콘택하는 상변환막(450)과 상부전극(460)의 적층 패턴을 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 하부전극 콘택이 콘택홀 내에 매립된 형태로 형성되지 않고, 상기 콘택홀의 전면에 균일한 두께로 형성됨에 따라, 하부전극 콘택과 상변환막 간의 접촉 면적은 종래 대비 감소되므로, 이를 통해, 상변화에 필요한 전류를 낮추고 동작 속도를 개선시킬 수 있다.
Claims (8)
- 다수의 상변환 셀 영역을 갖는 반도체기판;반도체기판 상에 형성된 하부전극;상기 하부전극 상에 콘택홀이 구비된 층간절연막;상기 콘택홀의 전면에 형성된 하부전극 콘택;상기 하부전극 콘택이 구비된 콘택홀 내에 형성된 절연막; 및상기 하부전극 콘택과 콘택되며, 상기 절연막 및 하부전극 콘택 상에 형성된 상변환막과 상부전극의 적층 패턴;를 포함하는 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서,상기 하부전극 콘택은 TiN, W, Co, Ni, Ti 및 Ru 중에서 어느 하나의 금속막으로 형성된 것을 특징으로 하는 상변환 기억 소자.
- 제 1 항에 있어서,상기 절연막은 BPSG막, APL막 및 SOD막 중에서 어느 하나의 막인 것을 특징으로 하는 상변환 기억 소자.
- 다수의 상변환 셀 영역을 갖는 반도체기판 상에 하부전극을 형성하는 단계;상기 하부전극을 포함한 기판 전면 상에 층간절연막을 형성하는 단계;상기 층간절연막 상에 하부 전극콘택 형성 영역을 노출시키는 하드마스크를 형성하는 단계;상기 하드마스크를 이용해서 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계;상기 콘택홀을 포함한 하드마스크 상에 하부전극 콘택용 금속막을 형성하는 단계;상기 금속막이 형성된 콘택홀이 매립되도록 상기 금속막 상에 절연막을 형성하는 단계;상기 금속막이 노출될 때까지 상기 절연막을 1차 CMP 하는 단계;상기 1차 CMP에 의해 노출된 금속막을 상기 하드마스크가 노출될 때까지 2차 CMP 하여 상기 콘택홀의 전면에 하부전극 콘택을 형성하는 단계; 및상기 하부전극 콘택과 절연막 및 이에 인접한 하드마스크 상에 상변환막과 상부전극의 적층 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 4 항에 있어서,상기 하드마스크는 질화막으로 형성하는 것을 특징으로 하는 상변환 기억 소자.
- 제 4 항에 있어서,상기 하부전극 콘택용 금속막은 ALD 방식에 따라 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 4 항에 있어서,상기 하부전극 콘택용 금속막은 TiN, W, Co, Ni, Ti 및 Ru 중에서 어느 하나의 금속막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
- 제 4 항에 있어서,상기 절연막은 BPSG막, APL막 및 SOD막 중에서 어느 하나의 막인 것을 특징으로 하는 상변환 기억 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031921A KR20080088983A (ko) | 2007-03-30 | 2007-03-30 | 상변환 기억 소자 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070031921A KR20080088983A (ko) | 2007-03-30 | 2007-03-30 | 상변환 기억 소자 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080088983A true KR20080088983A (ko) | 2008-10-06 |
Family
ID=40150936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070031921A KR20080088983A (ko) | 2007-03-30 | 2007-03-30 | 상변환 기억 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080088983A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449100A (zh) * | 2014-08-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
-
2007
- 2007-03-30 KR KR1020070031921A patent/KR20080088983A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449100A (zh) * | 2014-08-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
| CN105449100B (zh) * | 2014-08-27 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 相变存储器及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668825B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100650761B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100960927B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100682937B1 (ko) | 상전이 메모리 소자 및 제조방법 | |
| JP2006229237A (ja) | 相変化メモリ素子及びその製造方法 | |
| JP2006344976A (ja) | 相変化記憶素子及びその製造方法 | |
| KR20060128380A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100967675B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650752B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100567067B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR20080050098A (ko) | 상변환 기억 소자의 제조방법 | |
| KR20080044523A (ko) | 상변환 기억 소자의 제조방법 | |
| KR100762894B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100650724B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR100997785B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20080088983A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR100536599B1 (ko) | 상변화 기억 소자 구조 | |
| KR101069280B1 (ko) | 상변환 기억 소자의 제조방법 | |
| KR101052863B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100728984B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101006516B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR100650720B1 (ko) | 상변화 기억 소자 및 그 제조방법 | |
| KR101078718B1 (ko) | 상변환 기억 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |