KR100960927B1 - 상변환 기억 소자 및 그 제조방법 - Google Patents

상변환 기억 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100960927B1
KR100960927B1 KR1020070031879A KR20070031879A KR100960927B1 KR 100960927 B1 KR100960927 B1 KR 100960927B1 KR 1020070031879 A KR1020070031879 A KR 1020070031879A KR 20070031879 A KR20070031879 A KR 20070031879A KR 100960927 B1 KR100960927 B1 KR 100960927B1
Authority
KR
South Korea
Prior art keywords
heater
film
mask pattern
cylindrical heater
phase change
Prior art date
Application number
KR1020070031879A
Other languages
English (en)
Other versions
KR20080088955A (ko
Inventor
장헌용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070031879A priority Critical patent/KR100960927B1/ko
Priority to US11/871,246 priority patent/US8049198B2/en
Publication of KR20080088955A publication Critical patent/KR20080088955A/ko
Application granted granted Critical
Publication of KR100960927B1 publication Critical patent/KR100960927B1/ko
Priority to US13/241,890 priority patent/US8422283B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변환 기억 소자 및 그 제조방법을 개시한다. 개시된 본 발명은, 다수의 상변환 셀 영역을 갖는 반도체기판; 상기 반도체기판의 각 상변환 셀 영역 상에 형성된 하부전극; 상기 하부전극을 포함한 반도체기판 상에 형성되며, 상기 각 하부전극을 노출시키는 각각의 홀을 구비한 제1절연막; 상기 홀 표면에 하부전극과 콘택되도록 형성된 실린더형 히터; 상기 실린더형 히터가 형성된 홈을 매립하도록 형성된 제2절연막; 상기 실린더형 히터를 포함한 제1 및 제2절연막 상에 각 실린더형 히터의 일부분이 노출시키도록 형성되되, 노출 부위들이 일정 피치를 갖도록 형성된 마스크 패턴; 상기 노출된 실린더형 히터 부분을 포함한 마스크 패턴 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극;을 포함한다.

Description

상변환 기억 소자 및 그 제조방법{Phase change RAM device and method of manufacturing the same}
도 1은 종래의 상변환 기억 소자를 도시한 평면도 및 단면도.
도 2는 본 발명의 실시예에 따른 상변환 기억 소자를 도시한 평면도 및 단면도.
도 3a 내지 도 3e는 본 발명의 실시에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 평면도 및 단면도.
도 4a 및 도 4b는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 평면도 및 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
200,300,400: 반도체기판 210,310,410: 층간절연막
220,320,420: 하부전극 230,330,430: 제1절연막
340L: 히터용 물질 240,340,440: 실린더형 히터
250,350,450: 제2절연막 260,360,460: 마스크 패턴
270,370,470: 상변환막 289,380,480: 상부전극
본 발명은 상변환 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 소자의 고집적화에 따른 써멀 크로스-토크 현상을 방지할 수 있는 상변환 기억 소자 및 그 제조방법에 관한 것이다.
일반적으로 기억 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 램(Random Access Memory: RAM) 소자와, 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 비휘발성의 롬(Read Only Memory: ROM) 소자로 크게 구분된다. 상기 휘발성의 램 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 기억 소자임에도 불구하고 높은 전하저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다.
또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원전압에 비해 높은 동작전압이 요구되고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 기억 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 기억 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로, 최근 상변환 기억 소자(Phase Change RAM)가 제안되었다.
상변환 기억 소자는 하부전극(bottom electrode)과 상부전극(top electrode) 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질과 비정질에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다.
상변환 기억 소자는 하부전극과 상부전극 사이의 전류 흐름을 통해서 상기 전극들 사이에 개재된 상변환막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 결정질(Crystalline)과 비정질(Amorphouse)에 따른 저항 차이를 이용하여 셀에 저장된 정보를 판별하는 기억 소자이다.
다시말해, 상변환 기억 소자는 게르마늄-안티모니-텔루륨(Ge-Sb-Te: GST)계 및 은-인듐-안티모니-텔루륨(Ag-In-Sb-Te: AIST)계와 같은 상변화 물질(phase change material)에 전류, 즉, 주울 열(Joule thermal)에 의해서 비정질 상태와 결정질 상태 사이에서 가역적인 상변화가 일어나며, 이때, 비정질 상태를 갖는 상변환막의 비저항이 결정질 상태를 갖는 상변환막의 비저항 보다 높다는 것으로부터, 읽기 모드에서 상변환막을 통하여 흐르는 전류를 감지하여 상변환 기억 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
한편, 종래의 상변환 기억 소자는, 도 1에 도시된 바와 같이, 다수의 상변환 셀 영역을 갖는 반도체기판(100) 상의 각 셀(cell) 내에 실린더형 히터(cylinder type heater, 140)가 배치되고, 상기 인접하는 셀 영역의 두 실린더형 히터(140)를 공유하는 개구부(160h)가 구비된 질화막(160)이 배치되고, 상기 개구부(160h)이 구비된 질화막(160) 상에 상변환막(170)과 상부전극(180)의 적층패턴이 배치된 구조 를 갖는다.
그러나, 상변환 소자의 크기가 작아짐에 따라 두 셀에 형성된 실린더형 히터(140) 간의 거리도 점차 작아지게 되면서, 실린더형 히터(140)와 상변환막(170)과의 계면에서 주울 열 발생시에 주울 열이 발생하는 반경에 의해서 이웃하고 있는 상변환막에 열(thermal)에 의한 원하지 않는 상변화 현상인 써멀 크로스-토크(Thermal Cross-talk) 현상이 발생되고 있다.
도 1에서 미설명된 도면 부호 110은 층간절연막을, 120은 하부전극을, 130,150은 절연막을 각각 나타낸다.
이러한, 써멀 크로스-토크 현상(Thermal Cross-talk)은 상변환 셀에 저장되어 있는 데이터를 변경시키거나, 상변환 셀에 부부적인 영향을 주어 센싱 마진(sensing margin)을 저하시키는 요인이 되고 있다.
본 발명은 써멀 크로스-토크 현상을 억제시켜 소망하는 특성을 확보할 수 있는 상변환 기억 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 다수의 상변환 셀 영역을 갖는 반도체기판; 상기 반도체기판의 각 상변환 셀 영역 상에 형성된 하부전극; 상기 하부전극을 포함한 반도체기판 상에 형성되며, 상기 각 하부전극을 노출시키는 각각의 홀을 구비한 제1절연막; 상기 홀 표면에 하부전극과 콘택되도록 형성된 실린더형 히터; 상기 실린더형 히터가 형성된 홈을 매립하도록 형성된 제2절연막; 상 기 실린더형 히터를 포함한 제1 및 제2절연막 상에 각 실린더형 히터의 일부분이 노출시키도록 형성되되, 노출 부위들이 일정 피치를 갖도록 형성된 마스크 패턴; 상기 노출된 실린더형 히터 부분을 포함한 마스크 패턴 상에 형성된 상변환막; 및 상기 상변환막 상에 형성된 상부전극;을 포함하는 상변환 기억 소자를 제공한다.
여기서, 상기 히터는 TiN막, TiW막 및 TiAlN막 중에서 어느 하나의 막인 것을 포함한다.
상기 마스크 패턴은 질화막인 것을 포함한다.
상기 마스크 패턴은 셀 배열 방향에 따른 실린더형 히터를 포함한 제1 및 제2절연막의 측면 부분을 노출시키는 것을 포함한다.
상기 마스크 패턴은 셀 배열 방향에 수직한 실린더형 히터를 포함한 제1 및 제2절연막의 측면 부분을 노출시키는 것을 포함한다.
또한, 본 발명은, 다수의 상변환 셀 영역을 갖는 반도체기판의 상변환 셀 영역에 하부전극을 형성하는 단계; 상기 하부전극을 포함한 반도체기판 상에 하부전극을 노출시키는 홀이 구비된 제1절연막을 형성하는 단계; 상기 홀을 포함한 제1절연막 상에 히터용 물질을 형성하는 단계; 상기 히터용 물질이 형성된 홀을 매립하도록 상기 히터용 물질 상에 제2절연막을 형성하는 단계; 상기 제1절연막이 노출될 때까지 제2절연막과 히터용 물질을 CMP 하여 상기 홀 표면에 상기 하부전극과 콘택하는 실린더형 히터를 형성하는 단계; 상기 실린더형 히터를 포함한 제1 및 제2절연막 상에 각 실린더형 히터의 일부분을 노출시키도록 형성하되, 노출 부위들이 일정 피치를 갖는 마스크 패턴을 형성하는 단계; 상기 노출된 각각의 실린더형 히터 를 포함한 마스크 패턴 상에 상변환막을 형성하는 단계; 및 상기 상변환막 상에 상부전극을 형성하는 단계;를 포함하는 상변환 기억 소자의 제조방법을 제공한다.
여기서, 상기 히터용 물질은 TiN막, TiW막 및 TiAlN막 중에서 어느 하나의 막으로 형성하는 것을 포함한다.
상기 히터용 물질은 CVD 방식 또는 ALD 방식에 따라 형성하는 것을 포함한다.
상기 마스크 패턴은 질화막으로 형성하는 것을 포함한다.
상기 마스크 패턴은 셀 배열 방향에 따른 실린더형 히터를 포함한 제1 및 제2절연막의 측면 부분을 노출시키도록 형성하는 것을 포함한다.
상기 마스크 패턴은 셀 배열 방향에 수직한 실린더형 히터를 포함한 제1 및 제2절연막의 측면 부분을 노출시키도록 형성하는 것을 포함한다.
상기 마스크 패턴을 형성하는 단계 후, 상기 노출된 실린더형 히터를 포함한 마스크 패턴 상에 상변환막을 형성하는 단계 전, 상기 마스크 패턴 양측벽에 스페이서를 형성하는 단계;를 더 포함하는 것을 포함한다.
상기 상부전극은 TiN막, TiW막 및 TiAlN막 중에서 어느 하나의 막으로 형성하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 하부전극과 콘택하는 실린더형 히터를 노출시키는 마스크 패턴을 형성하되, 노출되는 실린더형 히터 부분들이 일정 피치(pitch)를 갖는 마스크 패턴을 형성하는 것을 특징으로 한다.
본 발명에 따른 상변환 기억 소자는, 도 2에 도시된 바와 같이, 다수의 상변환 셀 영역을 갖는 반도체기판(200)의 각 상변환 셀 영역에 형성된 하부전극(220)과, 상기 하부전극(220)을 노출시키는 홀을 구비한 제1절연막(230)과, 상기 홀 표면에 형성되어 하부전극(220)과 콘택하는 실린더형 히터(240)와, 상기 실린더형 히터(240)가 형성된 홈 내에 형성된 제2절연막(250)과, 상기 실린더형 히터의 일부분이 노출되도록 형성되되, 노출 부위들이 일정 피치를 갖는 마스크 패턴(260) 및 노출된 실린더형 히터(240)와 마스크 패턴(260) 상에 형성된 상변환막(270)과 상부전극(280)의 적층패턴을 포함한다.
이와 같이, 마스크 패턴(260)이 각각의 실런더형 히터(240)를 노출시키는 패턴으로 형성되고, 이러한 마스크 패턴(260)을 포함한 노출된 실린더형 히터(240) 상에 상변화막(270)과 상부전극(280)의 적층패턴이 형성됨으로써, 전류 흐름에 의한 주울 열로 상변화시에 써멀 크로스-토크(Thermal cross-talk)가 프리(free)한 거리를 유지할 수 있으므로, 이로 인해, 이웃하고 있는 셀 간에 주울 열에 의한 써멀 크로스-토크 현상을 방지할 수 있다.
자세하게, 도 3a 내지 도 3e를 참조하여 본 발명의 실시예에 따른 상변환 기억 소자의 제조방법을 설명하도록 한다.
도 3a를 참조하면, 다수의 상변환 셀 영역을 갖는 반도체기판(300)의 전면 상에 층간절연막(310)을 형성한 후, 상기 반도체기판(300)의 상변환 셀 영역의 층 간절연막(310)을 식각하여 콘택홀을 형성한다.
그런다음, 상기 콘택홀을 포함한 층간절연막(310) 상에 하부전극 물질막을 증착한 후, 상기 층간절연막(310)이 노출될 때까지 상기 하부전극 물질막을 식각하여 상기 상변환 셀 영역에 도트형의 하부전극(320)을 형성한다.
다음으로, 상기 하부전극(320)을 포함한 층간절연막(310) 상에 제1절연막(330)을 증착한 후, 마스크 공정 및 식각 공정을 통해 상기 하부전극(320)을 노출시키는 홀(H)을 형성한다.
도 3b를 참조하면, 상기 홀(H)을 포함한 제1절연막(330) 상에 균일한 두께로 히터용 물질(340L)을 증착한다.
이때, 상기 히터용 물질(340L)은 후속의 상변환 물질과 반응성이 낮은 물질을 이용하되, 바람직하게는, 화학기상증착(Chemical Vapor Deposition: CVD) 방식 또는 원자층증착(Atomic Layer Deposition: ALD) 방식에 따라 TiN막, TiW막 및 TiAlN막 중에서 어느 하나의 막을 사용하여 증착한다.
그런다음, 상기 히터용 물질(340L)이 형성된 홀(H)을 매립하도록 상기 히터용 물질(340L) 상에 제2절연막(350)을 증착한다.
도 3c를 참조하면, 상기 제1절연막(330)이 노출될 때까지 제2절연막(350)과 히터용 물질(340L)을 화학기계적연마(Chemial Mechanical Polishing: CMP) 하여 상기 홀(H) 표면에 상기 하부전극(320)과 콘택하는 실린더형 히터(cylinder type heater, 340)를 형성한다.
도 3d를 참조하면, 상기 실린더형 히터(340)를 포함한 제1 및 제2절연 막(330,350) 상에 마스크용으로 질화막을 증착한 후, 상기 질화막에 대해 마스크 공정 및 식각 공정을 수행하여 각 실린더형 히터(340)의 일부분을 노출시키는 마스크 패턴(360)을 형성한다.
이때, 상기 마스크 패턴(360)은 노출된 실린더형 히터 부분들이 일정 피치(pitch)를 갖도록 형성한다.
자세하게는, 상기 마스크 패턴(360)은 셀 배열 방향에 따른 실린더형 히터(340)를 포함한 제1 및 제2절연막(330,350)의 측면 부분이 일정 피치(pitch)로 노출되도록 형성한다.
한편, 본 발명의 실시예에서는 마스크 패턴(360)이 셀 배열 방향에 따른 측면의 실린더형 히터(340)를 노출시키도록 형성하지만, 본 발명의 다른 실시예로서는, 도 4a에 도시된 바와 같이, 마스크 패턴(460)은 셀 배열 방향의 수직한 방향에 따른 실린더형 히터(440)를 포함한 제1 및 제2절연막(430,450)의 측면 부분이 일정 피치로 노출되도록 형성할 수 있다.
이처럼, 상기 질화막으로 이루어진 마스크 패턴(360,460)을 각각의 실린더형 히터(340,440) 부분을 노출시키도록 형성함으로써, 각 노출된 실린더형 히터 간의 거리는 최대가 되므로, 후속의 상변화시에 써멀 크로스-토크가 프리(free)한 거리를 유지할 수 있게 된다.
따라서, 본 발명은 이웃하고 있는 셀 간에 주울 열에 의한 써멀 크로스-토크 현상을 방지할 수 있다.
한편, 상기 마스크 패턴 양측벽에 스페이서를 형성하여, 이를 통해, 마스크 패턴에 의해 노출되는 실린더형 히터 부분을 작게 가져갈 수 있다.
도 3e를 참조하면, 상기 셀 배열 방향에 따른 측면이 노출된 각각의 실린더형 히터(340)를 포함한 마스크 패턴(360) 상에 상변환 물질과 상부전극용 물질을 차례로 증착한 후, 상기 상부전극용 물질막과 상변환 물질막을 식각하여 상기 노출된 실린더형 히터(340) 부분을 포함한 마스크 패턴(360) 상에 상변화막(370)과 상부전극(380)의 적층패턴을 형성한다.
이처럼, 상기 마스크 패턴에 의해 각 실린더형 히터가 노출된 상태에서 상변환막과 상부전극의 적층패턴이 형성됨으로써, 주울 열에 의한 상변화시에 이웃하고 있는 셀에서 발생되는 써멀 크로스-토크 발생을 방지할 수 있게 된다.
도 4a 내지 도 4b는 본 발명의 다른 실시예에 따른 상변환 기억 소자의 제조방법을 설명하기 위한 공정별 평면도 및 단면도이다.
도 4a를 참조하면, 본 발명의 다른 실시예에서는 실린더형 히터(440)를 포함한 제1 및 제2절연막(430, 450) 상에 셀 배열 방향에 수직한 각 실린더형 히터(440)의 일부분이 노출되도록 마스크 패턴(460)이 형성된다. 상기 마스크 패턴(460)에 의해 노출된 상기 실린더형 히터(440)의 일부분들은 상기 각 실린더형 히터(440)들 상에서 하나의 일정 피치를 갖는 사각형 형상을 갖는다. 이때, 상기 마스크 패턴(460)은 셀 배열 방향에 수직한 실린더형 히터(440)의 일부분을 포함한 제1 및 제2절연막(430, 450)의 측면 부분을 함께 노출시키도록 형성되는 것도 가능하다.
이처럼, 본 발명의 다른 실시예에서는, 상기 질화막으로 이루어진 마스크 패턴(460)을 각각의 실린더형 히터(440)의 일부분을 노출시키도록 형성하고, 상기 노출된 부분이 일정 피치를 갖도록 함으로써, 각 노출된 실린더형 히터(440) 간의 거리가 최대가 되므로, 후속의 상변화시에 써멀 크로스-토크가 프리(free)한 거리를 유지할 수 있게 된다.
따라서, 본 발명은 이웃하고 있는 셀 간에 주울 열에 의한 써멀 크로스-토크 현상을 방지할 수 있다.
도 4b를 참조하면, 셀 배열의 수직한 방향에 따른 측면의 실린더형 히터(440)의 일부분을 노출시키는 마스크 패턴(460)이 형성된 기판 상에 상변환막(470)과 상부전극(480)의 적층패턴이 형성된다. 상기 상변환막(470)은 상기 노출된 실린더형 히터(440)의 일부분과 콘택하도록 형성된다.
도 4a 및 도 4b에서 미설명된 도면 부호 400은 반도체기판을, 410은 층간절연막을, 420은 하부전극을 각각 나타낸다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 상변환 기억 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 각 실린더형 히터를 노출시키는 마스크 패턴이 형성되고, 상기 마스크 패턴을 포함한 실린더형 히터 상에 상변환막과 상부전극의 적층패턴이 형성됨으로써, 전류 흐름에 의한 주울 열로 상변화시에 써멀 크로스-토크(Thermal cross-talk)가 프리(free)한 거리를 유지할 수 있으므로, 이로 인해, 이웃하고 있는 셀 간에 주울 열에 의한 써멀 크로스-토크 현상을 방지할 수 있다.

Claims (13)

  1. 다수의 상변환 셀 영역을 갖는 반도체기판;
    상기 반도체기판의 각 상변환 셀 영역 상에 형성된 하부전극;
    상기 하부전극을 포함한 반도체기판 상에 형성되며, 상기 각 하부전극을 노출시키는 각각의 홀을 구비한 제1절연막;
    상기 홀 표면에 하부전극과 콘택되도록 형성되며 일측 및 그에 대향하는 타측을 갖는 실린더형 히터;
    상기 실린더형 히터가 형성된 홈을 매립하도록 형성된 제2절연막;
    상기 실린더형 히터를 포함한 제1 및 제2절연막 상에 셀 배열 방향에 수직한 각 실린더형 히터의 일측 중앙 부분이 노출되도록 형성된 마스크 패턴;
    상기 노출된 실린더형 히터의 일측 중앙 부분 및 상기 히터의 일측에 인접한 마스크 패턴의 측면 부분 상에 상기 히터의 일측 부분과 선택적으로 오버랩되도록 배치되며, 상기 노출된 실린더형 히터의 일측 중앙 부분과 콘택하는 상변환막; 및
    상기 상변환막 상에 형성된 상부전극;
    을 포함하며,
    상기 마스크 패턴은, 주울 열로 인한 상기 상변환막의 상변화시에 써멀 크로스-토크(Thermal cross-talk)가 프리(free)한 거리가 유지되어 이웃하고 있는 셀 간에 주울 열에 의한 써멀 크로스-토크 현상이 방지되도록, 상기 마스크 패턴에 의해 노출된 각 실린더형 히터의 일측 중앙 부분들이 상기 각 실린더형 히터들 상에서 하나의 일정 피치를 갖는 사각형 형상을 갖도록 형성된 것을 특징으로 하는 상변환 기억 소자.
  2. 제 1 항에 있어서,
    상기 히터는 TiN막, TiW막 및 TiAlN막 중에서 어느 하나의 막인 것을 특징으로 하는 상변환 기억 소자.
  3. 제 1 항에 있어서,
    상기 마스크 패턴은 질화막인 것을 특징으로 하는 상변환 기억 소자.
  4. 삭제
  5. 제 1 항에 있어서,
    상기 마스크 패턴은 셀 배열 방향에 수직한 실린더형 히터의 일측 중앙 부분 및 이에 인접한 제1 및 제2절연막의 측면 부분을 노출시키는 것을 특징으로 하는 상변환 기억 소자.
  6. 다수의 상변환 셀 영역을 갖는 반도체기판의 상변환 셀 영역에 하부전극을 형성하는 단계;
    상기 하부전극을 포함한 반도체기판 상에 하부전극을 노출시키는 홀이 구비된 제1절연막을 형성하는 단계;
    상기 홀을 포함한 제1절연막 상에 히터용 물질을 형성하는 단계;
    상기 히터용 물질이 형성된 홀을 매립하도록 상기 히터용 물질 상에 제2절연막을 형성하는 단계;
    상기 제1절연막이 노출될 때까지 제2절연막과 히터용 물질을 CMP 하여 상기 홀 표면에 상기 하부전극과 콘택하며 일측 및 그에 대향하는 타측을 갖는 실린더형 히터를 형성하는 단계;
    상기 실린더형 히터를 포함한 제1 및 제2절연막 상에 셀 배열 방향에 수직한 각 실린더형 히터의 일측 중앙 부분을 노출시키는 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴의 양측벽에 스페이서를 형성하는 단계;
    상기 노출된 실린더형 히터의 일측 중앙 부분 및 상기 스페이서가 형성된 마스크 패턴 상에 상변환 물질과 상부전극용 물질을 차례로 증착하는 단계; 및
    상기 상부전극용 물질과 상기 상변환 물질을 식각하여, 상기 노출된 실린더형 히터의 일측 중앙 부분 및 상기 히터의 일측에 인접한 마스크 패턴의 측면 부분 상에 상기 히터의 일측 부분과 선택적으로 오버랩되도록 배치되고 상기 노출된 실린더형 히터의 일측 중앙 부분과 콘택하는 상변환막과 상부전극의 적층패턴을 형성하는 단계;
    를 포함하며,
    상기 마스크 패턴은, 주울 열로 인한 상기 상변환막의 상변화시에 써멀 크로스-토크(Thermal cross-talk)가 프리(free)한 거리가 유지되어 이웃하고 있는 셀 간에 주울 열에 의한 써멀 크로스-토크 현상이 방지되도록, 상기 마스크 패턴에 의해 노출된 각 실린더형 히터의 일측 중앙 부분들이 상기 각 실린더형 히터들 상에서 하나의 일정 피치를 갖는 사각형 형상을 갖도록 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 히터용 물질은 TiN막, TiW막 및 TiAlN막 중에서 어느 하나의 막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  8. 제 6 항에 있어서,
    상기 히터용 물질은 CVD 방식 또는 ALD 방식에 따라 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  9. 제 6 항에 있어서,
    상기 마스크 패턴은 질화막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  10. 삭제
  11. 제 6 항에 있어서,
    상기 마스크 패턴은 셀 배열 방향에 수직한 실린더형 히터의 일측 중앙 부분 및 이에 인접한 제1 및 제2절연막의 측면 부분을 노출시키도록 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
  12. 삭제
  13. 제 6 항에 있어서,
    상기 상부전극은 TiN막, TiW막 및 TiAlN막 중에서 어느 하나의 막으로 형성하는 것을 특징으로 하는 상변환 기억 소자의 제조방법.
KR1020070031879A 2007-03-30 2007-03-30 상변환 기억 소자 및 그 제조방법 KR100960927B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070031879A KR100960927B1 (ko) 2007-03-30 2007-03-30 상변환 기억 소자 및 그 제조방법
US11/871,246 US8049198B2 (en) 2007-03-30 2007-10-12 Phase change memory device to prevent thermal cross-talk and method for manufacturing the same
US13/241,890 US8422283B2 (en) 2007-03-30 2011-09-23 Phase change memory device to prevent thermal cross-talk and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031879A KR100960927B1 (ko) 2007-03-30 2007-03-30 상변환 기억 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080088955A KR20080088955A (ko) 2008-10-06
KR100960927B1 true KR100960927B1 (ko) 2010-06-04

Family

ID=39792640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031879A KR100960927B1 (ko) 2007-03-30 2007-03-30 상변환 기억 소자 및 그 제조방법

Country Status (2)

Country Link
US (2) US8049198B2 (ko)
KR (1) KR100960927B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7981755B2 (en) * 2007-10-25 2011-07-19 International Business Machines Corporation Self aligned ring electrodes
TW200943595A (en) * 2008-04-03 2009-10-16 Ind Tech Res Inst Phase change memory and method for fabricating the same
US8203134B2 (en) * 2009-09-21 2012-06-19 Micron Technology, Inc. Memory devices with enhanced isolation of memory cells, systems including same and methods of forming same
US9525007B2 (en) 2010-12-28 2016-12-20 Micron Technology, Inc. Phase change memory device with voltage control elements
KR101790559B1 (ko) 2011-04-26 2017-10-27 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
US8962384B2 (en) 2012-01-20 2015-02-24 Micron Technology, Inc. Memory cells having heaters with angled sidewalls
US9520554B2 (en) * 2013-03-04 2016-12-13 Micron Technology, Inc. Clamp elements for phase change memory arrays
US9660188B2 (en) * 2014-08-28 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Phase change memory structure to reduce leakage from the heating element to the surrounding material
EP3307430B1 (en) 2015-06-10 2020-12-16 Corning Incorporated Thermal cross-talk resistant flow reactor
WO2016201211A1 (en) 2015-06-10 2016-12-15 Corning Incorporated Continuous flow reactor with tunable heat transfer capability
US10032271B2 (en) * 2015-12-10 2018-07-24 3M Innovative Properties Company Method for automatic tooth type recognition from 3D scans
KR20170099216A (ko) 2016-02-23 2017-08-31 삼성전자주식회사 메모리 소자 및 그 제조 방법
CN109786550B (zh) * 2019-03-18 2024-04-05 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法
CN110164903B (zh) * 2019-05-23 2023-05-26 北京时代全芯存储技术股份有限公司 相变化记忆体及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639206B1 (ko) 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US20070097738A1 (en) 2005-11-03 2007-05-03 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
KR100795908B1 (ko) * 2006-08-22 2008-01-21 삼성전자주식회사 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1505656B1 (en) * 2003-08-05 2007-01-03 STMicroelectronics S.r.l. Process for manufacturing a phase change memory array in Cu-damascene technology and phase change memory array manufactured thereby
US7135696B2 (en) * 2004-09-24 2006-11-14 Intel Corporation Phase change memory with damascene memory element
JP4860248B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
TWI284899B (en) * 2005-12-29 2007-08-01 Ind Tech Res Inst Semiconductor memory device, phase change memory device and method of manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100639206B1 (ko) 2004-06-30 2006-10-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
US20070097738A1 (en) 2005-11-03 2007-05-03 Elpida Memory, Inc. Electrically rewritable non-volatile memory element and method of manufacturing the same
KR100795908B1 (ko) * 2006-08-22 2008-01-21 삼성전자주식회사 발열 구조체를 구비하는 반도체 장치 및 그 형성 방법

Also Published As

Publication number Publication date
US20080237565A1 (en) 2008-10-02
US8422283B2 (en) 2013-04-16
US8049198B2 (en) 2011-11-01
KR20080088955A (ko) 2008-10-06
US20120009758A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
KR100960927B1 (ko) 상변환 기억 소자 및 그 제조방법
US7329579B2 (en) Phase changeable memory cells and methods of fabricating the same
KR100476893B1 (ko) 상변환 기억 셀들 및 그 제조방법들
KR20230142413A (ko) 가변 저항 메모리 소자 및 이의 제조 방법
US20100327251A1 (en) Phase change memory device having partially confined heating electrodes capable of reducing heating disturbances between adjacent memory cells
KR20110072025A (ko) 3차원 스택 구조를 갖는 상변화 메모리 장치 및 그 제조방법
KR100448899B1 (ko) 상변환 기억 소자
CN110858623B (zh) 可变电阻存储器件及其制造方法
KR100967675B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR101298189B1 (ko) 상변화 메모리 소자 및 그 제조 방법
KR100967676B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100437457B1 (ko) 보이드를 갖는 상변환 기억 셀들 및 그 제조방법들
KR100437452B1 (ko) 상변환 기억 셀들 및 그 제조방법들
KR100650719B1 (ko) 상변환 기억 소자 및 그 제조방법
KR20110001840A (ko) 디스터번스를 줄일 수 있는 상변화 메모리 장치 및 그 제조방법
KR100997785B1 (ko) 상변환 기억 소자 및 그 제조방법
KR100536599B1 (ko) 상변화 기억 소자 구조
KR100680976B1 (ko) 상변환 기억 소자 및 그의 제조방법
KR100650720B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20060128379A (ko) 상변환 기억 소자의 제조방법
KR20080088983A (ko) 상변환 기억 소자 및 그 제조방법
KR20060001087A (ko) 상변환 기억 소자 및 그 제조방법
KR20060001090A (ko) 상변환 기억 소자 및 그 제조방법
KR20060118178A (ko) 상변환 기억 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee