KR20050001169A - 상변화 기억소자 형성방법 - Google Patents

상변화 기억소자 형성방법 Download PDF

Info

Publication number
KR20050001169A
KR20050001169A KR1020030042740A KR20030042740A KR20050001169A KR 20050001169 A KR20050001169 A KR 20050001169A KR 1020030042740 A KR1020030042740 A KR 1020030042740A KR 20030042740 A KR20030042740 A KR 20030042740A KR 20050001169 A KR20050001169 A KR 20050001169A
Authority
KR
South Korea
Prior art keywords
film
thermal diffusion
forming
contact hole
phase change
Prior art date
Application number
KR1020030042740A
Other languages
English (en)
Inventor
이문숙
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030042740A priority Critical patent/KR20050001169A/ko
Publication of KR20050001169A publication Critical patent/KR20050001169A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes

Abstract

본 발명은 열확산 방지막을 컨택홀 하부 빈 공간보다 상부 빈 공간이 좁도록 상기 컨택홀 측벽에 형성하여 하부전극과 상변화물질막의 접점을 작게하는 동시에 하부전극에서 열이 확산되는 것을 방지하며 상변화 물질막 패턴 하부, 또는 하부 및 측벽에 열확산 촉진막을 두어 발생한 열이 상변화 물질막 주변으로 빠르게 확산되도록 하는 상변화 기억조자 형성방법에 관한 발명이다. 이와 같은 방법으로 형성된 상변화 기억소자는 작은 하부전극 접촉면을 갖고, 상변화 물질막 패턴 하부, 또는 하부 및 측벽으로 열확산이 촉진되는 동시에 하부전극 부분은 열확산이 효율적으로 방지되는 장점이 있다.

Description

상변화 기억소자 형성방법{Method for forming a PRAM}
본 발명은 반도체 기억 소자에 관한 것으로서, 더욱 상세하게는 상변화 기억 소자에 관한 것이다.
반도체 기억 소자들은 전원 공급이 중단되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억소자 및 비휘발성 기억소자로 나누어 질 수 있다. 휘발성 기억 소자들의 대표적인 것이 디램 소자들 및 에스램 소자들이며, 비휘발성 기억소자들의 대표적인 것이 플래쉬 기억 소자들이다. 이와 같은 전형적인 기억 소자들은 저장된 전하 유무에 따라 논리 "0" 또는 논리 "1"을 나타냄으로써 기억 소자로서의 기능을 한다.
휘발성 기억소자인 디램은 주기적인 리프레쉬 동작이 필요하며, 높은 전하 저장능력이 요구된다. 따라서, 디램 소자의 경우, 커패시턴스를 증가시키키 위해 많은 노력들이 시도되고 있다. 그 예로서, 커패시터 전극의 표면적을 증가시켜 커패시턴스를 증가시키고 있으나, 커패시터 전극의 표면적 증가는 디램 소자의 집적도 증가를 어렵게 한다.
한편, 통상적인 플래쉬 기억 셀들은 반도체 기판에 차례로 적층된 게이트 절연막, 부유게이트, 유전체막 및 제어게이트로 구성된 게이트 패턴을 갖는다. 플래쉬 기억 셀에 데이터를 기입 또는 소거하는 윈리는 게이트 절연막을 통하여 전하를 터널링시키는 방법을 사용한다. 이때, 전원 전압에 비하여 높은 동작 전압이 요구된다. 이로 인하여, 플래쉬 기억 소자들은 기입동작 및 소거동작에 필요한 전압을 형성하기 위하여 승압 회로가 요구된다.
따라서, 비휘발성 특성 및 임의 접근이 가능하고 소자의 집적도도 증가시키면서 구조가 간단한 새로운 기억 소자를 개발하기 위한 많은 노력이 있었으며, 이에 따라 나타난 대표적인 것이 상변화 기억 소자이다. 상변화 기억 소자는 그것에제공되는 열(heat)에 의존하여 그 결정 상태가 변하는 상변화 물질을 사용한다. 통상적으로 상변화 물질로서 게르마늄(Ge), 안티몬(Sb) 및 텔루늄(Te)으로 구성된 칼코겐 화합물(GST 또는 Ge-Sb-Te)을 사용한다. 상변화 물질에 열을 제공하기 위해서 상변화 물질막에 전류를 흘려보낸다. 즉, 공급되는 전류의 크기 및 공급 시간에 의존하여 GST의 결정 상태가 변한다. 결정 상태에 따라서 저항이 크기가 다르기 때문에(결정 상태는 저항이 낮고 비정질 상태는 저항이 높음) 저항 차이를 감지하여 논리 정보를 결정할 수 있다.
상변화 물질막에 높은 크기의 전류 펄스를 단시간 인가하여(저항 가열) 상변화 물질막의 온도를 용융점 부근까지 높인 후 급냉(약 1ns 미만)시키면 열을 받은 상변화 물질막 부분이 비정질 상태로 된다(리세트 상태). 반면, 상대적으로 낮은 크기의 전류 펄스를 장시간 인가하여(저항 가열) 상변화 물질막의 온도를 용융 온도보다 낮은 결정화 온도로 유지하여 결정화시킨 후 냉각시키면 열을 받은 상변화 물질막 부분은 결정 상태가 된다(세트 상태).
따라서, 하부전극에 흘려주는 전류나 상변화 물질막 패턴 주변의 열확산 문제는 상변화 기억소자의 에너지 효율과 신뢰성에 있어 중요한 문제가 아닐 수 없다. 이러한 문제를 해결하기 위해 하부전극의 직경을 줄이는 기술이 많은 연구되었다. 그러나, 단순히 하부전극의 직경을 줄여 전류밀도를 증가시키는 방법은 포토공정 및 식각공정에 의한 한계 때문에 근본적인 해결책이 될 수 없다. 게다가, 상변화 물질막 패턴 주변의 열확산을 효율적으로 촉진하는 동시에 하부전극으로 열이 빠져나가지 않도록 해야하는데, 단순히 하부전극의 직경을 줄이는 방법은 그 해결책이 될 수 없다.
본 발명이 이루고자 하는 기술적 과제는 상기와 같은 문제점을 해결하기 위하여 개선된 상변화 기억소자를 제공하는데 있다.
도 1 내지 도 8은 본 발명의 제 1 실시예에 따른 상변화 기억소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.
도 9 내지 도 12은 본 발명의 제 2 실시예에 따른 상변화 기억소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.
*도면의 주요부에 대한 부호의 설명
101 : 반도체 기판 103 : 절연막
105 : 제 1 열확산 촉진막 107 : 열확산 방지막
109 : 하부 전극막 109a : 하부 전극
111 : 상변화 물질막 111a : 상변화 물직막 패턴
113 : 상부전극막 113a : 상부전극
115a, 115b : 제 2 열확산 촉진막
상기 발명이 이루고자 하는 기술적 과제를 달성하기 위하여, 본 발명은 열확산 방지막을 컨택홀 하부 빈 공간보다 상부 빈 공간이 좁도록 상기 컨택홀 측벽에 형성하는 동시에 열확산 촉진막을 상변화 물질막 패턴 하부, 또는 하부 및 측벽에 형성하는 상변화 기억소자 형성방법이다.
구체적으로 반도체 기판 상에 절연막, 제 1 열확산 촉진막을 순차로 형성하는 단계, 상기 제 1 열확산 촉진막과 상기 절연막을 패터닝하여 컨택홀을 형성하는 단계, 상기 컨택홀 측벽에 열확산 방지막을 형성하되, 상기 열확산 방지막이 상기 컨택홀의 하부 보다 상부에 많이 형성되어 컨택홀 하부 빈 공간보다 상부 빈 공간이 좁게 형성되는 단계, 상기 컨택홀 내부를 채우는 하부전극을 형성하는 단계, 상기 제 1 열확산 촉진막, 상기 열확산 방지막, 상기 하부전극 상에 상변화 물질막 패턴 및 상부전극을 형성하는 단계로 이루어 진다.
경우에 따라, 적어도 상기 상변화 물질막 패턴의 측벽에 제 2 열확산 촉진막이 형성될 수 있다. 구체적으로, 상기 제 2 열확산 촉진막은 상기 상변화 물질막 패턴의 측벽 또는 상기 상변화 물질막 패턴과 상부전극의 측벽에 형성될 수 있다. 한편, 상기 제 2 열확산 촉진막은 상기 제 1 열확산 촉진막과 같은 물질일 수도 있다.
상기 열확산 촉진막(제 1 열확산 촉직막과 제 2 열확산 촉진막 모두를 지칭함)의 일 실시예로, 상기 열확산 촉진막은 고(高) 유전상수를 갖는 유전막이다. 예컨데, 상기 유전막은 TiOx, TaOx, AlOx일 수 있다. 한편, 상기 열확산 촉진막은 일반적인 막 형성 방법으로 형성될 수 있다.
상기 열확산 방지막의 일 실시에로, 상기 열확산 방지막은 저(低) 유전상수를 갖는 유전막이다. 예컨데, 상기 유전막은 메틸시레인(methylsilane : SiCHx)계열일 수 있다.
한편, 상기 컨택홀 측벽에 열확산 방지막을 형성하는 방법의 일 실시예로, 상기 제 1 열확산 촉진막 상부와 상기 컨택홀 내부에 열확산 방지막을 형성하되, 상기 컨택홀 상부에 상기 열확산 방지막이 오버행(overhang)되도록 스탭 커버러지(step-coverage)가 나쁜 막 형성방법을 사용하는 단계, 상기 제 1 열확산 촉진막을 노출시키기 위해 상기 열확산 방지막을 제거하면서, 상기 컨택홀 기저면에 남아있는 상기 열확산 방지막도 제거하는 단계로 이루어 진다. 따라서, 상기 열확산 방지막은 스텝 커버러지가(Step Coverage)가 나쁜 막 형성 방법, 예컨데, 스퍼터링 같은 막 형성방법을 사용한다.
상기 상변화 물질막 패턴 및 상부전극을 형성하는 방법의 일 실시예로, 상기 제 1 열확산 촉진막, 상기 열확산 방지막, 상기 하부전극 상에 상변화 물질막을 형성하는 단계, 상기 상변화 물질막 상에 상부전극막을 형성하는 단계, 상기 상부전극막 및 상변화 물질막을 패터닝하여 상변화 물질막 패턴 및 상부전극을 형성하는 단계로 이루어 진다. 이때, 상부전극막은 상변화 물질막이 식각 공정 중 손상을 입는 것을 방지하기 위한 장벽으로서 작용한다.
상기 상변화 물질은 칼코겐 화합물(GST) 등이 있다.
한편, 상기 하부전극 또는 상부전극은 TiN, TaN 등 질소 원소를 함유하는 도전성 물질이나 탄소 원소를 함유하는 도전성 물질, 티타늄, 텅스텐, 몰리브덴, 탄탈륨, 티타늄 실리사이드, 탄탈륨 실리사이드로 이루어진 그룹에서 선택된 어느 하나 또는 이들의 조합막일 수 있다.
본 발명의 제 1 실시예로, 상기 하부전극은 상기 제 1 열확산 촉진막 및 상기 열확산 방지막의 상부 표면과 같은 높이로 형성될 수 있다. 구체적으로, 상기 컨택홀 내부를 채우는 하부전극을 형성하는 단계는 하부전극막을 상기 컨택홀 내부 및 상기 제 1 열확산 촉진막 상에 형성하는 단계, 상기 제 1 열확산 촉진막 상부에 있는 상기 하부전극막을 제거하여 상기 제 1 열확산 촉진막을 노출시키면서 상기 제 1 열확산 촉진막 및 상기 열확산 방지막의 상부 표면과 같은 높이의 하부전극을 형성하는 단계로 이루어 진다. 이후 상변화 물질막 패턴과 상부전극을 형성하여 상변화 기억소자를 형성한다.
추가적으로, 본 발명의 제 1 실시예와 같이 형성된 상변화 물질막 패턴 및 상부전극의 측벽에 다음과 같이 제 2 열확산 촉진막을 더 형성할 수 있다.
상기 상부전극의 상부 및 측벽, 상기 상변화 물질막 패턴의 측벽에 접하는 제 2 열확산 촉진막을 더 형성하거나, 적어도 상기 상변화 물질막 패턴의 측벽에스페이서 형의 제 2 열확산 촉진막을 더 형성할 수 있다. 바람직하게 상기 제 1 열확산 촉진막과 상기 제 2 열확산 촉진막은 같은 물질로 형성될 수 있다.
본 발명의 제 2 실시에로, 상기 하부전극은 상기 제 1 열확산 촉진막, 상기 열확산 방지막보다 낮게 형성될 수 있다. 구체적으로, 상기 컨택홀 내부를 채우는 하부전극을 형성하는 단계는 하부전극막을 상기 컨택홀 내부 및 상기 제 1 열확산 촉진막 상에 형성하는 단계, 상기 제 1 열확산 촉진막 상부에 있는 상기 하부전극막을 제거하여 상기 제 1 열확산 촉진막을 노출시키면서 상기 열확산 방지막 사이의 컨택홀 내부로 하부전극을 더 제거하는 단계로 이루어 진다. 이후 상변화 물질과 상부전극을 형성하여 상변화 기억소자를 형성한다.
추가적으로, 본 발명의 제 2 실시예와 같이 형성된 상변화 물질막 패턴 및 상부전극의 측벽에 다음과 같이 제 2 열확산 촉진막을 더 형성할 수 있다.
상기 상부전극의 상부 및 측벽, 상기 상변화 물질막 패턴의 측벽에 접하는 제 2 열확산 촉진막을 더 형성하거나, 상기 상변화 물질막 패턴의 측벽에 스페이서 형의 제 2 열확산 촉진막을 더 형성할 수 있다. 바람직하게 상기 제 1 열확산 촉진막과 상기 제 2 열확산 촉진막은 같은 물질로 형성될 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층(또는 막) 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층(또는 막)이 다른 층(또는 막) 또는 기판 "상(위에)"에 있다(또는 형성된다)고 언급되어지는 경우에 그것은 다른 층(또는 막) 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 8은 본 발명의 제 1 실시예에 따른 상변화 기억소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.
도 1을 참조하면, 소정의 구조가 형성된 반도체 기판(101)에 절연막(103)을 형성하고 상기 절연막 상에 제 1 열확산 촉진막(105)을 형성한다.
상기 소정의 구조가 형성된 반도체 기판(101)은 일반적으로 기억 소자를 형성하는 것과 같이 반도체 기판 상에 트랜지스터와 상기 트랜지스터와 전기적으로 연결되어 있는 도전체가 형성되어 있는 구조이다.
상기 절연막(103)은 SiOx일 수 있으며, 일반적인 막 형성 방법을 이용하여 형성될 수 있다.
상기 제 1 열확산 촉진막(105)는 고(高) 유전상수를 갖는 유전막이다. 예컨데 상기 유전막은 TiOx, TaOx, AlOx일 수 있다. 상기 제 1 열확산 촉진막(105)은 PECVD, LPCVD, MOCVD, ALD, 스퍼터닝 등 일반적인 막 형성방법을 사용하여 형성될 수 있다.
도 2를 참조하면, 상기 제 1 열확산 촉진막(105)과 절연막(103)에 컨택홀을형성하고 상기 컨택홀 내부 및 상기 제 1 열확산 촉진막(105) 상에 열확산 방지막(107)을 형성한다.
상기 컨택홀은 하부 도전체까지 노출되어 있으며, 이는 사진,식각 공정을 통해 형성된다.
상기 열확산 방지막(107)은 상기 컨택홀 상부에 상기 열확산 방지막(107)이 오버행(overhang)되도록 스탭 커버러지(step-coverage)가 나쁜 막 형성방법을 사용한다. 예컨테, 반도체 기판을 회전시키면서 회전축으로부터 일정한 경사로 박막을 증착하는 방법이나 스퍼터링과 같이 짧은 자유행로와 표면이동이 없는 막 형성방법을 사용할 수 있다.
상기 열확산 방지막(107)은 저(低) 유전상수를 갖는 유전막이다. 예컨데, 상기 유전막은 메틸시레인(methylsilane, : SiCHx) 계열일 수 있다.
도 3을 참조하면, 상기 제 1 열확산 촉진막(105) 상의 상기 열확산 방지막(107)을 제거하면서, 상기 컨택홀 기저면에 남아있는 상기 열확산 방지막(107)도 제거한다.
상기 제 1 열확산 촉진막(105) 상의 상기 열확산 방지막(107) 제거는 CMP 또는 스퍼터 에칭을 통해 제거될 수 있다. 이때, 상기 컨택홀 기저면에 남아 있는 상기 열확산 방지막(107)은 스퍼터 에칭으로 제거하되, 제거 후에도 상기 컨택홀의 측벽에는 상당량의 열확산 방지막(107)이 존재해야 한다.
도 4를 참조하면, 상기 컨택홀 내부 및 상기 제 1 열확산 촉진막(105), 상기열확산 방지막(107)을 덮도록 하부전극막(109)를 형성한다.
상기 하부전극막(109)은 TiN, TaN 등 질소 원소를 함유하는 도전성 물질이나 탄소 원소를 함유하는 도전성 물질, 티타늄, 텅스텐, 몰리브덴, 탄탈륨, 티타늄 실리사이드, 탄탈륨 실리사이드로 이루어진 그룹에서 선택된 어느 하나 또는 이들의 조합막일 수 있다. 게다가, 열확산 방지막(107)에 의해 형성된 좁은 컨택홀 상부를 통과해 보다 넓은 하부 컨택홀을 모두 채워야 하므로, 스텝 커버러지(Step-Coverage)가 좋은 CVD나 ALD와 같은 방법이 사용될 수 있다.
도 5를 참조하면, 상기 제 1 열확산 촉진막(105) 상부에 있는 상기 하부전극막(109)을 제거하여 상기 제 1 열확산 촉진막(105)을 노출시키면서 상기 제 1 열확산 촉진막(105) 및 상기 열확산 방지막(107)의 상부 표면과 같은 높이의 하부전극(109a)을 형성한 후 상변화 물질막(111)과 상부전극막(113)을 순차적으로 형성한다.
상기 하부전극막(109)은 CMP나 전면식각을 통해 제거할 수 있다.
상기 상변화 물질막(111)은 칼코겐 화합물 등이 있다. 상변화 물질막(111)은 칼코겐 화합물을 타겟으로 하여 운송 가스로서 아르곤 가스를 사용하고 질소 가스를 사용하는 스퍼터링 방법에 의해 형성될 수 있다. 상변화 물질막(111)은 약 100℃ 내지 350℃의 온도 범위에서 약 100 내지 1000Å의 두께 범위로 형성한다.
상기 상부전극막(113)은 TiN, TaN 등 질소 원소를 함유하는 도전성 물질이나 탄소 원소를 함유하는 도전성 물질, 티타늄, 텅스텐, 몰리브덴, 탄탈륨, 티타늄 실리사이드, 탄탈륨 실리사이드로 이루어진 그룹에서 선택된 어느 하나 또는 이들의조합막일 수 있다.
도 6을 참조하면, 상기 상부전극막(113)과 상변화 물질막(111)을 패터닝하여 상부전극(113a)과 상변화 물질막 패턴(111a)를 형성한다.
원하는 크기로 상기 상변화 물질막 패턴(111a) 및 상기 상부전극(113a)을 형성하기 위해 건식 또는 습식 식각 공정을 행한다. 이때, 상기 상부전극(113a)은 상기 상변화 물질막 패턴(111a)이 식각 공정 중 손상을 입는 것을 방지하기 위한 장벽으로서 작용하기도 한다.
경우에 따라, 상기 도 6의 공정 다음에 도 7 또는 도 8과 같은 공정을 더 추가할 수 있다.
도 6 또는 도 7을 참조하면, 원하는 크기로 형성된 상변화 물질막 패턴(111a) 및 상부전극(113a)의 상에 제 2 열확산 촉진막을 형성한다. 이후 패터닝을 통해 도 6 또는 전면식각을 통해 도 7의 단면 형태의 제 2 열확산 촉진막(115a, 115b)을 더 형성할 수 있다.
상기 제 2 열확산 촉진막(115a, 115b)는 고(高) 유전상수를 갖는 유전막이다. 예컨데 상기 유전막은 TiOx, TaOx, AlOx일 수 있다. 상기 제 2 열확산 촉진막(115a, 115b)은 상기 제 1 열확산 촉진막(105)과 같은 물질일 수 있다.
이후, 금속화 공정 등 통상적인 기억소자 형성 공정을 거쳐 상변화 기억소자를 형성한다.
이와 같이 형성된 상변화 기억소자는 작은 하부전극 접촉면을 갖고, 상변화물질막 주변으로 열확산이 촉진되는 동시에 하부전극 부분은 열확산이 효율적으로 방지된다.
도 9 내지 도 12은 본 발명의 제 2 실시예에 따른 상변화 기억소자 형성방법을 공정의 순서에 따라 나타낸 단면도이다.
상기 도 1에서부터 도 4까지의 공정을 수행한다.
도 9을 참조하면, 상기 제 1 열확산 촉진막(105) 상부에 있는 상기 하부전극막(109)을 제거하여 상기 제 1 열확산 촉진막(105)을 노출시키면서 상기 열확산 방지막(107) 사이의 컨택홀 내부로 하부전극막(109)을 더 제거하여 하부전극(109a)를 형성한 후 상변화 물질막(111)과 상부전극막(113)을 순차적으로 형성한다.
상기 제 1 열확산 촉진막(105) 상부에 있는 상기 하부전극막(109)은 CMP나 전면식각을 통해 제거될 수 있고 상기 열확산 방지막(107) 사이의 컨택홀 내부에 있는 상기 하부전극막(113)은 전면식각을 통해 제거될 수 있다.
상기 상변화 물질막(111)과 상부전극막(113)의 형성은 상기 도 5에서 설명되어진 것과 같은 방법으로 형성될 수 있다.
도 10을 참조하면, 상기 상부전극막(113)과 상변화 물질막(111)을 패터닝하여 상부전극(113a)과 상변화 물질막 패턴(111a)를 형성한다.
상기 패터닝은 상기 도 5에서 설명되어진 것과 같은 방법으로 형성될 수 있다.
경우에 따라, 상기 도 10의 공정 다음에 도 11 또는 도 12과 같은 공정을 더 추가할 수 있다.
도 11 또는 도 12를 참조하면, 상기 도 6 또는 도 7과 같이 패터닝이나 전면식각을 통해 제 2 열확산 촉진막(115a, 115b)을 형성할 수 있다.
마찬가지로 상기 제 2 열확산 촉진막(115a, 115b)은 고(高) 유상수를 갖는 유전막으로 상기 제 1 열확산 촉진막과 같은 말일 수 있다.
이후, 금속화 공정 등 통상적인 기억소자 형성 공정을 거쳐 상변화 기억소자를 형성한다.
이와 같이 형성된 상변화 기억소자는 작은 하부전극 접촉면을 갖고, 상변화 물질막 주변으로 열확산이 촉진되는 동시에 하부전극 부분은 열확산이 효율적으로 방지된다. 또한 비정질/결정의 변화 영역인 프로그램 영역이 상기 열확산 방지막 사이를 중심으로 생길 수 있어 전류밀도를 효율적으로 높일 수 있다.
상기와 같은 방법으로 형성된 상변화 기억소자는 작은 하부전극 접촉면을 갖고, 상변화 물질막 하부, 또는 하부 및 측벽으로 열확산이 촉진되는 동시에 하부전극으로는 열확산이 효율적으로 방지되는 장점이 있다.

Claims (11)

  1. 반도체 기판 상에 절연막, 제 1 열확산 촉진막을 순차로 형성하는 단계;
    상기 제 1 열확산 촉진막과 상기 절연막을 패터닝하여 컨택홀을 형성하는 단계;
    상기 컨택홀 측벽에 열확산 방지막을 형성하되, 상기 열확산 방지막이 상기 컨택홀의 상부에 많이 형성되어 컨택홀 하부 빈 공간보다 상부 빈 공간이 좁게 형성되는 단계;
    상기 컨택홀 내부를 채우는 하부전극을 형성하는 단계;
    상기 제 1 열확산 촉진막, 상기 열확산 방지막, 상기 하부전극 상에 상변화 물질막 패턴 및 상부전극을 형성하는 단계를 포함하는 상변화 기억소자 형성방법.
  2. 제 1 항에 있어서,
    상기 컨택홀 측벽에 열확산 방지막을 형성하는 단계는
    상기 제 1 열확산 촉진막 상과 상기 컨택홀 내부에 열확산 방지막을 형성하되, 상기 컨택홀 상부에 상기 열확산 방지막이 오버행(overhang)되도록 스탭 커버러지(step-coverage)가 나쁜 막 형성방법을 사용하는 단계;
    상기 제 1 열확산 촉진막을 노출시키기 위해 상기 열확산 방지막을 제거하는면서, 상기 컨택홀 기저면에 남아있는 상기 열확산 방지막도 제거하는 단계를 포함하는 상변화 기억소자 형성방법.
  3. 제 1 항에 있어서,
    상기 컨택홀 내부를 채우는 하부전극을 형성하는 단계는
    하부전극막을 상기 컨택홀 내부 및 상기 제 1 열확산 촉진막 상에 형성하는 단계;
    상기 제 1 열확산 촉진막 상부에 있는 상기 하부전극막을 제거하여 상기 제 1 열확산 촉진막을 노출시켜 상기 제 1 열확산 촉진막 및 상기 열확산 방지막의 상부 표면과 같은 높이의 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 상변화 기억소자 형성방법.
  4. 제 1 항에 있어서,
    상기 컨택홀 내부를 채우는 하부전극을 형성하는 단계는
    하부전극막을 상기 컨택홀 내부 및 상기 제 1 열확산 촉진막 상에 형성하는 단계;
    상기 제 1 열확산 촉진막 상부에 있는 상기 하부전극막을 제거하여 상기 제 1 열확산 촉진막을 노출시키면서 상기 열확산 방지막 사이의 컨택홀 내부로 하부전극을 더 제거하는 단계를 포함하는 것을 특징으로 하는 상변화 기억소자 형성방법.
  5. 제 1 항에 있어서,
    상기 하부전극은
    CVD 또는 ALD 방식으로 형성되는 것을 특징으로 하는 상변화 기억소자 형성방법.
  6. 제 1 항에 있어서,
    상기 상변화 기억소자 형성방법은
    상기 상변화 물질막 패턴 및 상부전극을 형성한 후,
    적어도 상기 상변화 물질막 패턴의 측벽에 제 2 열확산 촉진막을 형성하는 단계를 더 포함하는 상변화 기억소자 형성방법.
  7. 제 6 항에 있어서,
    상기 제 2 열확산 촉진막은
    상기 제 1 열확산 촉진막과 같은 물질인 것을 특징으로 하는 상변화 기억소자 형성방법.
  8. 제 1항 내지 제 7항 중 어느 하나에 있어서,
    상기 제 1 또는 제 2 열확산 촉진막은
    고(高) 유전상수를 갖는 유전막인 것을 특징으로 하는 상변화 기억소자 형성방법.
  9. 제 8항에 있어서,
    상기 유전막은
    TiOx, TaOx, AlOx인 것을 특징으로 하는 상변화 기억소자 형성방법.
  10. 제 1항 내지 제 7항 중 어느 하나에 있어서,
    상기 열확산 방지막은
    저(低) 유전상수를 갖는 유전막인 것을 특징으로 하는 상변화 기억소자 형성방법.
  11. 제 10항에 있어서,
    상기 유전막은
    메틸시레인(methylsilane) 계열인 것을 특징으로 하는 상변화 기억소자 형성방법.
KR1020030042740A 2003-06-27 2003-06-27 상변화 기억소자 형성방법 KR20050001169A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030042740A KR20050001169A (ko) 2003-06-27 2003-06-27 상변화 기억소자 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042740A KR20050001169A (ko) 2003-06-27 2003-06-27 상변화 기억소자 형성방법

Publications (1)

Publication Number Publication Date
KR20050001169A true KR20050001169A (ko) 2005-01-06

Family

ID=37217014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042740A KR20050001169A (ko) 2003-06-27 2003-06-27 상변화 기억소자 형성방법

Country Status (1)

Country Link
KR (1) KR20050001169A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789045B1 (ko) * 2005-03-31 2007-12-26 인피니언 테크놀로지스 아게 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
KR100842903B1 (ko) * 2005-06-10 2008-07-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100876767B1 (ko) * 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
US7666789B2 (en) 2005-07-25 2010-02-23 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
US7777214B2 (en) 2008-01-25 2010-08-17 Samsung Electronics Co., Ltd. Phase change memory device with a novel electrode
US7928423B2 (en) 2008-10-20 2011-04-19 Hynix Semiconductor Inc. Phase change memory device having an inversely tapered bottom electrode
US7977662B2 (en) 2007-11-15 2011-07-12 Samsung Electronics Co., Ltd. Phase-changeable memory devices having reduced susceptibility to thermal interference
CN103560205A (zh) * 2013-11-04 2014-02-05 中国科学院上海微系统与信息技术研究所 相变存储结构及制作方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100789045B1 (ko) * 2005-03-31 2007-12-26 인피니언 테크놀로지스 아게 상 변화 물질용 접속 전극, 관련 상 변화 메모리 소자, 및관련 제조 방법
KR100842903B1 (ko) * 2005-06-10 2008-07-02 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US7851776B2 (en) 2005-06-10 2010-12-14 Hynix Semiconductor Inc. Phase change RAM device
US8026125B2 (en) 2005-06-10 2011-09-27 Hynix Semiconductor Inc. Phase change RAM device and method for fabricating the same
US7666789B2 (en) 2005-07-25 2010-02-23 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
US7803657B2 (en) 2005-07-25 2010-09-28 Samsung Electronics Co., Ltd. Method of manufacturing a variable resistance structure and method of manufacturing a phase-change memory device using the same
US8148710B2 (en) 2005-07-25 2012-04-03 Samsung Electronics Co., Ltd. Phase-change memory device using a variable resistance structure
KR100876767B1 (ko) * 2007-09-06 2009-01-07 주식회사 하이닉스반도체 상 변화 메모리 장치의 형성 방법
US7977662B2 (en) 2007-11-15 2011-07-12 Samsung Electronics Co., Ltd. Phase-changeable memory devices having reduced susceptibility to thermal interference
US7777214B2 (en) 2008-01-25 2010-08-17 Samsung Electronics Co., Ltd. Phase change memory device with a novel electrode
US7928423B2 (en) 2008-10-20 2011-04-19 Hynix Semiconductor Inc. Phase change memory device having an inversely tapered bottom electrode
CN103560205A (zh) * 2013-11-04 2014-02-05 中国科学院上海微系统与信息技术研究所 相变存储结构及制作方法

Similar Documents

Publication Publication Date Title
KR100560659B1 (ko) 상변화 기억 소자 및 그 제조 방법
US7599216B2 (en) Phase change memory devices and fabrication methods thereof
KR100568109B1 (ko) 상변화 기억 소자 및 그 형성 방법
KR100655082B1 (ko) 상변화 메모리 소자 및 그 제조방법
US7038261B2 (en) Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention
KR101421367B1 (ko) 저항 가변 메모리 셀 구조들 및 방법들
KR100669851B1 (ko) 상변화 메모리 장치의 제조 방법
US20100072453A1 (en) Phase-Changeable Fuse Elements and Memory Devices Containing Phase-Changeable Fuse Elements and Memory Cells Therein
JP2006229238A (ja) 相変化メモリ素子及びその製造方法
KR20040054250A (ko) 상전이 메모리 셀 및 그 형성방법
KR100967675B1 (ko) 상변환 기억 소자 및 그의 제조방법
US7061005B2 (en) Phase-change random access memory device and method for manufacturing the same
US20090206317A1 (en) Phase change memory device and method for manufacturing the same
US7105408B2 (en) Phase change memory with a select device having a breakdown layer
KR20030081900A (ko) 상변화 메모리 소자의 제조방법
KR20050001169A (ko) 상변화 기억소자 형성방법
US20080116443A1 (en) Phase change memory device with hole for a lower electrode defined in a stable manner and method for manufacturing the same
KR20200039887A (ko) 가변 저항 메모리 장치
KR100800911B1 (ko) 상변화 메모리소자의 제조방법
KR100536599B1 (ko) 상변화 기억 소자 구조
KR100650724B1 (ko) 상변화 기억 소자의 제조방법
KR100997785B1 (ko) 상변환 기억 소자 및 그 제조방법
KR101046228B1 (ko) 상변화 메모리 소자 및 그 제조방법
KR100650720B1 (ko) 상변화 기억 소자 및 그 제조방법
KR20080088983A (ko) 상변환 기억 소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid