KR100945790B1 - 상변화 메모리 소자 및 그 제조 방법 - Google Patents
상변화 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100945790B1 KR100945790B1 KR1020080013852A KR20080013852A KR100945790B1 KR 100945790 B1 KR100945790 B1 KR 100945790B1 KR 1020080013852 A KR1020080013852 A KR 1020080013852A KR 20080013852 A KR20080013852 A KR 20080013852A KR 100945790 B1 KR100945790 B1 KR 100945790B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase change
- encapsulation
- memory device
- change material
- change memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 238000005538 encapsulation Methods 0.000 claims abstract description 82
- 239000012782 phase change material Substances 0.000 claims abstract description 74
- 125000006850 spacer group Chemical group 0.000 claims abstract description 28
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 25
- 239000010409 thin film Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 claims description 8
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 claims description 8
- 239000001307 helium Substances 0.000 claims description 8
- 229910052734 helium Inorganic materials 0.000 claims description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 90
- 239000011229 interlayer Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007429 general method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
상변화 물질의 인캡슐레이션 특성을 향상시킨 상변화 메모리 소자 및 그 제조 방법을 제시한다.
본 발명의 상변화 메모리 소자 제조 방법은 하부전극 콘택 및 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조가 형성된 반도체 기판 상에 제 1 인캡슐레이션층을 형성하는 단계, 스페이서 식각 공정을 수행하여 상변화 물질층 적층 구조 측벽에 인캡슐레이션 스페이서를 형성하는 단계 및 인캡슐레이션 스페이서가 형성된 전체 구조 상에 제 2 인캡슐레이션층을 형성하는 단계를 포함하여, 소자의 동작에 의해 상변화가 반복되는 경우에도 소자의 구조 변형을 억제하여 상변화 물질층과 하부전극 콘택과의 접착 특성을 향상시킬 수 있다.
PRAM, 인캡슐레이션, 비정질 탄소 박막
Description
본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 상변화 물질의 인캡슐레이션 특성을 향상시킨 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.
메모리 소자는 전원이 차단되면 입력된 정보가 소거되는 휘발성 메모리인 RAM(Random Access Memory)와, 입력 정보가 계속 유지되는 비휘발성 메모리인 ROM(Read Only Memory)으로 구분된다. 현재 보편적으로 사용되는 RAM 소자로는 DRAM, SRAM을 들 수 있고, ROM 소자로는 플래쉬 메모리를 들 수 있다.
DRAM은 소비전력이 낮고 임의 접근이 가능한 이점이 있는 반면, 휘발성이며 높은 전하 저장 능력이 요구되어 캐패시터의 용량을 높여야 하는 단점이 있다. 캐쉬 메모리 등으로 사용되는 SRAM은 임의 접근이 가능하고 속도가 빠른 장점이 있으나, 휘발성일 뿐 아니라 사이즈가 커서 비용이 높다는 한계가 있다. 아울러, 플래쉬 메모리는 비휘발성 메모리이긴 하나, 두 개의 게이트가 적층된 구조를 갖기 때문에 전원전압에 비해 높은 동작 전압이 요구되고 이에 따라, 기록 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화가 어렵고 동작 속도가 느린 단점이 있다.
이러한 메모리 소자들의 단점을 극복하기 위해 개발된 메모리 소자로 강유전 메모리 소자(Ferroelectric Random Access Memory; FRAM), 강자성 메모리 소자(Magnetic Random Access Memory; MRAM), 상변화 메모리 소자(Phase-change Random Access Memory; PRAM)를 들 수 있다.
이 중에서, PRAM은 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자로서, 플래쉬 메모리에 비해 빠른 동작 속도 및 높은 집적도를 갖는 장점이 있다.
상변화 물질은 온도에 따라 결정 상태 및 비정질 상태의 서로 다른 상태를 갖는 물질로, 결정 상태에서는 비정질 상태에 비해 낮은 저항치를 나타내며 질서 정연한 규칙적인 원자 배열을 지니고 있다. 상변화 물질의 대표적인 예로 칼코제나이드(Chalcogenide; GST)계 물질을 들 수 있으며, 이는 게르마늄(Ge), 안티몬(Sb), 텔루리움(Te)으로 이루어진 화합물이다.
PRAM 소자에서 하부전극을 통해 전류를 인가하면 이에 의해 발생한 줄열(Joule Heat)에 의해 상변화 물질층의 온도가 변화되며, 인가되는 전류를 적절히 변화시켜 상변화 물질층의 결정 구조를 결정 상태 또는 비정질 상태로 변화시킬 수 있다. 즉, 줄열에 의해 저항이 낮은 결정질(crystalline) 상태(세트(SET) 상태)와 저항이 높은 비정질(amorphous) 상태(리셋(RESET) 상태) 사이에서 상변화가 일어난다. 그리고, 쓰기 및 읽기 모드에서 상변화막을 통하여 흐르는 전류를 감지하여 상변화 기억 셀에 저장된 정보가 세트 상태의 데이터(0)인지 또는 리셋 상태의 데이터(1)인지 판별한다.
그런데, PRAM이 동작함에 따라, 상변화 물질은 수축과 팽창을 반복하게 되고 이러한 부피 변화에 따라 상변화 물질과 하부전극 콘택(Bottom Electrode Contact; BEC)이 분리되는 현상이 발생할 수 있다.
따라서, 상변화 물질층 및 상부전극을 형성한 후 상변화 물질의 변화를 방지하기 위해 인캡슐레이션층을 형성하며, 이에 대하여 도 1을 참조하여 설명하면 다음과 같다.
도 1은 일반적인 상변화 메모리 소자 제조 방법을 설명하기 위한 도면이다.
도시한 것과 같이, 반도체 기판 상에 층간 절연막(101), 하부전극 콘택(103), 절연층(105)을 형성하고, 하부전극 콘택(103)과 접촉되도록 상변화 물질층(107), 상부전극(109) 및 식각 방지막(111)이 순차적으로 형성된다. 그리고, 전체 구조 상에 인캡슐레이션층(113)이 형성된다.
여기에서, 인캡슐레이션층(113)은 실리콘 질화막(SiN)을 이용하여 형성할 수 있는데, 실리콘 질화막은 압축 응력이 높지 않아 상변화 물질이 BEC로부터 분리되는 현상을 완전히 해결할 수는 없다.
또한, 실리콘 질화물을 이용한 인캡슐레이션층은 400℃ 정도의 고온에서 형성되기 때문에, 인캡슐레이션층 형성시 상변화 물질층(107)이 열에 의해 영향을 받게 되는 문제가 있다.
아울러, 실리콘 질화막은 계단 도포성이 부족하여 상변화 물질층(107)의 측 벽에 충분히 증착되지 못하고 오버행(Overhang) 현상이 발생하여, 후속 층간 절연막 형성 공정시 상변화 물질층 사이가 완전히 매립되지 않게 된다. 도 1에서, 상변화 물질층(107)의 측벽에 실리콘 질화막이 상대적으로 얇게 도포된 것을 알 수 있다(A).
그리고, 실리콘 질화막 형성 후 상변화 물질층 패턴 간의 매립을 위해 고밀도 플라즈마(HDP) CVD 공정으로 층간 절연막을 형성하는데, 이 경우 상변화 물질의 최외각 라인 즉, 주변 영역과 셀 영역 사이의 간격이 넓은 지역에서 HDP 스퍼터(Sputter) 현상에 의해 실리콘 질화막이 떨어져 나오는 클리핑(Clipping)현상이 발생하고, 심한 경우 상변화 물질이 노출되는 문제가 있다.
이와 같이, 현재의 상변화 메모리 소자는 인캡슐레이션층으로 사용되는 실리콘 질화막의 특성상 상변화 물질층과 하부전극 콘택과의 접착 특성을 개선하기 어렵고, 완벽한 인캡슐레이션이 불가능하며, 이로 인해 소자의 특성이 열화되고 수율이 저하되는 문제가 있다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 상변화 물질층을 압축 응력이 높은 물질로 인캡슐레이션하여 하부 계층과의 접착 특성을 향상시킬 수 있는 상변화 소자 및 그 제조 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 다른 기술적 과제는 상변화 물질층을 다중 계층으로 인캡슐레이션하여 상변화 물질을 외부 환경으로부터 효과적으로 보호할 수 있는 상변화 메모리 소자 및 그 제조 방법을 제공하는 데 그 기술적 과제가 있다.
본 발명의 또 다른 기술적 과제는 상변화 물질층을 균일한 두께로 인캡슐레이션하여 후속 공정의 신뢰성을 확보하고자 하는 데 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 제 1 실시예에 의한 상변화 메모리 소자 제조 방법은 하부전극 콘택 및 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조가 형성된 반도체 기판 상에 제 1 인캡슐레이션층을 형성하는 단계; 스페이서 식각 공정을 수행하여 상기 상변화 물질층 적층 구조 측벽에 인캡슐레이션 스페이서를 형성하는 단계; 및 상기 인캡슐레이션 스페이서가 형성된 전체 구조 상에 제 2 인캡슐레이션층을 형성하는 단계;를 포함한다.
또한, 본 발명의 제 2 실시예에 의한 상변화 메모리 소자 제조 방법은 반도체 기판 상에 하부전극 콘택 및 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조를 형성하는 단계; 및 상기 상변화 물질층 적층 구조를 포함하는 전체 구조 상에 비정질 탄소 부도체 박막을 형성하는 단계;를 포함한다.
아울러, 본 발명의 제 3 실시예에 의한 상변화 메모리 소자 제조 방법은 하부전극 콘택 및 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조가 형성된 반도체 기판 상에 제 1 인캡슐레이션층을 형성하는 단계; 및 상기 제 1 인캡슐레이션층이 형성된 전체 구조 상에 제 2 인캡슐레이션층을 형성하는 단계를 포함한다.
한편, 본 발명의 일 실시예에 의한 상변화 메모리 소자는 하부전극 콘택; 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조; 상기 상변화 물질층 적층 구조 측벽에 형성된 인캡슐레이션 스페이서; 및 상기 인캡슐레이션 스페이서를 포함하는 전체 구조 상에 형성된 인캡슐레이션층;을 포함한다.
본 발명에 의하면, 상변화 물질층을 압축 응력이 높은 비정질 탄소 박막으로 인캡슐레이션함으로써, 소자의 동작에 의해 상변화가 반복되는 경우에도 소자의 구조 변형을 억제하여 상변화 물질층과 하부전극 콘택과의 접착 특성을 향상시킬 수 있다.
또한, 비정질 탄소 박막의 우수한 계단 도포 특성에 의해 상변화 물질층의 측벽을 안전하게 외부로부터 보호할 수 있고, 상변화 물질층에 균일한 두께의 인캡슐레이션층을 형성할 수 있어 후속 공정으로 형성되는 층간 절연막의 매립 특성을 개선할 수 있다.
아울러, 산화막에 대한 식각 선택비가 우수한 비정질 탄소 박막을 인캡슐레이션층으로 이용함에 따라, 후속 공정에서 산화막을 이용한 층간 절연막 증착시 상 변화 물질층 패턴의 최외각 라인에서 클리핑 현상이 발생하는 것을 억제하여, 상변화 물질층 측벽이 노출되는 것을 방지할 수 있다.
이와 같이, 상변화 물질층의 인캡슐레이션 특성이 향상되어 상변화 물질이 외부로부터 받는 열적 간섭을 줄일 수 있고, 소자의 동작 특성 및 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명하기로 한다.
도 2a 내지 2d는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
먼저, 도 2a에 도시한 것과 같이, 하부구조가 형성된 반도체 기판(미도시) 상에 층간 절연막(201)을 형성하고, 층간 절연막의 지정된 부분을 패터닝한다. 그리고, 전체 구조 상에 제 1 도전물질 및 절연물질을 형성하고 평탄화하여, 내부가 절연층(205)으로 충진된 하부전극 콘택(203)을 형성한다.
다음, 전체 구조 상에 상변화 물질, 제 2 도전물질 및 식각 방지물질을 순차적으로 형성하고 패터닝하여, 하부전극 콘택(203) 상에 상변화 물질층(207), 상부전극(209) 및 식각 방지막(211)의 적층 구조(상변화 물질층 적층 구조)를 형성한다.
그리고, 도 2b에 도시한 것과 같이, 전체 구조 상에 제 1 인캡슐레이션층(213)을 형성한다.
여기에서, 제 1 인캡슐레이션층(213)은 비정질 탄소(Amorphous-Carbon) 박막을 이용하여 형성할 수 있다. 비정질 탄소 박막은 산화막이나 질화막과의 접착 특성이 우수할 뿐 아니라, 압축 응력이 높아 인캡슐레이션층으로서의 역할을 충분히 수행할 수 있는 이점이 있다.
본 발명의 바람직한 실시예에서, 비정질 탄소 박막은 200~400℃의 온도에서 플라즈마 증가 CVD(PECVD) 방식으로 증착할 수 있으며, 소스 가스로 아세틸렌(C2H2), 헬륨(He) 및 수소(H2) 가스를 이용하여, 0.5~1.5Torr의 압력에서 300~500W의 플라즈마를 이용할 수 있다. 이러한 조건으로 형성된 비정질 탄소 박막은 아세틸렌 또는 헬륨과 같은 저온 분해 가스를 사용함으로써 실리콘 질화막보다 낮은 온도(200~400℃)에서 증착이 가능하며, 유사 다이아몬드(Diamond like) 결합 구조를 갖기 때문에 부도체의 성격을 갖는다.
또한, 이와 같이 형성된 비정질 탄소 부도체 박막의 압축 응력은 5*10E9~6*10E9 정도로, 기존의 실리콘 질화막의 압축 응력인 1*10E9~2*10E9과 비교할 때, 상대적으로 높은 압축 응력을 갖는다. 따라서, 상변화가 반복되는 경우에도 상변화 물질층(207)과 하부전극 콘택(203)이 분리되지 않도록 할 수 있다.
이어서, 도 2c에 도시한 것과 같이, 제 1 인캡슐레이션층(113)을 스페이서 형성 공정에 의해 식각하여 인캡슐레이션 스페이서(213A)를 형성한다. 이를 위하여, 마스크 공정 없이 산소 플라즈마를 이용한 평판 식각 공정을 수행하여, 플라즈마의 직진성에 의해 평탄면의 비정질 탄소 박막을 제거함으로써, 상변화 물질층 적 층 구조(207, 209, 211)의 측벽에만 인캡슐레이션 스페이서(213A)가 남아 있도록 한다.
이 때, 인캡슐레이션 스페이서(213A)의 높이는 상변화 물질층(207)의 측벽을 덮을 수 있는 높이 즉, 인캡슐레이션 스페이서(213A)의 상부가 상부 전극(209)과 식각 방지막(211)의 사이에 위치하도록 제어하여, 상변화 물질층(207)의 측벽이 노출되지 않도록 한다.
마지막으로, 도 2d에 도시한 것과 같이 전체 구조 상에 제 2 인캡슐레이션층(215)을 형성하여, 상변화 물질층 적층 구조(207, 209, 211) 전체를 인캡슐레이션한다.
여기에서, 제 2 인캡슐레이션층(215)은 실리콘 질화막을 이용하여 350~450℃의 온도에서 형성할 수 있다.
본 발명에서, 상변화 물질층(207)은 인캡슐레이션 스페이서(213A)에 의해 보호되어 있기 때문에, 제 2 인캡슐레이션층(215)이 400℃ 정도의 고온 공정으로 형성되는 경우에도 상변화 물질층(207)에 가해지는 열적 영향을 최소화할 수 있다.
또한, 제 2 인캡슐레이션층(215)의 계단 도포성이 보장되지 않는 경우에도, 상변화 물질층(207)의 측벽이 이미 인캡슐레이션 스페이서(213A)에 의해 보호되어 있는 상태이기 때문에, 오버행 현상을 억제할 수 있어, 후속 층간 절연막 형성시 갭 매립 특성을 확보할 수 있다.
뿐만 아니라, 후속 층간 절연막 형성 공정이 HDP CVD 방식으로 진행되는 경우에도, 비정질 탄소 박막의 식각 선택비가 높기 때문에, 셀의 최외각 라인에서도 상변화 물질층 측벽을 인캡슐레이션 스페이서에 의해 안정적으로 보호할 수 있다.
본 발명의 다른 실시예에서, 상변화 메모리 소자는 비정질 탄소 부도체 박막만을 이용한 단일 인캡슐레이션층으로 상변화 물질층을 보호할 수 있다.
즉, 도 2b와 같이 형성된 제 1 인캡슐레이션층(213)만을 이용하여 상변화 물질층(207)을 보호하는 것도 가능하다. 이 경우 제 1 인캡슐레이션층(213)이 부도체 특성을 갖도록 하기 위하여, 200~400℃의 온도에서 소스 가스로 아세틸렌(C2H2), 헬륨(He) 및 수소(H2) 가스를 이용하여, 0.5~1.5Torr의 압력에서 300~500W의 플라즈마를 이용한 플라즈마 증가 CVD(PECVD) 방식을 이용하여 증착할 수 있다.
이러한 조건으로 형성된 비정질 탄소 부도체 박막은 다이아몬드 유사 구조를 갖기 때문에 절연물질로 작용하게 되고, 균일한 증착 특성이 있기 때문에 후속 층간 절연막 형성 공정에서 갭 간의 매립 특성을 확보할 수 있다.
아울러, 비정질 탄소 부도체 박막은 산화막과의 식각 선택비가 우수하기 때문에, 산화물을 이용하여 HDP CVD 방식으로 층간 절연막을 형성하는 후속 공정을 진행할 때, 셀 영역의 최외각 라인에서 클리핑 현상이 발생하는 것을 억제할 수 있다.
도 3은 본 발명의 다른 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 소자의 단면도이다.
본 발명의 또 다른 실시예에서, 상변화 물질층 적층 구조(207, 209, 211)는 제 1 인캡슐레이션층 및 제 2 인캡슐레이션층의 복층 구조에 의해 보호할 수 있다.
즉, 도 3에 도시한 것과 같이, 상변화 물질층 적층 구조(207, 209, 211)가 형성된 전체 구조 상에 제 1 인캡슐레이션층(213) 및 제 2 인캡슐레이션층(215)을 순차적으로 형성한다.
여기에서, 제 1 인캡슐레이션층(213)은 비정질 탄소(Amorphous-Carbon) 박막이 될 수 있다. 비정질 탄소 박막은 200~400℃의 온도에서 플라즈마 증가 CVD(PECVD) 방식으로 증착할 수 있으며, 소스 가스로 아세틸렌(C2H2), 헬륨(He) 및 수소(H2) 가스를 이용하여, 0.5~1.5Torr의 압력에서 300~500W의 플라즈마를 이용할 수 있다.
한편, 제 2 인캡슐레이션층(215)은 실리콘 질화막을 이용하여 350~450℃의 온도에서 형성할 수 있다.
본 실시예에서도, 비정질 탄소 박막은 압축 응력이 높아 인캡슐레이션층으로서의 역할을 충분히 수행할 수 있음은 물론, 아세틸렌 또는 헬륨과 같은 저온 분해 가스를 사용함으로써 저온(200~400℃)에서 증착이 가능하여 인캡슐레이션층 증착시 상변화 물질층(207)을 열적 영향으로부터 보호할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구 범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 의하면 하부전극 콘택과 상변화 물질층 간의 접촉 특성을 개선하여 상변화 물질층의 동작 신뢰성을 향상시킬 수 있다. 이에 따라, 상변화 메모리 소자의 오동작이 방지되고, 수율이 개선되어 다양한 전자기기에 적용할 수 있다.
도 1은 일반적인 상변화 메모리 소자 제조 방법을 설명하기 위한 도면,
도 2a 내지 2d는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위해 순차적으로 도시한 소자의 단면도,
도 3은 본 발명의 다른 실시예에 의한 상변화 메모리 소자 제조 방법을 설명하기 위한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
201 : 층간 절연막 203 : 하부전극 콘택
205 : 절연층 207 : 상변화 물질층
209 : 상부전극 211 : 식각 방지막
213 : 제 1 인캡슐레이션층 213A : 인캡슐레이션 스페이서
215 : 제 2 인캡슐레이션층
Claims (25)
- 상변화 메모리 소자 제조 방법으로서,하부전극 콘택 및 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조가 형성된 반도체 기판 상에 제 1 인캡슐레이션층을 형성하는 단계; 및상기 제 1 인캡슐레이션층에 대해 스페이서 식각 공정을 수행하여 상기 상변화 물질층 적층 구조 측벽에 인캡슐레이션 스페이서를 형성하는 단계;를 포함하고, 상기 제 1 인캡슐레이션층은, 비정질 탄소 박막인 상변화 메모리 소자 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 제 1 인캡슐레이션층은, 200~400℃의 온도에서 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 3 항에 있어서,상기 제 1 인캡슐레이션층은, 소스 가스로 아세틸렌(C2H2), 헬륨(He) 및 수 소(H2) 가스를 이용하여, 플라즈마 증가 CVD(PECVD) 방식으로 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 3 항에 있어서,상기 제 1 인캡슐레이션층은, 0.5~1.5Torr의 압력에서 300~500W의 플라즈마를 이용하여 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 상변화 물질층 적층구조는 상변화 물질층, 상부전극 및 식각 방지막을 포함하며, 상기 스페이서 식각 공정은 상기 인캡슐레이션 스페이서의 상부가 상기 상부전극 및 상기 식각 방지막 사이에 위치하도록 수행하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 6 항에 있어서,상기 스페이서 식각 공정은, 산소 플라즈마를 이용한 평판 식각 공정인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 1 항에 있어서,상기 인캡슐레이션 스페이서가 형성된 전체 구조 상에 제 2 인캡슐레이션층 을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 8 항에 있어서,상기 제 2 인캡슐레이션층은, 실리콘 질화막인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 8 항 또는 제 9 항에 있어서,상기 제 2 인캡슐레이션층은, 350~450℃의 온도에서 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 상변화 메모리 소자 제조 방법으로서,반도체 기판 상에 하부전극 콘택 및 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조를 형성하는 단계; 및상기 상변화 물질층 적층 구조를 포함하는 전체 구조 상에 비정질 탄소 부도체 박막을 형성하는 단계;를 포함하는 상변화 메모리 소자 제조 방법.
- 제 11 항에 있어서,상기 비정질 탄소 부도체 박막은, 200~400℃의 온도에서 증착하는 것을 특징 으로 하는 상변화 메모리 소자 제조 방법.
- 제 12 항에 있어서,상기 비정질 탄소 부도체 박막은, 소스 가스로 아세틸렌(C2H2), 헬륨(He) 및 수소(H2) 가스를 이용하여, 플라즈마 증가 CVD(PECVD) 방식으로 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 13 항에 있어서,상기 비정질 탄소 부도체 박막은, 0.5~1.5Torr의 압력에서 300~500W의 플라즈마를 이용하여 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 상변화 메모리 소자 제조 방법으로서,하부전극 콘택 및 상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조가 형성된 반도체 기판 상에 제 1 인캡슐레이션층을 형성하는 단계; 및상기 제 1 인캡슐레이션층이 형성된 전체 구조 상에 제 2 인캡슐레이션층을 형성하는 단계;를 포함하고, 상기 제 1 인캡슐레이션층은, 비정질 탄소 박막인 상변화 메모리 소자 제조 방법.
- 삭제
- 제 15 항에 있어서,상기 제 1 인캡슐레이션층은, 200~400℃의 온도에서 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 17 항에 있어서,상기 제 1 인캡슐레이션층은, 소스 가스로 아세틸렌(C2H2), 헬륨(He) 및 수소(H2) 가스를 이용하여, 플라즈마 증가 CVD(PECVD) 방식으로 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 17 항에 있어서,상기 제 1 인캡슐레이션층은, 0.5~1.5Torr의 압력에서 300~500W의 플라즈마를 이용하여 증착하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 15 항에 있어서,상기 제 2 인캡슐레이션층은, 실리콘 질화막인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 제 15 항 또는 제 20 항에 있어서,상기 제 2 인캡슐레이션층은, 350~450℃의 온도에서 형성하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.
- 상변화 메모리 소자로서,하부전극 콘택;상기 하부전극 콘택과 접촉되는 상변화 물질층 적층 구조;상기 상변화 물질층 적층 구조 측벽에 형성된 인캡슐레이션 스페이서; 및상기 인캡슐레이션 스페이서를 포함하는 전체 구조 상에 형성된 인캡슐레이션층;을 포함하고, 상기 인캡슐레이션 스페이서는, 비정질 탄소 박막 스페이서인 상변화 메모리 소자.
- 삭제
- 제 22 항에 있어서,상기 상변화 물질층 적층 구조는 상변화 물질층, 상부 전극 및 식각 방지막으로 이루어지고,상기 인캡슐레이션 스페이서의 상부는 상기 상부전극 및 식각 방지막 사이에 위치하는 것을 특징으로 하는 상변화 메모리 소자.
- 제 22 항에 있어서, 상기 인캡슐레이션층은, 실리콘 질화막인 것을 특징으로 하는 상변화 메모리 소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080013852A KR100945790B1 (ko) | 2008-02-15 | 2008-02-15 | 상변화 메모리 소자 및 그 제조 방법 |
| US12/329,054 US20090206317A1 (en) | 2008-02-15 | 2008-12-05 | Phase change memory device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080013852A KR100945790B1 (ko) | 2008-02-15 | 2008-02-15 | 상변화 메모리 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090088523A KR20090088523A (ko) | 2009-08-20 |
| KR100945790B1 true KR100945790B1 (ko) | 2010-03-08 |
Family
ID=40954255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080013852A KR100945790B1 (ko) | 2008-02-15 | 2008-02-15 | 상변화 메모리 소자 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090206317A1 (ko) |
| KR (1) | KR100945790B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103367634B (zh) * | 2012-04-09 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 用于相变随机存取存储器的底部电接触结构的制造方法 |
| KR102022554B1 (ko) * | 2012-05-11 | 2019-09-18 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치 |
| KR102375588B1 (ko) * | 2017-07-06 | 2022-03-16 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US10128437B1 (en) * | 2017-08-31 | 2018-11-13 | Micron Technology, Inc. | Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods |
| US11362277B2 (en) * | 2018-11-14 | 2022-06-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Sidewall protection for PCRAM device |
| KR20210041692A (ko) | 2019-10-07 | 2021-04-16 | 삼성전자주식회사 | 가변 저항 메모리 소자 |
| KR20210050026A (ko) | 2019-10-25 | 2021-05-07 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 이의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060002615A (ko) * | 2004-07-02 | 2006-01-09 | 삼성전자주식회사 | 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법 |
| KR20070058054A (ko) * | 2005-12-01 | 2007-06-07 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| KR100748557B1 (ko) | 2006-05-26 | 2007-08-10 | 삼성전자주식회사 | 상변화 메모리 장치 |
| JP2007288201A (ja) | 2006-04-19 | 2007-11-01 | Qimonda Ag | 均質性が改善された側壁スペーサを備えたメモリセル |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5879993A (en) * | 1997-09-29 | 1999-03-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride spacer technology for flash EPROM |
| US7482616B2 (en) * | 2004-05-27 | 2009-01-27 | Samsung Electronics Co., Ltd. | Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same |
| US7214600B2 (en) * | 2004-06-25 | 2007-05-08 | Applied Materials, Inc. | Method to improve transmittance of an encapsulating film |
-
2008
- 2008-02-15 KR KR1020080013852A patent/KR100945790B1/ko not_active IP Right Cessation
- 2008-12-05 US US12/329,054 patent/US20090206317A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060002615A (ko) * | 2004-07-02 | 2006-01-09 | 삼성전자주식회사 | 이중 캐핑막을 갖는 상변화 기억소자 및 그 제조방법 |
| KR20070058054A (ko) * | 2005-12-01 | 2007-06-07 | 삼성전자주식회사 | 상변화 메모리 장치의 제조 방법 |
| JP2007288201A (ja) | 2006-04-19 | 2007-11-01 | Qimonda Ag | 均質性が改善された側壁スペーサを備えたメモリセル |
| KR100748557B1 (ko) | 2006-05-26 | 2007-08-10 | 삼성전자주식회사 | 상변화 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090206317A1 (en) | 2009-08-20 |
| KR20090088523A (ko) | 2009-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100945790B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 | |
| US8796101B2 (en) | Memory device | |
| US9276202B2 (en) | Phase-change storage unit containing TiSiN material layer and method for preparing the same | |
| US8273598B2 (en) | Method for forming a self-aligned bit line for PCRAM and self-aligned etch back process | |
| US20130087756A1 (en) | Heat shield liner in a phase change memory cell | |
| US20130015421A1 (en) | Phase-change random access memory device and method of manufacturing the same | |
| JP2006229238A (ja) | 相変化メモリ素子及びその製造方法 | |
| US20080173860A1 (en) | Phase change memory device and method of fabricating the same | |
| US20240065120A1 (en) | Phase change memory unit and preparation method therefor | |
| KR20100036622A (ko) | 반도체 소자의 제조방법 | |
| US9276208B2 (en) | Phase change memory cell with heat shield | |
| KR20130087196A (ko) | 상변화 메모리 장치 및 그의 제조방법 | |
| KR100807224B1 (ko) | 상변화 메모리 장치의 제조 방법 | |
| US8536675B2 (en) | Thermally insulated phase change material memory cells | |
| CN104078563A (zh) | 相变存储器及其形成方法、相变存储器阵列 | |
| CN102637821B (zh) | 一种相变存储单元及其形成方法 | |
| KR100701157B1 (ko) | 상변이 물질을 포함하는 비휘발성 메모리 소자 및 그제조방법 | |
| CN106997924B (zh) | 相变存储器及其制造方法和电子设备 | |
| CN102468437B (zh) | 相变存储器的制作方法 | |
| CN105720191B (zh) | 相变存储器及其形成方法 | |
| KR101046228B1 (ko) | 상변화 메모리 소자 및 그 제조방법 | |
| KR20090090002A (ko) | 상변화 메모리 소자 제조 방법 | |
| CN102468430B (zh) | 提高相变材料粘附性的实现方法 | |
| KR20100037726A (ko) | 인캡슐레이터를 포함하는 상변화 메모리 소자 및 그 제조 방법 | |
| KR100968448B1 (ko) | 상변화 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |