CN103367634B - 用于相变随机存取存储器的底部电接触结构的制造方法 - Google Patents

Abstract

本发明提供一种用于相变随机存取存储器的底部电接触结构的制造方法，包括：提供半导体衬底，所述半导体衬底上形成有第一金属电极；在所述层间介质层上形成一氧化物层，其覆盖所述第一金属电极上端的一部分；在所述半导体衬底上依次形成一导电材料层和一薄层氧化物；采用侧壁蚀刻工艺蚀刻所述薄层氧化物和导电材料层；沉积所述氧化物层，并研磨所述氧化物层；执行一光刻过程以定义所述导电材料层的图形；执行一各向异性的蚀刻过程；回蚀刻所述导电材料层；在所述导电材料层和所述氧化物层上依次形成一相变材料层和一第二金属电极。根据本发明，可以使形成的所述底部电接触结构的特征尺寸满足设计要求，不受制造工艺边际的影响。

Description

用于相变随机存取存储器的底部电接触结构的制造方法

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种用于相变随机存取存储器的底部电接触结构的制作方法。

背景技术

相变随机存取存储器(PCRAM)是一种具有高读取/写入速度的非易失性存储器，其广泛应用于集成电路中。集成所述相变随机存取存储器的关键步骤是形成一底部电接触(BEC)结构，所述底部电接触结构从相变材料(GST)的底部接触所述相变材料。当一定强度的电流经过所述底部电接触结构时，所述底部电接触结构产生焦耳热以改变所述相变材料的相变状态，从而控制所述相变随机存取存储器的工作状态。

为了降低所述相变随机存取存储器的驱动功耗，应当减小所述底部电接触结构与所述相变材料的接触面积。因此，现有技术通过形成一具有小侧面尺寸的电极来作为所述底部电接触结构，同时采用具有高阻抗的材料(例如氮化钛)作为构成所述电极的材料，当一弱电流经过所述底部电接触结构时，所述底部电接触结构就可以产生足够大的焦耳热。

采用现有工艺制作所述底部电接触结构的工艺步骤如下：首先，如图1A所示，提供半导体衬底100，所述半导体衬底100上形成有层间介质层101，在所述层间介质层101中形成有金属电极102，所述金属电极102的下端与所述半导体衬底100中的电路元件(包括开关装置)相连接，在所述层间介质层101上形成一氧化物层103，所述氧化物层103遮蔽所述金属电极102上端的一部分；接着，如图1B所示，在所述半导体衬底100上依次形成一氮化钛(TiN)层104和一薄层氧化物105，以覆盖所述氧化物层103与未被所述氧化物层103遮蔽的金属电极102和层间介质层101，所述薄层氧化物105的构成材料与所述氧化物层103的构成材料相同；接着，如图1C所示，在所述半导体衬底100上依次形成一底部抗反射涂层(BARC)106、一低温氧化物层(LTO)107和一光致抗蚀剂层108，并执行一光刻过程以定义所述底部电接触结构的图形；接着，如图1D所示，执行一蚀刻过程，以露出所述金属电极102右方的层间介质层101；接着，如图1E所示，先沉积所述氧化物层103，再采用化学机械研磨工艺研磨所述氧化物层103和所述氮化钛层104，以去除形成在所述氧化物层103上的氮化钛层104，并使前后两次形成的所述氧化物层103的高度平齐；接着，如图1F所示，回蚀刻所述氮化钛层104，完成所述底部电接触结构的制作；最后，如图1G所示，在所述氧化物层103上依次形成一相变材料层109和一金属电极110，所述相变材料层109的底部与所述底部电接触结构相连接。

以上工艺存在一定的问题，由于受到特征尺寸(CD)的限制，在执行所述光刻过程以定义所述底部电接触结构的图形时，将会出现无法在预定的位置形成所述底部电接触结构的图形的情形；由于所述光刻过程之后的蚀刻过程属于各向同性蚀刻，其同时蚀刻未被所述光刻过程定义的氧化物层和氮化钛层，因此将会造成所述底部电接触结构的特征尺寸的损失，导致最终形成的所述底部电接触结构的性能的降低。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种用于相变随机存取存储器的底部电接触结构的制造方法，包括：a)提供半导体衬底，所述半导体衬底上形成有层间介质层，在所述层间介质层中形成有第一金属电极；b)在所述层间介质层上形成一氧化物层，所述氧化物层覆盖所述第一金属电极上端的一部分；c)在所述半导体衬底上依次形成一导电材料层和一薄层氧化物，以覆盖所述氧化物层与未被所述氧化物层覆盖的第一金属电极和层间介质层；d)采用侧壁蚀刻工艺蚀刻所述薄层氧化物和导电材料层；e)沉积所述氧化物层，并研磨所述氧化物层直至露出所述导电材料层为止；f)执行一光刻过程以定义所述导电材料层的图形；g)执行一各向异性的蚀刻过程，以使所述导电材料层仅存在于所述第一金属电极上；h)执行步骤e)，并回蚀刻所述导电材料层；I)在所述导电材料层和所述氧化物层上依次形成一相变材料层和一第二金属电极。

进一步，执行步骤e)之后，步骤e)中形成的所述氧化物层的高度与步骤b)中形成的所述氧化物层的高度平齐。

进一步，所述回蚀刻之后的所述导电材料层构成所述底部电接触结构。

进一步，所述相变材料层的底部与所述底部电接触结构相连接。

进一步，所述光刻过程包括在所述半导体衬底上依次形成一底部抗反射涂层、一低温氧化物层和一光致抗蚀剂层的步骤。

进一步，所述导电材料为氮化钛。

本发明还提供一种半导体器件，其特征在于，所述半导体器件具有采用上述方法形成的底部电接触结构。

根据本发明，可以使形成的所述底部电接触结构的特征尺寸满足设计要求，不受制造工艺边际的影响。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1G为采用现有工艺制作用于相变随机存取存储器的底部电接触结构的各步骤的示意性剖面图；

图2A-图2H为本发明提出的制作用于相变随机存取存储器的底部电接触结构的各步骤的示意性剖面图；

图3为本发明提出的制作用于相变随机存取存储器的底部电接触结构的各步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的用于相变随机存取存储器的底部电接触结构的制作方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

下面，参照图2A-图2H和图3来描述本发明提出的用于相变随机存取存储器的底部电接触结构的制作方法的详细步骤。

参照图2A-图2H，其中示出了本发明提出的用于相变随机存取存储器的底部电接触结构的制作方法的各步骤的示意性剖面图。

首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中形成有隔离结构以及各种阱(well)结构，为了简化，图示中予以省略；同时，所述半导体衬底200中形成有电路元件(包括开关装置)。

在所述半导体衬底200上形成有层间介质层201，在所述层间介质层201中形成有第一金属电极202，所述第一金属电极202的下端与所述电路元件相连接。

接下来，在所述层间介质层201上形成一氧化物层203，所述氧化物层203覆盖所述第一金属电极202上端的一部分。

接着，如图2B所示，采用本领域技术人员所熟习的沉积工艺在所述半导体衬底200上依次形成一导电材料层204和一薄层氧化物205，以覆盖所述氧化物层203与未被所述氧化物层203覆盖的第一金属电极202和层间介质层201；其中，所述导电材料层204的构成材料优选氮化钛(TiN)，所述薄层氧化物205的构成材料与所述氧化物层203的构成材料相同。

接着，如图2C所示，采用侧壁蚀刻(Spacer Etch)工艺蚀刻所述薄层氧化物205和导电材料层204。由于所述侧壁蚀刻过程是各向异性的，即沿所述半导体衬底200的水平方向上的蚀刻速率远大于沿所述半导体衬底200的垂直方向上的蚀刻速率，因此，所述蚀刻过程结束之后，仅在所述第一金属电极202上存在所述导电材料层204和薄层氧化物205。

接着，如图2D所示，先沉积所述氧化物层203，再采用化学机械研磨工艺研磨所述氧化物层203直至露出所述导电材料层204为止，以使前后两次形成的所述氧化物层203的高度平齐。

接着，如图2E所示，在所述半导体衬底200上依次形成一底部抗反射涂层(BARC)206、一低温氧化物层(LTO)207和一光致抗蚀剂层208，以覆盖所述氧化物层203和所述导电材料层204。

接下来，如图2E′所示，执行一光刻过程以定义所述导电材料层204的图形，所述图2E′示出的是将图2E所示的截面示意图所对应的半导体器件旋转90度后在原位置得到的截面示意图。

接着，如图2F所示，执行一各向异性的蚀刻过程，以露出所述氧化物层203和所述导电材料层204；其中，如图2F′所示，所述导电材料层204仅存在于所述第一金属电极202上，所述图2F′示出的是将图2F所示的截面示意图所对应的半导体器件旋转90度后在原位置得到的截面示意图。

接下来，重复如图2D所示的工艺过程，即先沉积所述氧化物层203，再采用化学机械研磨工艺研磨所述氧化物层203直至露出所述导电材料层204为止，以使前后两次形成的所述氧化物层203的高度平齐。此过程可以省略，其目的是使经历所述各向同性的蚀刻过程之后的所述半导体器件的表面平整，以更好地实施后续的回蚀刻过程。

接着，如图2G所示，回蚀刻所述导电材料层204，所述回蚀刻之后的所述导电材料层204构成所述底部电接触结构。

最后，如图2H所示，在所述氧化物层203上依次形成一相变材料层109和一第二金属电极110，所述相变材料层109的底部与所述底部电接触结构相连接。

至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。

本发明提出的方法具有以下优点：第一，在形成所述导电材料层204和薄层氧化物205之后，利用侧壁蚀刻工艺的各向异性的特点，来定义所述底部电接触结构的图形，其相比于现有工艺所采用的光刻工艺，可以避免所述底部电接触结构的底部边缘部分的特征尺寸的损失；第二，可以扩大所述侧壁蚀刻过程之后实施的定义所述导电材料层204的图形的光刻过程的工艺窗口。

参照图3，其中示出了本发明提出的用于相变随机存取存储器的底部电接触结构的制作方法的各步骤的流程图，用于简要示出整个制造工艺的流程。

在步骤301中，提供半导体衬底，所述半导体衬底上形成有层间介质层，在所述层间介质层中形成有第一金属电极；

在步骤302中，在所述层间介质层上形成一氧化物层，所述氧化物层覆盖所述第一金属电极上端的一部分；

在步骤303中，在所述半导体衬底上依次形成一导电材料层和一薄层氧化物，以覆盖所述氧化物层与未被所述氧化物层覆盖的第一金属电极和层间介质层；

在步骤304中，采用侧壁蚀刻工艺蚀刻所述薄层氧化物和导电材料层；

在步骤305中，沉积所述氧化物层，并研磨所述氧化物层直至露出所述导电材料层为止；

在步骤306中，执行一光刻过程以定义所述导电材料层的图形；

在步骤307中，执行一各向异性的蚀刻过程，以使所述导电材料层仅存在于所述第一金属电极上；

在步骤308中，执行步骤305，并回蚀刻所述导电材料层；

在步骤309中，在所述氧化物层上依次形成一相变材料层和一第二金属电极。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (7)

1.一种用于相变随机存取存储器的底部电接触结构的制造方法，包括：

a)提供半导体衬底，所述半导体衬底上形成有层间介质层，在所述层间介质层中形成有第一金属电极；

b)在所述层间介质层上形成一氧化物层，所述氧化物层覆盖所述第一金属电极上端的一部分；

c)在所述半导体衬底上依次形成一导电材料层和一薄层氧化物，以覆盖所述氧化物层与未被所述氧化物层覆盖的第一金属电极和层间介质层；

d)采用侧壁蚀刻工艺蚀刻所述薄层氧化物和导电材料层，实施所述侧壁蚀刻之后，仅在所述第一金属电极上存在所述导电材料层和所述薄层氧化物；

e)沉积所述氧化物层，并研磨所述氧化物层直至露出所述导电材料层为止；

f)执行一光刻过程以定义所述导电材料层的图形；

g)执行一各向异性的蚀刻过程，以使所述导电材料层仅存在于所述第一金属电极上；

h)执行步骤e)，并回蚀刻所述导电材料层；

I)在所述导电材料层和所述氧化物层上依次形成一相变材料层和一第二金属电极。

2.根据权利要求1所述的方法，其特征在于，执行步骤e)之后，步骤e)中形成的所述氧化物层的高度与步骤b)中形成的所述氧化物层的高度平齐。

3.根据权利要求1所述的方法，其特征在于，所述回蚀刻之后的所述导电材料层构成所述底部电接触结构。

4.根据权利要求3所述的方法，其特征在于，所述相变材料层的底部与所述底部电接触结构相连接。

5.根据权利要求1所述的方法，其特征在于，所述光刻过程包括在所述半导体衬底上依次形成一底部抗反射涂层、一低温氧化物层和一光致抗蚀剂层的步骤。

6.根据权利要求1所述的方法，其特征在于，所述导电材料为氮化钛。

7.一种半导体器件，其特征在于，所述半导体器件具有采用权利要求1-6中的任一方法形成的底部电接触结构。