CN106068556A - 模制电介质纳米结构 - Google Patents

模制电介质纳米结构 Download PDF

Info

Publication number
CN106068556A
CN106068556A CN201580002713.4A CN201580002713A CN106068556A CN 106068556 A CN106068556 A CN 106068556A CN 201580002713 A CN201580002713 A CN 201580002713A CN 106068556 A CN106068556 A CN 106068556A
Authority
CN
China
Prior art keywords
fin
described part
iii
electrolyte
longitudinal axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580002713.4A
Other languages
English (en)
Other versions
CN106068556B (zh
Inventor
S·金
K·J·库恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN106068556A publication Critical patent/CN106068556A/zh
Application granted granted Critical
Publication of CN106068556B publication Critical patent/CN106068556B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

实施例涉及对结构(例如，鳍状物)的选择性蚀刻，以形成具有初始结构的形状的空位。然后，该空位可以起到模具的作用。可流动的电介质材料填充所述空位，以形成与所述初始结构/模具相同的形状。然后，发生后处理(例如，氧化积累和退火)，以使空位内的电介质硬化。所得到的产物是模制电介质纳米结构，该结构具有与所述初始结构相同的形状，但是由不同的材料组成(例如，电介质代替硅)。本文中描述了其它实施例。

Description

模制电介质纳米结构
背景技术
浅沟槽隔离(STI)是用于将衬底或者形成于其上的结构的两个相邻部分隔离的常见的半导体工艺。例如，可以在形成晶体管或其它部件(例如，在空的衬底上)之前的半导体器件制造的早期执行STI。也可以在制造工艺中的形成半导体结构的至少一些部分时的一些之后的时间上执行STI。
STI通常包括在衬底(例如，空的衬底或者部分完成的半导体结构(例如，量子阱生长结构))中蚀刻一个或多个沟槽，并且然后沉积电介质材料(例如，二氧化硅)以填充沟槽。然后，可以使用化学机械平面化(CMP)来去除过多的电介质材料。
STI可以用于将衬底或者形成于其上的结构的两个相邻部分隔离。这些相邻的部分可以包括晶体管或其它电路部件。
一个这种晶体管包括常规的金属氧化物半导体场效应晶体管(MOSFET)，其中，源极、沟道、和漏极结构被构造为在同一平面内彼此邻近。栅极电介质形成在沟道区域上，并且栅极电极沉积在栅极电介质上。通过向栅极电极施加电压来控制晶体管，从而允许电流流经源极与漏极之间的沟道。支持平面中的这些结构所需的面积约束了半导体芯片的有限面积内的可以被替换的晶体管的数量。半导体制造商通过缩小每一代技术的晶体管尺寸而提高晶体管的组装密度。
三栅极晶体管或非平面晶体管允许晶体管的更大的组装密度。三栅极晶体管包括形成在衬底上的具有顶表面和垂直(或者几乎垂直)于顶表面的两个侧壁表面的薄的半导体主体(例如，硅鳍状物)。栅极结构形成在衬底和硅鳍状物上，栅极结构垂直于硅鳍状物。源极区和漏极区形成在鳍状物中、位于栅极结构的相对两侧上。由于栅极结构包围三个表面上的硅鳍状物，所以晶体管实质上具有三个单独的栅极。这三个单独的栅极提供了用于电信号传送的三个单独的沟道，因此，与常规的平面晶体管相比使电导率有效地增至三倍。
附图说明
根据所附权利要求、一个或多个示例性实施例的以下具体实施方式、以及相对应的附图，本发明的实施例的特征和优点将变得显而易见，在附图中：
图1a-f描绘了本发明的实施例中的用于全隔离的过程。
图2a-b包括本发明的实施例中的全隔离的纳米结构的图像；
图3a-c描绘了本发明的实施例中的用于底部隔离的过程；以及
图4包括本发明的实施例中的方法。
具体实施方式
现在将参照附图，在附图中，相同结构可以被提供有相同的后缀附图标记。为了更清楚地示出各个实施例的结构，本文中所包括的附图是半导体/电路结构的图解表示。因此，所制造的集成电路结构(例如，在显微照片中)的实际外观可以在仍并入所示实施例的要求保护的结构的同时看起来不同。此外，附图可以只示出有助于理解所示实施例的结构。可以不包括本领域中公知的附加结构以保持附图的清晰。例如，不必示出半导体器件中的每一层。“实施例”、“各个实施例”等指示如此描述的(多个)实施例可以包括特定的特征、结构或特性，但不是每一个实施例都必须包括所述特定的特征、结构或特性。一些实施例可以具有针对其它实施例而描述的特征中的一些、全部特征或不具有这些特征。“第一”、“第二”、“第三”等描述共同的对象并且指示涉及的是相同对象的不同实例。这样的形容词并不暗示如此描述的对象必须采用时间上、空间上的给定顺序、采用排序、或采用任何其它方式。“连接”可以指示元件彼此直接物理或电接触；并且“耦合”可以指示元件彼此协作或交互，但是元件可以或可以不直接物理或电接触。
如以上所提及的，STI使用电介质来提供诸如晶体管之类的结构之间的隔离。晶体管采用不同的形式出现，例如，非平面晶体管。实施例提供了用于在结构自身内提供隔离的新颖的方式，例如，在用于非平面晶体管的鳍状物内、在金属-绝缘体-金属(MIM)电容器内、在形成在鳍状物上的MIM电容器内等。
图1a描绘了实施例中的多晶硅和间隔体在鳍状物上的形成。图1a’示出了形成电路衬底的部分的三栅极结构的截面视图。结构包括形成在衬底111上和主体或鳍状物115的部分上的栅极结构。衬底111可以是体硅或绝缘体上硅(SOI)。鳍状物115相对于衬底111处于不同的平面，并且处于相对于栅极结构垂直的。图1a包括鳍状物115的侧视图并且包括两个栅极结构。图1a是简化的，并且实际上可以存在沿鳍状物115定位的1个这种栅极器件或更多个(例如，3、4、8个)。
在一个实施例中，衬底111可以由单晶半导体材料构成，所述材料可以是例如硅或锗。鳍状物115可以由半导体材料(例如，硅、锗、SiGe、Ⅲ-Ⅴ成分、它们的组合等)构成。在一些实施例中，鳍状物115包括掩埋部分101，其位于所述结构的平面的表面下方并且被掩埋在氧化物层105和鳍状物115下。在实施例中，可以通过将衬底111图案化和蚀刻来形成包括掩埋部分101的鳍状物115，以将鳍状物115限定为衬底的部分(非平面部分)，并且将电介质材料(例如，氧化物层105)沉积在衬底111的邻近于鳍状物115表面上以限定掩埋部分101。在一些实施例中，部分101和111是互成单片的。在其它实施例中，它们可以不是互成单片的，并且可以包括不同的材料、掺杂剂等。
以上所提及的栅极结构包括层或部分102、103、104、116。层116可以是电介质材料，例如，二氧化硅(SiO2)、氮化硅(Si3N4)、氧氮化物(SiOyNx)等。在一些实施例中，层116可以是高介电常数(高k)电介质材料，例如氧化铪(HfO2)。替代地，层116可以是顶表面处具有金属的电介质膜。层102可以是多晶半导体材料，例如多晶的硅(多晶硅)或者多晶硅锗(多晶SiGe)或者诸如氮化钛的金属材料。层103有时被称为“硬掩模”，其可以是非导电材料，例如，二氧化硅、氮化硅等。部分104可以包括在形成层102、103、和/或116中所使用的氧化物间隔体。
图1的实施例提供了一种形式，根据该形式可以进行选择性蚀刻以建立嵌入在超缩放器件(例如，CMOS器件)(例如，以45、32、22、14、10nm级等进行缩放的器件)中的纳米级电介质结构。更具体而言，实施例涉及对诸如掩埋结构之类的结构(例如，鳍状物)的选择性蚀刻，以利用初始结构的形状形成空位。然后，该空位可以起模具的作用。可流动的电介质材料填充空位，以形成与初始结构/模具相同的形状。然后，可以发生后处理(例如，在各种条件下的氧化积累和退火，所述的各种条件包括含有O2、N2、H2、He的环境或者各种等离子体处理)，以将空位中的电介质硬化、隐蔽或一般处理。所得到的产物具有与初始结构相同或者几乎相同的形状，但是由与初始结构不同的材料组成(例如，电介质而不是硅)。
对于这种方法和对应的装置存在很多种应用。所述方法的实施例可以提供在CMOS器件中形成绝缘层的方式(即，所形成的电介质提供隔离)。例如，在一系列三栅极结构(比图1a中所示的多一个)中，可以将中间的栅极结构转换为电介质隔离层或在其它两个栅极器件之间提供一些隔离的器件，这可以变为全功能的三栅极晶体管。在其它实施例中，可以采用模制电介质来制造电介质纳米结构，所述电介质纳米结构可以用于无源部件，例如，电容器和电感器(在一些实施例中，这两者都需要电介质隔离)。例如，可以在电容器(例如，MIM电容器)的两个电容性板之间或者在电感器的线圈互连或线结构内模制出所述模制电介质。在微机电系统(MEMS)部件中可以使用其它实施例，例如，MEMS电容器中的电介质板或者射频(RF)MEMS开关中的电介质/电极模块。
图1b和1c开始将图1a的装置变换成纳米级的电介质结构。图1b和1c描绘了对部分完成的(图1b)和全部完成的(图1c)的选择性底切蚀刻。蚀刻对于鳍状物115的材料可以具有选择性(即，选择性蚀刻过程是对一种材料快速蚀刻而对另一种材料非常慢地蚀刻或者根本不蚀刻的过程)，和/或也可以是定时蚀刻。选择性蚀刻去除鳍状物115中的一些或全部，从而留下作为结果的空位117。如图1c’中所示，初始鳍状物115的部分保留有空位117，空位117是鳍状物的另一部分曾经所在的位置。
图1d示出了已填充有可流动的氧化物125的模具，可流动的氧化物125例如是SiON，尽管在其它实施例中，氧化硅、氮化硅、碳化硅等也是可能的可流动电介质。图1e示出了在通过抛光(例如，CMP)去除过多的氧化物125之后的装置。图1f示出了在使用蚀刻专用化学试剂对层116、102、103进行选择性蚀刻之后的装置，所述蚀刻专用化学试剂对应于使用本领域技术人员公知的选择性蚀刻化学试剂的层116、102、103的材料。
在这一点上，如图1f’中可见，电介质125直接位于鳍状物115的剩余部分(和/或隐藏部分101)上方。存在对掩埋结构(例如，鳍状物115)中的一些或全部的选择性蚀刻以形成了空位117，利用电介质125完全或部分填充空位117以形成嵌入在超缩放器件(例如，CMOS器件)中或者与之邻近的纳米级电介质结构。尽管在图1f中未示出，但是这些器件可以包括未被蚀刻掉的具有初始鳍状物结构的形状的栅极结构。源极和漏极可以位于仍然存在的栅极结构的任一侧上，以形成非平面晶体管。利用掩蔽等得到保护而免受上述蚀刻的这些栅极结构可以充当全功能的非平面晶体管。
在实施例中，可以保留例如图1e的栅极结构中的一个或多个结构。在这种情况下，部分125可以比图1e’中所示的部分更小，并且部分115可以比图1e’中所示的部分更大。换言之，对115的蚀刻可以不那么严重。可以存在向上延伸到被栅极结构层116和102包围的区域中的部分115。在这一部分上方还可以存在电介质125。源极和漏极可以位于栅极的任一侧上，以形成非平面晶体管。
图2a包括从类似于图1f'的视角截取的鳍状物结构的扫描电子显微镜(SEM)图像。结构包括以鳍状物部分215为基础或者形成在鳍状物部分215上的鳍状物部分225，鳍状物部分225包括SiON，鳍状物部分215包括硅，鳍状物部分225和215全部位于衬底201之上。轴A示出了部分225、215的侧壁是如何共线的，从而示出了部分225是如何被模制成先前由初始鳍状物的上部制成的形式。
图2b包括从类似于图1f的视角截取的鳍状物结构的SEM图像。结构包括以鳍状物部分215为基础的鳍状物部分225，鳍状物部分225包括SiON，鳍状物部分215包括硅。层202包括栅极结构的多晶硅。
图3a描绘了实施例中的多晶硅和间隔体的形成。图3a'示出了形成电路衬底的部分的三栅极结构的截面视图。结构包括形成在衬底301上和鳍状物315的部分上的栅极结构。衬底301可以是体硅或SOI。鳍状物315相对于衬底301处于不同的平面，并且处于相对于栅极结构垂直的。图3a包括鳍状物315的侧视图并且包括两个栅极结构。图3a是简化的，并且实际上可以存在沿鳍状物315定位的1个这种栅极器件或更多个(例如，3、4、8个)。
在一个实施例中，衬底301可以由单晶半导体材料构成，例如，所述材料可以是硅或锗等。鳍状物315可以由半导体材料构成，例如，SiGe 313上的硅314等。在实施例中，可以通过将衬底301图案化和蚀刻来形成鳍状物315，以将鳍状物315限定为衬底的部分(非平面部分)。在一些实施例中，可以在层313上外延生长层314，或者在其它实施例中，可以经由层转移等形成层314。
图3a的栅极结构可以包括层或部分302、303、304、316。层316可以是电介质材料，例如，SiO2、Si3N4、SiOyNx等。在一些实施例中，层316可以是高k电介质材料，例如，HfO2。替代地，层316可以是顶表面处具有金属的电解质膜。层302可以是多晶半导体材料，例如，多晶硅或者多晶SiGe或者诸如氮化钛的金属材料。有时被称为“硬掩模”的层303可以是非导电材料，例如，二氧化硅、氮化硅等。部分304可以包括形成层302、303和/或316中所使用的氧化物间隔体。
图3a的实施例提供了一种形式，根据这种形式可以进行选择性蚀刻，以建立嵌入在超缩放的CMOS器件中的纳米级电介质结构。
图3b开始将图3a的装置变换成纳米级电介质结构。图3b描绘了对SiGe313的选择性底切蚀刻，以形成空位317。选择性蚀刻去除鳍状物315的SiGe313部分中的一些或全部，从而留下作为结果的空位117。如以下可见，空位317将充当模具。
图3c示出了已填充有可流动氧化物325(例如，SiON)的空位/模具317。尽管未示出，但是可以通过抛光(例如，CMP)来去除多余的氧化物325。此处，与图1f不同，将保留栅极结构，而不存在对层316、302、303的选择性蚀刻。因而，在这一点上，电介质325直接位于鳍状物部分114的剩余部分上方。存在对掩埋结构(例如，鳍状物部分313)的选择性蚀刻，以形成空位317，利用电介质325填充空位317，以将嵌入在超缩放的CMOS器件中或者与之邻近的纳米级电介质结构形成为具有初始鳍状物结构的形状。CMOS晶体管器件305、305'均可以受益于部分303上方的隔离电介质325和鳍状物部分314下方的隔离电介质325。这可以促进漏电流和/或电阻性-电容性(RC)延迟减少的性能，以及总体上器件运行效率更高。源极和漏极可以形成在栅极结构305、305'的任一侧上，以形成能够完全切换功能的非平面晶体管。
本文中所描述的实施例提供了用于高度缩放的逻辑器件的纳米级电介质结构，该器件利用了诸如鳍状物的形式，可以对该形式进行蚀刻，以形成能够利用电介质完全或者部分填充的模具。例如，这为逻辑器件提供了新颖的隔离，这还可以实现以上所述的新颖的无源部件。
图4包括实施例中的方法。方框401包括在衬底上形成鳍状物，鳍状物包括彼此共线并且均与鳍状物的纵轴相交的第一部分和第二部分。方框403包括将第一部分和第二部分的至少其中之一蚀刻掉至少一些，以在发生蚀刻的地方形成空位。方框404包括使用空位作为模具，以使用浇铸技术将液态可流动的电介质沉积在空位内，以使经沉积的电介质的轮廓与空位的轮廓相符(contour)。在一些实施例中，这一操作得到了已被模制为包括与被蚀刻掉的初始鳍状物部分相同的轮廓和尺寸的电介质。在实施例中，电介质的侧壁与剩余的鳍状物是共线的。方框402可以任选包括在鳍状物上形成栅极。
以下示例属于其它实施例。
例1包括一种装置，该装置包括：包括第一部分和第二部分的鳍状物，第一部分和第二部分彼此共线并且均与鳍状物的纵轴相交；其中(a)第一部分包括可流动的电介质；(b)第二部分包括半导体材料而不包括电介质。例如，在图1f’中，轴A与部分125和115相交。
在示例2中，示例1的主题可以任选地包括，其中，可流动电介质是从包括氧化硅、二氧化硅、氮化硅、氧氮化物(SiOyNx)、以及碳化硅的组中选择的。
在示例3中，示例1-2的主题可以任选地包括，第一部分包括与第二部分的第二侧壁共线的第一侧壁。例如，在图2a中，轴A是沿部分225和215的侧壁布置的。
在示例4中，示例1-3的主题可以任选地包括，其中，半导体材料是从包括硅、锗、SiGe、Ⅲ族元素、和Ⅴ族元素的组中选择的。
在示例5中，示例1-4的主题可以任选地包括，其中，第一部分包括紧邻可流动的电介质的空位。可流动的氧化物可以完全或部分填充空位。部分填充可以创建空位。同样，在例如使用化学气相沉积(CⅤD)、原子层沉积(ALD)等沉积电介质的情况下，空位可以存在。
在示例6中，示例1-5的主题可以任选地包括，其中，第一部分直接位于第二部分上方并且与第二部分直接接触。
在示例7中，示例1-6的主题可以任选地包括，直接位于第一部分之上并且与纵轴相交的栅极。例如，图1e'中的轴A与鳍状物部分125和115以及栅极部分102相交。例如，图3c中的轴A与鳍状物部分325以及栅极部分302相交。轴A还与鳍状物部分325下方的301的部分相交，并且301的部分可以是鳍状物的部分。
在示例8中，示例1-7的主题可以任选地包括，其中，鳍状物包括第三部分，第三部分(a)不与第一部分和第二部分共线，(b)不与鳍状物的纵轴相交，(c)包括可流动的电介质；(d)与鳍状物的不与栅极相交的附加纵轴相交。例如，在图1e中，轴A与部分125和115相交，而轴B仍然与鳍状物和电介质相交，但并不处于与轴A刚好相同的位置上。
在示例9中，示例1-8的主题可以任选地包括，其中，鳍状物包括第三部分，第三部分(a)与第一部分和第二部分共线，(b)与鳍状物的纵轴相交，(c)包括所述半导体材料和另一种半导体材料的至少其中之一；并且(d)直接位于第一部分之上。例如，在图3c'中，轴A在部分325下方和上方与部分301、314相交。部分301的部分可以包括在鳍状物中。
在示例10中，示例1-9的主题可以任选地包括，其中，第一部分直接位于第二部分下方并且与第二部分直接接触。
在示例11中，示例1-10的主题可以任选地包括，其中，第二部分被可流动的电介质包围。例如，在图3c'中，轴B与硅部分以及位于所述硅部分上方和下方并且总体上包围所述硅部分的电介质部分相交。
在示例12中，示例1-11的主题可以任选地包括，包括在鳍状物中的第三部分；以及直接位于第三部分之上并且与附加纵轴相交的栅极；其中，第三部分(a)不与第一部分和第二部分共线，(b)不与鳍状物的纵轴相交，(c)包括所述半导体材料和另一种材料的至少其中之一；(d)与附加纵轴相交；并且(e)不被可流动的电介质包围。例如，在图3c中，轴A与栅极部分相交。所述另一种材料可以包括多晶硅、金属等。
在示例13中，示例1-12的主题可以任选地包括，其中，可流动的电介质包括在电容器中。例如，在图3c中，隔离325可以在金属-绝缘体-金属(MIM)电容器中形成绝缘体，而部分301和/或314可以充当(多个)电容性板或者耦合到MIM电容器的电容性板。在实施例中，可以选择性地蚀刻并且用金属填充部分314和/或301或其部分(采用类似于本文中所描述的电介质填充方法的方式)，以形成具有绝缘体325的MIM电容器。
在示例14中，示例1-13的主题可以任选地包括，其中，可流动的电介质邻近至少一个电容性板。
示例15包括一种方法，该方法包括：在衬底上形成鳍状物，鳍状物包括第一部分和第二部分的鳍状物，第一部分和第二部分彼此共线并且均与鳍状物的纵轴相交；蚀刻第一部分和第二部分的至少其中之一中的至少一些，以在发生蚀刻的地方形成空位；使用空位作为模具，以将可流动的电介质沉积在空位内，以使经沉积的电介质的轮廓与空位的轮廓相符；其中，第一部分包括与第二部分的第二侧壁共线的第一侧壁。
在示例16中，示例15的主题可以任选地包括，在鳍状物上形成栅极；蚀刻第一部分和第二部分的至少其中之一中的至少一些以形成空位包括：在第一部分直接位于栅极下方的同时对第一部分进行底切蚀刻。
在示例17中，示例15-16的主题可以任选地包括，其中，可流动的电介质是从包括氧化硅、二氧化硅、氮化硅、氧氮化物(SiOyNx)、以及碳化硅的组中选择的，并且所述方法还包括使用浇铸工艺来沉积液态形式的可流动的电介质。
在浇铸工艺中，将所要沉积的材料以液态的形式溶解到溶剂中。通过喷涂或旋涂将所述材料施加到衬底上。一旦溶剂蒸发，所述材料的薄膜就会保留在衬底上。能够浇铸在衬底上的厚度范围为从单个单层分子(粘合促进剂)一直到数十微米。
在示例18中，示例15-17的主题可以任选地包括，其中，蚀刻第一部分和第二部分的至少其中之一中的至少一些以形成空位包括：利用被配置为选择性地蚀刻硅、锗、Ⅲ族元素、以及Ⅴ族元素的至少其中之一的蚀刻化学试剂来选择性地蚀刻第一部分。
例19包括一种装置，该装置包括：包括第一部分、第二部分、和第三部分的鳍状物，第一部分、第二部分、和第三部分彼此共线并且均与鳍状物的纵轴相交；其中，(a)第一部分包括可流动的电介质并且位于第二部分与第三部分之间；(b)第二部分和第三部分均包括半导体材料但不包括电介质；(c)第二部分和第三部分均耦合到互连；并且(d)第一部分、第二部分、和第三部分包括在金属-绝缘体-金属(MIM)电容器中。第二部分和第三部分可以或可以不包括相同的半导体材料。
在示例20中，示例19的主题可以任选地包括，其中，可流动的电介质是从包括氧化硅、二氧化硅、氮化硅、氧氮化物(SiOyNx)、以及碳化硅的组中选择的。
关于附图，请注意附图并非按比例绘制，并且只是试图说明实施例的各个方面。例如，元件102在图1c与1d之间看起来被缩短了，但这只是在在这两个附图中，并且在实际的实施例中未必如此。此外，两个部分具有相同的散列(hashing)未必意味着这两个部分共享相同的材料。两个部分具有不等的散列也未必意味着这两个部分不共享相同的材料。
已经出于说明和描述的目的介绍了本发明的实施例的前述描述。其并不旨在穷举或将本发明限制到所公开的精确形式。本说明书和所附权利要求包括诸如左、右、顶、底、在……之上、在……之下、上、下、第一、第二等术语，它们仅用于描述性目的而不被认为是限制性的。例如，标示相对垂直位置的术语指代衬底或集成电路的器件侧(或有源表面)是该衬底的“顶”表面的情形；衬底实际上可以处于任何取向，以使得在标准的地面参考系中，衬底的“顶”侧可以低于“底”侧并且仍然落在术语“顶”的意义内。如本文中(包括权利要求书中)所使用的术语“在……上”并不指示在第二层“上”的第一层直接在第二层上并且与第二层直接接触，除非对此进行明确陈述；在第一层与位于第一层上的第二层之间可以存在第三层或其它结构。可以在若干位置和取向上制造、使用或装运本文中所描述的器件或制品的实施例。相关领域技术人员可以意识到，鉴于以上教导，可以做出许多修改和变化。本领域技术人员将认识到针对图中所示的各个部件的各种等价组合和替换。因此，本发明的范围旨在不受该具体实施方式的限制，而是受所附权利要求的限制。

Claims (20)

1.一种装置，包括：
包括第一部分和第二部分的鳍状物，所述第一部分和所述第二部分彼此共线并且均与所述鳍状物的纵轴相交；
其中，(a)所述第一部分包括可流动的电介质；(b)所述第二部分包括半导体材料而不包括电介质。
2.根据权利要求1所述的装置，其中，所述可流动的电介质是从包括氧化硅、二氧化硅、氮化硅、氧氮化物(SiOyNx)、以及碳化硅的组中选择的。
3.根据权利要求2所述的装置，其中，所述第一部分包括与所述第二部分的第二侧壁共线的第一侧壁。
4.根据权利要求2所述的装置，其中，所述半导体材料是从包括硅、锗、SiGe、Ⅲ族元素、以及Ⅴ族元素的组中选择的。
5.根据权利要求2所述的装置，其中，所述第一部分包括紧邻所述可流动的电介质的空位。
6.根据权利要求2所述的装置，其中，所述第一部分直接位于所述第二部分上方并且与所述第二部分直接接触。
7.根据权利要求6所述的装置，包括直接位于所述第一部分之上并且与所述纵轴相交的栅极。
8.根据权利要求7所述的装置，其中，所述鳍状物包括第三部分，所述第三部分(a)不与所述第一部分和所述第二部分共线，(b)不与所述鳍状物的所述纵轴相交，(c)包括可流动的电介质；(d)与所述鳍状物的不与所述栅极相交的附加纵轴相交。
9.根据权利要求6所述的装置，其中，所述鳍状物包括第三部分，所述第三部分(a)与所述第一部分和所述第二部分共线，(b)与所述鳍状物的所述纵轴相交，(c)包括所述半导体材料和另一种材料的至少其中之一；并且(d)直接位于所述第一部分之上。
10.根据权利要求2所述的装置，其中，所述第一部分直接位于所述第二部分下方并且与所述第二部分直接接触。
11.根据权利要求10所述的装置，其中，所述第二部分被所述可流动的电介质包围。
12.根据权利要求11所述的装置，包括：
包括在所述鳍状物中的第三部分；以及
直接位于所述第三部分之上并且与附加纵轴相交的栅极；
其中，所述第三部分(a)不与所述第一部分和所述第二部分共线，(b)不与所述鳍状物的所述纵轴相交，(c)包括所述半导体材料和另一种材料的至少其中之一；(d)与所述附加纵轴相交；并且(e)不被所述可流动的电介质包围。
13.根据权利要求1所述的装置，其中，所述可流动的电介质包括在电容器中。
14.根据权利要求13所述的装置，其中，所述可流动的电介质邻近至少一个电容性板。
15.一种方法，包括：
在衬底上形成鳍状物，所述鳍状物包括第一部分和第二部分，所述第一部分和所述第二部分彼此共线并且均与所述鳍状物的纵轴相交；
蚀刻所述第一部分和所述第二部分的至少其中之一中的至少一些，以在已经发生了蚀刻的地方形成空位；
使用所述空位作为模具，以将可流动的电介质沉积在所述空位内，以使所沉积的电介质的轮廓与所述空位的轮廓相符；
其中，所述第一部分包括与所述第二部分的第二侧壁共线的第一侧壁。
16.根据权利要求15所述的方法，包括在所述鳍状物上形成栅极；其中，蚀刻所述第一部分和所述第二部分的至少其中之一中的至少一些以形成空位包括：在所述第一部分直接位于所述栅极下方时对所述第一部分进行底切蚀刻。
17.根据权利要求16所述的方法，其中，所述可流动的电介质是从包括氧化硅、二氧化硅、氮化硅、氧氮化物(SiOyNx)、以及碳化硅的组中选择的，并且所述方法还包括使用浇铸工艺来沉积液态形式的所述可流动的电介质。
18.根据权利要求15所述的方法，其中，蚀刻所述第一部分和所述第二部分的至少其中之一中的至少一些以形成空位包括：利用被配置为选择性地蚀刻硅、锗、Ⅲ族元素、以及Ⅴ族元素的至少其中之一的蚀刻化学试剂来选择性地蚀刻所述第一部分。
19.一种装置，包括：
包括第一部分、第二部分、和第三部分的鳍状物，所述第一部分、所述第二部分、和所述第三部分彼此共线并且均与所述鳍状物的纵轴相交；
其中，(a)所述第一部分包括可流动的电介质并且位于所述第二部分与所述第三部分之间；(b)所述第二部分和所述第三部分均包括半导体材料但不包括电介质；(c)所述第二部分和所述第三部分均耦合到互连；并且(d)所述第一部分、所述第二部分、和所述第三部分包括在金属-绝缘体-金属(MIM)电容器中。
20.根据权利要求19所述的装置，其中，所述可流动的电介质是从包括氧化硅、二氧化硅、氮化硅、氧氮化物(SiOyNx)、以及碳化硅的组中选择的。
CN201580002713.4A 2013-12-23 2015-02-23 模制电介质纳米结构 Active CN106068556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/138,254 US9882053B2 (en) 2013-12-23 2013-12-23 Molded dielectric fin-based nanostructure
PCT/IB2015/000218 WO2015097684A2 (en) 2013-12-23 2015-02-23 Molded dielectric nanostructure

Publications (2)

Publication Number Publication Date
CN106068556A true CN106068556A (zh) 2016-11-02
CN106068556B CN106068556B (zh) 2021-06-18

Family

ID=53400987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580002713.4A Active CN106068556B (zh) 2013-12-23 2015-02-23 模制电介质纳米结构

Country Status (6)

Country Link
US (1) US9882053B2 (zh)
EP (1) EP3087596B1 (zh)
KR (1) KR102308910B1 (zh)
CN (1) CN106068556B (zh)
TW (1) TWI562274B (zh)
WO (1) WO2015097684A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11888034B2 (en) * 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110198696A1 (en) * 2010-02-18 2011-08-18 Globalfoundries Inc. Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods
US20130244387A1 (en) * 2012-03-14 2013-09-19 Globalfoundries Inc. Methods for fabricating integrated circuits
US20130270638A1 (en) * 2012-04-13 2013-10-17 International Business Machines Corporation Strained soi finfet on epitaxially grown box

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494862B2 (en) 2006-09-29 2009-02-24 Intel Corporation Methods for uniform doping of non-planar transistor structures
US7666737B2 (en) * 2006-12-18 2010-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a metal-insulator-metal capacitor
US8912602B2 (en) 2009-04-14 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs and methods for forming the same
US8440517B2 (en) * 2010-10-13 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of fabricating the same
US20110140229A1 (en) 2009-12-16 2011-06-16 Willy Rachmady Techniques for forming shallow trench isolation
CN102117829B (zh) 2009-12-30 2012-11-21 中国科学院微电子研究所 鳍式晶体管结构及其制作方法
US8420476B2 (en) 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
US8492235B2 (en) 2010-12-29 2013-07-23 Globalfoundries Singapore Pte. Ltd. FinFET with stressors
JP2012235059A (ja) 2011-05-09 2012-11-29 Toshiba Corp 半導体装置および半導体装置の製造方法
US8541286B2 (en) 2012-02-17 2013-09-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits
US8872284B2 (en) * 2012-03-20 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with metal gate stressor
US9006077B2 (en) * 2013-08-21 2015-04-14 GlobalFoundries, Inc. Gate length independent silicon-on-nothing (SON) scheme for bulk FinFETs

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110198696A1 (en) * 2010-02-18 2011-08-18 Globalfoundries Inc. Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods
US20130244387A1 (en) * 2012-03-14 2013-09-19 Globalfoundries Inc. Methods for fabricating integrated circuits
US20130270638A1 (en) * 2012-04-13 2013-10-17 International Business Machines Corporation Strained soi finfet on epitaxially grown box

Also Published As

Publication number Publication date
US20150179786A1 (en) 2015-06-25
EP3087596B1 (en) 2019-12-11
WO2015097684A2 (en) 2015-07-02
WO2015097684A8 (en) 2016-04-07
KR102308910B1 (ko) 2021-10-05
US9882053B2 (en) 2018-01-30
EP3087596A2 (en) 2016-11-02
KR20170112995A (ko) 2017-10-12
TW201541554A (zh) 2015-11-01
TWI562274B (en) 2016-12-11
EP3087596A4 (en) 2017-07-19
CN106068556B (zh) 2021-06-18
WO2015097684A3 (en) 2015-10-08

Similar Documents

Publication Publication Date Title
CN203733804U (zh) 晶体管
CN205222678U (zh) 微机电系统装置、微机电系统开关及微机电系统集成电路
US9337041B2 (en) Anisotropic dielectric material gate spacer for a field effect transistor
TWI511292B (zh) 形成具有替代通道材料之鰭式場效電晶體設備的方法
CN104335349A (zh) 具有纳米线存取晶体管的dram
CN103489784B (zh) 具有改良的栅极高度均匀性的半导体装置及其制造方法
CN103077949B (zh) 绝缘体上硅射频器件及其制作方法
WO2022205674A1 (zh) 半导体结构及其制备方法
US8753953B1 (en) Self aligned capacitor fabrication
US11233137B2 (en) Transistors and methods of forming transistors using vertical nanowires
US20160035818A1 (en) Forming a vertical capacitor and resulting device
CN106068556A (zh) 模制电介质纳米结构
CN106298934B (zh) 一种鞘层沟道结构的垂直纳米线器件及其制备方法
CN103811543A (zh) 半导体器件及其制造方法
CN103681275A (zh) 一种具有高度可控鳍片的半导体器件以及制备方法
CN104103506B (zh) 半导体器件制造方法
CN104733609B (zh) 半导体结构及其形成方法、电阻存储器
CN113539967A (zh) 垂直型cmos结构及制备方法
CN105633157B (zh) 半导体器件及其制造方法
US20240120336A1 (en) 3d nanosheet stack with dual selective channel removal of high mobility channels
CN103794512B (zh) 双Finfet晶体管及其制备方法
US20240120375A1 (en) High performance 3d channels with upsilon nanosheets
CN106653737A (zh) 一种反熔丝结构及其制造方法
JP5356658B2 (ja) 半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ）
KR20150077329A (ko) FinFET 상에 트렌치를 형성하는 방법 및 그 FinFET

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant