JP5356658B2 - 半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ） - Google Patents
半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ） Download PDFInfo
- Publication number
- JP5356658B2 JP5356658B2 JP2007150183A JP2007150183A JP5356658B2 JP 5356658 B2 JP5356658 B2 JP 5356658B2 JP 2007150183 A JP2007150183 A JP 2007150183A JP 2007150183 A JP2007150183 A JP 2007150183A JP 5356658 B2 JP5356658 B2 JP 5356658B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- semiconductor
- forming
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 109
- 239000003990 capacitor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims abstract description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims 2
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66931—BJT-like unipolar transistors, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunneling transistor [RTT], bulk barrier transistor [BBT], planar doped barrier transistor [PDBT], charge injection transistor [CHINT]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Element Separation (AREA)
Description
本発明は、半導体キャパシタに関し、より詳細には、ＨＯＴ基板に形成された半導体キャパシタに関する。
半導体キャパシタを形成する従来のプロセスは、基板に２つのトレンチを形成することを含み、第１のトレンチは、キャパシタ自体のためのものであり、第２のトレンチは、キャパシタに電気コンタクトを設けるためのものである。キャパシタ
したがって、基板にキャパシタおよびそれの電気コンタクトを形成する従来技術よりも簡単な方法が必要とされている。
本発明は半導体構造を提供し、この半導体構造は、（ａ）半導体基板と、（ｂ）半導体基板の上の電気絶縁領域と、（ｃ）半導体基板の上で半導体基板と直接物理的に接触している第１の半導体領域と、（ｄ）絶縁領域の上の第２の半導体領域と、（ｅ）第１の半導体領域および半導体基板の中のキャパシタと、（ｆ）第２の半導体領域および電気絶縁領域の中のキャパシタ電極コンタクトと、を備える。
本発明は半導体製造方法を提供し、この方法は、（ａ）半導体基板、（ｂ）半導体基板の上の電気絶縁領域、（ｃ）半導体基板の上で半導体基板と直接物理的に接触している第１の半導体領域、および（ｄ）絶縁領域の上の第２の半導体領域を含み、第１の半導体領域と第２の半導体領域が互いに電気的に絶縁されている半導体構造を設けるステップと、第１のトレンチを形成するステップであって、第１のトレンチが第１の半導体領域および半導体基板の中に形成されるステップと、
第２のトレンチを形成するステップであって、第２のトレンチが第２の半導体領域に形成されるステップと、を含む。
第２のトレンチを形成するステップであって、第２のトレンチが第２の半導体領域に形成されるステップと、を含む。
本発明は、キャパシタおよびそれの電気コンタクトを基板に形成する方法を提供し、この方法は、従来技術の方法よりも簡単である。
図１〜１２は、本発明の実施形態に従った製造プロセスの様々なステップを経る半導体構造１００の断面図を示す。図１を参照して、一実施形態では、より具体的に言えば、製造プロセスは、（ａ）半導体基板としての第１のシリコン層１１０（下部半導体層）、（ｂ）第１のシリコン層１１０の上の電気絶縁領域としての埋込み絶縁層１２０、および（ｃ）絶縁層１２０の上の、第２の半導体領域としての、第２のシリコン層（上部半導体層）１３０を含んだシリコン−オン−インシュレータ（ＳＯＩ）基板１１０＋１２０＋１３０から始まる。具体的には、第１のシリコン層１１０の上層は、（１１０）の格子配向を有するシリコンを備え、第２のシリコン層１３０の上層は（１００）の格子配向を有するシリコンを備え、埋込み絶縁層１２０は酸化シリコンを備えるＢＯＸ（埋込み酸化物）層である。留意されたいことであるが、ゲルマニウム、シリコン・ゲルマニウム、炭化シリコン、砒化ガリウム、窒化ガリウム、インジウム燐のようなどんな他の半導体材料でも、上部半導体層１３０および下部半導体層１１０として使用することができる。上部半導体層１３０および下部半導体層１１０は、同じ半導体材料または異なる半導体材料であってもよい。
次に、一実施形態では、第２のシリコン層１３０の上に犠牲パッド層１４０が形成される。具体的には、犠牲パッド層１４０は、窒化シリコンを備える。一実施形態では、犠牲パッド層１４０は、ＣＶＤ（化学気相成長法）によって形成される。
次に、一実施形態では、犠牲パッド層１４０、第２のシリコン層１３０、およびＢＯＸ層１２０が今度はパターン形成され、結果として図２の半導体構造１００が生じる。図２を参照して、パターン形成プロセスの後で、犠牲パッド層１４０、第２のシリコン領域１３０、およびＢＯＸ層１２０の残っているものは、それぞれ、犠牲パッド領域１４０’、第２のシリコン領域１３０’、およびＢＯＸ領域１２０’である。具体的には、パターン形成プロセスは、リソグラフィおよび次に異方性エッチングを含むことができる。
次に、図３を参照して、一実施形態では、スペーサ層３１０が、図２の半導体構造１００の上に形成される。具体的には、窒化物スペーサ層３１０は、（共形的な）ＣＶＤによって形成された酸化物または窒化物を備える。一実施形態では、スペーサ層３１０は、酸化シリコンを備える。
次に、一実施形態では、窒化物スペーサ層３１０が異方性エッチングされ、結果として図４の窒化物スペーサ３１０’が生じる。一実施形態では、窒化物スペーサ層３１０の異方性エッチングは、ＲＩＥ（反応性イオン・エッチング）であってもよい。
次に、図５を参照して、一実施形態では、選択ＣＶＤを使用して、第１のシリコン層（半導体基板）１１０の露出上面１１１にシリコン選択エピタキシャル成長を行うことによって、第１の半導体領域としてのエピ・シリコン領域５１０が形成される。第１のシリコン層１１０は（１１０）のシリコン格子配向を有するので、エピ・シリコン領域５１０はまた、（１１０）のシリコン格子配向を有する。一実施形態では、エピ・シリコン領域５１０の上面５１１は、犠牲パッド領域１４０’の上面１４１よりも高いレベルにある。
次に、一実施形態では、第１の半導体領域としてのエピ・シリコン領域５１０が平坦化され凹まされ、結果として図６の半導体構造１００が生じる。具体的には、図６を参照して、ＣＭＰ（化学機械研磨）のような平坦化プロセスが最初に行われ、遂には、エピ・シリコン領域５１０の上面５１１は、犠牲パッド領域１４０’の上面１４１と同一平面にあるようになる。それから、ＲＩＥ（反応性イオン・エッチング）のような凹みプロセスが行われ、遂には、エピ・シリコン領域５１０の上面５１１は、第２のシリコン領域１３０’の上面１３１と同一平面にあるようになる。
次に、一実施形態では、全犠牲パッド領域１４０’およびスペーサ（領域）３１０’の上部が除去されて、結果として図６の半導体構造１００が生じる。具体的には、全犠牲パッド領域１４０’およびスペーサ３１０’の上部は、ウェット・エッチングによって除去される。また、スペーサ３１０’は、エピ・シリコン領域（第１の半導体領域）５１０と第２のシリコン領域（第２の半導体領域）との間にサンドイッチ状に挟まれている。
次に、図７を参照して、一実施形態では、パッド層７１０が、図６の半導体構造１００の上に形成される。具体的には、パッド層７１０は、窒化シリコンを備える。一実施形態では、パッド層７１０は、ＣＶＤで形成することができる。場合によっては、パッド層７１０が形成される前に、図６の半導体構造１００の上に酸化物層（図示されない）が形成されることがある。
次に、図８を参照して、一実施形態では、ハードマスク層７２０が、パッド層７１０の上に形成される。具体的には、ハードマスク層７２０は、ＢＳＧ（硼珪酸ガラス）を備える。一実施形態では、ハードマスク層７２０は、ＣＶＤで形成することができる。
次に、図９を参照して、一実施形態では、フォトリソグラフィ（すなわち、単一のリソグラフィ・マスクを使用する）および次に異方性エッチング・プロセスによって、第１および第２のトレンチ８１０ａおよび８１０ｂが同時に形成され、結果として図９の半導体構造１００が生じる。第２のトレンチ８１０ｂを形成するエッチング・プロセスは、ＢＯＸ領域１２０’によって停止されるので、第１のトレンチ８１０ａは、第２のトレンチ８１０ｂよりも深い。一実施形態では、トレンチ８１０ａおよび８１０ｂは、ハードマスク層７２０およびＢＯＸ層１２０’よりも遥かに速くシリコンをエッチングするＲＩＥ（反応性イオン・エッチング）プロセスによって形成される。
次に、一実施形態では、ハードマスク層７２０は完全に除去される。具体的には、ハードマスク層７２０はウェット・エッチングによって除去することができる。
次に、図１０を参照して、一実施形態では、（トレンチ８１０ａおよび８１０ｂの底壁および側壁を含んで）構造１００の上に誘電体層８１２が形成される。具体的には、誘電体層８１２は、ＣＶＤまたはＡＬＤ（原子層堆積）によって形成される。一実施形態では、誘電体層８１２は、窒化シリコン、酸化シリコン、酸窒化シリコン、またはハイｋ（高誘電率）材料のような他の誘電体材料を備える。
次に、一実施形態では、第１および第２のトレンチ８１０ａおよび８１０ｂが埋められ、結果として図１１の半導体構造１００が生じる。具体的には、第１および第２のトレンチ８１０ａおよび８１０ｂは、ｎ型ドープ・ポリシリコン領域８１４ａおよび８１４ｂでそれぞれ埋められる。もしくは、金属（タングステン、チタン、銅、その他）および金属化合物（窒化タングステン、窒化チタン、タングステン・シリサイド、コバルト・シリサイド、その他）のような任意の他の適切な材料が、トレンチ８１０ａおよび８１０ｂを埋めるために使用されることがある。一実施形態では、第１および第２のトレンチ８１０ａおよび８１０ｂは、ＣＶＤまたはＡＬＤによって埋められ、ＣＭＰによって平坦化される。パッド層７１０の上の誘電体層８１２は、ＣＭＰプロセス中に消滅してもよい。もしくは、パッド層７１０の上の誘電体層８１２は、ドライまたはウェット・エッチング・プロセスによって除去することができる。図１１で理解することができるように、誘電体層８１２（図１０）の残っているものは、誘電体層８１２ａおよび８１２ｂと呼ばれる。
次に、一実施形態では、ｎ型ドープ・ポリシリコン領域８１４ａの上部８１４ａ’および全ｎ型ドープ・ポリシリコン領域８１４ｂが除去され、結果として図１２の半導体構造１００が生じる。具体的には、ｎ型ドープ・ポリシリコン領域８１４ａの上部８１４ａ’および全ｎ型ドープ・ポリシリコン領域８１４ｂは、異方性エッチングによって除去される。一実施形態では、ｎ型ドープ・ポリシリコン領域８１４ａの上部８１４ａ’および全ｎ型ドープ・ポリシリコン領域８１４ｂの異方性エッチングは、ＲＩＥプロセスである。
次に、図１２を参照して、一実施形態では、第１の誘電体層８１２ａの露出部分および第２の誘電体層８１２ｂ全体が除去され、結果として図１３の半導体構造１００が生じる。具体的には、第１の誘電体層８１２ａの露出部分および第２の誘電体層８１２ｂ全体は、ウェット・エッチングによって除去される。
理解すべきことであるが、ｎ型ドープ・ポリシリコン領域８１４ａの上部８１４ａ’（図１１）、全ｎ型ドープ・ポリシリコン領域８１４ｂ（図１１）、第１の誘電体層８１２ａの露出部分および第２の誘電体層８１２ｂ全体の除去によって、結果として、２つのトレンチ８１０ａ’および８１０ｂ’が生じる（図１３）。
次に、図１４を参照して、一実施形態では、第１のカラー（ｃｏｌｌａｒ）８１３ａおよび第２のカラー８１３ｂが、トレンチ８１０ａ’および８１０ｂ’の側壁にそれぞれ形成される。具体的には、第１のカラー８１３ａおよび第２のカラー８１３ｂは、図１３の半導体構造１００にＣＶＤによって形成され、その後にＲＩＥのような異方性エッチング・プロセスが続く。一実施形態では、第１のカラー８１３ａおよび第２のカラー８１３ｂは、酸化シリコンを備える。一実施形態では、第１のシリコン層１１０の上面１１１がトレンチ８１０ｂ’を通して周囲雰囲気に露出されるまで、異方性エッチング・ステップは、ＢＯＸ領域１２０’を貫通エッチングするように続けられる。また、カラー８１３ａ、８１３ｂはトレンチ８１０ａ’（の上部）、８１０ｂ’（の上部）の内壁を筒状に被っている。
次に、一実施形態では、トレンチ８１０ａ’および８１０ｂ’は、第２の導電領域８１５ａおよび８１５ｂでそれぞれ埋められる（図１５）。一実施形態では、導電領域８１５ａおよび８１５ｂは、ｎ型ドープ・ポリシリコンを備える。具体的には、（ｉ）図１４の半導体構造１００の上にＣＶＤによってポリシリコンを堆積し（トレンチ８１０ａ’および８１０ｂ’の内側を含む）、（ｉｉ）ＣＭＰによって図１４の半導体構造１００の上面を研磨することによって、ポリシリコン領域８１５ａおよび８１５ｂがトレンチ８１０ａ’および８１０ｂ’にそれぞれ形成され、結果として図１５の半導体構造１００が生じる。
図１５で理解することができるように、半導体構造１００は、第１のポリシリコン電極８１４ａ＋８１５ａ、第２の電極１１０、およびキャパシタ誘電体層８１２ａを含むキャパシタを備える。ｎ型ドープ・ポリシリコン領域８１５ｂは、キャパシタ電極１１０への電気的接続を実現する。
本発明の特定の実施形態が、例示の目的のために、本明細書で説明されたが、当業者には多くの修正物および変化物が明らかになるであろう。したがって、添付の特許請求の範囲は、本発明の真の精神および範囲内に含まれるような全ての修正物および変化物を含む意図である。
１００ 半導体構造
１１０ 第１のシリコン層（キャパシタ電極）
１１１ 第１のシリコン層の露出上面
１２０ 埋込み絶縁層
１２０’ ＢＯＸ領域
１３０ 第２のシリコン層（下部半導体層）
１３０’ 第２のシリコン領域
１４０ 犠牲パッド層
１４０’ 犠牲パッド領域
１４１ 犠牲パッド領域の上面
３１０ 窒化物スペーサ層
３１０’ 窒化物スペーサ
５１０ エピ・シリコン領域
５１１ エピ・シリコン領域の上面
７１０ パッド層（窒化シリコン）
７２０ ハードマスク層
８１０ａ 第１のトレンチ
８１０ａ’ トレンチ
８１０ｂ 第２のトレンチ
８１０ｂ’ トレンチ
８１２ 誘電体層
８１２ａ 第１の誘電体層
８１２ｂ 第２の誘電体層
８１３ａ 酸化シリコン（第１のカラー）
８１３ｂ 酸化シリコン（第２のカラー）
８１４ａ ｎ型ドープ・ポリシリコン領域（ポリシリコン電極）
８１４ｂ 全ｎ型ドープ・ポリシリコン領域
８１５ａ ｎ型ドープ・ポリシリコン領域（ポリシリコン電極）
８１５ｂ ｎ型ドープ・ポリシリコン領域
１１０ 第１のシリコン層（キャパシタ電極）
１１１ 第１のシリコン層の露出上面
１２０ 埋込み絶縁層
１２０’ ＢＯＸ領域
１３０ 第２のシリコン層（下部半導体層）
１３０’ 第２のシリコン領域
１４０ 犠牲パッド層
１４０’ 犠牲パッド領域
１４１ 犠牲パッド領域の上面
３１０ 窒化物スペーサ層
３１０’ 窒化物スペーサ
５１０ エピ・シリコン領域
５１１ エピ・シリコン領域の上面
７１０ パッド層（窒化シリコン）
７２０ ハードマスク層
８１０ａ 第１のトレンチ
８１０ａ’ トレンチ
８１０ｂ 第２のトレンチ
８１０ｂ’ トレンチ
８１２ 誘電体層
８１２ａ 第１の誘電体層
８１２ｂ 第２の誘電体層
８１３ａ 酸化シリコン（第１のカラー）
８１３ｂ 酸化シリコン（第２のカラー）
８１４ａ ｎ型ドープ・ポリシリコン領域（ポリシリコン電極）
８１４ｂ 全ｎ型ドープ・ポリシリコン領域
８１５ａ ｎ型ドープ・ポリシリコン領域（ポリシリコン電極）
８１５ｂ ｎ型ドープ・ポリシリコン領域
Claims (7)
- （ａ）半導体基板と、
（ｂ）前記半導体基板の上の電気絶縁領域と、
（ｃ）前記半導体基板の上で前記半導体基板と直接物理的に接触している第１の半導体領域と、
（ｄ）前記絶縁領域の上で前記第１の半導体領域とは異なる格子配向を有する第２の半導体領域と、
（ｅ）前記第１の半導体領域および前記半導体基板の中に延びたキャパシタと、
（ｆ）前記第２の半導体領域および前記電気絶縁領域の中に延びたキャパシタ電極コンタクトと、を備える半導体構造。 - （ａ）半導体基板、
（ｂ）前記半導体基板の上の電気絶縁領域、
（ｃ）前記半導体基板の上で前記半導体基板と直接物理的に接触している第１の半導体領域、および
（ｄ）前記絶縁領域の上で前記第１の半導体領域とは異なる格子配向を有する第２の半導体領域を含み、前記第１の半導体領域と前記第２の半導体領域が互いに電気的に絶縁されている半導体構造を設けるステップと、
第１のトレンチを形成するステップであって、前記第１のトレンチが前記第１の半導体領域および前記半導体基板の中に形成されるステップと、
第２のトレンチを形成するステップであって、前記第２のトレンチが前記第２の半導体領域の中に形成されるステップと、
前記第１の半導体領域と前記第２の半導体領域の間にサンドイッチ状に挟まれ、前記第１の半導体領域および前記第２の半導体領域と直接物理的に接触し、かつ前記第１の半導体領域と前記第２の半導体領域を電気的に絶縁するスペーサ領域を形成するステップと、
前記第１のトレンチの側壁および底壁に第１のキャパシタ誘電体層を形成し、さらに前記第２のトレンチの側壁および底壁に第２のキャパシタ誘電体層を形成するステップと、
前記第１のトレンチを形成する前記ステップおよび前記第２のトレンチを形成する前記ステップが行われた後に、前記第１のトレンチおよび前記第２のトレンチを使用してトレンチ形キャパシタおよびキャパシタの電極コンタクトをそれぞれ形成するステップと
を含む半導体製造方法。 - 前記第１のトレンチを形成する前記ステップおよび前記第２のトレンチを形成する前記ステップが、同じリソグラフィ・マスクを使用して同時に行われる、請求項２に記載の方法。
- 前記第１のトレンチおよび前記第２のトレンチを使用してトレンチ形キャパシタおよび前記キャパシタの電極コンタクトを形成する前記ステップが、
前記第１のトレンチに第１の導電領域を形成し、前記第２のトレンチを第２の導電領域で埋めて前記第２のトレンチに前記電極コンタクトを形成するステップと、
（ｉ）前記第１の導電領域の上部および（ｉｉ）前記第２の導電領域を除去するステップと、
前記第１のキャパシタ誘電体層の露出部分および前記第２のキャパシタ誘電体層全体を除去するステップと、
前記第１のトレンチに、第１のトレンチの内壁を被う筒状の、第１のカラーを形成し、前記第２のトレンチに、第２のトレンチの内壁を被う筒状の、第２のカラーを形成するステップと、
前記半導体基板の上面が前記第２のトレンチを介して周囲環境に露出されるまで、前記電気絶縁領域を貫通してエッチングするステップと、
前記第１のトレンチおよび前記第２のトレンチを導電材料で埋めるステップと、を含む、請求項２に記載の方法。 - 前記第１および第２のカラーが、前記電気絶縁領域と同じ材料を備える、請求項４に記載の方法。
- 前記導電材料が、ドープされたポリシリコンを備え、さらに、
前記第１および前記第２のキャパシタ誘電体層が、窒化シリコンを備える、請求項４に記載の方法。 - 前記第１のカラーを形成する前記ステップ、前記第２のカラーを形成する前記ステップ、および前記電気絶縁領域を貫通してエッチングする前記ステップが、単一の異方性エッチング・プロセスによって行われる、請求項４に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/423284 | 2006-06-09 | ||
| US11/423,284 US7569450B2 (en) | 2006-06-09 | 2006-06-09 | Semiconductor capacitors in hot (hybrid orientation technology) substrates |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007335860A JP2007335860A (ja) | 2007-12-27 |
| JP2007335860A5 JP2007335860A5 (ja) | 2010-05-06 |
| JP5356658B2 true JP5356658B2 (ja) | 2013-12-04 |
Family
ID=38821008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007150183A Expired - Fee Related JP5356658B2 (ja) | 2006-06-09 | 2007-06-06 | 半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ） |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7569450B2 (ja) |
| JP (1) | JP5356658B2 (ja) |
| CN (1) | CN100505160C (ja) |
| TW (1) | TW200807730A (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5770875A (en) * | 1996-09-16 | 1998-06-23 | International Business Machines Corporation | Large value capacitor for SOI |
| US6538283B1 (en) * | 2000-07-07 | 2003-03-25 | Lucent Technologies Inc. | Silicon-on-insulator (SOI) semiconductor structure with additional trench including a conductive layer |
| JP4322453B2 (ja) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US6737316B2 (en) * | 2001-10-30 | 2004-05-18 | Promos Technologies Inc. | Method of forming a deep trench DRAM cell |
| US7229877B2 (en) * | 2004-11-17 | 2007-06-12 | International Business Machines Corporation | Trench capacitor with hybrid surface orientation substrate |
-
2006
- 2006-06-09 US US11/423,284 patent/US7569450B2/en not_active Expired - Fee Related
-
2007
- 2007-04-05 CN CNB2007100898293A patent/CN100505160C/zh not_active Expired - Fee Related
- 2007-06-04 TW TW096119988A patent/TW200807730A/zh unknown
- 2007-06-06 JP JP2007150183A patent/JP5356658B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007335860A (ja) | 2007-12-27 |
| TW200807730A (en) | 2008-02-01 |
| CN101086960A (zh) | 2007-12-12 |
| US7569450B2 (en) | 2009-08-04 |
| US20070284640A1 (en) | 2007-12-13 |
| CN100505160C (zh) | 2009-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6265347B2 (ja) | ナノワイヤ・アクセス・トランジスタを有するｄｒａｍを含む半導体構造体及びその形成方法 | |
| US8637359B2 (en) | Fin-last replacement metal gate FinFET process | |
| US9257437B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101638532B1 (ko) | 트렌치 격리를 가지는 핀 반도체 디바이스들을 형성하는 방법 | |
| US8039326B2 (en) | Methods for fabricating bulk FinFET devices having deep trench isolation | |
| CN103208453B (zh) | 用于超薄绝缘体上半导体器件的电隔离结构及其制作方法 | |
| US7749835B2 (en) | Trench memory with self-aligned strap formed by self-limiting process | |
| US8928057B2 (en) | Uniform finFET gate height | |
| TWI509710B (zh) | 具有改良之閘極高度均勻性的半導體裝置及其製造方法 | |
| US20140227848A1 (en) | Semiconductor device and method of fabricationg the same | |
| US20140103435A1 (en) | Vertical source/drain junctions for a finfet including a plurality of fins | |
| US9761716B2 (en) | Semiconductor device and fabrication method thereof | |
| US20150093861A1 (en) | Method for the formation of cmos transistors | |
| CN107785426B (zh) | 一种半导体器件及其制造方法 | |
| KR101745795B1 (ko) | 반도체 디바이스 및 이의 제조 방법 | |
| US9076733B2 (en) | Self-aligned trench over fin | |
| US9224654B2 (en) | Fin capacitor employing sidewall image transfer | |
| US20120302047A1 (en) | Method for fabricating semiconductor device with partially open sidewall | |
| US9059311B1 (en) | CMOS transistors with identical active semiconductor region shapes | |
| JP5356658B2 (ja) | 半導体構造、半導体製造方法（ｈｏｔ（ハイブリッド配向技術）基板の半導体キャパシタ） | |
| US9343569B2 (en) | Vertical compound semiconductor field effect transistor on a group IV semiconductor substrate | |
| TW201729426A (zh) | 鰭型場效電晶體 | |
| KR20230003928A (ko) | 게이트 구조물 및 이를 포함하는 반도체 장치 | |
| KR20230064791A (ko) | 반도체 장치 | |
| KR20230029190A (ko) | 게이트 구조물 및 이를 포함하는 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100323 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20121122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20121122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130423 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130717 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |