KR20230003928A - 게이트 구조물 및 이를 포함하는 반도체 장치 - Google Patents

게이트 구조물 및 이를 포함하는 반도체 장치 Download PDF

Info

Publication number
KR20230003928A
KR20230003928A KR1020210085593A KR20210085593A KR20230003928A KR 20230003928 A KR20230003928 A KR 20230003928A KR 1020210085593 A KR1020210085593 A KR 1020210085593A KR 20210085593 A KR20210085593 A KR 20210085593A KR 20230003928 A KR20230003928 A KR 20230003928A
Authority
KR
South Korea
Prior art keywords
gate
gate electrode
mask
pattern
layer
Prior art date
Application number
KR1020210085593A
Other languages
English (en)
Inventor
박태진
이장은
김희중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210085593A priority Critical patent/KR20230003928A/ko
Priority to TW111112840A priority patent/TWI847116B/zh
Priority to US17/723,535 priority patent/US20230006050A1/en
Priority to CN202210634372.4A priority patent/CN115548104A/zh
Publication of KR20230003928A publication Critical patent/KR20230003928A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H01L27/10814—
    • H01L27/10823—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

게이트 구조물은 기판 상부에 매립되고, 제1 방향으로 연장된 제1 게이트 전극; 상기 제1 게이트 전극의 일부 상에 형성된 제2 게이트 전극; 상기 제1 및 제2 게이트 전극들 상에 형성된 게이트 마스크; 및 상기 제1 게이트 전극의 저면 및 측벽, 및 상기 제2 게이트 전극 및 상기 게이트 마스크의 측벽을 커버하는 게이트 절연 패턴을 포함할 수 있으며, 상기 제2 게이트 전극의 그레인 사이즈는 상기 제1 게이트 전극의 그레인 사이즈보다 클 수 있다.

Description

게이트 구조물 및 이를 포함하는 반도체 장치{GATE STRUCTURES AND SEMICONDUCTOR DEVICES INCLUDING THE SAME}
본 발명은 게이트 구조물 및 이를 포함하는 반도체 장치에 관한 것이다.
DRAM 장치에서 매립 게이트 구조물은 기판 상에 리세스를 형성하고, 상기 리세스 내벽에 게이트 절연막을 형성한 후, 상기 게이트 절연막 상에 상기 리세스를 채우는 게이트 전극을 증착함으로써 형성될 수 있다. 상기 게이트 전극을 증착할 때, 이의 주변에 형성된 패드막, 액티브 패턴, 소자 분리 패턴 등은 압축 또는 인장 스트레스를 받아 휘어지는 현상이 발생할 수 있다.
본 발명의 일 과제는 개선된 전기적 특성을 갖는 게이트 구조물을 제공하는데 있다.
본 발명의 다른 과제는 개선된 전기적 특성을 갖는 게이트 구조물을 포함하는 반도체 장치를 제공하는데 있다.
상기한 일 과제를 달성하기 위한 본 발명의 실시예들에 따른 게이트 구조물은 기판 상부에 매립되고, 제1 방향으로 연장된 제1 게이트 전극; 상기 제1 게이트 전극의 일부 상에 형성된 제2 게이트 전극; 상기 제1 및 제2 게이트 전극들 상에 형성된 게이트 마스크; 및 상기 제1 게이트 전극의 저면 및 측벽, 및 상기 제2 게이트 전극 및 상기 게이트 마스크의 측벽을 커버하는 게이트 절연 패턴을 포함할 수 있으며, 상기 제2 게이트 전극의 그레인 사이즈는 상기 제1 게이트 전극의 그레인 사이즈보다 클 수 있다.
상기한 일 과제를 달성하기 위한 본 발명의 다른 실시예들에 따른 게이트 구조물은 기판 상부에 매립되고, 제1 방향으로 연장된 제1 게이트 전극; 상기 제1 게이트 전극의 제1 영역 상에 형성된 제1 게이트 마스크; 상기 제1 게이트 전극의 제2 영역 상에 형성되고, 상기 제1 방향과 교차하는 제2 방향으로 제1 폭을 갖는 하부, 및 상기 하부 상에 형성되어 이와 접촉하며, 상기 제2 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는 상부를 갖는 제2 게이트 마스크; 및 상기 제1 게이트 전극의 저면 및 측벽, 상기 제1 게이트 마스크의 측벽, 및 상기 제2 게이트 마스크 하부의 측벽을 커버하며, 상기 제2 게이트 마스크 상부의 저면의 일부에 접촉하는 게이트 절연 패턴을 포함할 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명의 실시예들에 따른 반도체 장치는 기판 상에 형성된 액티브 패턴; 상기 액티브 패턴의 측벽을 커버하는 소자 분리 패턴; 상기 기판의 상면에 평행한 제1 방향으로 연장되어 상기 액티브 패턴 및 상기 소자 분리 패턴의 상부에 매립된 게이트 구조물; 상기 액티브 패턴의 중앙부 상면에 접촉하며, 상기 기판 상면에 평행하고 상기 제1 방향과 수직한 제2 방향으로 연장된 비트 라인 구조물; 상기 액티브 패턴의 각 양 가장자리 상면에 접촉하는 콘택 플러그 구조물; 및 상기 콘택 플러그 구조물 상에 형성된 커패시터를 포함할 수 있으며, 상기 게이트 구조물은 상기 제1 방향으로 연장된 제1 게이트 전극; 상기 제1 게이트 전극의 일부 상에 형성된 제2 게이트 전극; 상기 제1 및 제2 게이트 전극들 상에 형성된 게이트 마스크; 및 상기 제1 게이트 전극의 저면 및 측벽, 및 상기 제2 게이트 전극 및 상기 게이트 마스크의 측벽을 커버하는 게이트 절연 패턴을 포함할 수 있으며, 상기 제2 게이트 전극의 그레인 사이즈는 상기 제1 게이트 전극의 그레인 사이즈보다 클 수 있다.
예시적인 실시예들에 따른 게이트 구조물은 일 방향을 따라 휘어지지 않고 똑바로 연장될 수 있으며, 이에 따라 균일한 전기적 특성을 가질 수 있다.
도 1 내지 도 10은 예시적인 실시예들에 따른 게이트 구조물의 형성 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 11 및 12는 예시적인 실시예들에 따른 게이트 구조물을 설명하기 위한 수평 단면도 및 수직 단면도이다.
도 13 내지 도 15는 예시적인 실시예들에 따른 게이트 구조물의 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
도 16은 예시적인 실시예들에 따른 게이트 구조물을 설명하기 위한 단면도이다.
도 17 내지 도 21은 예시적인 실시예들에 따른 게이트 구조물의 형성 방법을 설명하기 위한 평면도 및 단면도들이다.
도 22 내지 도 36은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 게이트 구조물 및 그 형성 방법, 및 이를 포함하는 반도체 장치 및 그 제조 방법에 대하여 상세하게 설명한다. 본 명세서에서 물질, 층(막), 영역, 패드, 전극, 패턴, 구조물 또는 공정들이 "제1", "제2" 및/또는 "제3"으로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 물질, 층(막), 영역, 전극, 패드, 패턴, 구조물 및 공정들을 구분하기 위한 것이다. 따라서 "제1", "제2" 및/또는 "제3"은 각 물질, 층(막), 영역, 전극, 패드, 패턴, 구조물 및 공정들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
[실시예]
이하의 발명의 상세한 설명에서는, 기판 상면에 평행하며 서로 직교하는 두 개의 방향들을 각각 제1 및 제2 방향들(D1, D2)로 정의하며, 또한 상기 기판 상면에 평행하고 각 제1 및 제2 방향들(D1, D2)과 예각을 이루는 방향을 제3 방향(D3)으로 정의하기로 한다.
도 1 내지 도 10은 예시적인 실시예들에 따른 게이트 구조물의 형성 방법을 설명하기 위한 평면도들 및 단면도들이다. 구체적으로, 도 1, 4, 7 및 9는 평면도들이고, 도 2-3, 5-6, 8 및 10은 대응하는 평면도들을 A-A'선으로 절단한 단면도들이다.
도 1 및 2를 참조하면, 기판(100) 상에 액티브 패턴(105)을 형성하고, 이의 측벽을 커버하는 소자 분리 패턴(110)을 형성할 수 있다.
기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄, 또는 GaP, GaAs, GaSb 등과 같은 Ⅲ-Ⅴ족 화합물을 포함할 수 있다. 일부 실시예들에 따르면, 기판(100)은 실리콘-온-인슐레이터(Silicon On Insulator: SOI) 기판 또는 게르마늄-온-인슐레이터(Germanium On Insulator: GOI) 기판일 수 있다.
액티브 패턴(105)은 기판(100)의 상부를 제거하여 제1 리세스를 형성함으로써 형성될 수 있으며, 액티브 패턴(105)은 각각이 제3 방향(D3)으로 연장되며 제1 및 제2 방향들(D1, D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있다.
소자 분리 패턴(110)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
이후, 액티브 패턴(105) 및 소자 분리 패턴(110) 상에 패드막(120)을 형성하고, 예를 들어, 비정질 탄소막(Amorphous Carbon Layer: ACL) 혹은 스핀-온-하드마스크(Spin On Hard mask: SOH)를 포함하는 식각 마스크를 형성한 후, 상기 식각 마스크를 사용하는 식각 공정을 통해 패드막(120), 액티브 패턴(105) 및 소자 분리 패턴(110)을 부분적으로 식각하여 제1 방향(D1)으로 연장되는 제2 리세스(130)를 형성할 수 있다. 예시적인 실시예들에 있어서, 제2 리세스(130)는 제2 방향(D2)으로 서로 이격되도록 복수 개로 형성될 수 있다.
이후, 상기 식각 마스크는 예를 들어, 애싱(ashing) 공정 및/또는 스트립(stripping) 공정에 의해 제거될 수 있으며, 이에 따라 패드막(120)이 노출될 수 있다.
이후, 제2 리세스(130)의 내벽 및 패드막(120)의 상면에 게이트 절연막(140)을 컨포멀하게 형성할 수 있다. 게이트 절연막(140)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
한편 도시하지는 않았으나, 게이트 절연막(140) 상에는 배리어 막이 컨포멀하게 더 형성될 수도 있으며, 상기 배리어 막은 예를 들어, 티타늄 질화물, 탄탈륨 질화물 등과 같은 금속 질화물을 포함할 수 있다.
도 3을 참조하면, 제2 리세스(130)를 부분적으로 채우는 지지 게이트 전극막(150)을 형성할 수 있다.
예시적인 실시예들에 있어서, 지지 게이트 전극막(150)은 물리 기상 증착(PVD) 공정에 의해 형성될 수 있으며, 이에 따라 지지 게이트 전극막(150)은 상대적으로 큰 그레인(grain) 사이즈를 가질 수 있다. 지지 게이트 전극막(150)은 예를 들어, 텅스텐, 몰리브덴과 같은 금속, 예를 들어 티타늄 질화물, 탄탈륨 질화물 등과 같은 금속 질화물, 금속 실리사이드, 불순물이 도핑된 폴리실리콘 등을 포함할 수 있다.
한편, 지지 게이트 전극막(150)은 각 제2 리세스들(130)의 상부를 채울 수 있으며, 또한 패드막(120) 상에 형성된 게이트 절연막(140) 부분 상에 형성될 수 있다. 이에 따라, 각 제2 리세스들(130)의 하부는 지지 게이트 전극막(150)으로 채워지지 않고 잔류할 수 있다.
도 4 및 5를 참조하면, 지지 게이트 전극막(150) 및 그 하부에 형성된 게이트 절연막(140)을 부분적으로 제거하여 제3 리세스(160)를 형성할 수 있다.
제3 리세스(160)는 제2 리세스(130) 내에 형성된 지지 게이트 전극막(150) 부분을 노출시킬 수 있으며, 이에 인접한 게이트 절연막(140) 부분 및 패드막(120) 부분도 함께 노출시킬 수 있다. 예시적인 실시예들에 있어서, 제3 리세스(160)는 제1 방향(D1)으로 연장되는 각 제2 리세스들(130) 상에서 제1 방향(D1)으로 서로 이격되도록 복수 개로 형성될 수 있으며, 이에 따라 제3 리세스(160)는 제1 및 제2 방향들(D1, D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있다.
도 4에는 제3 리세스(160)가 상부에서 보았을 때, 원 형상을 갖는 것이 도시되어 있으나, 본 발명의 개념은 이에 한정되지는 않으며, 타원 형상, 다각 형상, 각 모서리들이 라운드진 다각 형상 등을 가질 수도 있다.
이후, 제3 리세스(160)에 의해 노출된 각 제2 리세스들(130) 내에 잔류하는 지지 게이트 전극막(150) 부분을 제거할 수 있으며, 이에 따라 제3 리세스(160)는 제2 리세스(130)와 연통할 수 있다.
다만, 각 제2 리세스들(130)의 일부 상에 형성된 지지 게이트 전극막(150) 부분만이 제거되어 제3 리세스(160)가 형성되고 이에 의해 노출된 지지 게이트 전극막(150) 부분이 제거되었으므로, 각 제2 리세스들(130)의 나머지 부분의 내부 및 그 상부에 형성된 지지 게이트 전극막(150) 부분은 여전히 잔류할 수 있다.
도 6을 참조하면, 제2 및 제3 리세스들(130, 160)을 채우는 게이트 전극막(170)을 형성할 수 있으며, 게이트 전극막(170)은 지지 게이트 전극막(150) 상에도 형성될 수 있다.
예시적인 실시예들에 있어서, 게이트 전극막(170)은 화학 기상 증착(CVD) 및/또는 원자층 증착(ALD) 공정에 의해 형성될 수 있으며, 이에 따라 게이트 전극막(170)은 지지 게이트 전극막(150)에 비해 상대적으로 작은 그레인(grain) 사이즈를 가질 수 있다. 게이트 전극막(170)은 예를 들어, 텅스텐, 몰리브덴과 같은 금속, 예를 들어 티타늄 질화물, 탄탈륨 질화물 등과 같은 금속 질화물, 금속 실리사이드, 불순물이 도핑된 폴리실리콘 등을 포함할 수 있다. 이때, 게이트 전극막(170)은 지지 게이트 전극막(150)과 실질적으로 동일한 물질을 포함할 수도 있으며, 다만 이 경우 지지 게이트 전극막(150)의 그레인 사이즈보다 작은 그레인 사이즈를 가질 수 있다. 물론, 게이트 전극막(170)은 지지 게이트 전극막(150)과 다른 물질을 포함할 수도 있다.
한편, 지지 게이트 전극막(150)은 PVD 공정에 비해 상대적으로 갭필 특성이 우수한 CVD 공정 및/또는 ALD 공정을 통해 형성되므로, 기판(100)의 상면에 수직한 수직 방향으로 제3 리세스(160)와 직접 연통하는 제2 리세스(130) 부분뿐만 아니라, 제1 방향(D1)으로 이에 인접한 제2 리세스(130) 부분 내에도 형성될 수 있으며, 이에 따라 제2 리세스(130)는 지지 게이트 전극막(150) 및 게이트 전극막(170)으로 채워질 수 있다.
도 7 및 8을 참조하면, 게이트 전극막(170), 지지 게이트 전극막(150), 게이트 절연막(140) 및 패드막(120)을 액티브 패턴(105) 및 소자 분리 패턴(110)의 상면이 노출될 때까지 평탄화할 수 있다.
예시적인 실시예들에 있어서, 상기 평탄화 공정은 화학 기계적 연마(CMP) 공정을 포함할 수 있다. 상기 평탄화 공정 시, 패드막(120)은 완전히 제거될 수 있으며, 게이트 절연막(140)은 각 제2 리세스들(130)의 내벽을 커버하는 게이트 절연 패턴(145)으로 변환될 수 있다.
이후, 예를 들어 에치 백 공정을 수행하여, 제2 리세스(130)의 상부에 잔류하는 지지 게이트 전극막(150)을 제거할 수 있다. 상기 에치 백 공정 시, 제2 리세스(130)의 상부에 형성된 게이트 전극막(170) 부분도 함께 제거될 수 있으며, 이에 따라 각 제2 리세스들(130)의 하부에는 게이트 전극막(150)이 잔류하여 게이트 전극(175)을 형성할 수 있다.
도 9 및 10을 참조하면, 제2 리세스(130)의 상부를 채우는 게이트 마스크(185)를 형성함으로써, 상기 게이트 구조물을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 구조물은 게이트 절연 패턴(145), 게이트 전극(175) 및 게이트 마스크(185)를 포함할 수 있으며, 각각이 제1 방향(D1)을 따라 연장되고 제2 방향(D2)으로 서로 이격되도록 복수 개로 형성될 수 있다. 이하에서는 상기 게이트 구조물을 제1 게이트 구조물(191)로 지칭하기로 한다.
게이트 마스크(185)는 제2 리세스(130) 상부를 채우는 게이트 마스크 막을 액티브 패턴(105), 소자 분리 패턴(110) 및 게이트 절연 패턴(145) 상에 형성하고, 이들의 상면이 노출될 때까지 상기 게이트 마스크 막을 평탄화함으로써 형성할 수 있다.
게이트 마스크(185)는 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
전술한 바와 같이, 각 제2 리세스들(130)의 상부를 채우는 지지 게이트 전극막(150)을 패드막(120) 상에 형성한 후, 각 제2 리세스들(130)의 하부를 채우는 게이트 전극막(170)을 형성할 수 있다. 만약 각 제2 리세스들(130) 내에 게이트 전극막(170)이 예를 들어, CVD 공정 및/또는 ALD 공정 등에 의해 형성되는 경우에는, 이의 증착 공정 시 인가되는 압축 혹은 인장 스트레스, 혹은 서로 인접하는 제2 리세스들(130) 내에 형성되는 게이트 전극막(170) 부분들 사이의 반데르발스 힘에 의해서, 주변에 형성된 패드막(120), 소자 분리 패턴(110) 및 액티브 패턴(105)이 휘어지는 현상이 발생할 수 있다.
하지만 예시적인 실시예들에 있어서, 예를 들어, PVD 공정을 통해 먼저 지지 게이트 전극막(150)을 형성하여 각 제2 리세스들(130) 상부를 채움으로써, 주변 구조물들이 휘어지지 않도록 이들을 지지할 수 있으며, 이후 CVD 공정 및/또는 ALD 공정 등을 통해 게이트 전극막(170)을 형성할 수 있다. 이에 따라, 각 제2 리세스들(130) 내에 형성되는 게이트 전극(175) 역시 휘어지지 않고 제1 방향(D1)을 따라 연장되는 직선 형상의 측벽을 가질 수 있다.
도 11 및 12는 예시적인 실시예들에 따른 게이트 구조물을 설명하기 위한 수평 단면도 및 수직 단면도이다. 이때, 도 11은 도 12에 도시된 지지 게이트 전극(155)이 형성된 높이에서 상기 게이트 구조물을 수평 방향으로 절단한 단면도이다.
상기 게이트 구조물은 지지 게이트 전극(155)을 더 포함하는 것을 제외하면, 도 9 및 10을 참조로 설명한 게이트 구조물과 실질적으로 동일하거나 유사하므로, 중복적인 설명은 생략한다.
도 11 및 12를 참조하면, 상기 게이트 구조물은 일부 영역에서 게이트 전극(175)과 게이트 마스크(185) 사이에 형성된 지지 게이트 전극(155)을 더 포함할 수 있다.
즉, 도 7 및 8을 참조로 설명한 에치 백 공정 시, 제2 리세스(130)의 상부에 잔류하는 지지 게이트 전극막(150)이 전부 제거되지 않고, 일부가 잔류할 수 있으며, 이는 지지 게이트 전극(155)을 형성할 수 있다. 이에 따라, 제3 리세스(160)가 형성된 영역에서는 순차적으로 적층된 게이트 절연 패턴(145), 게이트 전극(175) 및 게이트 마스크(185)를 포함하는 제1 게이트 구조물(191)이 형성되는 반면, 제3 리세스(160)가 형성되지 않은 영역에서는 순차적으로 적층된 게이트 절연 패턴(145), 게이트 전극(175), 지지 게이트 전극(155) 및 게이트 마스크(185)를 포함하는 제2 게이트 구조물(193)이 형성될 수 있다. 게이트 전극(175) 및 지지 게이트 전극(155)은 각각 제1 및 제2 게이트 전극들(175, 155)로 지칭될 수도 있다.
예시적인 실시예들에 있어서, 제1 게이트 구조물(191)은 각 제2 리세스들(130) 내에서 제1 방향(D1)을 따라 서로 이격되도록 복수 개로 형성될 수 있으며, 이들 사이에는 제1 방향(D1)을 따라 일정한 길이만큼 연장되는 제2 게이트 구조물(193)이 형성될 수 있다.
상기 게이트 구조물은 다음과 같은 구조적 특징을 가질 수 있다.
예시적인 실시예들에 있어서, 제1 방향(D1)으로 연장된 제1 게이트 전극(175)의 일부 상에 제1 게이트 전극(175)보다 큰 그레인 사이즈를 갖는 제2 게이트 전극(155)이 형성될 수 있으며, 제2 게이트 전극(155)은 제1 게이트 전극(175) 상에서 제1 방향(D1)으로 서로 이격되도록 복수 개로 형성될 수 있다.
예시적인 실시예들에 있어서, 각 제2 게이트 전극들(155) 상면의 제1 방향(D1)으로의 길이는 제2 게이트 전극들(155)에 의해 커버되지 않으며 제2 게이트 전극들(155) 사이에 형성된 제1 게이트 전극(175) 부분의 상면의 제1 방향(D1)으로의 길이보다 클 수 있다.
예시적인 실시예들에 있어서, 제1 게이트 전극(175)의 상면은 제2 게이트 전극(155)의 상면과 동일한 높이에 형성될 수 있다.
도 13 내지 도 15는 예시적인 실시예들에 따른 게이트 구조물의 형성 방법을 설명하기 위한 평면도 및 단면도들이다. 이때, 도 14는 평면도이고, 도 13 및 15는 대응하는 평면도들의 A-A'선을 따라 절단한 단면도들이다. 상기 게이트 구조물의 형성 방법은 도 1 내지 도 10을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 이들에 대한 중복적인 설명은 생략한다.
도 13을 참조하면, 도 1 내지 도 5를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 제3 리세스(160)를 형성할 수 있다.
다만, 제3 리세스(160)는 지지 게이트 전극막(150), 게이트 절연막(140) 및 패드막(120)뿐만 아니라, 액티브 패턴(105)과 소자 분리 패턴(110)의 상부도 부분적으로 제거하여 형성될 수 있다.
도 14 및 15를 참조하면, 도 6 내지 도 10을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 상기 게이트 구조물을 형성할 수 있다.
이에 따라, 제3 리세스(160)가 형성된 영역에서는 게이트 마스크(185)가 상대적으로 작은 폭을 갖는 하부(185a) 및 상대적으로 큰 폭을 갖는 상부(185b)를 포함할 수 있으며, 순차적으로 적층된 게이트 절연 패턴(145), 게이트 전극(175), 마스크 하부(185a) 및 마스크 상부(185b)를 포함하는 게이트 구조물 부분은 제1 게이트 구조물(191)과 구별하여 제3 게이트 구조물(197)로 지칭될 수 있다. 이때, 제1 게이트 구조물(191)에 포함된 게이트 마스크(185) 부분은 제1 게이트 마스크로, 제3 게이트 구조물(197)에 포함된 게이트 마스크(185) 부분은 제2 게이트 마스크로 지칭할 수도 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 마스크에 포함된 마스크 상부(185b)는 마스크 하부(185a)의 상면 및 게이트 절연 패턴(145)의 최상면에 접촉할 수 있으며, 상부에서 보았을 때, 원 형상, 타원 형상, 다각 형상, 혹은 각 모서리들이 라운드진 다각 형상을 가질 수 있다.
상기 게이트 구조물은 다음과 같은 구조적 특징을 가질 수 있다.
예시적인 실시예들에 있어서, 제1 방향(D1)으로 연장된 제1 게이트 전극(175)의 제1 영역 상에는 상기 제1 게이트 마스크가 형성될 수 있고, 제1 게이트 전극(175)의 제2 영역 상에는 제2 방향(D2)으로 제1 폭을 갖는 하부(185a), 및 하부(185b) 상에 형성되어 이와 접촉하며 제2 방향(D2)으로 상기 제1 폭보다 큰 제2 폭을 갖는 상부(185b)를 갖는 상기 제2 게이트 마스크가 형성될 수 있다.
예시적인 실시예들에 있어서, 게이트 절연 패턴(145)은 제1 게이트 전극(191)의 저면 및 측벽, 상기 제1 게이트 마스크의 측벽, 및 상기 제2 게이트 마스크에 포함된 마스크 하부(185a)의 측벽을 커버할 수 있으며, 상기 제2 게이트 마스크에 포함된 마스크 상부(185b)의 저면의 일부에 접촉할 수 있다.
예시적인 실시예들에 있어서, 상기 제2 게이트 마스크는 제1 게이트 전극(175) 상에서 제1 방향(D1)으로 서로 이격되도록 복수 개로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 각 제2 게이트 마스크들 상면의 제1 방향(D1)으로의 길이는 상기 제1 게이트 마스크 상면의 제1 방향(D1)으로의 길이보다 작을 수 있다.
예시적인 실시예들에 있어서, 상기 제1 게이트 마스크의 상면은 상기 제2 게이트 마스크 상부의 상면과 동일한 높이에 형성될 수 있다.
도 16은 예시적인 실시예들에 따른 게이트 구조물을 설명하기 위한 단면도이다. 상기 게이트 구조물은 지지 게이트 전극(155)을 더 포함하는 것을 제외하면, 도 14 및 15를 참조로 설명한 게이트 구조물과 실질적으로 동일하거나 유사하므로, 중복적인 설명은 생략한다.
도 16을 참조하면, 상기 게이트 구조물은 일부 영역에서 게이트 전극(175)과 게이트 마스크(185) 사이에 형성된 지지 게이트 전극(155)을 더 포함할 수 있다.
즉, 도 11 및 12를 참조로 설명한 게이트 구조물과 동일하게, 제3 리세스(160)가 형성되지 않은 영역에서 제1 게이트 구조물(191) 대신에, 순차적으로 적층된 게이트 절연 패턴(145), 게이트 전극(175), 지지 게이트 전극(155) 및 게이트 마스크(185)를 포함하는 제2 게이트 구조물(193)이 형성될 수 있다.
예시적인 실시예들에 있어서, 제3 게이트 구조물(197)은 각 제2 리세스들(130) 내에서 제1 방향(D1)을 따라 서로 이격되도록 복수 개로 형성될 수 있으며, 이들 사이에는 제1 방향(D1)을 따라 일정한 길이만큼 연장되는 제2 게이트 구조물(193)이 형성될 수 있다.
도 17 내지 도 21은 예시적인 실시예들에 따른 게이트 구조물의 형성 방법을 설명하기 위한 평면도 및 단면도들이다. 이때, 도 17 및 20은 평면도들이고, 도 18은 대응하는 평면도의 A-A'선을 따라 절단한 단면도이며, 도 18 및 21은 대응하는 각 평면도들의 B-B'선을 따라 절단한 단면도들이다. 상기 게이트 구조물의 형성 방법은 도 1 내지 도 10을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 포함하므로, 이들에 대한 중복적인 설명은 생략한다.
도 17 내지 도 19를 참조하면, 도 1 내지 도 5를 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행하여 지지 게이트 전극막(150), 게이트 절연막(140) 및 패드막(120) 상부를 부분적으로 제거하여 제4 리세스(165)를 형성할 수 있다.
제4 리세스(165)는 제2 리세스(130) 내에 형성된 지지 게이트 전극막(150) 부분을 노출시킬 수 있다. 예시적인 실시예들에 있어서, 제4 리세스(165)는 제2 방향(D2)으로 연장될 수 있으며 제1 방향(D1)으로 서로 이격되도록 복수 개로 형성될 수 있다.
일 실시예에 있어서, 제4 리세스(165)는 제2 방향(D2)을 따라 제1 방향(D1)으로의 폭이 일정하지 않고 주기적으로 변동할 수 있다. 예를 들어, 제4 리세스(165)는 지지 게이트 전극막(150)이 형성된 부분의 폭이 패드막(120)이 형성된 부분의 폭보다 크도록 형성될 수 있다. 또한, 일 실시예에 있어서, 제4 리세스(165)는 지지 게이트 전극막(150)이 형성된 부분의 깊이가 패드막(120)이 형성된 부분의 깊이보다 크도록 형성될 수 있다.
이후, 제4 리세스(165)에 의해 노출된 각 제2 리세스들(130) 내에 잔류하는 지지 게이트 전극막(150) 부분을 제거할 수 있으며, 이에 따라 제4 리세스(165)는 제2 리세스(130)와 연통할 수 있다.
다만, 각 제4 리세스들(165)에 상기 수직 방향으로 오버랩되지 않는 지지 게이트 전극막(150) 부분은 잔류할 수 있다.
이후, 도 6 내지 도 10을 참조로 설명한 공정들과 실질적으로 동일하거나 유사한 공정들을 수행함으로써, 상기 게이트 구조물을 형성할 수 있으며, 이때 상기 게이트 구조물은 도 9 및 10을 참조로 설명한 게이트 구조물과 실질적으로 동일한 형상을 가질 수 있다.
도 20 및 21은 예시적인 실시예들에 따른 게이트 구조물을 설명하기 위한 수평 단면도 및 수직 단면도이다. 이때, 도 20은 도 21에 도시된 지지 게이트 전극(155)이 형성된 높이에서 상기 게이트 구조물을 수평 방향으로 절단한 단면도이다.
상기 게이트 구조물은 지지 게이트 전극(155)을 더 포함하는 것을 제외하면, 도 9 및 10을 참조로 설명한 게이트 구조물과 실질적으로 동일하거나 유사하므로, 중복적인 설명은 생략한다.
도 20 및 21을 참조하면, 상기 게이트 구조물은 일부 영역에서 게이트 전극(175)과 게이트 마스크(185) 사이에 형성된 지지 게이트 전극(155)을 더 포함할 수 있다.
즉, 도 17 내지 도 19를 참조로 설명한 공정들을 수행하여 제1 방향(D1)으로 연장되는 제4 리세스(165)를 형성하고, 도 6을 참조로 설명한 공정들을 수행하여 게이트 전극막(170)을 형성한 후, 도 7 및 8을 참조로 설명한 에치 백 공정 시, 제2 리세스(130)의 상부에 잔류하는 지지 게이트 전극막(150)이 전부 제거되지 않고, 일부가 잔류할 수 있으며, 이는 지지 게이트 전극(155)을 형성할 수 있다.
이에 따라, 제4 리세스(165)가 형성된 영역에서는 순차적으로 적층된 게이트 절연 패턴(145), 게이트 전극(175) 및 게이트 마스크(185)를 포함하는 제1 게이트 구조물(191)이 형성되는 반면, 제4 리세스(165)가 형성되지 않은 영역에서는 순차적으로 적층된 게이트 절연 패턴(145), 게이트 전극(175), 지지 게이트 전극(155) 및 게이트 마스크(185)를 포함하는 제2 게이트 구조물(193)이 형성될 수 있다.
예시적인 실시예들에 있어서, 각 제2 리세스들(130) 내에서 제1 및 제3 게이트 구조물들(191, 193)은 제1 방향(D1)을 따라 서로 교대로 반복적으로 형성될 수 있다.
도 22 내지 도 36은 예시적인 실시예들에 따른 반도체 장치의 제조 방법을 설명하기 위한 평면도들 및 단면도들이다. 구체적으로, 도 22, 25, 29, 32 및 34는 평면도들이고, 도 23-24, 26-28, 30-31, 33 및 35-36은 대응하는 평면도들을 C-C'선 및 D-D'선으로 각각 절단한 단면들을 포함한다.
상기 반도체 장치 제조 방법은 도 1 내지 도 10을 참조로 설명한 게이트 구조물 형성 방법을 디램(DRAM) 장치의 제조 방법에 적용한 것이다. 이에 따라, 상기 게이트 구조물 형성 방법에 대한 중복적인 설명은 생략한다.
다만, 도 11 내지 도 21을 참조로 설명한 게이트 구조물의 형성 방법 및 이에 따라 형성되는 게이트 구조물 역시 상기 디램 장치의 제조 방법 및 이에 따라 제조되는 디램 장치에 적용될 수 있음은 당업자에게 자명하다.
도 22 및 23을 참조하면, 도 1 내지 도 10을 참조로 설명한 공정들을 수행하여 제1 게이트 구조물(191)을 형성할 수 있다.
이후, 액티브 패턴(105), 소자 분리 패턴(110) 및 제1 게이트 구조물(191) 상에 절연막 구조물(230)을 형성할 수 있다. 절연막 구조물(230)은 순차적으로 적층된 제1 내지 제3 절연막들(200, 210, 220)을 포함할 수 있으며, 제1 및 제3 절연막들(200, 220)은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있고, 제2 절연막(210)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
이후, 절연막 구조물(230)을 패터닝하고, 이를 식각 마스크로 사용하여 하부의 액티브 패턴(105), 소자 분리 패턴(110), 및 제1 게이트 구조물(191)에 포함된 게이트 마스크(185)를 부분적으로 식각함으로써 제1 개구(240)를 형성할 수 있다. 예시적인 실시예들에 있어서, 상기 식각 공정 후 잔류하는 절연막 구조물(230)은 상부에서 보았을 때, 원 형상 혹은 타원 형상을 가질 수 있으며, 기판(100) 상에서 제1 및 제2 방향들(D1, D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있다. 이때, 각 절연막 구조물들(230)은 서로 인접하는 액티브 패턴들(105)의 서로 대향하는 제3 방향(D3)으로의 말단들과 기판(100) 상면에 수직한 수직 방향으로 오버랩될 수 있다.
도 24를 참조하면, 절연막 구조물(230), 제1 개구(240)에 의해 노출된 액티브 패턴(105), 소자 분리 패턴(110) 및 제1 게이트 구조물(191) 상에 제1 도전막(250), 제1 배리어 막(260), 제2 도전막(270) 및 제1 마스크 막(280)을 순차적으로 적층할 수 있으며, 이들은 함께 도전 구조물 막을 형성할 수 있다. 이때, 제1 도전막(250)은 제1 개구(240)를 채울 수 있다.
제1 도전막(250)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있고, 제1 배리어 막(260)은 예를 들어, 티타늄 실리콘 질화물(TiSiN)과 같은 금속 실리콘 질화물을 포함할 수 있으며, 제2 도전막(270)은 예를 들어, 텅스텐과 같은 금속을 포함할 수 있고, 제1 마스크 막(280)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
도 25 및 26을 참조하면, 상기 도전 구조물 막 상에 제1 식각 저지막 및 제1 캐핑막을 순차적으로 적층한 후, 상기 제1 캐핑막을 식각하여 제1 캐핑 패턴(385)을 형성할 수 있으며, 이를 식각 마스크로 사용하여 상기 제1 식각 저지막, 제1 마스크 막(280), 제2 도전막(270), 제1 배리어 막(260) 및 제1 도전막(250)을 순차적으로 식각할 수 있다.
예시적인 실시예들에 있어서, 제1 캐핑 패턴(385)은 제2 방향(D2)으로 각각 연장되고 제1 방향(D1)을 따라 서로 이격되도록 복수 개로 형성될 수 있다.
상기 식각 공정을 수행함에 따라서, 제1 개구(240) 상에는 순차적으로 적층된 제1 도전 패턴(255), 제1 배리어 패턴(265), 제2 도전 패턴(275), 제1 마스크(285), 제1 식각 저지 패턴(365) 및 제1 캐핑 패턴(385)이 형성될 수 있으며, 제1 개구(240) 바깥의 절연막 구조물(230)의 제2 절연막(210) 상에는 순차적으로 적층된 제3 절연 패턴(225), 제1 도전 패턴(255), 제1 배리어 패턴(265), 제2 도전 패턴(275), 제1 마스크(285), 제1 식각 저지 패턴(365) 및 제1 캐핑 패턴(385)이 형성될 수 있다.
이하에서는, 순차적으로 적층된 제1 도전 패턴(255), 제1 배리어 패턴(265), 제2 도전 패턴(275), 제1 마스크(285), 제1 식각 저지 패턴(365) 및 제1 캐핑 패턴(385)을 함께 비트 라인 구조물(395)로 지칭하기로 한다. 예시적인 실시예들에 있어서, 비트 라인 구조물(395)은 기판(100)의 상에서 제2 방향(D2)으로 연장될 수 있으며, 제1 방향(D1)을 따라 서로 이격되도록 복수 개로 형성될 수 있다.
도 27을 참조하면, 비트 라인 구조물(395)이 형성된 기판(100) 상에 제1 스페이서 막을 형성한 후, 상기 제1 스페이서 막 상에 제4 및 제5 절연막들을 순차적으로 형성할 수 있다.
상기 제1 스페이서 막은 제2 절연막(210) 상에 형성된 비트 라인 구조물(395) 부분 아래의 제3 절연 패턴(225)의 측벽도 커버할 수 있으며, 상기 제5 절연막은 제1 개구(240)의 나머지 부분을 모두 채울 수 있다.
상기 제1 스페이서 막은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있고, 상기 제4 절연막은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있으며, 상기 제5 절연막은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
이후, 식각 공정을 수행하여, 상기 제4 및 제5 절연막들을 식각할 수 있다. 예시적인 실시예들에 있어서, 상기 식각 공정은 예를 들어, 인산(H2PO3), SC1 및 불산(HF)을 식각액으로 사용하는 습식 식각 공정에 의해 수행될 수 있으며, 상기 제4 및 제5 절연막들 중에서 제1 개구(240) 내에 형성된 부분을 제외한 나머지 부분은 모두 제거될 수 있다. 이에 따라, 상기 제1 스페이서 막의 표면 대부분, 즉 제1 개구(240) 내에 형성된 부분 이외의 상기 제1 스페이서 막 부분이 모두 노출될 수 있으며, 제1 개구(240) 내에 잔류하는 상기 제4 및 제5 절연막들 부분은 각각 제4 및 제5 절연 패턴들(410, 420)을 형성할 수 있다.
이후, 상기 노출된 제1 스페이서 막 표면 및 제1 개구(240) 내에 형성된 제4 및 제5 절연 패턴들(410, 420) 상에 제2 스페이서 막을 형성한 후, 이를 이방성 식각하여 비트 라인 구조물(395)의 측벽을 커버하는 제2 스페이서(430)를 상기 제1 스페이서 막 표면, 및 제4 및 제5 절연 패턴들(410, 420) 상에 형성할 수 있다. 상기 제2 스페이서 막은 예를 들어, 실리콘 산화물과 같은 산화물을 포함할 수 있다.
이후, 제1 캐핑 패턴(385) 및 제2 스페이서(430)를 식각 마스크로 사용하는 건식 식각 공정을 수행하여, 액티브 패턴(105) 상면을 노출시키는 제2 개구(440)를 형성할 수 있으며, 제2 개구(440)에 의해 소자 분리 패턴(110)의 상면 및 게이트 마스크(185)의 상면도 노출될 수 있다.
상기 건식 식각 공정에 의해서, 제1 캐핑 패턴(385)의 상면 및 제2 절연막(210)의 상면에 형성된 상기 제1 스페이서 막 부분이 제거될 수 있으며, 이에 따라 비트 라인 구조물(395)의 측벽을 커버하는 제1 스페이서(400)가 형성될 수 있다. 또한, 상기 건식 식각 공정에서, 제1 및 제2 절연막들(200, 210)도 부분적으로 제거되어 비트 라인 구조물(395) 하부에 각각 제1 및 제2 절연 패턴들(205, 215)로 잔류할 수 있다. 비트 라인 구조물(395) 하부에 순차적으로 적층된 제1 내지 제3 절연 패턴들(205, 215, 225)은 함께 절연 패턴 구조물을 형성할 수 있다.
도 28을 참조하면, 제1 캐핑 패턴(385) 상면, 제2 스페이서(430)의 외측벽, 제4 및 제5 절연 패턴들(410, 420) 상면 일부, 및 제2 개구(440)에 의해 노출된 액티브 패턴(105), 소자 분리 패턴(110) 및 게이트 마스크(185)의 상면에 제3 스페이서 막을 형성한 후, 상기 제3 스페이서 막을 이방성 식각하여 비트 라인 구조물(395)의 측벽을 커버하는 제3 스페이서(450)를 형성할 수 있다. 상기 제3 스페이서 막은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
비트 라인 구조물(395)의 측벽에 기판(100) 상면에 평행한 수평 방향을 따라 순차적으로 적층된 제1 내지 제3 스페이서들(400, 430, 450)은 함께 예비 스페이서 구조물(460)로 지칭될 수 있다.
이후, 제2 개구(440)를 채우는 제2 캐핑 패턴(480)을 기판(100) 상에 충분한 높이로 형성한 후, 제1 캐핑 패턴(385)의 상면이 노출될 때까지 그 상부를 평탄화할 수 있다. 예시적인 실시예들에 있어서, 제2 캐핑 패턴(480)은 제2 방향(D2)으로 연장될 수 있으며, 제1 방향(D1)을 따라 비트 라인 구조물들(395)에 의해 서로 이격되도록 복수 개로 형성될 수 있다. 제2 캐핑 패턴(480)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
도 29 및 30을 참조하면, 제1 방향(D1)으로 각각 연장되며 제2 방향(D2)으로 서로 이격된 복수의 제3 개구들을 포함하는 제2 마스크(도시되지 않음)를 제1 및 제2 캐핑 패턴들(385, 480) 상에 형성하고 이를 식각 마스크로 사용하는 식각 공정을 수행하여 제2 캐핑 패턴(480)을 식각할 수 있다.
예시적인 실시예들에 있어서, 상기 각 제3 개구들은 상기 수직 방향으로 제1 게이트 구조물(191)에 오버랩될 수 있다. 상기 식각 공정을 수행함에 따라서, 기판(100) 상에는 비트 라인 구조물들(395) 사이에 제1 게이트 구조물(191)의 게이트 마스크(185) 상면을 노출시키는 제4 개구가 형성될 수 있다.
상기 제2 마스크를 제거한 후, 상기 제4 개구를 채우는 하부 콘택 플러그 막을 충분한 높이로 형성한 후, 제1 및 제2 캐핑 패턴들(385, 480)의 상면이 노출될 때까지 그 상부를 평탄화할 수 있다. 이에 따라, 상기 하부 콘택 플러그 막은 비트 라인 구조물들(395) 사이에서 제1 방향(D1)으로 연장되며 제2 방향(D2)을 따라 서로 이격된 복수의 하부 콘택 플러그들(475)로 변환될 수 있다. 또한, 비트 라인 구조물들(395) 사이에서 제2 방향(D2)으로 연장되는 제2 캐핑 패턴(480)이 하부 콘택 플러그들(475)에 의해 제2 방향(D2)을 따라 서로 이격되는 복수의 부분들로 분리될 수 있다.
하부 콘택 플러그 막(470)은 예를 들어, 불순물이 도핑된 폴리실리콘을 포함할 수 있다.
도 31을 참조하면, 하부 콘택 플러그(475)의 상부를 제거하여 비트 라인 구조물(395)의 측벽에 형성된 예비 스페이서 구조물(460)의 상부를 노출시킨 후, 노출된 예비 스페이서 구조물(460)의 제2 및 제3 스페이서들(430, 450)의 상부를 제거할 수 있다.
이후, 하부 콘택 플러그(475)의 상부를 추가적으로 제거할 수 있다. 이에 따라, 하부 콘택 플러그(475)의 상면은 제2 및 제3 스페이서들(430, 450)의 최상면보다 낮아질 수 있다.
이후, 비트 라인 구조물(395), 예비 스페이서 구조물(460), 제2 캐핑 패턴(480), 및 하부 콘택 플러그(475) 상에 제4 스페이서 막을 형성하고 이를 이방성 식각함으로써, 비트 라인 구조물(395)의 제1 방향(D1)으로의 각 양 측벽에 형성된 예비 스페이서 구조물(460)의 상부를 커버하는 제4 스페이서(490)를 형성할 수 있으며, 이에 따라 하부 콘택 플러그(475)의 상면이 노출될 수 있다.
이후, 상기 노출된 하부 콘택 플러그(475)의 상면에 금속 실리사이드 패턴(500)을 형성할 수 있다. 예시적인 실시예들에 있어서, 금속 실리사이드 패턴(500)은 제1 및 제2 캐핑 패턴들(385, 480), 제4 스페이서(490), 및 하부 콘택 플러그(475) 상에 제1 금속막을 형성하고 열처리한 후, 상기 제1 금속막 중에서 미반응 부분을 제거함으로써 형성될 수 있다. 금속 실리사이드 패턴(500)은 예를 들어, 코발트 실리사이드, 니켈 실리사이드, 티타늄 실리사이드 등을 포함할 수 있다.
도 32 및 33을 참조하면, 기판(100) 상에 형성된 제1 및 제2 캐핑 패턴들(385, 480), 제4 스페이서(490), 금속 실리사이드 패턴(500) 및 하부 콘택 플러그(475) 상에 제2 배리어 막(530)을 형성한 후, 제2 배리어 막(530) 상에 비트 라인 구조물들(395) 사이의 공간을 채우는 제2 금속막(540)을 형성할 수 있다.
이후, 제2 금속막(540) 상부에 대한 평탄화 공정을 추가적으로 수행할 수도 있다. 상기 평탄화 공정은 예를 들어, 화학 기계적 연마(CMP) 공정 및/또는 에치 백 공정을 포함할 수 있다.
도 34 및 35를 참조하면, 제2 금속막(540) 및 제2 배리어 막(530)을 패터닝함으로써 상부 콘택 플러그(549)가 형성될 수 있으며, 상부 콘택 플러그(549) 사이에는 제5 개구(547)가 형성될 수 있다.
제5 개구(547)는 제2 금속막(540) 및 제2 배리어 막(530)뿐만 아니라, 제1 및 제2 캐핑 패턴들(385, 480), 제4 스페이서(490), 제1 식각 저지 패턴(365) 및 제1 마스크(285)도 함께 부분적으로 제거함으로써 형성될 수 있으며, 이에 따라 제2 스페이서(430)의 상면을 노출시킬 수 있다.
제5 개구(547)가 형성됨에 따라서, 제2 금속막(540) 및 제2 배리어 막(530)은 각각 제2 금속 패턴(545) 및 이의 하면을 커버하는 제2 배리어 패턴(535)으로 변환될 수 있으며, 이들은 함께 상부 콘택 플러그(549)를 형성할 수 있다. 예시적인 실시예들에 있어서, 상부 콘택 플러그(549)는 각 제1 및 제2 방향들(D1, D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있으며, 상부에서 보았을 때 벌집 모양으로 배열될 수 있다. 각 상부 콘택 플러그들(549)은 상면에서 보았을 때 원형, 타원형 혹은 다각형 모양을 가질 수 있다.
기판(100)의 상에서 순차적으로 적층된 하부 콘택 플러그(475), 금속 실리사이드 패턴(500), 및 상부 콘택 플러그(549)는 함께 콘택 플러그 구조물을 형성할 수 있다.
도 36을 참조하면, 노출된 제2 스페이서(430)를 제거하여, 제5 개구(547)에 연통하는 에어 갭(435)를 형성할 수 있다. 제2 스페이서(430)는 예를 들어, 습식 식각 공정에 의해 제거될 수 있다.
예시적인 실시예들에 있어서, 제2 방향(D2)으로 연장되는 비트 라인 구조물(395)의 측벽에 형성된 제2 스페이서(430)는 제5 개구(547)에 의해 직접 노출된 부분뿐만 아니라, 상기 부분과 수평 방향으로 평행한 부분까지 모두 제거될 수 있다. 즉, 제5 개구(547)에 의해 노출되어 상부 콘택 플러그(549)에 의해 커버되지 않는 제2 스페이서(430) 부분뿐만 아니라, 상부 콘택 플러그(549)에 의해 커버된 부분까지 모두 제거될 수 있다.
이후, 제5 개구(547)를 채우는 층간 절연막을 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 층간 절연막은 순차적으로 적층된 제6 및 제7 절연막들(610, 620)을 포함할 수 있다. 제6 절연막(610)은 갭필 특성이 낮은 절연 물질을 사용하여 형성될 수 있으며, 이에 따라 제5 개구(547) 하부의 에어 갭(435)이 채워지지 않고 잔류할 수 있다. 이때, 에어 갭(435)은 에어 스페이서(435)로 지칭될 수도 있으며, 제1 및 제3 스페이서들(400, 450)과 함께 스페이서 구조물(465)을 형성할 수 있다. 즉, 에어 갭(435)은 공기를 포함하는 스페이서일 수 있다. 제7 절연막(620)은 예를 들어, 실리콘 산화물과 같은 산화물 혹은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
이후, 상부 콘택 플러그(549)의 상면과 접촉하는 커패시터(665)를 형성할 수 있다.
즉, 상부 콘택 플러그(549) 및 상기 층간 절연막 상에 제2 식각 저지막(630) 및 몰드막(도시하지 않음)을 순차적으로 형성하고, 이들을 부분적으로 식각하여 상부 콘택 플러그(549)의 상면을 부분적으로 노출시키는 제6 개구를 형성할 수 있다. 제2 식각 저지막(630)은 예를 들어, 실리콘 질화물과 같은 질화물을 포함할 수 있다.
상기 제6 개구의 측벽, 노출된 상부 콘택 플러그(549)의 상면 및 상기 몰드막 상에 하부 전극막(도시하지 않음)을 형성하고, 상기 제6 개구의 나머지 부분을 충분히 채우는 희생막(도시하지 않음)을 상기 하부 전극막 상에 형성한 후, 상기 몰드막 상면이 노출될 때까지 상기 하부 전극막 및 상기 희생막의 상부를 평탄화함으로써 상기 하부 전극막을 노드 분리할 수 있다. 잔류하는 상기 희생막 및 상기 몰드막은 예를 들어, 습식 식각 공정을 수행함으로써 제거할 수 있고, 이에 따라 상기 노출된 상부 콘택 플러그(549)의 상면에는 실린더형(cylindrical) 하부 전극(640)이 형성될 수 있다. 이와는 달리, 상기 제6 개구를 전부 채우는 필라형(pillar) 하부 전극(640)이 형성될 수도 있다. 하부 전극(640)은 금속, 금속 질화물, 금속 실리사이드, 불순물이 도핑된 폴리실리콘 등을 포함할 수 있다.
이후, 하부 전극(640)의 표면 및 제2 식각 저지막(630) 상에 유전막(650)을 형성하고, 유전막(650) 상에 상부 전극(660)을 형성함으로써, 하부 전극(640), 유전막(650) 및 상부 전극(660)을 각각 포함하는 커패시터(665)를 형성함으로써 상기 반도체 장치의 제조를 완성할 수 있다.
유전막(650)은 예를 들어, 금속 산화물을 포함할 수 있으며, 상부 전극(660)은 금속, 금속 질화물, 금속 실리사이드, 불순물이 도핑된 폴리실리콘 등을 포함할 수 있다.
전술한 공정들을 통해 제조된 상기 반도체 장치는 제1 방향(D1)을 따라 휘어지지 않고 똑바로 연장되는 제1 게이트 구조물(191)을 포함할 수 있으므로, 개선된 전기적 특성을 가질 수 있다. 한편, 상기 반도체 장치는 다음과 같은 구조적 특징을 가질 수 있다.
예시적인 실시예들에 있어서, 상기 반도체 장치는 기판(100) 상에 형성된 액티브 패턴(105), 액티브 패턴(105)의 측벽을 커버하는 소자 분리 패턴(110), 제1 방향(D1)으로 연장되어 액티브 패턴(105) 및 소자 분리 패턴(110)의 상부에 매립된 제1 게이트 구조물(191), 액티브 패턴(105)의 중앙부 상면에 접촉하며, 제2 방향(D2)으로 연장된 비트 라인 구조물(395), 액티브 패턴(105)의 각 양 가장자리 상면에 접촉하며, 순차적으로 적층된 하부 콘택 플러그(475), 금속 실리사이드 패턴(500) 및 상부 콘택 플러그(549)를 포함하는 콘택 플러그 구조물, 및 상기 콘택 플러그 구조물 상에 형성된 커패시터(665)를 포함할 수 있다.
예시적인 실시예들에 있어서, 액티브 패턴(105)은 제3 방향(D3)으로 각각 연장되고 각 제1 및 제2 방향들(D1, D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있으며, 제1 게이트 구조물(191)은 제2 방향(D2)을 따라 서로 이격되도록 복수 개로 형성될 수 있고, 비트 라인 구조물(395)은 제1 방향(D1)을 따라 서로 이격되도록 복수 개로 형성될 수 있다.
100: 기판 105: 액티브 패턴
110: 소자 분리 패턴 120: 패드막
130, 160, 165: 제2 내지 제4 리세스
140: 게이트 절연막 145: 게이트 절연 패턴
150: 지지 게이트 전극막 155: 지지 게이트 전극
170: 게이트 전극막 175: 게이트 전극
185: 게이트 마스크 185a, 185b: 마스크의 하부, 상부
200, 210, 220: 제1 내지 제3 절연막
205, 215, 225, 410, 420: 제1 내지 제5 절연 패턴
230: 절연막 구조물 240, 440, 547: 제1, 제2, 제5 개구
250, 270: 제1, 제2 도전막 255, 275: 제1, 제2 도전 패턴
260, 530: 제2, 제5 배리어 막 265, 535: 제1, 제2 배리어 패턴
280: 제1 마스크 막 285: 제1 마스크
365: 제1 식각 저지 패턴 385, 480: 제1, 제2 캐핑 패턴
395: 비트 라인 구조물
400, 430, 450, 490: 제1 내지 제4 스페이서
435: 에어 스페이서 460: 예비 스페이서 구조물
465: 스페이서 구조물 470: 하부 콘택 플러그 막
475, 549: 하부, 상부 콘택 플러그
500: 금속 실리사이드 패턴 540: 제2 금속막
545: 제2 금속 패턴 610, 620: 제6, 제7 절연막
640, 660: 하부, 상부 전극 650: 유전막
665: 커패시터

Claims (10)

  1. 기판 상부에 매립되고,
    제1 방향으로 연장된 제1 게이트 전극;
    상기 제1 게이트 전극의 일부 상에 형성된 제2 게이트 전극;
    상기 제1 및 제2 게이트 전극들 상에 형성된 게이트 마스크; 및
    상기 제1 게이트 전극의 저면 및 측벽, 및 상기 제2 게이트 전극 및 상기 게이트 마스크의 측벽을 커버하는 게이트 절연 패턴을 포함하며,
    상기 제2 게이트 전극의 그레인 사이즈는 상기 제1 게이트 전극의 그레인 사이즈보다 큰 게이트 구조물.
  2. 제1항에 있어서, 상기 제2 게이트 전극은 상기 제1 게이트 전극 상에서 상기 제1 방향으로 서로 이격되도록 복수 개로 형성된 게이트 구조물.
  3. 제2항에 있어서, 상기 각 제2 게이트 전극들 상면의 상기 제1 방향으로의 길이는 상기 제2 게이트 전극들에 의해 커버되지 않으며 상기 제2 게이트 전극들 사이에 형성된 상기 제1 게이트 전극 부분의 상면의 상기 제1 방향으로의 길이보다 큰 게이트 구조물.
  4. 제1항에 있어서, 상기 제1 게이트 전극의 상면은 상기 제2 게이트 전극의 상면과 동일한 높이에 형성된 게이트 구조물.
  5. 제1항에 있어서, 상기 게이트 마스크는 상기 기판의 상면에 수직한 수직 방향으로 상기 제2 게이트 전극과 오버랩되지 않는 상기 제1 게이트 전극 부분 상에서,
    상기 제1 방향과 교차하는 제2 방향으로 제1 폭을 갖는 하부; 및
    상기 하부 상에 형성되어 이와 접촉하며, 상기 제2 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는 상부를 포함하는 게이트 구조물.
  6. 제5항에 있어서, 상기 게이트 절연 패턴은 상기 게이트 마스크 하부의 측벽을 커버하며, 상기 게이트 마스크 상부의 저면에 부분적으로 접촉하는 게이트 구조물.
  7. 기판 상부에 매립되고,
    제1 방향으로 연장된 제1 게이트 전극;
    상기 제1 게이트 전극의 제1 영역 상에 형성된 제1 게이트 마스크;
    상기 제1 게이트 전극의 제2 영역 상에 형성되고,
    상기 제1 방향과 교차하는 제2 방향으로 제1 폭을 갖는 하부; 및
    상기 하부 상에 형성되어 이와 접촉하며, 상기 제2 방향으로 상기 제1 폭보다 큰 제2 폭을 갖는 상부를 갖는 제2 게이트 마스크; 및
    상기 제1 게이트 전극의 저면 및 측벽, 상기 제1 게이트 마스크의 측벽, 및 상기 제2 게이트 마스크 하부의 측벽을 커버하며, 상기 제2 게이트 마스크 상부의 저면의 일부에 접촉하는 게이트 절연 패턴을 포함하는 게이트 구조물.
  8. 제7항에 있어서, 상기 제2 게이트 마스크는 상기 제1 게이트 전극 상에서 상기 제1 방향으로 서로 이격되도록 복수 개로 형성된 게이트 구조물.
  9. 제8항에 있어서, 상기 각 제2 게이트 마스크들 상면의 상기 제1 방향으로의 길이는 상기 제1 게이트 마스크 상면의 상기 제1 방향으로의 길이보다 작은 게이트 구조물.
  10. 기판 상에 형성된 액티브 패턴;
    상기 액티브 패턴의 측벽을 커버하는 소자 분리 패턴;
    상기 기판의 상면에 평행한 제1 방향으로 연장되어 상기 액티브 패턴 및 상기 소자 분리 패턴의 상부에 매립된 게이트 구조물;
    상기 액티브 패턴의 중앙부 상면에 접촉하며, 상기 기판 상면에 평행하고 상기 제1 방향과 수직한 제2 방향으로 연장된 비트 라인 구조물;
    상기 액티브 패턴의 각 양 가장자리 상면에 접촉하는 콘택 플러그 구조물; 및
    상기 콘택 플러그 구조물 상에 형성된 커패시터를 포함하며,
    상기 게이트 구조물은
    상기 제1 방향으로 연장된 제1 게이트 전극;
    상기 제1 게이트 전극의 일부 상에 형성된 제2 게이트 전극;
    상기 제1 및 제2 게이트 전극들 상에 형성된 게이트 마스크; 및
    상기 제1 게이트 전극의 저면 및 측벽, 및 상기 제2 게이트 전극 및 상기 게이트 마스크의 측벽을 커버하는 게이트 절연 패턴을 포함하며,
    상기 제2 게이트 전극의 그레인 사이즈는 상기 제1 게이트 전극의 그레인 사이즈보다 큰 반도체 장치.
KR1020210085593A 2021-06-30 2021-06-30 게이트 구조물 및 이를 포함하는 반도체 장치 KR20230003928A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210085593A KR20230003928A (ko) 2021-06-30 2021-06-30 게이트 구조물 및 이를 포함하는 반도체 장치
TW111112840A TWI847116B (zh) 2021-06-30 2022-04-01 閘極結構和包括其的半導體裝置
US17/723,535 US20230006050A1 (en) 2021-06-30 2022-04-19 Gate structures and semiconductor devices including the same
CN202210634372.4A CN115548104A (zh) 2021-06-30 2022-06-06 栅极结构和包括该栅极结构的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210085593A KR20230003928A (ko) 2021-06-30 2021-06-30 게이트 구조물 및 이를 포함하는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230003928A true KR20230003928A (ko) 2023-01-06

Family

ID=84723308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210085593A KR20230003928A (ko) 2021-06-30 2021-06-30 게이트 구조물 및 이를 포함하는 반도체 장치

Country Status (4)

Country Link
US (1) US20230006050A1 (ko)
KR (1) KR20230003928A (ko)
CN (1) CN115548104A (ko)
TW (1) TWI847116B (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100881716B1 (ko) * 2007-07-02 2009-02-06 주식회사 하이닉스반도체 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
JP2011243948A (ja) * 2010-04-22 2011-12-01 Elpida Memory Inc 半導体装置及びその製造方法
CN103579122B (zh) * 2012-08-09 2017-03-08 华邦电子股份有限公司 快闪存储器元件的制造方法
KR102399497B1 (ko) * 2017-05-29 2022-05-19 에스케이하이닉스 주식회사 매립게이트구조를 구비한 반도체장치 및 그 제조 방법
KR20200090046A (ko) * 2019-01-18 2020-07-28 에스케이하이닉스 주식회사 다결정막, 이를 포함하는 반도체 장치 및 반도체 장치의 제조방법

Also Published As

Publication number Publication date
US20230006050A1 (en) 2023-01-05
TWI847116B (zh) 2024-07-01
TW202316629A (zh) 2023-04-16
CN115548104A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
KR102407069B1 (ko) 반도체 장치 및 그 제조 방법
KR102280471B1 (ko) 액티브 패턴들 형성 방법, 액티브 패턴 어레이, 및 반도체 장치 제조 방법
KR102691653B1 (ko) 반도체 장치
US11043397B2 (en) Method of forming a pattern and method of manufacturing a semiconductor device using the same
KR20220119821A (ko) 반도체 장치
US20230255013A1 (en) Capacitor structure and semiconductor device including the same
KR20230003928A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
US20230145857A1 (en) Semiconductor devices
US20240244823A1 (en) Semiconductor devices
TWI850827B (zh) 半導體裝置
US20240196599A1 (en) Semiconductor device
US20240172421A1 (en) Semiconductor devices
US20230320074A1 (en) Semiconductor devices
KR20230029190A (ko) 게이트 구조물 및 이를 포함하는 반도체 장치
KR20230059272A (ko) 반도체 장치
KR20230064791A (ko) 반도체 장치
JP2024061654A (ja) キャパシタ構造物、及び当該キャパシタ構造物を含む半導体装置
TW202331944A (zh) 半導體裝置
KR20220168766A (ko) 반도체 장치
TW202406106A (zh) 半導體裝置
TW202431941A (zh) 半導體裝置

Legal Events

Date Code Title Description
A201 Request for examination