CN103579122B - 快闪存储器元件的制造方法 - Google Patents
快闪存储器元件的制造方法 Download PDFInfo
- Publication number
- CN103579122B CN103579122B CN201210282260.3A CN201210282260A CN103579122B CN 103579122 B CN103579122 B CN 103579122B CN 201210282260 A CN201210282260 A CN 201210282260A CN 103579122 B CN103579122 B CN 103579122B
- Authority
- CN
- China
- Prior art keywords
- layer
- flash memory
- manufacture method
- memory component
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- MWUXSHHQAYIFBG-UHFFFAOYSA-N nitrogen oxide Inorganic materials O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种快闪存储器元件的制造方法，包括：提供一基底；形成多个浅沟槽隔离结构于基底中，其中上述浅沟槽隔离结构的上部部分突出基底的表面，使浅沟槽隔离结构间包括凹槽；形成一穿隧氧化层于基底上；及形成一浮置闸极层于基底上方，且填入上述凹槽中，其中形成浮置闸极层包括形成一第一导电层作为种晶层和形成一第二导电层于第一导电层上。本发明提供的一种快闪存储器元件的制造方法，可解决浮置闸极层因为于晶粒太大造成空隙的问题。
Description
技术领域
本发明是有关于一种半导体元件的制造方法，特别是有关于一种快闪存储器元件的制造方法。
背景技术
近来，快闪存储器由于兼具高密度、低成本、可重复写入及电可抹除性等优点，已成为非挥发性存储器的主流，并被广泛的应用于各式可携式电子产品中。图1A~1F绘示一传统NOR型快闪存储器元件的制作方法。请参照图1A，提供一基底102，基底102例如是硅基底。形成氧化硅组成的浅沟槽隔离结构106于基底102中，其中浅沟槽隔离结构106的上部部分是突出于基底102表面，因此，浅沟槽隔离结构106间包括凹槽108。接着，形成穿隧氧化层104(tunnel oxide)于基底102上。请参照图1B，形成一多晶硅组成的浮置闸极层110于浅沟槽隔离结构106和基底102上方。请参照图1C，进行一化学机械研磨制程，移除部分浮置闸极层110，形成位于浅沟槽隔离结构106间的浮置闸极112。请参照图1D，进行一选择性蚀刻制程，移除部分浅沟槽隔离结构106，使浅沟槽隔离结构106的顶部表面低于浮置闸极112的表面。请参照图1E，形成一包括第一氧化硅层、氮化硅层和第二氧化层的绝缘层114于浅沟槽隔离结构106和浮置闸极112上。请参照图1F，形成一控制闸极层116于绝缘层114上。
随着半导体制程的微缩，当制程演进至80nm以下时，上述传统NOR型快闪存储器的制作方法会发生以下问题：当填充多晶硅组成的浮置闸极层110时，由于多晶硅的晶粒太大，两相邻浅沟槽隔离结构106间的距离随制程变小会导致浮置闸极层110中形成孔洞(void)或缝隙(seam)，该孔洞于后续研磨浮置闸极时暴露出来，使得下方的穿隧氧化层104在后续清洗步骤中受到酸性或碱性的溶液侵蚀，而导致电性及可靠度的问题。特别在进入80nm制程后，多晶硅的晶粒直径甚至会大于两相邻浅沟槽隔离结构106间距离的一半，因此，孔洞所造成的问题变得更加重要。
因此，业界需要一快闪存储器元件的制作方法，可解决上述浮置闸极层110因为于晶粒太大造成空隙的问题。
发明内容
根据上述，本发明提供一种快闪存储器元件的制造方法，包括：提供一基底；形成多个浅沟槽隔离结构于基底中，其中上述浅沟槽隔离结构的上部部分突出基底的表面，使浅沟槽隔离结构间包括凹槽；形成一穿隧氧化层于基底上；及形成一浮置闸极层于基底上方，且填入上述凹槽中，其中形成浮置闸极层包括形成一第一导电层作为种晶层和形成一第二导电层于第一导电层上。
本发明提供的一种快闪存储器元件的制造方法，由于形成浮置闸极层是先行成晶格尺寸较小的种晶层，使得后续的浮置闸极层导电层可依种晶层的晶格长成晶格尺寸较小层，因此，在填入浅沟槽隔离结构间的凹槽时，较不会形成空隙，可改善因浮置闸极层的空隙造成产品电性和可靠度的问题。
为让本发明的特征能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下：
附图说明
图1A~1F显示一传统NOR型快闪存储器元件的制作方法各制程阶段的剖面图。
图2A~2G显示一本发明一实施例NOR型快闪存储器元件之制作方法各制程阶段的剖面图。
附图标号：
102~基底；
104~穿隧氧化层；
106~浅沟槽隔离结构；
108~凹槽；
110~浮置闸极层；
112~浮置闸极；
114~绝缘层；
116~控制闸极层；
202~基底；
204~穿隧氧化层；
206~浅沟槽隔离结构；
208~凹槽；
212~第一导电层；
214~第二导电层；
216~第三导电层；
218~浮置闸极层；
220~浮置闸极；
222~绝缘层；
224~控制闸极层。
具体实施方式
以下详细讨论实施本发明的实施例。可以理解的是，实施例提供许多可应用的发明概念，其可以较广的变化实施。所讨论的特定实施例仅用来发明使用实施例的特定方法，而不用来限定发明的范畴。
图2A~2G显示一本发明一实施例NOR型快闪存储器元件的制作方法。请参照图2A，提供一基底202，基底202可以是绝缘层上有硅、硅上有聚合物基底、硅、应变硅、硅锗、碳化硅和/或其它材料，基底202较佳为硅。形成浅沟槽隔离结构206于基底202中，其中浅沟槽隔离结构206的上部部分是突出于基底202表面，因此浅沟槽隔离结构206间包括凹槽208。形成浅沟槽隔离结构206的方法可包括以下步骤：以适合的微影和蚀刻技术于基底202中形成多个沟槽，后续于沟槽中填入例如氧化物、氮化物或氮氧化物的介电材料。进行一化学机械研磨制程，移除超过基底202表面多余的介电材料。接着，进行一选择性蚀刻制程，使基底的顶部表面低于浅沟槽隔离结构206的表面，于浅沟槽隔离结构206间形成凹槽208。形成穿隧氧化层204(tunnel oxide)于基底202上，穿隧氧化层204可以热氧化法、化学气相沉积法形成，穿隧氧化层204较佳为氧化硅。
请参照图2B，形成浮置闸极层于浅沟槽隔离结构206和基底202上方。为改善习知技术因为多晶硅的浮置闸极层晶粒太大造成空隙的问题，本实施例采用多层的浮置闸极结构，以下将详细描述：首先，以沉积第一导电层212作为后续沉积之层的种晶层，第一导电层212可以为非晶硅或多晶硅，第一导电层212的厚度可以为3nm~40nm，形成第一导电层212的方法可以为化学气相沉积法。由于本实施例第一导电层212的厚度相当薄，因此可形成晶粒尺寸较小的第一导电层212。后续可进行一退火制程，使非晶硅转换成多晶硅，若沉积的第一导电层212后即为多晶硅，仍以进行一退火制程较佳。在本发明一实施例中，退火制程的温度约为700℃~1100℃。若形成的第一导电层212有暴露在空气下，则需进行一清洗制程，移除原生氧化层(native oxide)。后续，如图2C所示，可视需要(例如浮置闸极层218的厚度)，依序于第一导电层212上形成第二导电层214和第三导电层216，以构成本实施例的浮置闸极层218。值得注意的是，虽然本实施例浮置闸极层218为包括三层导电层212、214、216的结构，本发明不限于此，浮置闸极层218可包括更多层(例如可更包括第四导电层、第五导电层、第六导电层…)，或更少层(例如仅包括第一导电层和第二导电层)。
请参照图2D，进行一研磨制程，移除部分浮置闸极层218，形成位于浅沟槽隔离结构206间的浮置闸极220。本实施例的研磨制程可以为化学机械研磨制程或其它适合的制程。如图2D所示，进行研磨制程后，浮置闸极220的顶部表面可与浅沟槽隔离结构206的顶部表面共面。请参照图2E，进行一选择性蚀刻制程，移除部分浅沟槽隔离结构206，使浅沟槽隔离结构206的顶部表面低于浮置闸极220的表面。本实施例选择性蚀刻制程可采用例如浸泡HF的湿式蚀刻法。在一实施例中，蚀刻后浅沟槽隔离结构206的顶部表面可低于浮置闸极的表面50nm~500μm。请参照图2F，形成一绝缘层222于浅沟槽隔离结构206和浮置闸极220上。绝缘层222可以化学气相沉积法或类似的方法形成，绝缘层222可为氧化硅、氮化硅、氮氧化硅或为包括第一氧化硅层、氮化硅层和第二氧化层的三层结构。后续，请参照图2G，形成一控制闸极层224于绝缘层222上。控制闸极层224可以化学气相沉积法或类似的方法形成，控制闸极层224可以为多晶硅或其它的导电层。
本发明上述实施例由于形成浮置闸极层是先行成晶格尺寸较小的种晶层，使得后续的浮置闸极层导电层可依种晶层的晶格长成晶格尺寸较小层，因此，在填入浅沟槽隔离结构间的凹槽时，较不会形成空隙，可改善因浮置闸极层的空隙造成产品电性和可靠度的问题。
虽然本发明的较佳实施例说明如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视申请专利范围所界定者为准。
Claims (10)
1.一种快闪存储器元件的制造方法，其特征是，所述方法包括：
提供一基底；
形成多个浅沟槽隔离结构于所述基底中，其中所述多个浅沟槽隔离结构的上部部分突出所述基底的表面，使所述多个浅沟槽隔离结构之间包括凹槽；
形成一穿隧氧化层于所述基底上；及
形成一浮置闸极层于所述基底上方，且填入所述多个凹槽中，其中形成所述浮置闸极层的步骤包括形成一第一导电层作为种晶层和形成一第二导电层于所述第一导电层上，且所述第一导电层邻接所述多个浅沟槽隔离结构的上部部分的侧壁。
2.如权利要求1所述的快闪存储器元件的制造方法，其特征是，形成所述浮置闸极层的步骤尚包括形成至少一导电层于所述第二导电层上。
3.如权利要求1所述的快闪存储器元件的制造方法，其特征是，所述第一导电层是非晶硅或多晶硅。
4.如权利要求1所述的快闪存储器元件的制造方法，其特征是，所述方法在形成所述第二导电层前，尚包括进行一退火制程。
5.如权利要求4所述的快闪存储器元件的制造方法，其特征是，所述退火制程的温度为700℃～1100℃。
6.如权利要求4所述的快闪存储器元件的制造方法，其特征是，所述方法尚包括进行一清洗制程。
7.如权利要求1所述的快闪存储器元件的制造方法，其特征是，所述方法尚包括研磨所述浮置闸极层，形成多个浮置闸极。
8.如权利要求7所述的快闪存储器元件的制造方法，其特征是，所述方法尚包括：
选择性蚀刻所述多个浅沟槽隔离结构；
形成一绝缘层于所述多个浅沟槽隔离结构和所述多个浮置闸极上；及
形成一控制闸极层于所述绝缘层上。
9.如权利要求8所述的快闪存储器元件的制造方法，其特征是，所述绝缘层包括一第一氧化硅层、一氮化硅层和一第二氧化硅层。
10.如权利要求1所述的快闪存储器元件的制造方法，其特征是，所述第一导电层的厚度为3nm～40nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210282260.3A CN103579122B (zh) | 2012-08-09 | 2012-08-09 | 快闪存储器元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210282260.3A CN103579122B (zh) | 2012-08-09 | 2012-08-09 | 快闪存储器元件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103579122A CN103579122A (zh) | 2014-02-12 |
| CN103579122B true CN103579122B (zh) | 2017-03-08 |
Family
ID=50050598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210282260.3A Active CN103579122B (zh) | 2012-08-09 | 2012-08-09 | 快闪存储器元件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103579122B (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550779B1 (ko) * | 2003-12-30 | 2006-02-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조 방법 |
| KR100695820B1 (ko) * | 2006-02-01 | 2007-03-20 | 삼성전자주식회사 | 비휘발성 반도체 장치 및 그 제조 방법 |
| TWI299549B (en) * | 2006-05-25 | 2008-08-01 | Promos Technologies Inc | Semiconductor device with l-shape spacer and method of fabricating the same |
-
2012
- 2012-08-09 CN CN201210282260.3A patent/CN103579122B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103579122A (zh) | 2014-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9876019B1 (en) | Integrated circuits with programmable memory and methods for producing the same | |
| US7563674B2 (en) | Method of manufacturing NAND flash memory device | |
| CN109887913A (zh) | 一种nand串结构及其制备方法 | |
| CN106158873A (zh) | 具有低功率逻辑器件的分栅式闪存单元器件的形成方法 | |
| JP6355139B2 (ja) | 自己整合された浮遊ゲートおよび制御ゲートを有するメモリ構造体および関連する方法 | |
| US11251273B2 (en) | Non-volatile memory device and method for manufacturing the same | |
| JP6504178B2 (ja) | ３次元ｎａｎｄメモリ構造体におけるトンネル酸化物層形成の方法および関連するデバイス | |
| CN103579126A (zh) | 一种u型结构的半浮栅器件及其制造方法 | |
| CN108091562B (zh) | Sonos存储器的ono刻蚀方法 | |
| CN102956554A (zh) | 嵌入逻辑电路的分离栅极式快闪存储器及其制作方法 | |
| CN106887435A (zh) | 一种3DNand闪存设备及其制作方法 | |
| CN103811307B (zh) | 半导体器件及其形成方法 | |
| CN106992177B (zh) | 防止闪存单元控制栅极空洞的工艺制造方法 | |
| CN105990247A (zh) | 隔离结构及具有其的非挥发性存储器的制造方法 | |
| US20070004099A1 (en) | NAND flash memory device and method of manufacturing the same | |
| CN103579122B (zh) | 快闪存储器元件的制造方法 | |
| CN104538366B (zh) | 一种或非门闪存存储器及其制作方法 | |
| CN107799531B (zh) | 一种3d nand存储器等级层堆栈制造方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN106972020A (zh) | 一种半导体器件及其制作方法、电子装置 | |
| CN107527858B (zh) | 快闪记忆体中浅沟槽的制作方法 | |
| CN105789133A (zh) | 一种闪存存储单元及制作方法 | |
| KR100501464B1 (ko) | 비휘발성 메모리 장치 제조 방법 | |
| CN105140176B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN106783865A (zh) | 一种存储单元的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |